JP2018166182A - Lead frame for semiconductor device, and method of manufacturing the same - Google Patents

Lead frame for semiconductor device, and method of manufacturing the same Download PDF

Info

Publication number
JP2018166182A
JP2018166182A JP2017063664A JP2017063664A JP2018166182A JP 2018166182 A JP2018166182 A JP 2018166182A JP 2017063664 A JP2017063664 A JP 2017063664A JP 2017063664 A JP2017063664 A JP 2017063664A JP 2018166182 A JP2018166182 A JP 2018166182A
Authority
JP
Japan
Prior art keywords
metal plate
etching
lead frame
surface side
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017063664A
Other languages
Japanese (ja)
Inventor
啓一 大滝
Keiichi Otaki
啓一 大滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ohkuchi Electronics Co Ltd
Original Assignee
Ohkuchi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ohkuchi Electronics Co Ltd filed Critical Ohkuchi Electronics Co Ltd
Priority to JP2017063664A priority Critical patent/JP2018166182A/en
Publication of JP2018166182A publication Critical patent/JP2018166182A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame and a method of manufacturing the same such that: a plating layer of a terminal part for external connection can be prevented from having damage such as a flaw on its surface in a process of manufacturing a semiconductor device; a plating coating is free of a possibility of corrosion or cracking due to dipping of an intermediate product having been mounted with a semiconductor element into an etchant; and a risk of entry of the etchant into a resin-sealed package can be eliminated; and further solder bleeding at the terminal part for external connection can be prevented.SOLUTION: A lead frame for a semiconductor device has: a columnar part 11 which is separated from a metal plate 10 respectively and functions as a terminal part or semiconductor element mounting part; plating layers 13a, 13b formed on both surfaces of the columnar part; and a fixing resin part 15' which is interposed between respective columnar parts to a predetermined depth from the opposite side from a semiconductor element mounting side, and fixes the respective columnar parts, the surface of the fixing resin part on the opposite side from the semiconductor element mounting side protruding from surfaces of the plating layers, formed on the surface on the opposite side from the semiconductor element mounting side, of the columnar parts.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置用リードフレームとその製造方法に関する。   The present invention relates to a lead frame for a semiconductor device and a manufacturing method thereof.

従来、金属板からなるリードフレーム材の両面に貴金属めっき層を形成し、他方の面側に耐エッチングレジスト膜を形成した後、一方の面側から貴金属めっき層をエッチングマスクとしてハーフエッチング加工を行うことによって内部接続用端子部を区画し、ハーフエッチングされた一方の面側の領域に半導体素子を搭載するとともに、半導体素子と内部接続用端子部とをワイヤボンディングし、樹脂封止を行う半導体装置の製造方法が知られている（例えば、特許文献１参照）。
この半導体装置の製造方法においては、樹脂封止後、リードフレーム材の他方の面側の耐エッチングレジスト膜を除去し、次いで、貴金属めっき層をエッチングマスクとしてエッチング加工を行い、端子部を独立させるとともに、外部接続用端子部を突出させる。 Conventionally, a noble metal plating layer is formed on both surfaces of a lead frame material made of a metal plate, an etching resistant resist film is formed on the other surface side, and then half etching processing is performed from one surface side using the noble metal plating layer as an etching mask. A semiconductor device for partitioning an internal connection terminal portion, mounting a semiconductor element on a half-etched region on one side, and wire-bonding the semiconductor element and the internal connection terminal portion to perform resin sealing (See, for example, Patent Document 1).
In this semiconductor device manufacturing method, after the resin sealing, the etching resist film on the other side of the lead frame material is removed, and then etching is performed using the noble metal plating layer as an etching mask to make the terminal portions independent. At the same time, the terminal portion for external connection is projected.

また、金属板からなるリードフレーム材の一方の面側に貴金属めっき層を形成し、他方の面側に錫めっき層または錫を主体とする半田めっき層を形成し、他方の面側に耐エッチングレジスト膜を形成した後、一方の面側から貴金属めっき層をエッチングマスクとしてハーフエッチング加工を行うことによって内部接続用端子部を区画し、他方の面側の耐エッチングレジスト膜を除去し、ハーフエッチングされた一方の面側の領域に半導体素子を搭載するとともに、半導体素子と内部接続用端子部とをワイヤボンディングし、樹脂封止を行う半導体装置の製造方法が知られている（例えば、特許文献２参照）。
この半導体装置の製造方法においては、樹脂封止後、他方の面側から錫めっき層及び錫を主体とする半田めっき層をエッチングマスクとして、アルカリ系のエッチング液を使用したエッチング加工を行い、半導体素子搭載部と端子部を独立させるとともに、半導体素子搭載部の外側部分と外部接続用端子部を突出させる。 Also, a noble metal plating layer is formed on one side of a lead frame material made of a metal plate, a tin plating layer or a solder plating layer mainly composed of tin is formed on the other side, and etching resistance is provided on the other side. After forming the resist film, half-etching is performed from one surface side using the noble metal plating layer as an etching mask to partition the internal connection terminal portion, and the etching-resistant resist film on the other surface side is removed and half-etching is performed. There is known a method for manufacturing a semiconductor device in which a semiconductor element is mounted in a region on one surface side, and the semiconductor element and an internal connection terminal portion are wire-bonded to perform resin sealing (for example, Patent Documents) 2).
In this method of manufacturing a semiconductor device, after resin sealing, etching is performed using an alkaline etching solution from the other surface side using a tin plating layer and a solder plating layer mainly composed of tin as an etching mask. The element mounting portion and the terminal portion are made independent, and the outer portion of the semiconductor element mounting portion and the external connection terminal portion are projected.

また、リードフレームの他方の面側の外部接続用端子部に形成されためっき層の保護を目的として、予め、外部接続用端子部となる領域にレジストマスクを用いたハーフエッチング加工により凹部を形成しておき、凹部の底面に、凹部の深さよりも薄い厚さにめっき層を形成することで、リードフレームの製作工程及び半導体装置の組立工程における、搬送などによるめっきの損傷を防止することができるようにした半導体装置用基板及び製造方法が知られている（例えば、特許文献３参照）。   In addition, for the purpose of protecting the plating layer formed on the external connection terminal on the other side of the lead frame, a recess is previously formed in the region that will be the external connection terminal by half-etching using a resist mask. In addition, by forming a plating layer on the bottom surface of the concave portion with a thickness thinner than the depth of the concave portion, it is possible to prevent plating damage due to conveyance in the lead frame manufacturing process and the semiconductor device assembly process. A semiconductor device substrate and a manufacturing method that can be used are known (for example, see Patent Document 3).

特開２００１−０２４１３５号公報Japanese Patent Laid-Open No. 2001-024135 特開２００９−１６４２３２号公報JP 2009-164232 A 特開２０１１−１８７７４２号公報JP 2011-187742 A

ところで、特許文献１に記載の半導体装置の製造方法では、リードフレーム材の他方の面側を耐エッチングレジスト膜で覆った状態で、リードフレーム材の一方の面側のハーフエッチング加工から半導体装置の樹脂封止までを行う。   By the way, in the manufacturing method of the semiconductor device described in Patent Document 1, the other surface side of the lead frame material is covered with an etching-resistant resist film, and the semiconductor device is subjected to half etching processing on one surface side of the lead frame material. Up to resin sealing.

この方法は、一つの業者がリードフレームの加工から半導体装置の完成までを一括して行う事業形態であれば問題無いが、業者Ａがリードフレームの加工までを行い、加工したリードフレームを半導体装置用基板として出荷し、別の業者Ｂが業者Ａより出荷された加工済みのリードフレームを用いて半導体装置を製造するような事業形態には適用させることが難しいという問題があった。   This method has no problem if it is a business form in which one supplier collectively processes the processing of the lead frame to the completion of the semiconductor device, but the supplier A performs the processing of the lead frame, and the processed lead frame is used as the semiconductor device. There is a problem that it is difficult to apply to a business form in which a semiconductor device is manufactured by using a processed lead frame that is shipped as a circuit board and shipped by another supplier B from the supplier A.

詳しくは、業者Ａが加工済みリードフレームを、他方の面側が耐エッチングレジスト膜で覆われた状態のまま出荷した場合、加工済みのリードフレームを用いて半導体装置の製造を行う業者Ｂには、リードフレームの他方の面側に形成された耐エッチングレジスト膜を除去する工程が付加されることになり、製造コストの増加に繋がる。このため、加工済みリードフレームを出荷する業者Ａは、加工済みのリードフレームを用いて半導体装置の製造を行う業者Ｂから、耐エッチングレジスト膜を除去した状態で納品することを要求されるのが一般的である。   Specifically, when the trader A ships the processed lead frame while the other surface side is covered with the etching-resistant resist film, the trader B that manufactures the semiconductor device using the processed lead frame, A step of removing the etching resistant resist film formed on the other surface side of the lead frame is added, leading to an increase in manufacturing cost. For this reason, the trader A who ships the processed lead frame is required to deliver from the trader B who manufactures the semiconductor device using the processed lead frame in a state where the etching resistant resist film is removed. It is common.

しかし、特許文献１及び特許文献２に記載の方法で加工したリードフレームを、他方の面側の耐エッチングレジスト膜を除去した状態で納品すると、他方の面側に形成されためっき層は、金属板の平面から突出しているため、その後の半導体装置の製造工程において、多数の工程を行う部署に順次搬送されて加工される際に、ハンドリングや搬送部及び製品加工部等の支持部材との接触により損傷を負い易いという問題があった。
そして、他方の面側に形成されためっき層が損傷を負う結果、樹脂封止後に実施される他方の面側の面のエッチング加工の際に、めっき層の損傷部分からエッチング液が浸透し、めっき層の下地金属であるリードフレーム材がエッチングされて、その部分が空洞となり、他方の面側の面のめっき層が崩落したり、外部接続用端子部の外周部分が欠けたりするという問題が生じることがあった。 However, when the lead frame processed by the method described in Patent Document 1 and Patent Document 2 is delivered with the etching resist film on the other side removed, the plating layer formed on the other side is metal Since it protrudes from the plane of the plate, it contacts with supporting members such as handling, transporting part and product processing part when it is transported and processed sequentially to the department that performs many processes in the manufacturing process of the semiconductor device. There was a problem that it was easy to take damage.
As a result of the damage to the plating layer formed on the other surface side, the etching solution penetrates from the damaged portion of the plating layer when etching the surface on the other surface side performed after resin sealing, The lead frame material, which is the base metal of the plating layer, is etched and the portion becomes a cavity, and the plating layer on the other surface side collapses or the outer peripheral portion of the external connection terminal portion is missing. It sometimes occurred.

これら不具合を防止するため、特許文献３に記載の半導体装置用基板の製造方法では、半導体装置用基板の他方の面側における外部接続用端子部となる領域に予めハーフエッチング加工にて所定深さの凹部を形成しておき、凹部の底面に凹部の深さよりも薄い厚さにめっき層を形成することにより、リードフレームの製作工程及び半導体装置の組立工程において、搬送時に金属板の平坦部が搬送部材と接触し、めっき層と搬送部材との接触を防ぐことができるようにしている。   In order to prevent these problems, in the method for manufacturing a semiconductor device substrate described in Patent Document 3, a predetermined depth is previously obtained by half-etching in a region to be an external connection terminal portion on the other surface side of the semiconductor device substrate. In the lead frame manufacturing process and semiconductor device assembling process, the flat part of the metal plate is formed during transport in the lead frame manufacturing process and the semiconductor device assembly process. The contact with the conveying member is made so that the contact between the plating layer and the conveying member can be prevented.

しかしながら、特許文献３に記載の半導体装置用基板及び製造方法では、外部接続用端子部となる領域をエッチングした凹部の底面が丸みを帯びたり、凹部の側面にもめっきが成長したりするため、めっきの外周が盛り上がる形状となり、めっき面を平坦にすることが難しいという問題があった。   However, in the semiconductor device substrate and the manufacturing method described in Patent Document 3, the bottom surface of the concave portion obtained by etching the region to be the external connection terminal portion is rounded or the plating grows on the side surface of the concave portion. There was a problem that it was difficult to flatten the plating surface because the outer periphery of the plating was raised.

また、特許文献１〜３に記載の製造方法により製造される半導体装置用基板は、端子部が金属板から分離していない。このため、半導体装置用基板を用いた半導体装置の製造においては、半導体素子搭載領域に半導体素子を搭載し、樹脂封止後に、金属板の他方の面からめっき層をエッチングレジストとして用いてエッチング加工することで、端子部を分離させている。
しかし、樹脂封止後に、エッチングを行うと、封止樹脂がエッチング液と接触することにより、エッチング液が樹脂封止済みのパッケージ内に浸入して製造後の半導体装置の品質が劣化する虞が懸念される。
また、金属板の他方の面のめっき層をエッチングマスクとしてエッチングを行うと、めっき皮膜が腐食して外部接続用端子の機能が損なわれ、また、めっき層直下の金属が溶解除去されて、外部接続用端子のめっき層が庇形状のめっきバリとなって割れや欠けを生じ易い。 Moreover, the terminal part is not isolate | separated from the metal plate in the board | substrate for semiconductor devices manufactured by the manufacturing method of patent documents 1-3. For this reason, in manufacturing a semiconductor device using a substrate for a semiconductor device, a semiconductor element is mounted in a semiconductor element mounting region, and after resin sealing, etching is performed using a plating layer as an etching resist from the other surface of the metal plate. By doing so, the terminal portion is separated.
However, if etching is performed after resin sealing, the sealing resin may come into contact with the etching solution, so that the etching solution may enter the package that has been sealed with the resin and the quality of the semiconductor device after manufacture may be deteriorated. Concerned.
In addition, if etching is performed using the plating layer on the other surface of the metal plate as an etching mask, the plating film is corroded and the function of the external connection terminal is impaired, and the metal immediately below the plating layer is dissolved and removed, The plating layer of the connection terminal becomes a galvanized plating burr and is likely to be cracked or chipped.

さらに、端子部が狭い間隔で配列された半導体装置用リードフレームにおいては、外部接続用端子部を外部機器と半田接合させる際に半田ブリードを生じて端子部同士がショートする虞がある。   Furthermore, in the lead frame for a semiconductor device in which the terminal portions are arranged at a narrow interval, there is a possibility that when the external connection terminal portions are soldered to an external device, solder bleed occurs and the terminal portions are short-circuited.

本発明は、このような問題を鑑みてなされたものであり、半導体装置の製造工程において、ハンドリングや搬送部及び製品加工部等の支持部材との接触により発生する外部接続用端子部のめっき層表面のキズ、打痕及び汚れ等の損傷を防止することができ、半導体素子搭載後の中間製品をエッチング液に浸漬させることによる外部接続用端子部のめっき皮膜の腐食や割れ欠けの虞がなく、エッチング液の樹脂封止済みパッケージ内への浸入リスクも解消でき、さらには外部接続用端子部における半田ブリードを防止することが可能な半導体装置用リードフレーム及びその製造方法を提供することを目的とする。   The present invention has been made in view of such problems, and in the manufacturing process of a semiconductor device, a plating layer of a terminal portion for external connection that is generated by contact with a support member such as a handling portion, a conveying portion, and a product processing portion. It can prevent damage such as scratches, dents and dirt on the surface, and there is no risk of corrosion or cracking of the plating film on the external connection terminal part by immersing the intermediate product after mounting the semiconductor element in the etching solution An object of the present invention is to provide a lead frame for a semiconductor device that can eliminate the risk of the etching solution entering the resin-sealed package, and further can prevent solder bleed in the terminal portion for external connection, and a method for manufacturing the same. And

上記目的を達成するため、本発明の一態様に係る半導体装置用リードフレームは、金属板から、夫々分離した、端子部又は半導体素子搭載部として機能する、柱状部と、前記柱状部の両面に形成されためっき層と、半導体素子搭載側とは反対側から所定の深さで夫々の前記柱状部の間に介在し、夫々の該柱状部を固定する固定用樹脂部と、を有し、前記固定用樹脂部における半導体素子搭載側とは反対側の面が、前記柱状部における半導体素子搭載側とは反対側の面に形成された前記めっき層の表面よりも突出していることを特徴とする。   In order to achieve the above object, a lead frame for a semiconductor device according to one embodiment of the present invention is separated from a metal plate and functions as a terminal portion or a semiconductor element mounting portion, and on both surfaces of the columnar portion. A plating layer formed, and a fixing resin portion that is interposed between each of the columnar portions at a predetermined depth from the side opposite to the semiconductor element mounting side, and fixes each of the columnar portions, The surface of the fixing resin portion opposite to the semiconductor element mounting side protrudes from the surface of the plating layer formed on the surface of the columnar portion opposite to the semiconductor element mounting side. To do.

また、本発明の他の態様に係る半導体装置用リードフレームにおいては、前記柱状部の側面は、粗化処理が施されているのが好ましい。   In the lead frame for a semiconductor device according to another aspect of the present invention, it is preferable that a side surface of the columnar portion is subjected to a roughening process.

また、本発明の一態様に係る半導体装置用リードフレームの製造方法は、端子部又は半導体素子搭載部として機能する、柱状部を有するリードフレームの製造方法であって、金属板の両面における前記柱状部に対応する所定位置にめっき層を形成する工程と、前記金属板の両面に、夫々、全面を覆うレジスト膜を設ける工程と、前記金属板の一方の面側に設けたレジスト膜と他方の面側に設けたレジスト膜とで、形成した前記めっき層に対応する第１の部位以外の第２の部位に対する露光量又は遮光量を異ならせて露光又は遮光を行うとともに第１の現像を行い、前記金属板の一方の面側に、全面を覆うエッチング用のレジストマスクを形成するとともに、該金属板の他方の面側を、夫々分離した前記柱状部に区画しうるエッチング用のレジストマスクを形成する工程と、前記金属板の他方の面側から所定の深さでハーフエッチングを施し、該金属板におけるハーフエッチングを施した深さにおいて夫々の前記柱状部に区画する第１の凹部を形成する工程と、前記金属板の一方の面側に形成したエッチング用のレジストマスクに対し、第２の現像を行って前記第２の部位に残存するレジスト膜を除去し、該金属板の一方の面側に形成したエッチング用のレジストマスクを、前記めっき層を覆い、連結部を備えることなく、夫々分離した前記柱状部に区画しうるように加工する工程と、前記金属板における前記ハーフエッチングにより形成した前記第１の凹部に介在して夫々の前記柱状部を固定し、且つ、前記柱状部における他方の面側の面に形成した前記めっき層の表面よりも突出する固定用樹脂部を形成する工程と、前記金属板の一方の面側から前記固定用樹脂部が露出するようにエッチングを行い、該金属板における夫々の前記柱状部を分離し、該柱状部が前記固定用樹脂部のみで固定されるように第２の凹部を形成する工程と、前記金属板に形成した前記エッチング用のレジストマスクを除去する工程と、を有することを特徴とする。
また、前記エッチング用のレジストマスクを除去した後に、前記固定用樹脂部を形成した樹脂と同一または同種の樹脂を用いて前記第２の凹部に介在させて、前記柱状部を固定する補強用樹脂部を追加して形成しても良い。 In addition, a method for manufacturing a lead frame for a semiconductor device according to one aspect of the present invention is a method for manufacturing a lead frame having a columnar portion that functions as a terminal portion or a semiconductor element mounting portion, and the columnar shape on both surfaces of a metal plate. Forming a plating layer at a predetermined position corresponding to the portion, providing a resist film covering the entire surface on both surfaces of the metal plate, and a resist film provided on one surface side of the metal plate and the other With the resist film provided on the surface side, exposure or light shielding is performed with different exposure amount or light shielding amount for the second part other than the first part corresponding to the formed plating layer, and the first development is performed. An etching resist mask that covers the entire surface is formed on one surface side of the metal plate, and the other surface side of the metal plate can be partitioned into the separated columnar portions. Forming a mask, and a first recess that is half-etched at a predetermined depth from the other surface side of the metal plate and is partitioned into the columnar portions at the depth of the half-etching in the metal plate And a second development on the resist mask for etching formed on one surface side of the metal plate to remove the resist film remaining in the second portion, and Processing a resist mask for etching formed on one surface side so as to cover the plating layer so as to be partitioned into the separated columnar portions without providing a connecting portion; and the half of the metal plate Each columnar part is fixed by being interposed in the first recess formed by etching, and protrudes from the surface of the plating layer formed on the other surface side of the columnar part. Forming the fixing resin part, and etching so that the fixing resin part is exposed from one surface side of the metal plate, and separating the columnar parts in the metal plate, Includes a step of forming a second recess so that only the fixing resin portion is fixed, and a step of removing the etching resist mask formed on the metal plate.
Further, after removing the resist mask for etching, a reinforcing resin for fixing the columnar portion by interposing it in the second recess using the same or the same type of resin as that for forming the fixing resin portion Additional portions may be formed.

また、本発明の他の態様に係る半導体装置用リードフレームの製造方法においては、前記金属板の一方の面側からの前記ハーフエッチングにより、形成される前記第１の凹部の面を粗化処理するのが好ましい。   In the method for manufacturing a lead frame for a semiconductor device according to another aspect of the present invention, the surface of the first recess formed by the half etching from one surface side of the metal plate is roughened. It is preferable to do this.

また、本発明のさらに他の態様に係る半導体装置用リードフレームの製造方法においては、前記金属板の他の面側からの前記ハーフエッチングにより、形成される前記第２の凹部の面を粗化処理するのが好ましい。   In the method for manufacturing a lead frame for a semiconductor device according to still another aspect of the present invention, the surface of the second recess to be formed is roughened by the half etching from the other surface side of the metal plate. It is preferable to process.

本発明によれば、半導体装置の製造工程において、ハンドリングや搬送部及び製品加工部等の支持部材との接触により発生する外部接続用端子部のめっき層表面のキズ、打痕および汚れ等の損傷を防止することができ、樹脂封止後に実施される半導体装置裏面のバックエッチング工程を無くし、外部接続用端子部のめっき層表面の損傷に起因したピットや下地露出またはめっき層の崩落や端子外周部の欠け不良などを解消させ、さらには外部接続用端子部における半田ブリードを防止することができる半導体装置用リードフレーム及びその製造方法が得られる。   According to the present invention, in the manufacturing process of a semiconductor device, damages such as scratches, dents, and dirt on the surface of the plating layer of the external connection terminal portion caused by contact with a support member such as a handling portion, a conveyance portion, and a product processing portion. This eliminates the back-etching process on the backside of the semiconductor device that is performed after resin sealing, eliminates pits and underlying exposure, plating layer collapse, and terminal periphery due to damage to the plating layer surface of the external connection terminals. A lead frame for a semiconductor device and a method for manufacturing the same can be obtained that can eliminate chipping defects in the portion and prevent solder bleed in the terminal portion for external connection.

本発明の第１実施形態に係る半導体装置用リードフレームの一例を概念的に示す説明図で、(a)は平面図、(b)は断面図、(c)は第１の実施形態の半導体装置用リードフレームを用いて製造された半導体装置の一例を示す断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing which shows notionally an example of the lead frame for semiconductor devices which concerns on 1st Embodiment of this invention, (a) is a top view, (b) is sectional drawing, (c) is the semiconductor of 1st Embodiment It is sectional drawing which shows an example of the semiconductor device manufactured using the lead frame for apparatuses. 多列配列された第１実施形態の半導体装置用リードフレームの一例を示す平面図である。It is a top view which shows an example of the lead frame for semiconductor devices of 1st Embodiment arranged in multiple rows. 本発明の第１実施形態に係る半導体装置用リードフレームの製造工程の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing process of the lead frame for semiconductor devices which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る半導体装置用リードフレームを用いた半導体装置の製造工程の一例を示す説明図である。It is explanatory drawing which shows an example of the manufacturing process of the semiconductor device using the lead frame for semiconductor devices which concerns on 1st Embodiment of this invention. 本発明の第２の実施形態に係る半導体装置用リードフレームの一例を概念的に示す説明図で、(a)は平面図、(b)は断面図、(c)は第２の実施形態の半導体装置用リードフレームを用いて製造された半導体装置の一例を示す断面図である。FIG. 5 is an explanatory diagram conceptually showing an example of a lead frame for a semiconductor device according to a second embodiment of the present invention, where (a) is a plan view, (b) is a cross-sectional view, and (c) is a diagram of the second embodiment. It is sectional drawing which shows an example of the semiconductor device manufactured using the lead frame for semiconductor devices. 従来の半導体装置用リードフレームの一構成例を示す説明図である。It is explanatory drawing which shows the example of 1 structure of the conventional lead frame for semiconductor devices. 図６のリードフレームを用いた半導体装置の製造工程において発生した不具合の例を示す説明図で、(a)は図６の半導体装置用リードフレームに半導体素子を搭載し、半導体素子搭載空間を樹脂封止したときまでの工程において発生した不具合の一例を示す図、(b)は(a)の半導体装置用リードフレームに対し半導体素子搭載側とは反対側からエッチングを施し、リード部、パッド部を夫々独立させたときまでの工程において発生した不具合の一例を示す図である。FIG. 7 is an explanatory view showing an example of a defect that occurs in a manufacturing process of a semiconductor device using the lead frame of FIG. 6, wherein (a) is a semiconductor device mounted on the semiconductor device lead frame of FIG. The figure which shows an example of the malfunction which generate | occur | produced in the process until it seals, (b) is etching from the opposite side to the semiconductor element mounting side with respect to the lead frame for semiconductor devices of (a), a lead part, a pad part It is a figure which shows an example of the malfunction which generate | occur | produced in the process until it became independent each.

実施形態の説明に先立ち、本発明を導出するに至った経緯及び本発明の作用効果について説明する。   Prior to the description of the embodiments, the background of deriving the present invention and the effects of the present invention will be described.

図６は特許文献１，２に記載のリードフレームの製造方法と同様の工程を経て製造された従来の半導体装置用リードフレームの一構成例を示す説明図である。図６の半導体装置用リードフレームは、端子部６１の半導体素子搭載側とは反対側が金属板６０で繋がった状態に形成されている。なお、図６の半導体装置用リードフレームでは、半導体素子搭載部６２の半導体素子搭載側の面がハーフエッチングされて、半導体素子を埋め込むための凹部６２ａが形成されている。その他の半導体素子搭載側がハーフエッチングされて区画され、半導体素子搭載側とは反対側がエッチング加工されていない構成は特許文献１，２のリードフレームの製造方法によって製造されるリードフレームと同様である。   FIG. 6 is an explanatory view showing a configuration example of a conventional lead frame for a semiconductor device manufactured through the same steps as the lead frame manufacturing method described in Patent Documents 1 and 2. The lead frame for a semiconductor device in FIG. 6 is formed in a state where the side opposite to the semiconductor element mounting side of the terminal portion 61 is connected by a metal plate 60. In the lead frame for a semiconductor device in FIG. 6, the surface of the semiconductor element mounting portion 62 on the semiconductor element mounting side is half-etched to form a recess 62a for embedding the semiconductor element. The other semiconductor element mounting side is partitioned by half-etching, and the configuration in which the side opposite to the semiconductor element mounting side is not etched is the same as the lead frame manufactured by the lead frame manufacturing method of Patent Documents 1 and 2.

図７は図６の半導体装置用リードフレームを用いた半導体装置の製造工程において発生した不具合の例を示す説明図で、(a)は図６の半導体装置用リードフレームに半導体素子を搭載し、半導体素子搭載空間を樹脂封止したときまでの工程において発生した不具合の一例を示す図、(b)は(a)の半導体装置用リードフレームに対し半導体素子搭載側とは反対側からエッチングを施し、リード部、パッド部を夫々独立させたときまでの工程において発生した不具合の一例を示す図である。   FIG. 7 is an explanatory view showing an example of a defect that has occurred in the manufacturing process of the semiconductor device using the lead frame for a semiconductor device of FIG. 6, and (a) shows a semiconductor element mounted on the lead frame for the semiconductor device of FIG. The figure which shows an example of the malfunction which occurred in the process up to the time of resin-sealing the semiconductor element mounting space, (b) is etched from the side opposite to the semiconductor element mounting side to the lead frame for semiconductor device of (a). It is a figure which shows an example of the malfunction which generate | occur | produced in the process until it separates a lead part and a pad part each independently.

図６に示す半導体装置用リードフレームを用いた従来の半導体装置の製造工程では、半導体素子搭載部６２の凹部６２ａにダイアタッチ材６６等を用いて半導体素子７０を搭載し、半導体素子７０の電極と端子部６１の半導体素子搭載側のめっき層６３ａとをボンディングワイヤ６４’で連結し、半導体素子７０、ボンディングワイヤ６４’及び端子部６１等を樹脂封止する。図７(a)は樹脂封止後の半導体装置の状態を示している。ところで、従来の半導体装置用リードフレームでは、半導体素子搭載側とは反対側は、加工前の金属板１０の平坦な面がそのまま利用される。この半導体素子搭載側とは反対側の面に、外部機器と接続するための、端子部６１のめっき層６３ｂ及び半導体素子搭載部６２のめっき層６３ｂが形成される。従って、この半導体素子搭載側とは反対側の面に形成されためっき層６３ｂは、金属板１０の平坦な面の上に形成されるため、めっき膜厚の高さ分が突出する。しかるに、殆どの場合、半導体装置の製造工程において、半導体装置製造用の装置の搬送部や製品加工部などで半導体装置用リードフレームを支持する部材は平坦な面であるため、半導体素子搭載側とは反対側の面に形成されためっき層６３ｂが半導体装置製造用の装置の平坦な面と接触することになる。その結果、半導体素子搭載側とは反対側の面に形成されためっき層６３ｂは、半導体装置用リードフレームを支持する部材との擦れや摩擦により、キズや打痕が発生し易い。また、半導体装置の製造工程には、半導体装置製造用の装置からの取出し、収納やハンドリング作業も多く含まれるため、その際に、収納トレイやマガジン、その他の部材との接触も多く、キズや打痕が発生し易い。図７(a)は半導体素子搭載側とは反対側の面に形成されためっき層６３ｂに生じたキズの一例を示している。   In the conventional manufacturing process of the semiconductor device using the lead frame for a semiconductor device shown in FIG. 6, the semiconductor element 70 is mounted on the recess 62a of the semiconductor element mounting portion 62 using the die attach material 66 or the like, and the electrode of the semiconductor element 70 And the plating layer 63a on the semiconductor element mounting side of the terminal portion 61 are connected by a bonding wire 64 ′, and the semiconductor element 70, the bonding wire 64 ′, the terminal portion 61 and the like are sealed with resin. FIG. 7A shows the state of the semiconductor device after resin sealing. By the way, in the conventional lead frame for a semiconductor device, the flat surface of the metal plate 10 before processing is used as it is on the side opposite to the semiconductor element mounting side. A plating layer 63b of the terminal portion 61 and a plating layer 63b of the semiconductor element mounting portion 62 for connecting to an external device are formed on the surface opposite to the semiconductor element mounting side. Therefore, since the plating layer 63b formed on the surface opposite to the semiconductor element mounting side is formed on the flat surface of the metal plate 10, the height of the plating film thickness protrudes. However, in most cases, in the semiconductor device manufacturing process, the member that supports the lead frame for a semiconductor device in the transport unit or product processing unit of the device for manufacturing the semiconductor device is a flat surface. The plating layer 63b formed on the opposite surface comes into contact with the flat surface of the semiconductor device manufacturing apparatus. As a result, the plating layer 63b formed on the surface opposite to the semiconductor element mounting side is likely to be scratched or dent due to rubbing or rubbing with a member supporting the lead frame for a semiconductor device. In addition, the semiconductor device manufacturing process includes many operations for taking out, storing, and handling from a semiconductor device manufacturing apparatus. Scratches are likely to occur. FIG. 7A shows an example of a scratch generated in the plating layer 63b formed on the surface opposite to the semiconductor element mounting side.

樹脂封止を行った後、半導体素子搭載側とは反対側の面に形成されためっき層６３ｂをエッチング用のマスクとして用いて、金属板１０に対し、半導体素子搭載側とは反対側からエッチングを施して端子部６１等を個々に分離させる。   After the resin sealing, the metal plate 10 is etched from the side opposite to the semiconductor element mounting side using the plating layer 63b formed on the surface opposite to the semiconductor element mounting side as an etching mask. To separate the terminal portions 61 and the like individually.

しかるに、図７(a)に示したような、キズの生じた、半導体素子搭載側とは反対側の面に形成されためっき層６３ｂをエッチング用のマスクとして用いて、半導体素子搭載側とは反対側からエッチングしたときに、半導体素子搭載側とは反対側の面に形成されためっき層６３ｂのキズの部分から下地の金属板を構成する金属であるＣｕ及びＣｕ合金が露出している場合、エッチング液が露出しているＣｕ及びＣｕ合金に接触し、半導体素子搭載側とは反対側の面に形成されためっき層６３ｂを残し、Ｃｕ及びＣｕ合金が溶解され、図７(b)に示すような端子の欠け不良やピンホール不良が発生する虞がある。   However, using the plating layer 63b formed on the surface opposite to the semiconductor element mounting side as shown in FIG. 7A as an etching mask, When etching from the opposite side, Cu and Cu alloy, which are the metals constituting the underlying metal plate, are exposed from the scratched portion of the plating layer 63b formed on the surface opposite to the semiconductor element mounting side The etching solution is exposed to the exposed Cu and Cu alloy, leaving the plating layer 63b formed on the surface opposite to the semiconductor element mounting side, and the Cu and Cu alloy are dissolved, and FIG. There is a possibility that a defective chip or a defective pinhole may occur as shown.

そもそも、樹脂封止後に、エッチングを行うと、封止樹脂がエッチング液と接触することにより、エッチング液が樹脂封止済みのパッケージ内に浸入して製造後の半導体装置の品質が劣化する虞が懸念される。
また、金属板の他方の面のめっき層をエッチングマスクとしてエッチングを行うと、めっき皮膜が腐食して外部接続用端子の機能が損なわれ、また、めっき層直下の金属が溶解除去されて、外部接続用端子のめっき層が庇形状のめっきバリとなって割れや欠けを生じ易い。 In the first place, if etching is performed after resin sealing, the sealing resin may come into contact with the etching solution, so that the etching solution may enter the sealed package and the quality of the semiconductor device after manufacture may deteriorate. Concerned.
In addition, if etching is performed using the plating layer on the other surface of the metal plate as an etching mask, the plating film is corroded and the function of the external connection terminal is impaired, and the metal immediately below the plating layer is dissolved and removed, The plating layer of the connection terminal becomes a galvanized plating burr and is likely to be cracked or chipped.

さらに、端子部が狭い間隔で配列されたリードフレームにおいては、外部接続用端子部を外部機器と半田接合させる際に半田ブリードを生じて端子部同士がショートする虞もある。   Further, in the lead frame in which the terminal portions are arranged at a narrow interval, there is a possibility that when the external connection terminal portion is soldered to an external device, solder bleed occurs and the terminal portions are short-circuited.

本発明は、このような問題点を解消すべく着想したものである。上述のように、本発明の半導体装置用リードフレームは、金属板から、夫々分離した、端子部又は半導体素子搭載部として機能する、柱状部と、柱状部の両面に形成されためっき層と、半導体素子搭載側とは反対側から所定の深さで夫々の柱状部の間に介在し、夫々の柱状部を固定する固定用樹脂部と、を有し、固定用樹脂部における半導体素子搭載側とは反対側の面が、柱状部における半導体素子搭載側とは反対側の面に形成されためっき層の表面よりも突出している。
本発明のように、固定用樹脂部における半導体素子搭載側とは反対側の面が、柱状部における半導体素子搭載側とは反対側の面に形成されためっき層の表面よりも突出した構成にすれば、半導体素子搭載側とは反対側の面からめっき層が突出しなくなる。このため、半導体装置の製造工程において、多数の工程を行う部署に順次搬送されて加工される際における半導体素子搭載側とは反対側の面に形成されためっき層に対する、ハンドリングや搬送部及び製品加工部等の支持部材との接触を回避でき損傷を負い難くなる。
また、半導体素子搭載側とは反対側の面に形成されためっき層は、外部接続用端子部となるが、半導体素子搭載側とは反対側の面からめっき層が突出することなく固定用樹脂部の内側へ引っ込んだ配置となる。このため、本発明の半導体素子用リードフレームを用いて製造した半導体装置を外部機器に半田を介して接続する場合に、近接する外部接続用端子部同士の半田ブリードによるショートを防止することができる。 The present invention has been conceived to solve such problems. As described above, the lead frame for a semiconductor device of the present invention is separated from the metal plate, and functions as a terminal portion or a semiconductor element mounting portion, respectively, and the plating layer formed on both surfaces of the columnar portion, A fixing resin portion that is interposed between each columnar portion at a predetermined depth from the side opposite to the semiconductor element mounting side and fixes each columnar portion, and the semiconductor element mounting side in the fixing resin portion The surface on the opposite side of the projection protrudes from the surface of the plating layer formed on the surface of the columnar portion opposite to the semiconductor element mounting side.
As in the present invention, the surface on the side opposite to the semiconductor element mounting side in the fixing resin portion protrudes from the surface of the plating layer formed on the surface on the side opposite to the semiconductor element mounting side in the columnar portion. Then, the plating layer does not protrude from the surface opposite to the semiconductor element mounting side. For this reason, in the manufacturing process of a semiconductor device, the handling, transfer unit, and product for the plating layer formed on the surface opposite to the semiconductor element mounting side when it is sequentially transferred to a department that performs many processes and processed. Contact with a supporting member such as a processed portion can be avoided and damage is hardly caused.
In addition, the plating layer formed on the surface opposite to the semiconductor element mounting side serves as an external connection terminal portion, but the fixing resin does not protrude from the surface opposite to the semiconductor element mounting side. The arrangement is retracted inside the part. For this reason, when a semiconductor device manufactured using the lead frame for a semiconductor element of the present invention is connected to an external device via solder, it is possible to prevent a short circuit due to solder bleed between adjacent external connection terminal portions. .

また、本発明の半導体装置用リードフレームのように、柱状部が金属板から、夫々分離して、端子部又は半導体素子搭載部として機能し、固定用樹脂部が、半導体素子搭載側とは反対側から所定の深さで夫々の柱状部の間に介在し、夫々の柱状部を固定する構成にすれば、従来の半導体装置の製造方法において行っていた、樹脂封止後に、端子部を分離させるために、金属板の他方の面からめっき層をエッチングレジストとして用いてエッチング加工する必要がなくなる。
その結果、めっき層の損傷部分からエッチング液が浸透し、めっき層の下地金属であるリードフレーム材がエッチングされて、その部分が空洞となり、半導体素子搭載側とは反対側の面のめっき層が崩落したり、外部接続用端子部の外周部分が欠けたりするという問題が生じることがない。
また、封止樹脂がエッチング液と接触することにより、エッチング液が樹脂封止済みのパッケージ内に浸入して製造後の半導体装置の品質が劣化したり、めっき皮膜が腐食して外部接続用端子の機能が損なわれたり、めっき層直下の金属が溶解除去されて、外部接続用端子のめっき層が庇形状のめっきバリとなって割れや欠けを生じたりする虞がない。 Further, like the lead frame for a semiconductor device of the present invention, the columnar portions are separated from the metal plate, respectively, and function as terminal portions or semiconductor element mounting portions, and the fixing resin portion is opposite to the semiconductor element mounting side. By interposing between each columnar part at a predetermined depth from the side and fixing each columnar part, the terminal part is separated after resin sealing, which is performed in the conventional method of manufacturing a semiconductor device. Therefore, it is not necessary to perform etching using the plating layer as an etching resist from the other surface of the metal plate.
As a result, the etching solution penetrates from the damaged portion of the plating layer, the lead frame material, which is the base metal of the plating layer, is etched, the portion becomes a cavity, and the plating layer on the surface opposite to the semiconductor element mounting side is formed. There is no problem of collapse or lack of the outer peripheral portion of the external connection terminal portion.
In addition, when the sealing resin comes into contact with the etching solution, the etching solution penetrates into the resin-sealed package and the quality of the manufactured semiconductor device is deteriorated, or the plating film is corroded to cause external connection terminals. There is no possibility that the above function is impaired, or the metal immediately below the plating layer is dissolved and removed, and the plating layer of the external connection terminal becomes a bowl-shaped plating burr and cracks and chips are not generated.

また、本発明の半導体装置用リードフレームは、好ましくは、柱状部の側面は、粗化処理が施されている。
このようにすれば、封止樹脂との密着性が向上する。 In the lead frame for a semiconductor device of the present invention, preferably, the side surface of the columnar portion is roughened.
If it does in this way, adhesiveness with sealing resin will improve.

なお、本発明の半導体装置用リードフレームは、例えば、金属板の両面における前記柱状部に対応する所定位置にめっき層を形成する工程と、金属板の両面に、夫々、全面を覆うレジスト膜を設ける工程と、金属板の一方の面側に設けたレジスト膜と他方の面側に設けたレジスト膜とで、形成しためっき層に対応する第１の部位以外の第２の部位に対する露光量又は遮光量を異ならせて露光又は遮光を行うとともに第１の現像を行い、金属板の一方の面側に、全面を覆うエッチング用のレジストマスクを形成するとともに、金属板の他方の面側を、夫々分離した柱状部に区画しうるエッチング用のレジストマスクを形成する工程と、金属板の他方の面側から所定の深さでハーフエッチングを施し、金属板におけるハーフエッチングを施した深さにおいて夫々の柱状部に区画する第１の凹部を形成する工程と、金属板の一方の面側に形成したエッチング用のレジストマスクに対し、第２の現像を行って第２の部位に残存するレジスト膜を除去し、金属板の一方の面側に形成したエッチング用のレジストマスクを、めっき層を覆い、連結部を備えることなく、夫々分離した柱状部に区画しうるように加工する工程と、一方の面側の全面を覆うマスクを形成する工程と、金属板における前記ハーフエッチングにより形成した第１の凹部に介在して夫々の柱状部を固定し、且つ、柱状部における他方の面側の面に形成しためっき層の表面よりも突出する固定用樹脂部を形成する工程と、一方の面側の全面を覆うマスクを除去する工程と、金属板の一方の面側から固定用樹脂部が露出するようにエッチングを行い、金属板における夫々の柱状部を分離し、柱状部が固定用樹脂部のみで固定されるように第２の凹部を形成する工程と、金属板に形成したエッチング用のレジストマスクを除去する工程と、第１の凹部に形成した固定用樹脂部を硬化させる工程と、を有することによって製造可能である。
このようにすれば、半導体素子を搭載し樹脂封止後の半導体素子搭載側とは反対側からのエッチングが不要となる。また、リードフレームの製造工程において、リード部の両面のめっき層をエッチング用のマスクとして用いる必要を無くすことが出来る。
また、エッチング用のレジストマスクを除去した後に、第１の凹部の固定用樹脂部を形成した樹脂と同一または同種の樹脂を用いて第２の凹部に介在させて、柱状部を固定する補強用樹脂部を追加して共に硬化させれば、より固定する強度が増して取扱いが容易になる。 The lead frame for a semiconductor device of the present invention includes, for example, a step of forming a plating layer at a predetermined position corresponding to the columnar portion on both surfaces of the metal plate, and a resist film that covers the entire surface on both surfaces of the metal plate. An exposure amount for a second part other than the first part corresponding to the formed plating layer in the step of providing and the resist film provided on the one surface side of the metal plate and the resist film provided on the other surface side, or The exposure or shading is performed with different amounts of light shielding and the first development is performed, and a resist mask for etching covering the entire surface is formed on one surface side of the metal plate, and the other surface side of the metal plate is A step of forming a resist mask for etching that can be partitioned into separate columnar portions, and a depth of half etching at a predetermined depth from the other surface side of the metal plate, In step 2, the first recesses partitioned into the respective columnar portions and the etching resist mask formed on one surface side of the metal plate are subjected to the second development and remain in the second portion. A process of removing the resist film and processing the resist mask for etching formed on one surface side of the metal plate so as to cover the plating layer and be partitioned into separate columnar parts without providing the connecting parts; And a step of forming a mask covering the entire surface of one surface side, and fixing each columnar portion through the first recess formed by the half etching in the metal plate, and the other surface side in the columnar portion Forming a fixing resin portion protruding from the surface of the plating layer formed on the surface of the metal plate, removing the mask covering the entire surface of one surface side, and fixing resin portion from one surface side of the metal plate To be exposed Etching, separating each columnar portion of the metal plate, forming a second recess so that the columnar portion is fixed only by the fixing resin portion, and an etching resist mask formed on the metal plate It can be manufactured by having a step of removing and a step of curing the fixing resin portion formed in the first recess.
This eliminates the need for etching from the side opposite to the semiconductor element mounting side after mounting the semiconductor element and sealing the resin. In addition, in the lead frame manufacturing process, it is possible to eliminate the need to use the plating layers on both sides of the lead portion as an etching mask.
Further, after removing the resist mask for etching, a reinforcing member for fixing the columnar portion by interposing it in the second recess using the same or the same type of resin as the resin forming the fixing resin portion of the first recess. If the resin part is added and cured together, the strength to be fixed increases and the handling becomes easy.

また、好ましくは、金属板の一方の面側からのハーフエッチングにより、形成される第１の凹部の面を粗化処理する。
このようにすれば、固定用樹脂との密着性が向上する。 Preferably, the surface of the first concave portion to be formed is roughened by half etching from one surface side of the metal plate.
If it does in this way, adhesiveness with resin for fixation will improve.

また、好ましくは、金属板の他の面側からのハーフエッチングにより、形成される第２の凹部の面を粗化処理する。
このようにすれば、半導体装置製造工程において封止樹脂部を形成する際に第２の凹部に封入される樹脂や、半導体装置用リードフレームにおいて固定用樹脂を補強するために第２の凹部に封入される樹脂との密着性が向上する。 Preferably, the surface of the second recess to be formed is roughened by half etching from the other surface side of the metal plate.
In this way, the resin sealed in the second recess when the sealing resin portion is formed in the semiconductor device manufacturing process or the second recess to reinforce the fixing resin in the semiconductor device lead frame. Adhesion with the encapsulated resin is improved.

従って、本発明によれば、導体装置の製造工程において、ハンドリングや搬送部及び製品加工部等の支持部材との接触により発生する外部接続用端子部のめっき層表面のキズ、打痕及び汚れ等の損傷を防止することができ、半導体素子搭載後の中間製品をエッチング液に浸漬させることによる外部接続用端子部のめっき皮膜の腐食や割れ欠けの虞がなく、エッチング液の樹脂封止済みパッケージ内への浸入リスクも解消でき、さらには外部接続用端子部における半田ブリードを防止することが可能な半導体装置用リードフレーム及びその製造方法が得られる。   Therefore, according to the present invention, in the manufacturing process of the conductor device, scratches, dents, stains, etc. on the surface of the plating layer of the terminal portion for external connection generated by contact with a support member such as a handling or conveying portion and a product processing portion. It is possible to prevent damage to the substrate, and there is no risk of corrosion or cracking of the plating film on the external connection terminal part by immersing the intermediate product after mounting the semiconductor element in the etching solution. A lead frame for a semiconductor device and a method for manufacturing the same can be obtained which can eliminate the risk of intrusion into the inside and further prevent solder bleed in the terminal portion for external connection.

以下、図面を参照して、本発明を実施するための形態の説明を行うこととする。   Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

第１実施形態
図１は本発明の第１実施形態に係る半導体装置用リードフレームの一例を概念的に示す説明図で、(a)は平面図、(b)は断面図、(c)は第１の実施形態の半導体装置用リードフレームを用いて製造された半導体装置の一例を示す断面図である。図２は多列配列された第１実施形態の半導体装置用リードフレームの一例を示す平面図である。
第１実施形態の半導体装置用リードフレームは、図２に示すように、リードフレーム領域１がマトリックス状に複数配列されている。
個々のリードフレーム領域１は、図１(a)、図１(b)に示すように、柱状部１１と、めっき層１３ａ、１３ｂと、固定用樹脂部１５’を有する。 First Embodiment FIG. 1 is an explanatory view conceptually showing an example of a lead frame for a semiconductor device according to a first embodiment of the present invention, where (a) is a plan view, (b) is a cross-sectional view, and (c) is a cross-sectional view. It is sectional drawing which shows an example of the semiconductor device manufactured using the lead frame for semiconductor devices of 1st Embodiment. FIG. 2 is a plan view showing an example of the lead frame for a semiconductor device according to the first embodiment arranged in multiple rows.
As shown in FIG. 2, the lead frame for a semiconductor device according to the first embodiment has a plurality of lead frame regions 1 arranged in a matrix.
As shown in FIGS. 1A and 1B, each lead frame region 1 has a columnar portion 11, plating layers 13a and 13b, and a fixing resin portion 15 ′.

柱状部１１は、金属板から夫々分離している。夫々の柱状部１１は、半導体素子を搭載するための半導体素子搭載部、又は半導体素子の電極部や外部機器と電気的に接続するための端子部として機能する。図１の例では、夫々の柱状部１１は、半導体素子搭載部、端子部のいずれにも機能しうるように構成されている。   The columnar portions 11 are separated from the metal plates, respectively. Each columnar portion 11 functions as a semiconductor element mounting portion for mounting a semiconductor element, or a terminal portion for electrically connecting to an electrode portion of the semiconductor element or an external device. In the example of FIG. 1, each columnar portion 11 is configured to function as both a semiconductor element mounting portion and a terminal portion.

めっき層１３ａは、柱状部１１の半導体素子搭載側の面に形成され、めっき層１３ｂは、柱状部１１の半導体素子搭載側とは反対側の面に形成されている。
めっき層１３ａは、一般的にフリップチップ実装又はワイヤボンディングに適した貴金属めっきにより形成され、柱状部１１上に搭載された半導体素子の電極と電気的に接続される内部端子部として機能する柱状部１１における端子表面を構成する。
めっき層１３ｂは、外部機器と接続が可能な貴金属めっきにより形成され、外部機器が電気的に接続可能な外部端子部として機能する柱状部１１における端子表面を構成する。
固定用樹脂部１５’は、半導体素子搭載側とは反対側から所定の深さで夫々の柱状部１１の間に介在し、夫々の柱状部１１を固定する。
また、固定用樹脂部１５’は、半導体素子搭載側とは反対側の面が、柱状部１１における半導体素子搭載側とは反対側の面に形成されためっき層１３ｂの表面よりも突出している。 The plating layer 13a is formed on the surface of the columnar portion 11 on the semiconductor element mounting side, and the plating layer 13b is formed on the surface of the columnar portion 11 opposite to the semiconductor element mounting side.
The plated layer 13a is generally formed by noble metal plating suitable for flip chip mounting or wire bonding, and a columnar portion that functions as an internal terminal portion that is electrically connected to the electrode of the semiconductor element mounted on the columnar portion 11. 11 constitutes the terminal surface.
The plating layer 13b is formed by noble metal plating that can be connected to an external device, and constitutes a terminal surface in the columnar portion 11 that functions as an external terminal portion to which the external device can be electrically connected.
The fixing resin portion 15 ′ is interposed between the columnar portions 11 at a predetermined depth from the side opposite to the semiconductor element mounting side, and fixes the respective columnar portions 11.
Further, in the fixing resin portion 15 ′, the surface opposite to the semiconductor element mounting side protrudes from the surface of the plating layer 13 b formed on the surface of the columnar portion 11 opposite to the semiconductor element mounting side. .

なお、本実施形態の半導体装置用リードフレームの基材となる金属板には、種々の金属材料を用いることができるが、例えば、銅材又は銅合金材や、通常のリードフレームで用いる高強度の金属材料を用いることが望ましい。金属板の厚みは、ハンドリングの容易性等を考慮し、５０〜２００μｍの範囲で選択することが好ましい。また、ハーフエッチングの生産性を考慮して、５０〜１５０μｍの厚さの金属板を用いると更に好ましい。なお、便宜上、以後の説明では、半導体素子が搭載されて電気的に接続される側を一方の面側、外部機器と電気的に接続される側を他方の面側と夫々称することとする。   Various metal materials can be used for the metal plate as the base material of the lead frame for a semiconductor device of the present embodiment. For example, a copper material or a copper alloy material, or a high strength used in a normal lead frame. It is desirable to use the metal material. The thickness of the metal plate is preferably selected in the range of 50 to 200 μm in consideration of ease of handling and the like. In view of half-etching productivity, it is more preferable to use a metal plate having a thickness of 50 to 150 μm. For convenience, in the following description, a side on which a semiconductor element is mounted and electrically connected is referred to as one surface side, and a side electrically connected to an external device is referred to as the other surface side.

このように構成される第１実施形態の多列型リードフレームは、例えば、次のようにして製造する。図３は本発明の第１の実施形態に係る半導体装置用リードフレームの製造工程の一例を示す説明図である。なお、便宜上、図３では一つの半導体素子搭載領域のみを示してある。また、製造の各工程において実施される、薬液洗浄や水洗浄等を含む前処理・後処理等は、便宜上説明を省略する。   The multi-row lead frame of the first embodiment configured as described above is manufactured, for example, as follows. FIG. 3 is an explanatory view showing an example of the manufacturing process of the lead frame for a semiconductor device according to the first embodiment of the present invention. For convenience, FIG. 3 shows only one semiconductor element mounting region. In addition, for the sake of convenience, description of pre-processing and post-processing including chemical solution cleaning, water cleaning, and the like, which are performed in each manufacturing process, is omitted.

まず、リードフレーム基材となる金属板１０を準備する（図３(a)参照）。金属板１０は、用途に応じて種々の金属材料を用いることができるが、ここでは、Ｃｕ又はＣｕ合金からなり、厚さが５０〜２００μｍの板材を用いることとする。   First, a metal plate 10 serving as a lead frame base material is prepared (see FIG. 3A). Various metal materials can be used for the metal plate 10 depending on the application. Here, a plate material made of Cu or a Cu alloy and having a thickness of 50 to 200 μm is used.

次に、金属板１０の両面に第１のレジスト層Ｒ１を被覆する（図３(b)参照）。第１のレジスト層Ｒ１は、種々のレジストを用いることができるが、例えば、ドライフィルムレジストを第１のレジスト層Ｒ１として金属板１０の表面に貼り付けてもよい。また、第１のレジスト層Ｒ１は、露光されると現像液に対して溶解性が低下し、現像後に露光部分が残るネガ型を用いてもよいし、露光されると現像液に対して溶解性が増大し、現像後に露光部分が除去されるポジ型のいずれを用いてもよいが、ここでは、ネガ型のドライフィルムレジストを第１のレジスト層Ｒ１に用いた例を挙げて説明する。   Next, the first resist layer R1 is coated on both surfaces of the metal plate 10 (see FIG. 3B). Various resists can be used for the first resist layer R1. For example, a dry film resist may be attached to the surface of the metal plate 10 as the first resist layer R1. Further, the first resist layer R1 may be a negative type in which the solubility in the developer is lowered when exposed, and the exposed portion remains after development, or the first resist layer R1 is dissolved in the developer when exposed. Any of positive types in which the exposed portion is removed after development and the exposed portion is removed may be used. Here, an example in which a negative dry film resist is used for the first resist layer R1 will be described.

次に、ドライフィルムレジストからなる第１のレジスト層Ｒ１に、フォトマスク（図示省略）を介してめっきパターンを露光する。フォトマスクは、ここでは、めっき層を形成する領域を遮光するマスクパターンが形成されたマスクを用いることとする。なお、ポジ型のレジスト層Ｒ１を用いる場合には、めっき層を形成する領域を透過させるマスクパターンが形成されたフォトマスクを用いる。   Next, a plating pattern is exposed to the first resist layer R1 made of a dry film resist through a photomask (not shown). Here, as the photomask, a mask in which a mask pattern for shielding a region where a plating layer is formed is formed is used. Note that when the positive resist layer R1 is used, a photomask on which a mask pattern that transmits a region for forming a plating layer is formed is used.

次に、所定の現像液に金属板１０を浸漬させ、未露光部分を溶解除去する。現像液は、用途に応じて種々の液を用いてよい。また、現像は、金属板１０に現像液をスプレー等で供給することにより行ってもよい。現像により第１のレジスト層Ｒ１の未露光部分を溶解除去することにより、第１のレジスト層Ｒ１に所定の開口部３１ａ、３２ａを形成し、めっき用のレジストマスク３１、３２を形成する（図３(c)参照）。   Next, the metal plate 10 is immersed in a predetermined developer, and unexposed portions are dissolved and removed. As the developer, various liquids may be used depending on applications. The development may be performed by supplying a developer to the metal plate 10 by spraying or the like. By developing and removing unexposed portions of the first resist layer R1 by development, predetermined openings 31a and 32a are formed in the first resist layer R1, and resist masks 31 and 32 for plating are formed (FIG. 3 (c)).

次に、めっき用のレジストマスク３１、３２を用いて金属板１０にめっきを施し、めっき層１３ａ、１３ｂを形成する（図３(d)参照）。なお、各めっき層１３ａ、１３ｂは、半田ボール接続やワイヤボンディング等に用いる端子に適した種々の材料から構成されたものを用いることができる。   Next, the metal plate 10 is plated using the resist masks 31 and 32 for plating to form plated layers 13a and 13b (see FIG. 3D). The plating layers 13a and 13b can be made of various materials suitable for terminals used for solder ball connection, wire bonding, and the like.

次に、レジスト層Ｒ１を膨潤除去できる所定のレジスト剥離剤を用いて、めっき用のレジストマスク３１、３２を除去する（図３(e)参照）。   Next, the resist masks 31 and 32 for plating are removed using a predetermined resist remover that can swell and remove the resist layer R1 (see FIG. 3E).

なお、図３(e)の例は、金属板１０の両面に同時にめっき層１３ａ、１３ｂを形成した例を示している。めっき層１３ａ、１３ｂを同一の金属材料で構成する場合には、両面に同時にめっき層１３ａ、１３ｂを形成することが工程の簡素化及びコストダウンの観点から好ましい。しかしながら、めっき層１３ａ、１３ｂを互いに、異なる金属材料で構成することを所望する場合もあり得る。そのような場合には、めっき層１３ａ、１３ｂの形成を所望する箇所にのみ開口部３１ａ、３２ａを形成し、他の領域を第１のジスト層Ｒ１で覆っためっき用のレジストマスク３１、３２を形成し、図３(b)〜(e)に示した一連の工程を複数回繰り返し、金属材料の異なるめっき層１３ａ、１３ｂを順次形成するようにする。より詳細には、例えば、図３(c)に示しためっき用のレジストマスクを形成する工程において、一方の面側にのみめっきパターンを露光して開口部３１ａを有するめっき用のレジストマスク３１とし、他方の面側は全面を露光して、開口部の無いめっき用のレジストマスク３２とすることで、一方の面側の面のみにめっきをすることが可能となる。そして、めっき層１３ａを形成後、めっき用のレジストマスク３１、３２を除去し、再度、図３(b)、図３(c)に示しためっき用のレジストマスク３１、３２を形成する工程、図３(d)に示しためっき層形成工程を繰り返して、今度は、他方の面側の面のみにめっきを行うようにする。このようにすることにより、金属板１０の両面で金属材料の異なるめっき層１３ａ、１３ｂを形成することができる。   The example of FIG. 3 (e) shows an example in which the plating layers 13a and 13b are formed on both surfaces of the metal plate 10 at the same time. When the plating layers 13a and 13b are made of the same metal material, it is preferable to form the plating layers 13a and 13b on both surfaces simultaneously from the viewpoint of simplification of the process and cost reduction. However, it may be desired that the plating layers 13a and 13b are made of different metal materials. In such a case, the resist masks 31 and 32 for plating in which the openings 31a and 32a are formed only at the places where the formation of the plating layers 13a and 13b is desired and the other regions are covered with the first dyst layer R1. And a series of steps shown in FIGS. 3B to 3E are repeated a plurality of times to sequentially form plating layers 13a and 13b made of different metal materials. More specifically, for example, in the step of forming a resist mask for plating shown in FIG. 3C, a plating pattern is exposed only on one surface side to form a resist mask 31 for plating having an opening 31a. By exposing the entire surface of the other surface to form a resist mask 32 for plating without an opening, it is possible to plate only the surface on one surface side. And after forming the plating layer 13a, the resist masks 31 and 32 for plating are removed, and the resist masks 31 and 32 for plating shown in FIGS. 3B and 3C are formed again, The plating layer forming step shown in FIG. 3D is repeated, and this time, plating is performed only on the other surface side. By doing in this way, plating layer 13a, 13b from which a metal material differs on both surfaces of the metal plate 10 can be formed.

なお、両面で金属材料の異なるめっき層１３ａ、１３ｂを形成するその他の方法として、以下の方法を用いてもよい。即ち、図３(c)に示しためっき用レジストマスク３１、３２を形成する工程の後に、片側のみにプロテクトテープ（不図示）を貼付し、図３(d)に示しためっき層形成工程及び図３(e)に示したレジスト剥離工程を実施する。その後、プロテクトテープを引き剥がし、再度、めっき済みの側にプロテクトテープを貼付し、図３(d)に示しためっき層形成工程及び図３(e)に示したレジスト剥離工程を実施する。そして、最後にめっき済み側に貼付したプロテクトテープを引き剥がして、両面で金属材料の異なるめっき層１３ａ、１３ｂを形成することができる。   As another method for forming the plating layers 13a and 13b made of different metal materials on both surfaces, the following method may be used. That is, after the step of forming the resist masks 31 and 32 for plating shown in FIG. 3 (c), a protective tape (not shown) is applied only on one side, and the plating layer forming step shown in FIG. The resist stripping step shown in FIG. Thereafter, the protective tape is peeled off, and the protective tape is again applied to the plated side, and the plating layer forming step shown in FIG. 3 (d) and the resist peeling step shown in FIG. 3 (e) are performed. Then, the protection tape affixed to the plated side can be peeled off to form plated layers 13a and 13b made of different metal materials on both sides.

次に、金属板１０の両面を覆うように第２のレジスト層Ｒ２を被覆する（図３(f)参照）。第２のレジスト層Ｒ２は、種々のレジストを用いることができるが、例えば、エッチング用のドライフィルムレジストを用いてもよい。図３(f)は第２のレジスト層Ｒ２としてエッチング用のドライフィルムレジストを両面に貼付した例を示している。   Next, the second resist layer R2 is covered so as to cover both surfaces of the metal plate 10 (see FIG. 3 (f)). Although various resists can be used for the second resist layer R2, for example, a dry film resist for etching may be used. FIG. 3 (f) shows an example in which a dry film resist for etching is stuck on both sides as the second resist layer R2.

次に、第２のレジスト層Ｒ２に両側のめっき層１３ａ、１３ｂに対応する部位が強露光され、一方の面側のめっき層１３ａに対応しない部位が弱露光され、他方の面側のめっき層１３ｂに対応しない部位が露光されないように形成されたフォトマスク（ネガ型の場合）、又は両側のめっき層１３ａ、１３ｂに対応する部位が露光されず、一方の面側のめっき層１３ａに対応しない部位が弱露光され、他方の面側のめっき層１３ｂに対応しない部位が強露光されるように形成されたフォトマスク（ポジ型の場合）を用いて所定のエッチングパターンを露光する。なお、露光は、図３(c)に示しためっき用のレジストマスク３１、３２を形成する工程と同様に、例えば、フォトマスクを用いて行ってもよい。図３(g)は露光〜現像後の第２のレジスト層Ｒ２の状態を例示している。なお、ネガ型の第２のレジスト層Ｒ２を用いる場合、一方の面側のめっき層１３ａに対応する部位に対する露光は強露光として１００ｍｊ程度の露光量、一方の面側のめっき層１３ａに対応しない部位に対する露光は弱露光として１０ｍｊ程度の露光量とし、他方の面側のめっき層１３ｂに対応する部位に対する露光は強露光として１００ｍｊ程度の露光量、他方の面側のめっき層１３ｂに対応しない部位に対する露光は未露光となるように光を透過させるマスクパターンが形成されたフォトマスクを用いる。   Next, the portion corresponding to the plating layers 13a and 13b on both sides is strongly exposed to the second resist layer R2, the portion not corresponding to the plating layer 13a on one surface side is weakly exposed, and the plating layer on the other surface side is exposed. A photomask formed so as not to expose a portion not corresponding to 13b (in the case of a negative type), or a portion corresponding to the plating layers 13a and 13b on both sides is not exposed and does not correspond to the plating layer 13a on one side. A predetermined etching pattern is exposed using a photomask (in the case of a positive type) formed so that a part is weakly exposed and a part not corresponding to the plating layer 13b on the other surface side is strongly exposed. Note that the exposure may be performed using, for example, a photomask as in the step of forming the resist masks 31 and 32 for plating shown in FIG. FIG. 3G illustrates the state of the second resist layer R2 after exposure to development. When the negative type second resist layer R2 is used, the exposure corresponding to the portion corresponding to the plating layer 13a on one surface side does not correspond to the exposure amount of about 100 mj as the strong exposure and the plating layer 13a on the one surface side. The exposure of the part is an exposure amount of about 10 mj as the weak exposure, and the exposure of the part corresponding to the plating layer 13b on the other surface side is the exposure amount of about 100 mj as the strong exposure, the part not corresponding to the plating layer 13b on the other side. For the exposure, a photomask having a mask pattern that transmits light so as to be unexposed is used.

次に、所定の現像液を用いて、他方の面側の第２のレジスト層Ｒ２の未露光部を除去し、開口３４ａを形成する。これにより、他方の面側にエッチング用のレジストマスク３４が形成される（図３(g)参照）。なお、ここでの現像条件は、弱露光をした金属板１０の一方の面側のめっき層１３ａに対応しない部位の第２のレジスト層Ｒ２は、弱露光部が除去されず開口部の形成がされないように設定する。   Next, using a predetermined developer, the unexposed portion of the second resist layer R2 on the other surface side is removed to form an opening 34a. As a result, an etching resist mask 34 is formed on the other surface side (see FIG. 3G). The development conditions here are such that the second resist layer R2 in a portion not corresponding to the plating layer 13a on one surface side of the weakly exposed metal plate 10 does not remove the weakly exposed portion but forms an opening. Set not to be done.

次に、他方の面側に形成されたエッチング用のレジストマスク３４を介して、金属板１０にエッチング液を供給し、金属板１０の他方の面側のみにハーフエッチング加工を行う（図３(h)参照）。ハーフエッチング加工により、金属板１０の他方の面側に第１の凹部１０−１が形成される。また、金属板１０の他方の面側におけるレジストマスク３４に覆われた領域は、金属板１０の平坦面を有する。なお、第１の凹部１０−１の深さは、金属板１０をハーフエッチングしたときの残りの厚みが、金属板１０の厚さの２０〜５０％ほどの厚さになるようにハーフエッチング加工してもよい。このようなハーフエッチング工程により、金属板１０の他方の面側において、第１の凹部１０−１が形成されて夫々が区画された柱状部１１が形成される。なお、好ましくは、さらに、金属板１０の他方の面側の第１の凹部１０−１の面を粗化処理する。第１の凹部１０−１の面を粗化処理すれば、この後の工程において封入される固定用樹脂との密着性を強化することができる。   Next, an etching solution is supplied to the metal plate 10 through an etching resist mask 34 formed on the other surface side, and half-etching is performed only on the other surface side of the metal plate 10 (FIG. 3 ( h)). By the half-etching process, the first recess 10-1 is formed on the other surface side of the metal plate 10. The region covered with the resist mask 34 on the other surface side of the metal plate 10 has a flat surface of the metal plate 10. The depth of the first recess 10-1 is half-etched so that the remaining thickness when the metal plate 10 is half-etched is about 20 to 50% of the thickness of the metal plate 10. May be. By such a half-etching process, on the other surface side of the metal plate 10, the first recessed portion 10-1 is formed, and the columnar portion 11 is defined. Preferably, the surface of the first recess 10-1 on the other surface side of the metal plate 10 is further roughened. If the surface of the 1st recessed part 10-1 is roughened, adhesiveness with the fixing resin enclosed in a subsequent process can be strengthened.

次に、所定の現像液を用いて、弱露光をした金属板１０の一方の面側のめっき層１３ａに対応しない部位のレジスト層Ｒ２の弱露光部を除去し、開口３３ａを形成する。これにより、一方の面側にエッチング用のレジストマスク３３が形成される（図３(i)参照）。   Next, using a predetermined developer, the weakly exposed portion of the resist layer R2 at a portion not corresponding to the plating layer 13a on the one surface side of the weakly exposed metal plate 10 is removed, and an opening 33a is formed. Thereby, an etching resist mask 33 is formed on one surface side (see FIG. 3I).

次に、一方の面側の全面にマスキングテープｍ１を貼り付ける（図３(j)参照）。マスキングテープｍ１の貼付は、この後の工程において行う固定用樹脂部１５’の形成の際の金属板１０の面と金属板１０の一方の面側のエッチング用のレジストマスク３３の保護の為に必要である。使用するマスキングテープｍ１は、固定用樹脂部の形成の際の温度環境に耐えうる材質のものを使用するのが望ましい。例えば、ポリイミドフィルムに耐熱性接着剤を塗布された日東電工社製の耐熱絶縁用ポリイミド粘着テープ Ｎｏ．３６０シリーズをテーピング加工にて、金属板１０の一方の面側のエッチング用のレジストマスク３３の上に貼り付けすれば良い。   Next, a masking tape m1 is attached to the entire surface on one side (see FIG. 3 (j)). The masking tape m1 is affixed to protect the resist mask 33 for etching on the surface of the metal plate 10 and one surface side of the metal plate 10 when the fixing resin portion 15 ′ is formed in the subsequent process. is necessary. The masking tape m1 to be used is preferably made of a material that can withstand the temperature environment when the fixing resin portion is formed. For example, a polyimide adhesive tape for heat-resistant insulation manufactured by Nitto Denko Corporation in which a heat-resistant adhesive is applied to a polyimide film The 360 series may be attached to the etching resist mask 33 on one side of the metal plate 10 by taping.

次に、ハーフエッチング加工を行う工程で形成された第１の凹部１０−１にモールド樹脂やポッティング樹脂を封入して固定用樹脂部１５’を形成する（図３(k)参照）。固定用樹脂部の形成をモールド樹脂で行う場合には、モールド専用金型内で封入して固定用樹脂部を形成するが、金属板１０の他方の面側のレジストマスク３４の表面の位置まで封入して固定用樹脂部１５’を形成する。固定用樹脂部１５’をレジストマスク３４の表面の位置まで形成すれば、レジストマスク３４が除去されることで、めっき層１３ｂの面からレジストマスクの厚さ分突出するので、外部接続用の半田が濡れ広がることで隣り合う柱状部１１同士の半田がブリードして電気的不具合を生じる虞を防止することができる。また、レジストマスク３４を剥離する場合に固定用樹脂部１５’のはみ出しバリを除去することができる。   Next, a mold resin or potting resin is sealed in the first recess 10-1 formed in the half etching process to form a fixing resin portion 15 '(see FIG. 3 (k)). In the case where the fixing resin portion is formed with a mold resin, the fixing resin portion is formed by enclosing in a mold-dedicated mold, up to the position of the surface of the resist mask 34 on the other surface side of the metal plate 10. The fixing resin portion 15 ′ is formed by sealing. If the fixing resin portion 15 ′ is formed up to the position of the surface of the resist mask 34, the resist mask 34 is removed, so that it protrudes from the surface of the plating layer 13 b by the thickness of the resist mask. As a result of wetting and spreading, it is possible to prevent a possibility that the solder between the adjacent columnar portions 11 bleed and cause an electrical failure. Further, when the resist mask 34 is peeled off, the protrusion burr of the fixing resin portion 15 ′ can be removed.

次に、金属板１０の一方の面側に貼り付けたマスキングテープｍ１を除去する（図３(l)参照）。マスキングテープｍ１の除去は、マスキングテープｍ１が接触している金属板１０の一方の面側のエッチング用のレジストマスク３３が金属板１０の面から剥がれないようにすればよい。金属板１０の一方の面側のエッチング用のレジストマスク３３の面にマスキングテープｍ１の接着剤が部分的に残っても、後述する金属板１０の一方の面側からのエッチングと金属板１０の一方の面側のエッチング用のレジストマスク３３の除去に問題が生じない程度の糊残りであればよい。   Next, the masking tape m1 attached to one surface side of the metal plate 10 is removed (see FIG. 3 (l)). The masking tape m1 may be removed so that the resist mask 33 for etching on one side of the metal plate 10 in contact with the masking tape m1 is not peeled off from the surface of the metal plate 10. Even if the adhesive of the masking tape m1 partially remains on the surface of the resist mask 33 for etching on one surface side of the metal plate 10, etching from one surface side of the metal plate 10 described later and the metal plate 10 It is only necessary that the adhesive remains to such an extent that no problem occurs in removing the resist mask 33 for etching on one side.

次に、エッチング用のレジストマスク３３を介して、金属板１０にエッチング液を供給し、金属板１０の一方の面側のみにエッチング加工を施し、金属板１０の一方の面側に第２の凹部１０−２を形成し、夫々の柱状部１１が分離し、固定用樹脂部１５’のみで固定されるようにする（図３(m)参照）。また、金属板１０の一方の面側におけるレジストマスク３３に覆われた領域は、金属板１０の平坦面を有する。なお、第２の凹部１０−２の深さは、残り板厚を貫通させて固定用樹脂部１５’が露出すれば良く、残り板厚の１．５倍のエッチング量を目安にエッチング条件を設定すれば良い。このようなエッチング工程により、金属板１０から、夫々分離した柱状部１１が形成される。なお、好ましくは、さらに、金属板１０の一方の面側の第２の凹部１０−２の面を粗化処理する。第２の凹部１０−２の面を粗化処理すれば、半導体装置の製造工程において半導体素子を搭載後に第２の凹部１０−２に封入される封止樹脂や固定用樹脂部１５’を補強するために第２の凹部１０−２に封入される補強用の樹脂との密着性を強化することができる。   Next, an etching solution is supplied to the metal plate 10 through the resist mask 33 for etching, etching is performed only on one surface side of the metal plate 10, and the second surface is applied to one surface side of the metal plate 10. The concave portion 10-2 is formed, and the respective columnar portions 11 are separated and fixed only by the fixing resin portion 15 ′ (see FIG. 3 (m)). The region covered with the resist mask 33 on one surface side of the metal plate 10 has a flat surface of the metal plate 10. Note that the depth of the second recess 10-2 may be such that the fixing resin portion 15 ′ is exposed through the remaining plate thickness, and the etching conditions are set with an etching amount 1.5 times the remaining plate thickness as a guide. Set it. By such an etching process, the columnar portions 11 separated from the metal plate 10 are formed. In addition, Preferably, the surface of the 2nd recessed part 10-2 of the one surface side of the metal plate 10 is further roughened. If the surface of the second recess 10-2 is roughened, the sealing resin and the fixing resin portion 15 'sealed in the second recess 10-2 after mounting the semiconductor element in the manufacturing process of the semiconductor device will be reinforced. Therefore, the adhesion with the reinforcing resin enclosed in the second recess 10-2 can be enhanced.

次に、金属板１０の他方の面側のエッチング用のレジストマスク３４と、金属板１０の一方の面側のエッチング用のレジストマスク３３の両方を除去する（図３(n)参照）。   Next, both the etching resist mask 34 on the other surface side of the metal plate 10 and the etching resist mask 33 on the one surface side of the metal plate 10 are removed (see FIG. 3 (n)).

次に、固定用樹脂部１５’の樹脂を所定の条件で加熱して硬化（モールドキュア）させる（図３(o-1)参照）。なお、金属板１０の一方の面側からのエッチングにより形成された第２の凹部１０−２に、補強用の樹脂を封入し補強用樹脂部１５”を形成した後に、金属板１０の他方の面側の固定用樹脂部１５’の樹脂と金属板１０の一方の面側の補強用樹脂部１５”の樹脂とを同時に加熱して硬化させても良い（図３(o-2)参照）。なお、補強用の樹脂は、金属板１０の一方の面側のめっき層１３ａの最表面から突出しない程度に充填するのがよい。   Next, the resin of the fixing resin portion 15 ′ is heated and cured (mold cure) under predetermined conditions (see FIG. 3 (o-1)). In addition, after encapsulating the reinforcing resin in the second recess 10-2 formed by etching from one surface side of the metal plate 10 to form the reinforcing resin portion 15 ″, the other of the metal plate 10 is The resin of the fixing resin portion 15 ′ on the surface side and the resin of the reinforcing resin portion 15 ″ on one surface side of the metal plate 10 may be heated and cured simultaneously (see FIG. 3 (o-2)). . The reinforcing resin is preferably filled to the extent that it does not protrude from the outermost surface of the plating layer 13a on the one surface side of the metal plate 10.

その後、所定のサイズにカッティングし必要であれば洗浄する。なお、シート状の加工は、工程の設備事情に合わせて対応すればよく、例えば、図３(i)に示した現像の後や、図３(n)に示したレジスト剥離の後や、図３(o-1)、図３(o-2)に示したモールドキュアの後のいずれでもよい。このようにして本発明の第１の実施形態に係る半導体装置用リードフレーム１が得られる。   Thereafter, cutting to a predetermined size and washing if necessary. Note that the sheet-like processing may be performed in accordance with the process equipment circumstances, for example, after development shown in FIG. 3 (i), after resist stripping shown in FIG. 3 (o-1) or after mold cure shown in FIG. 3 (o-2) may be used. Thus, the lead frame 1 for a semiconductor device according to the first embodiment of the present invention is obtained.

次に、本実施形態の半導体装置用リードフレーム１を使用した半導体装置の製造方法について説明する。図４は本発明の第１の実施形態に係る半導体装置用リードフレームを用いた半導体装置の製造工程の一例を示す説明図である。
まず、半導体装置用リードフレーム１の半導体搭載領域（ここでは、リードフレーム１における中央領域に形成されている複数の柱状部１１を囲む所定領域とする）に、半田ボール１４等を用いて半導体素子２０を搭載する（図４(a)参照）。その後、半導体素子２０、半田ボール１４等を含む半導体装置用リードフレーム１の一方の面側を樹脂封止して封止樹脂部１５を形成する（図４(b)参照）。最後に、所定の寸法に切断して（図４(c)参照）、半導体装置を完成させる（図４(d)参照）。 Next, a method for manufacturing a semiconductor device using the semiconductor device lead frame 1 of the present embodiment will be described. FIG. 4 is an explanatory view showing an example of a manufacturing process of a semiconductor device using the lead frame for a semiconductor device according to the first embodiment of the present invention.
First, a semiconductor element using a solder ball 14 or the like in a semiconductor mounting area of the lead frame 1 for a semiconductor device (here, a predetermined area surrounding a plurality of columnar portions 11 formed in a central area of the lead frame 1). 20 is mounted (see FIG. 4A). Thereafter, one surface side of the semiconductor device lead frame 1 including the semiconductor element 20 and the solder balls 14 is sealed with a resin to form a sealing resin portion 15 (see FIG. 4B). Finally, it is cut into a predetermined dimension (see FIG. 4C) to complete the semiconductor device (see FIG. 4D).

本実施形態のリードフレームによれば、固定用樹脂部１５’における他方の面側の面が、柱状部１１における他方の面側の面に形成されためっき層１３ｂの表面よりも突出した構成にしたので、他方の面側の面からめっき層１３ｂが突出しなくなる。このため、半導体装置の製造工程において、多数の工程を行う部署に順次搬送されて加工される際におけるめっき層１３ｂに対する、ハンドリングや搬送部及び製品加工部等の支持部材との接触を回避でき損傷を負い難くなる。
また、他方の面側の面に形成されためっき層１３ｂは、外部接続用端子部となるが、他方の面側の面からめっき層１３ｂが突出することなく固定用樹脂部１５’の内側へ引っ込んだ配置となる。このため、本実施形態の半導体素子用リードフレームを用いて製造した半導体装置を外部機器に半田を介して接続する場合に、近接する外部接続用端子部同士の半田ブリードによるショートを防止することができる。 According to the lead frame of the present embodiment, the surface on the other surface side of the fixing resin portion 15 ′ protrudes from the surface of the plating layer 13 b formed on the surface on the other surface side of the columnar portion 11. Therefore, the plating layer 13b does not protrude from the surface on the other surface side. For this reason, in the manufacturing process of the semiconductor device, it is possible to avoid contact with the support member such as the handling and the transporting part and the product processing part with respect to the plating layer 13b when it is sequentially transported and processed by a department that performs many processes. It becomes difficult to bear.
Further, the plating layer 13b formed on the other surface side serves as an external connection terminal portion, but the plating layer 13b does not protrude from the other surface side surface to the inside of the fixing resin portion 15 ′. Retracted. For this reason, when a semiconductor device manufactured using the lead frame for a semiconductor element of this embodiment is connected to an external device via solder, it is possible to prevent a short circuit due to solder bleed between adjacent external connection terminal portions. it can.

また、本実施形態の半導体装置用リードフレームによれば、柱状部１１が金属板から、夫々分離して、端子部又は半導体素子搭載部として機能し、固定用樹脂部１５’が、他方の面側から所定の深さで夫々の柱状部１１の間に介在し、夫々の柱状部１１を固定する構成にしたので、従来の半導体装置の製造方法において行っていた、樹脂封止後に、端子部を分離させるために、金属板の他方の面からめっき層をエッチングレジストとして用いてエッチング加工する必要がなくなる。
その結果、めっき層１３ｂの損傷部分からエッチング液が浸透し、めっき層１３ｂの下地金属であるリードフレーム材がエッチングされて、その部分が空洞となり、他方の面側の面のめっき層１３ｂが崩落したり、外部接続用端子部の外周部分が欠けたりするという問題が生じることがない。
また、封止樹脂がエッチング液と接触することにより、エッチング液が樹脂封止済みのパッケージ内に浸入して製造後の半導体装置の品質が劣化したり、めっき皮膜が腐食して外部接続用端子の機能が損なわれたり、めっき層１３ｂ直下の金属が溶解除去されて、外部接続用端子のめっき層１３ｂが庇形状のめっきバリとなって割れや欠けを生じたりする虞がない。 Further, according to the lead frame for a semiconductor device of the present embodiment, the columnar portions 11 are separated from the metal plate, respectively, and function as terminal portions or semiconductor element mounting portions, and the fixing resin portion 15 ′ is disposed on the other surface. Since each columnar part 11 is interposed between each columnar part 11 at a predetermined depth from the side and fixed to each other, after the resin sealing, which is performed in the conventional method of manufacturing a semiconductor device, the terminal part Therefore, it is not necessary to perform etching using the plating layer as an etching resist from the other surface of the metal plate.
As a result, the etching solution penetrates from the damaged portion of the plating layer 13b, the lead frame material which is the base metal of the plating layer 13b is etched, the portion becomes a cavity, and the plating layer 13b on the other surface side collapses. And the problem that the outer peripheral portion of the terminal portion for external connection is lost does not occur.
In addition, when the sealing resin comes into contact with the etching solution, the etching solution penetrates into the resin-sealed package and the quality of the manufactured semiconductor device is deteriorated, or the plating film is corroded to cause external connection terminals. There is no possibility that the above function is impaired or that the metal immediately below the plating layer 13b is dissolved and removed, so that the plating layer 13b of the external connection terminal becomes a bowl-shaped plating burr and cracks or chips occur.

また、本実施形態の半導体装置用リードフレームによれば、柱状部１１の側面に粗化処理を施したので、封止樹脂との密着性が向上する。   Further, according to the lead frame for a semiconductor device of the present embodiment, since the roughening process is performed on the side surface of the columnar portion 11, the adhesion with the sealing resin is improved.

第２実施形態
図５は本発明の第２の実施形態に係る半導体装置用リードフレームの一例を概念的に示す説明図で、(a)は平面図、(b)は断面図、(c)は第２の実施形態の半導体装置用リードフレームを用いて製造された半導体装置の一例を示す断面図である。
第２の実施形態の半導体装置用リードフレーム１は、柱状部１１が、半導体素子２０を搭載するための半導体素子搭載部１１ａと、半導体素子搭載部１１ａの周辺に配置された、半導体素子２０の電極部や外部機器と電気的に接続するための端子部１１ｂとを有して構成されている。 Second Embodiment FIGS. 5A and 5B are explanatory views conceptually showing an example of a lead frame for a semiconductor device according to a second embodiment of the present invention. FIG. 5A is a plan view, FIG. 5B is a sectional view, and FIG. These are sectional drawings which show an example of the semiconductor device manufactured using the lead frame for semiconductor devices of 2nd Embodiment.
In the lead frame 1 for a semiconductor device according to the second embodiment, the columnar portion 11 includes a semiconductor element mounting portion 11a for mounting the semiconductor element 20 and a semiconductor element mounting portion 11a arranged around the semiconductor element mounting portion 11a. The terminal part 11b for electrically connecting with an electrode part and an external apparatus is comprised.

そして、一方の面側において、半導体素子搭載部１１ａに搭載する半導体素子２０の電極部を端子部１１ｂは、ボンディングワイヤ１４’等で接続可能となっている。
また、半導体素子搭載部１１ａの他方の面側は半導体素子２０を搭載後の半導体装置としての放熱部として機能できるようになっている。
その他の構成、製造方法及び作用効果は、第１の実施形態と略同じである。 On one surface side, the terminal portion 11b can be connected to the electrode portion of the semiconductor element 20 mounted on the semiconductor element mounting portion 11a by a bonding wire 14 ′ or the like.
Further, the other surface side of the semiconductor element mounting portion 11a can function as a heat radiating portion as a semiconductor device after the semiconductor element 20 is mounted.
Other configurations, manufacturing methods, and operational effects are substantially the same as those of the first embodiment.

実施例１
次に、本発明の半導体装置用リードフレームとその製造方法の実施例を説明する。 Example 1
Next, examples of the lead frame for a semiconductor device and the manufacturing method thereof according to the present invention will be described.

まず、金属板１０として、厚さ０．１５ｍｍの銅合金材を準備し（図３(a)参照）、両面に第１のレジスト層Ｒ１として、ドライフィルムレジストをラミネートした（図３(b)参照）。   First, a copper alloy material having a thickness of 0.15 mm was prepared as the metal plate 10 (see FIG. 3A), and a dry film resist was laminated as a first resist layer R1 on both surfaces (FIG. 3B). reference).

次に、所定のパターンで両面に露光を行い、現像して、一方の面側の面及び他方の面側の面におけるめっき層が必要な部分に開口が形成されためっき用のレジストマスク３１、３２を形成した(図３(c)参照)。   Next, a resist mask 31 for plating in which exposure is performed on both surfaces with a predetermined pattern, development is performed, and an opening is formed in a portion where a plating layer is required on one surface side surface and the other surface side surface, 32 was formed (see FIG. 3 (c)).

次に形成しためっき用のレジストマスク３１、３２の開口部３１ａ、３２ａから夫々露出している金属板１０の両面に、塩素系ニッケル浴にてＮｉを１μｍ、Ｐｄを０．０１μｍ、Ａｕ０．００３μｍの厚さで順次めっきを施し、一方の面側のめっき層１３ａ、他方の面側のめっき層１３ｂを同時に形成した（図３(d)参照）。   Next, Ni is 1 μm, Pd is 0.01 μm, Au is 0.003 μm in a chlorine-based nickel bath on both surfaces of the metal plate 10 exposed from the openings 31a and 32a of the formed resist masks 31 and 32 for plating. Then, plating was sequentially performed with a thickness of 1 mm, and a plating layer 13a on one surface side and a plating layer 13b on the other surface side were simultaneously formed (see FIG. 3 (d)).

次に、めっき用のレジストマスク３１、３２を剥離した（図３(e)参照）。   Next, the resist masks 31 and 32 for plating were removed (see FIG. 3 (e)).

次に、両面に第２のレジスト層Ｒ２として、ドライフィルムレジストをラミネートした（図３(f)参照）。   Next, a dry film resist was laminated on both sides as a second resist layer R2 (see FIG. 3 (f)).

次に、両面に露光を行い、現像した。なお、一方の面側のめっき層１３ａに対応する部位に対する露光は強露光として１００ｍｊ程度の露光量、一方の面側のめっき層１３ａに対応しない部位に対する露光は弱露光として１０ｍｊ程度の露光量とし、他方の面側のめっき層１３ｂに対応する部位に対する露光は強露光として１００ｍｊ程度の露光量、他方の面側のめっき層１３ｂに対応しない部位に対する露光は露光量が未露光となるように光を透過させるマスクパターンが形成されたフォトマスクを用いて露光を行った。そして、一方の面側は現像後に全面が第２のレジスト層Ｒ２で覆われ、他方の面側の面は現像後に、めっき層１３ｂが形成される部位が開口された、エッチング用のレジストマスク３３、３４を形成した（図３(g)参照）。   Next, both sides were exposed and developed. The exposure of the part corresponding to the plating layer 13a on the one surface side is an exposure amount of about 100 mj as strong exposure, and the exposure of the part not corresponding to the plating layer 13a on the one surface side is an exposure amount of about 10 mj as weak exposure. The exposure to the part corresponding to the plating layer 13b on the other side is an exposure amount of about 100 mj as strong exposure, and the exposure to the part not corresponding to the plating layer 13b on the other side is light so that the exposure amount is unexposed. The exposure was performed using a photomask on which a mask pattern that transmits light was formed. Then, the entire surface of one surface is covered with the second resist layer R2 after development, and the surface on the other surface is exposed to the resist mask 33 for etching in which a portion where the plating layer 13b is formed is opened after development. , 34 were formed (see FIG. 3 (g)).

次に、他方の面側からハーフエッチングを行い、エッチング用のレジストマスク３４の開口部３４ａに第１の凹部１０−１を形成した（図３(h)参照）。ハーフエッチングの深さは、最深部で金属板の板厚０．１５ｍｍに対し、０．１２ｍｍになるように、エッチング時間とエッチング液の噴射圧を調整した。エッチング液は、塩化第二鉄液を使用した。   Next, half etching was performed from the other surface side to form a first recess 10-1 in the opening 34a of the resist mask 34 for etching (see FIG. 3 (h)). The etching time and the jetting pressure of the etching solution were adjusted so that the half etching depth was 0.12 mm with respect to the metal plate thickness of 0.15 mm at the deepest portion. As the etching solution, ferric chloride solution was used.

次に、金属板１０の一方の面側のエッチング用のレジストマスク３３に開口部３３ａを形成するための２回目の現像を行った（図３(i)参照）。   Next, the second development for forming the opening 33a in the etching resist mask 33 on one surface side of the metal plate 10 was performed (see FIG. 3 (i)).

次に、一方の面側のエッチング用のレジストマスク３３の面に、マスキングテープｍ１として耐熱性の接着剤付きポリイミドフィルムを貼付けた（図３(j)参照）。   Next, a polyimide film with a heat-resistant adhesive was attached as a masking tape m1 to the surface of the resist mask 33 for etching on one side (see FIG. 3 (j)).

次に、他方の面側のハーフエッチングされた第１の凹部１０−１にモールド樹脂を封入し固定用樹脂部１５’を形成した(図３(k)参照)。封入する樹脂は、他方の面側のエッチング用のレジストマスク３４の面と略同程度の高さまで充填し、エッチング用のレジストマスク３４の面ににじみ出ないように、樹脂量やモールド成型金型を調整した。   Next, a mold resin was sealed in the first recess 10-1 half-etched on the other surface side to form a fixing resin portion 15 '(see FIG. 3 (k)). The encapsulating resin is filled to a height that is approximately the same as the surface of the etching resist mask 34 on the other surface side, and the amount of resin and the molding die are set so as not to ooze out to the surface of the etching resist mask 34. It was adjusted.

次に、一方の面側のモールド樹脂侵入防止用の耐熱性の接着剤付きポリイミドフィルムを剥離した（図３(l)参照）。このときの仕上がり形状は、他方の面側のモールド樹脂が他方の面側のめっき層１３ｂの表面より０．０２５ｍｍ分凸状に突出した形状であった。   Next, the polyimide film with a heat-resistant adhesive for preventing intrusion of the mold resin on one surface side was peeled off (see FIG. 3 (l)). The finished shape at this time was a shape in which the mold resin on the other surface side protruded in a convex shape by 0.025 mm from the surface of the plating layer 13b on the other surface side.

次に、一方の面側のエッチング用のレジストマスク３３の開口部３３ａから露出した部分の金属板をハーフエッチングし、第２の凹部１０−２を形成した（図３(m)参照）。エッチング量は、他方の面側から封入された樹脂が露出して、柱状部１１の形状が形成されるまでとし、金属板１０の残り板厚０．０３ｍｍに対して１．５倍の０．０４５ｍｍ程度にエッチング時間とエッチング液の噴射圧を調整した。なお、このときのエッチング液は、塩化第二鉄液を使用した。   Next, the part of the metal plate exposed from the opening 33a of the resist mask 33 for etching on one surface side was half-etched to form the second recess 10-2 (see FIG. 3 (m)). The etching amount is from the time when the resin sealed from the other surface side is exposed until the shape of the columnar portion 11 is formed, and the etching amount is 1.5 times the remaining plate thickness 0.03 mm of the metal plate 10. The etching time and the spray pressure of the etching solution were adjusted to about 045 mm. In addition, the ferric chloride liquid was used for the etching liquid at this time.

次に、両面のエッチング用のレジストマスク３３、３４を除去した（図３(n)参照）。   Next, the resist masks 33 and 34 for etching on both sides were removed (see FIG. 3 (n)).

次に、固定用樹脂１５’を構成するモールド樹脂に対してキュア処理を行った（図３(o-1)参照）。   Next, the mold resin constituting the fixing resin 15 ′ was cured (see FIG. 3 (o-1)).

次に、シート状にカッティングし、必要に応じて洗浄を行った。このようにして実施例１の半導体装置用リードフレーム１を得た。   Next, it was cut into a sheet and washed as necessary. In this way, a lead frame 1 for a semiconductor device of Example 1 was obtained.

また、上述の工程で得た半導体装置用リードフレーム１の一方の面側の柱状部１１の上に半導体素子２０をフリップチップ実装にて搭載し、半導体素子２０と柱状部１１の面に形成されためっき層１３ａとの接続を行った（図４(a)参照）後、一方の面側をエポキシ樹脂により樹脂封入を行って封止樹脂部１５を形成し（図４(b)参照）、最後に、ソーイングにより小片化し（図４(c)参照）、半導体装置を完成させた（図４(d)参照）。   Further, the semiconductor element 20 is mounted by flip chip mounting on the columnar portion 11 on one surface side of the semiconductor device lead frame 1 obtained in the above-described process, and formed on the surface of the semiconductor element 20 and the columnar portion 11. After connecting with the plated layer 13a (see FIG. 4 (a)), one surface side was sealed with epoxy resin to form a sealing resin portion 15 (see FIG. 4 (b)). Finally, it was cut into pieces by sawing (see FIG. 4C) to complete the semiconductor device (see FIG. 4D).

比較例
比較例は、金属板１０にめっき層１３ａ、１３ｂの形成後に、金属板１０の一方の面側からハーフエッチングを行い、柱状部１１を区画する凹部を形成し、他方の面側の金属板１０にはエッチング処理を施さない状態で半導体素子２０を搭載し、樹脂封止した後に、他方の面側から金属板１０の露出した部分に対し、めっき層１３ｂをマスクとして金属板１０の材質を選択的にエッチングすることで柱状部１１を分離させた。 Comparative Example In a comparative example, after the plating layers 13a and 13b are formed on the metal plate 10, half etching is performed from one surface side of the metal plate 10 to form a recess that partitions the columnar portion 11, and the metal on the other surface side is formed. After the semiconductor element 20 is mounted on the plate 10 without being subjected to an etching process and resin-sealed, the exposed portion of the metal plate 10 from the other surface side is used as a mask for the material of the metal plate 10 using the plating layer 13b as a mask. The columnar part 11 was separated by selectively etching.

検査
実施例１及び比較例の半導体装置用リードフレームを用いて作製した半導体装置において封止樹脂より他方の面側において露出している柱状部１１を顕微鏡で観察した。比較例では、他方の面側の柱状部１１の一部に、端子欠け不良や他方の面側の面に形成されためっき層１３ｂの傷によるピンホール不良が発生するものがあった。しかし、実施例１においては、端子の欠け不良や他方の面側の面に形成されためっき層１３ｂの傷によるピンホール不良の発生はなかった。半導体素子搭載後にエッチング処理をしない構成とすることで、傷等によるめっき層の腐食反応の解消が出来ている。また、変形や傷や形状の仕上がり寸法においては、全てのサンプルに異常は無く、実施例１の工程は、従来工程の比較例の品質に対して劣るものは検出されなかった。 In the semiconductor device manufactured using the lead frame for a semiconductor device of Inspection Example 1 and Comparative Example, the columnar portion 11 exposed on the other surface side from the sealing resin was observed with a microscope. In the comparative example, a part of the columnar portion 11 on the other surface side had a defective pinhole due to a defective terminal chip or a scratch on the plating layer 13b formed on the surface on the other surface side. However, in Example 1, there was no occurrence of pinhole defects due to defective chipping of terminals or scratches on the plating layer 13b formed on the other surface side. By adopting a configuration in which the etching process is not performed after mounting the semiconductor element, the corrosion reaction of the plating layer due to scratches or the like can be eliminated. Further, in the finished dimensions of deformation, scratches, and shape, all samples were not abnormal, and the process of Example 1 was not detected to be inferior to the quality of the comparative example of the conventional process.

以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。   The preferred embodiments and examples of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments and examples, and the above-described embodiments and examples can be made without departing from the scope of the present invention. Various modifications and substitutions can be made to the embodiments.

１ 半導体装置用リードフレーム（個々のリードフレーム領域）
１０ 金属板
１０−ａ 第１の凹部
１０−ｂ 第２の凹部
１１ 柱状部
１１ａ 半導体素子搭載部
１１ｂ 端子部
１３ａ、１３ｂ めっき層
１４ バンプ
１５ 封止樹脂部
１５’ 固定用樹脂部
１５” 補強用樹脂部
２０ 半導体素子
３１、３２ めっき用のレジストマスク
３１ａ、３２ａ 開口部
３３、３４ エッチング用のレジストマスク
３３ａ、３４ａ 開口部
Ｒ１、Ｒ２ レジスト層
ｍ１ マスキングテープ
５１ 半導体装置用リードフレーム
６０ 金属板
６１ 端子部
６２ 半導体素子搭載部
６２ａ 凹部
６３ａ、６３ｂ めっき層
６４’ ボンディングワイヤ
６５ 封止樹脂部
６６ ダイアタッチ材
７０ 半導体素子 1 Lead frame for semiconductor devices (individual lead frame area)
DESCRIPTION OF SYMBOLS 10 Metal plate 10-a 1st recessed part 10-b 2nd recessed part 11 Columnar part 11a Semiconductor element mounting part 11b Terminal part 13a, 13b Plating layer 14 Bump 15 Sealing resin part 15 'Fixing resin part 15 "For reinforcement Resin portion 20 Semiconductor element 31, 32 Plating resist mask 31a, 32a Opening portion 33, 34 Etching resist mask 33a, 34a Opening portion R1, R2 Resist layer m1 Masking tape 51 Semiconductor device lead frame 60 Metal plate 61 Terminal Part 62 Semiconductor element mounting part 62a Recessed part 63a, 63b Plating layer 64 'Bonding wire 65 Sealing resin part 66 Die attach material 70 Semiconductor element

Claims (5)

金属板から、夫々分離した、端子部又は半導体素子搭載部として機能する柱状部と、
前記柱状部の両面に形成されためっき層と、
半導体素子搭載側とは反対側から所定の深さで夫々の前記柱状部の間に介在し、夫々の該柱状部を固定する固定用樹脂部と、
を有し、
前記固定用樹脂部における半導体素子搭載側とは反対側の面が、前記柱状部における半導体素子搭載側とは反対側の面に形成された前記めっき層の表面よりも突出している
ことを特徴とする半導体装置用リードフレーム。 Columnar portions that function as terminal portions or semiconductor element mounting portions, separated from the metal plates, respectively.
Plating layers formed on both sides of the columnar part;
A fixing resin portion interposed between the columnar portions at a predetermined depth from the side opposite to the semiconductor element mounting side, and fixing the columnar portions;
Have
The surface of the fixing resin portion opposite to the semiconductor element mounting side protrudes from the surface of the plating layer formed on the surface of the columnar portion opposite to the semiconductor element mounting side. A lead frame for a semiconductor device. 前記柱状部の側面は、粗化処理が施されていることを特徴とする請求項１に記載の半導体装置用リードフレーム。   The lead frame for a semiconductor device according to claim 1, wherein a side surface of the columnar portion is subjected to a roughening process. 端子部又は半導体素子搭載部として機能する柱状部を有するリードフレームの製造方法であって、
金属板の両面における前記柱状部に対応する所定位置にめっき層を形成する工程と、
前記金属板の両面に、夫々、全面を覆うレジスト膜を設ける工程と、
前記金属板の一方の面側に設けたレジスト膜と他方の面側に設けたレジスト膜とで、形成した前記めっき層に対応する第１の部位以外の第２の部位に対する露光量又は遮光量を異ならせて露光又は遮光を行うとともに第１の現像を行い、前記金属板の一方の面側に、全面を覆うエッチング用のレジストマスクを形成するとともに、該金属板の他方の面側を、夫々分離した前記柱状部に区画しうるエッチング用のレジストマスクを形成する工程と、
前記金属板の他方の面側から所定の深さでハーフエッチングを施し、該金属板におけるハーフエッチングを施した深さにおいて夫々の前記柱状部に区画する第１の凹部を形成する工程と、
前記金属板の一方の面側に形成したエッチング用のレジストマスクに対し、第２の現像を行って前記第２の部位に残存するレジスト膜を除去し、該金属板の一方の面側に形成したエッチング用のレジストマスクを、前記めっき層を覆い、連結部を備えることなく、夫々分離した前記柱状部に区画しうるように加工する工程と、
前記金属板における前記ハーフエッチングにより形成した前記第１の凹部に介在して夫々の前記柱状部を固定し、且つ、前記柱状部における他方の面側の面に形成した前記めっき層の表面よりも突出する固定用樹脂部を形成する工程と、
前記金属板の一方の面側から前記固定用樹脂部が露出するようにエッチングを行い、該金属板における夫々の前記柱状部を分離し、該柱状部が前記固定用樹脂部のみで固定されるように第２の凹部を形成する工程と、
前記金属板に形成した前記エッチング用のレジストマスクを除去する工程と、
を有することを特徴とする半導体装置用リードフレームの製造方法。 A method of manufacturing a lead frame having a columnar portion that functions as a terminal portion or a semiconductor element mounting portion,
Forming a plating layer at a predetermined position corresponding to the columnar portion on both surfaces of the metal plate;
Providing a resist film covering the entire surface on both surfaces of the metal plate, respectively;
A resist film provided on one surface side of the metal plate and a resist film provided on the other surface side, an exposure amount or a light shielding amount for a second part other than the first part corresponding to the plating layer formed. And performing a first development, forming a resist mask for etching covering the entire surface on one surface side of the metal plate, and the other surface side of the metal plate, Forming a resist mask for etching that can be partitioned into the separated columnar parts;
Forming half-etching at a predetermined depth from the other surface side of the metal plate, and forming first recesses partitioned into the columnar portions at the depth of half-etching in the metal plate;
The resist mask for etching formed on one surface side of the metal plate is subjected to second development to remove the resist film remaining in the second portion, and formed on the one surface side of the metal plate. A step of processing the resist mask for etching so that it can be partitioned into the separated columnar portions without covering the plating layer and having a connecting portion;
More than the surface of the plating layer formed on the surface on the other surface side of the columnar part, fixing each columnar part interposed in the first recess formed by the half etching in the metal plate. Forming a protruding fixing resin portion;
Etching is performed so that the fixing resin portion is exposed from one surface side of the metal plate, the columnar portions of the metal plate are separated, and the columnar portions are fixed only by the fixing resin portion. Forming a second recess as described above,
Removing the resist mask for etching formed on the metal plate;
A method of manufacturing a lead frame for a semiconductor device, comprising: 前記金属板の一方の面側からの前記ハーフエッチングにより、形成される前記第１の凹部の面を粗化処理することを特徴とする請求項３に記載の半導体装置用リードフレームの製造方法。   4. The method of manufacturing a lead frame for a semiconductor device according to claim 3, wherein a surface of the first concave portion to be formed is roughened by the half etching from one surface side of the metal plate. 前記金属板の他の面側からの前記ハーフエッチングにより、形成される前記第２の凹部の面を粗化処理することを特徴とする請求項３又は４に記載の半導体装置用リードフレームの製造方法。   5. The manufacturing method of a lead frame for a semiconductor device according to claim 3, wherein a surface of the second recess formed is roughened by the half etching from the other surface side of the metal plate. Method.
JP2017063664A 2017-03-28 2017-03-28 Lead frame for semiconductor device, and method of manufacturing the same Pending JP2018166182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017063664A JP2018166182A (en) 2017-03-28 2017-03-28 Lead frame for semiconductor device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017063664A JP2018166182A (en) 2017-03-28 2017-03-28 Lead frame for semiconductor device, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2018166182A true JP2018166182A (en) 2018-10-25

Family

ID=63922705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017063664A Pending JP2018166182A (en) 2017-03-28 2017-03-28 Lead frame for semiconductor device, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2018166182A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119142B1 (en) * 2019-10-01 2020-06-05 해성디에스 주식회사 Method for fabriating Wafer Level Package's Carrier using lead frame
CN114050117A (en) * 2021-11-17 2022-02-15 天水华洋电子科技股份有限公司 Semi-etching equipment for lead frame of integrated circuit
KR102605701B1 (en) * 2022-06-20 2023-11-29 해성디에스 주식회사 Semiconductor package and method for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119142B1 (en) * 2019-10-01 2020-06-05 해성디에스 주식회사 Method for fabriating Wafer Level Package's Carrier using lead frame
US11227775B2 (en) 2019-10-01 2022-01-18 Haesungds Co., Ltd. Method of fabricating carrier for wafer level package by using lead frame
CN114050117A (en) * 2021-11-17 2022-02-15 天水华洋电子科技股份有限公司 Semi-etching equipment for lead frame of integrated circuit
CN114050117B (en) * 2021-11-17 2022-05-03 天水华洋电子科技股份有限公司 Semi-etching equipment for lead frame of integrated circuit
KR102605701B1 (en) * 2022-06-20 2023-11-29 해성디에스 주식회사 Semiconductor package and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR101064755B1 (en) Structure for multi-row lead frame and semiconductor package thereof and manufacture method thereof
TWI500122B (en) Semiconductor package substrate and manufacturing method of the same
JP2007048981A (en) Method for manufacturing semiconductor device
JP5075890B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6838104B2 (en) Substrates for semiconductor devices and semiconductor devices
JP2018166182A (en) Lead frame for semiconductor device, and method of manufacturing the same
JP2011108818A (en) Manufacturing method of lead frame and manufacturing method of semiconductor device
JP2020053420A (en) Lead frame and manufacturing method thereof
US7742843B2 (en) Method for the structured application of a laminatable film to a substrate for a semiconductor module
US9536756B1 (en) Semiconductor packages separated using a sacrificial material
JP6828959B2 (en) Lead frame and its manufacturing method
CN111599692A (en) Direct selective adhesion promoter plating
JP6326647B2 (en) Lead frame for mounting a semiconductor element and manufacturing method thereof
JP7059139B2 (en) Manufacturing method of substrate for mounting semiconductor elements
KR20190010603A (en) Wiring member for multi-row type semiconductor device and manufacturing method thereof
JP6138496B2 (en) Semiconductor device mounting substrate and semiconductor device
JP6615654B2 (en) Semiconductor element mounting substrate, semiconductor device, semiconductor element mounting substrate manufacturing method, and semiconductor device manufacturing method
JP6998761B2 (en) Lead frame manufacturing method
JP6414701B2 (en) Lead frame manufacturing method
JP6481895B2 (en) Lead frame for semiconductor device and manufacturing method thereof
TWI625799B (en) Manufacturing method of lead frame structure
JP6901201B2 (en) Substrate for mounting semiconductor elements and its manufacturing method
JP6846484B2 (en) Substrates for semiconductor devices and their manufacturing methods, semiconductor devices
JP3706082B2 (en) Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device using the lead frame
KR20190013841A (en) Wiring member for multi-row type semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170719

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180315

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180525