JP2018160536A - 金属パターンの形成方法 - Google Patents

金属パターンの形成方法 Download PDF

Info

Publication number
JP2018160536A
JP2018160536A JP2017056486A JP2017056486A JP2018160536A JP 2018160536 A JP2018160536 A JP 2018160536A JP 2017056486 A JP2017056486 A JP 2017056486A JP 2017056486 A JP2017056486 A JP 2017056486A JP 2018160536 A JP2018160536 A JP 2018160536A
Authority
JP
Japan
Prior art keywords
metal
metal film
layer
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017056486A
Other languages
English (en)
Inventor
務 中西
Tsutomu Nakanishi
務 中西
田中　裕介
Yusuke Tanaka
裕介 田中
敦 日恵野
Atsushi Hieno
敦 日恵野
康人 吉水
Yasuto Yoshimizu
康人 吉水
八甫谷　明彦
Akihiko Happoya
明彦 八甫谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017056486A priority Critical patent/JP2018160536A/ja
Priority to US15/687,992 priority patent/US10147612B2/en
Publication of JP2018160536A publication Critical patent/JP2018160536A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ウェットエッチングを用いた微細なパターンの形成を可能とする金属パターンの形成方法を提供する。
【解決手段】実施形態の金属パターンの形成方法は、凸部と凹部を有する第１の層を有する基板の表面に、凹部の幅の２分の１以上の膜厚の金属膜を無電解めっき法により形成し、ウェットエッチングを行い、凹部の中の金属膜を除去し、かつ、凸部の上の金属膜を残存させる。
【選択図】図２

Description

本発明の実施形態は、金属パターンの形成方法に関する。
フォトレジストをマスクとして下地材料をエッチングする際、フォトレジストと下地材料とのエッチング選択比が不足し加工が困難となる場合がある。このため、フォトレジストをマスクとして金属膜をパターニングし、この金属膜をマスクとして下地材料をエッチングする方法がある。この金属膜のマスクは、ハードマスクと称される。
ハードマスクの形成にドライエッチングを用いると、半導体デバイスの製造コストが増大する。これは、ドライエッチングが真空プロセスであるためスループットが低く、プロセスコストが高いためである。このため、ドライエッチングよりスループットが高くプロセスコストの安いウェットエッチングを用いてハードマスクを形成できることが好ましい。
半導体デバイスの微細化に伴い、ハードマスクのパターンの微細化も要求される。ウェットエッチングは、等方性のエッチングであるため、一般にフォトレジストマスクと形成されるパターンとのパターン変換差が大きい。ハードマスクのパターンの微細化のためには、フォトレジストマスクとのパターン変換差が抑制された、微細な金属パターンの形成方法を実現することが望まれる。
特開２０１０−２０５８０３号公報
本発明が解決しようとする課題は、ウェットエッチングを用いた微細なパターンの形成を可能とする金属パターンの形成方法を提供することにある。
実施形態の金属パターンの形成方法は、凸部と凹部を有する第１の層を有する基板の表面に、前記凹部の幅の２分の１以上の膜厚の金属膜を無電解めっき法により形成し、ウェットエッチングを行い、前記凹部の中の前記金属膜を除去し、かつ、前記凸部の上の前記金属膜を残存させる。
第１の実施形態の金属パターンの形成方法を用いて形成される半導体デバイスの製造途中の模式図。 第１の実施形態の金属パターンの形成方法の説明図。 第１の比較形態の金属パターンの形成方法の説明図。 第２の実施形態の金属パターンの形成方法を用いて形成される半導体デバイスの製造途中の模式図。 第２の実施形態の金属パターンの形成方法の説明図。 第２の比較形態の金属パターンの形成方法の説明図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
（第１の実施形態）
本実施形態の金属パターンの形成方法は、凸部と凹部を有する第１の層を有する基板の表面に、凹部の幅の２分の１以上の膜厚の金属膜を無電解めっき法により形成し、ウェットエッチングを行い、凹部の中の金属膜を除去し、かつ、凸部の上の金属膜を残存させる。そして、基板は第２の層を有し、第１の層は第２の層の上に位置し、ウェットエッチングの後に、凸部の上の金属膜をマスクに第２の層をエッチングする。
図１は、本実施形態の金属パターンの形成方法を用いて製造される半導体デバイス１００の、製造途中の模式図である。図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＡＡ’断面図である。本実施形態では、半導体デバイス１００に溝パターンを形成する場合を例に説明する。
半導体デバイス１００には、シリコン層１０上に酸化シリコン層１１が形成されている。酸化シリコン層１１には、ライン状に複数の溝１２が形成されている。酸化シリコン層１１には、幅狭部１１ａと幅広部１１ｂが設けられる。
複数の溝１２は、例えば、３次元メモリのメモリセル内の配線層を形成するために設けられる。３次元メモリのメモリセル内の配線層を形成するためには、アスペクト比の高い溝１２の形成が要求される。
図２は、本実施形態の金属パターンの形成方法の説明図である。図２は、金属パターンが形成される基板の断面図を示す。
最初に、基板１１０を準備する（図２（ａ））。基板１１０は、公知のプロセス技術を用いて形成される。
基板１１０には、シリコン層１０、酸化シリコン層１１、フォトレジスト層１３が積層されている。フォトレジスト層１３は樹脂を含む第１の層の一例である。酸化シリコン層１１は第２の層の一例である。
フォトレジスト層１３は、表面に凸部１０１ａ、１０１ｂと凹部１０２を有する。凸部１０１ｂの幅は、凸部１０１ａより広い。
凹部１０２の幅（図２（ａ）中のＷ）は、例えば、２００ｎｍ以下である。凸部１０１ａと凹部１０２の配置ピッチは、例えば、１００ｎｍ以下である。フォトレジスト層１３が、金属パターンを形成する上でのガイドパターンとなる。
なお、凹部１０２の幅、凸部１０１ａと凹部１０２の配置ピッチは、ＳＥＭ（Ｓｃａｎｎｉｎｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観察することにより、測定できる。
次に、基板１１０の表面に、図示しない触媒吸着層を形成する。触媒吸着層には、基板１１０の表面への吸着機能と、無電解めっきにおける初期めっき核形成の触媒を担持する機能を、両立する分子を用いる。例えば、下地材料に対する吸着依存性の少ないトリアジン環を有する分子を用いる。
次に、触媒吸着層上に図示しない金属触媒を吸着させ金属触媒層を形成する。吸着させる金属触媒は、無電解めっきの触媒となれば特に限定されない。例えば、様々なめっき種の触媒として利用可能なパラジウム（Ｐｄ）を用いる。
次に、無電解めっき法により、金属膜４０を形成する（図２（ｂ））。金属膜４０の膜厚（図２（ｂ）中のＴ）は、凹部１０２の幅（図２（ａ）中のＷ）の２分の１以上である。凹部１０２の幅は、例えば、凹部１０２の最小幅である。金属膜４０の膜厚を、凹部１０２の幅の２分の１以上とすることで、凹部１０２が金属膜４０により埋め込まれる。
金属膜４０の平均粒径は、例えば、５ｎｍ以下である。また、金属膜４０は、例えば、アモルファスである。
金属膜４０の平均粒径は、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察で、ランダムに複数の結晶粒子の長径を測定し、その平均を計算することで算出できる。また、金属膜４０がアモルファスであるか否かは、ＴＥＭによる観察で結晶粒が確認できるか否かで判断できる。
金属膜４０は、例えば、第１の金属と、第１の金属よりも含有割合の低い第２の金属を含む。第１の金属は、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、及び、銅（Ｃｕ）から成る群より選ばれる少なくとも一つの金属である。また、第２の金属は、例えば、リン（Ｐ）、タングステン（Ｗ）、及び、モリブデン（Ｍｏ）から成る群より選ばれる少なくとも一つの金属である。金属膜４０中の第２の金属の含有量は、例えば、１原子％以上５０原子％未満である。
金属膜４０は、例えば、Ｎｉ−Ｐ、Ｃｏ−Ｐ、Ｎｉ−Ｃｏ−Ｐ、Ｎｉ−Ｆｅ−Ｐ、Ｎｉ−Ｍｏ−Ｐ、Ｎｉ−Ｗ−Ｐ、Ｃｏ−Ｗ−Ｐ、Ｎｉ−Ｃｕ−Ｐ、Ｐｄ−Ｎｉ−Ｐ、Ｎｉ−Ｒｅ−Ｐ、Ｎｉ−Ｗ、Ｃｏ−Ｗ、Ｎｉ−Ｗ−Ｂ、Ｃｏ−Ｗ−Ｂ、Ｎｉ−Ｍｏ、Ｃｏ−Ｍｏ、Ｎｉ−Ｍｏ−Ｂである。
金属膜４０の組成は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｍｅｔｒｙ）で測定することが可能である。
次に、ウェットエッチングにより金属膜４０をエッチングする（図２（ｃ））。ウェットエッチングにより凹部１０２の中に埋め込まれた金属膜４０を除去する。一方、凸部１０１ａの上の金属膜４０及び凸部１０１ｂの上の金属膜４０は少なくとも一部を残存させる。例えば、ウェットエッチングによる金属膜４０のエッチング量を、凹部１０２の幅（図２（ａ）中のＷ）の２分の１以上、かつ、金属膜４０の膜厚（図２（ｂ）中のＴ）以下とする。
ウェットエッチングに用いるウェットエッチング液は、金属膜４０の種類に応じて、適切なものを選択する。
次に、凸部１０１ａの上の金属膜４０及び凸部１０１ｂの上の金属膜４０をマスクに、酸化シリコン層１１をエッチングする（図２（ｄ））。酸化シリコン層１１のエッチングは、例えば、公知の異方性のドライエッチングにより行う。
その後、金属膜４０とフォトレジスト層１３を、除去することにより、図１に示す溝１２を含む構造が形成される。金属膜４０とフォトレジスト層１３の除去は、例えば、公知のウェットエッチングにより行われる。
次に、本実施形態の作用及び効果について説明する。
例えば、３次元メモリでは、メモリセルアレイが３次元化され、基板に対し垂直方向に厚い絶縁層や半導体層が形成される。そして、この厚い絶縁層や半導体層に、アスペクト比の大きい溝パターンや穴パターンを形成することが要求される。
アスペクト比の大きい溝パターンや穴パターンを、フォトレジストをマスクとしたドライエッチングにより形成する場合、下地材料とフォトレジストのエッチング選択比が十分とれず、加工が困難となる。このため、フォトレジストをマスクとして金属膜をパターニングし、さらに、この金属膜をマスクとして下地材料をエッチングする方法がある。この金属膜のマスクは、ハードマスクと称される。
ハードマスクの形成にドライエッチングを用いると、半導体デバイスの製造コストが増大する。これは、ドライエッチングが真空プロセスであるためスループットが低く、プロセスコストが高いためである。このため、ドライエッチングよりスループットが高くプロセスコストの安いウェットエッチングを用いてハードマスクを形成できることが好ましい。
ウェットエッチングは、等方性のエッチングであるため、フォトレジストマスクと形成されるパターンとのパターン変換差が大きい。パターンの微細化のためには、フォトレジストマスクとハードマスクとのパターン変換差を抑制し、微細な金属パターンの形成を実現することが望まれる。
本実施形態では、ウェットエッチングを用いて、金属膜４０をパターニングする。したがって、プロセスコストが低減される。また、金属膜４０の形成にも、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）や、スパッタ法に比べてスループットが高くプロセスコストの安い無電解めっき法を用いる。したがって、更にプロセスコストが低減される。
以下、ウェットエッチングによる金属膜４０のパターン形成について説明する。
無電解めっき法による金属膜４０の成長時には、凹部１０２の中にコンフォーマルに金属膜４０が成長する。すなわち、凹部１０２の底面及び側面に同じ膜厚で金属膜４０が成長していく。膜厚が凹部１０２の幅（図２（ａ）中のＷ）の２分の１以上になると、凹部１０２の両側面から成長してきた金属膜４０が接触し接触部（図２（ｂ）中の破線）が形成される。接触部には、例えば、物理的に狭小な隙間が生じる。
接触部が生じた後は、凹部１０２の側面からの成長は、成長する空隙がなくなるため停止する。一方、上方への金属膜４０の成長は続く。このため、上方に厚い金属膜４０が形成される。凹部１０２を埋め込むために、金属膜４０の膜厚（図２（ｂ）中のＴ）は、凹部１０２の幅（図２（ａ）中のＷ）の２分の１以上とする。
金属膜４０のウェットエッチングの際には、凹部１０２の中の金属膜４０は接触部から等方的にエッチングされることで除去される。金属膜４０は、接触部に侵入したウェットエッチング液によりエッチングされる。
接触部から側方及び下方に向けて金属膜４０のエッチングが進行して、凸部１０１ａの上の金属膜４０及び凸部１０１ｂの上の金属膜４０が残存する。このため、フォトレジスト層１３のパターンと残存する金属膜４０のパターンとのパターン変換差が抑制される。
凹部１０２の金属膜４０を除去し、凸部１０１ａの上の金属膜４０及び凸部１０１ｂの上に金属膜４０が残存させるために、ウェットエッチングによる金属膜４０のエッチング量を、凹部１０２の幅（図２（ａ）中のＷ）の２分の１以上、かつ、金属膜４０の膜厚（図２（ｂ）中のＴ）以下とすることが好ましい。
接触部からの側方に向けての金属膜４０のエッチングを促進する観点から、金属膜４０の平均粒径は小さいことが好ましい。金属膜４０の平均粒径は、５ｎｍ以下であることが好ましい。更に、金属膜４０はアモルファスであることが好ましい。
金属膜４０の平均結晶粒径を小さくしたりアモルファスにしたりすることにより、金属膜４０のウェットエッチングレートが抑制される。このため、接触部へのウェットエッチング液の侵入時間が稼げるため、接触部から側方に向けてのエッチングが相対的に促進されると考えられる。
金属膜４０の平均粒径を小さくしたりアモルファスにしたりする観点から、金属膜４０が、リン（Ｐ）、タングステン（Ｗ）、及び、モリブデン（Ｍｏ）から成る群より選ばれる少なくとも一つの金属である第２の金属を含むことが好ましい。金属膜４０中の第２の金属の含有量は、１％以上５０％未満であることが好ましい。
金属膜４０の平均結晶粒径を小さくしたりアモルファスにしたりする観点から、金属膜４０は、Ｎｉ−Ｐ、Ｃｏ−Ｐ、Ｎｉ−Ｃｏ−Ｐ、Ｎｉ−Ｆｅ−Ｐ、Ｎｉ−Ｍｏ−Ｐ、Ｎｉ−Ｗ−Ｐ、Ｃｏ−Ｗ−Ｐ、Ｎｉ−Ｃｕ−Ｐ、Ｐｄ−Ｎｉ−Ｐ、Ｎｉ−Ｒｅ−Ｐ、Ｎｉ−Ｗ、Ｃｏ−Ｗ、Ｎｉ−Ｗ−Ｂ、Ｃｏ−Ｗ−Ｂ、Ｎｉ−Ｍｏ、Ｃｏ−Ｍｏ、Ｎｉ−Ｍｏ−Ｂであることが好ましい。
他の半導体製造プロセスとの整合性などの観点から、第１の金属は、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、及び、銅（Ｃｕ）から成る群より選ばれる少なくとも一つの金属であることが好ましい。
また、本実施形態の金属パターンの形成方法によれば、フォトレジスト層１３の凸部１０１ａ、凸部１０１ｂの上に金属膜４０が残存する。このため、図２（ｃ）に示すように、ガイドパターンとなるフォトレジスト層１３のパターンと同一の金属パターンをハードマスクとして形成することができる。したがって、図２（ｄ）に示すように、設計パターンに忠実な溝パターンを下地の酸化シリコン層１１に形成することが可能となる。
図３は、第１の比較形態の金属パターンの形成方法の説明図である。図３は、金属パターンが形成される基板の断面図を示す。
第１の比較形態の金属パターンの形成方法は、ガイドパターンとなるフォトレジスト層１３の凹部に金属膜４０をハードマスクとして残す点で、本実施形態と異なる。
最初に、基板８１０を準備する（図３（ａ））。基板８１０は、公知のプロセス技術を用いて形成される。
基板８１０には、シリコン層１０、酸化シリコン層１１、フォトレジスト層１３が積層されている。フォトレジスト層１３には、図１の溝１２のパターンと同一のパターンが凸部として形成されている。言い換えれば、図１の酸化シリコン層１１に対応する部分、すなわち、幅狭部１１ａと幅広部１１ｂにはフォトレジスト層１３は、存在しない。
次に、基板８１０の表面に、図示しない触媒吸着層を形成し、触媒吸着層上に図示しない金属触媒層を形成する。
次に、無電解めっき法により、金属膜４０を形成する（図３（ｂ））。金属膜４０の膜厚は、凹部の幅の２分の１以上である。金属膜４０の膜厚を、凹部１０２の幅の２分の１以上とすることで、凹部１０２が金属膜４０により埋め込まれる。
次に、ウェットエッチングにより金属膜４０をエッチングする（図３（ｃ））。フォトレジスト層１３の凸部の上の金属膜４０を除去する。凹部の中に埋め込まれた金属膜４０は残存させる。この際、幅の広い凹部の金属膜４０は除去される。
次に、フォトレジスト層１３を選択的に除去する（図３（ｄ））。
次に、金属膜４０をマスクに、酸化シリコン層１１をエッチングする（図３（ｅ））。
その後、金属膜４０を除去する。図３（ｅ）に示すように、第１の比較形態の方法では、図１に示す構造のうち、酸化シリコン層１１の幅広部１１ｂが形成されず、かわりに溝が形成されてしまう。また、ライン状の溝１２の端部の溝１２が形成されない。したがって、第１の比較形態の方法では、設計パターンに忠実なパターンの形成が困難である。
以上、本実施形態の金属パターンの形成方法によれば、ウェットエッチングを用いた微細なパターンの形成が可能となる。また、設計パターンに忠実なパターンの形成が可能となる。
（第２の実施形態）
本実施形態の金属パターンの形成方法は、溝パターンに代えて、穴パターンを形成する点以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図４は、本実施形態の金属パターンの形成方法を用いて製造される半導体デバイス２００の、製造途中の模式図である。図４（ａ）は上面図、図４（ｂ）は図４（ａ）のＢＢ’断面図である。本実施形態では、半導体デバイス２００に穴パターンを形成する場合を例に説明する。
半導体デバイス２００には、シリコン層１０上に酸化シリコン層１１が形成されている。酸化シリコン層１１には、複数の穴１５が形成されている。密に配置される穴１５と孤立の穴１５が設けられている。
複数の穴１５は、例えば、３次元メモリの周辺回路のコンタクトホールを形成するために設けられる。３次元メモリの周辺回路のコンタクトホールを形成するためには、アスペクト比の高い穴１５の形成が要求される。
図５は、本実施形態の金属パターンの形成方法の説明図である。図５は、金属パターンが形成される基板の断面図を示す。
最初に、基板２１０を準備する（図５（ａ））。基板２１０は、公知のプロセス技術を用いて形成される。
基板２１０には、シリコン層１０、酸化シリコン層１１、フォトレジスト層１３が積層されている。
フォトレジスト層１３は、表面に凸部２０１ａ、２０１ｂと凹部２０２を有する。凸部２０１ｂの幅は、凸部２０１ａより広い。
凹部２０２の幅は、例えば、２００ｎｍ以下である。凸部２０１ａと凹部２０２の配置ピッチは、例えば、１００ｎｍ以下である。フォトレジスト層１３が、金属パターンを形成する上でのガイドパターンとなる。
次に、基板２１０の表面に、図示しない触媒吸着層を形成し、触媒吸着層上に図示しない金属触媒層を形成する。
次に、無電解めっき法により、金属膜４０を形成する（図５（ｂ））。金属膜４０の膜厚は、凹部２０２の幅の２分の１以上である。
金属膜４０の平均粒径は、例えば、５ｎｍ以下である。また、金属膜４０は、例えば、アモルファスである。
金属膜４０は、例えば、第１の金属と、第１の金属よりも含有割合の低い第２の金属を含む。第１の金属は、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、及び、銅（Ｃｕ）から成る群より選ばれる少なくとも一つの金属である。また、第２の金属は、例えば、リン（Ｐ）、タングステン（Ｗ）、及び、モリブデン（Ｍｏ）から成る群より選ばれる少なくとも一つの金属である。金属膜４０中の第２の金属の含有量は、例えば、１原子％以上５０原子％未満である。
金属膜４０は、例えば、Ｎｉ−Ｐ、Ｃｏ−Ｐ、Ｎｉ−Ｃｏ−Ｐ、Ｎｉ−Ｆｅ−Ｐ、Ｎｉ−Ｍｏ−Ｐ、Ｎｉ−Ｗ−Ｐ、Ｃｏ−Ｗ−Ｐ、Ｎｉ−Ｃｕ−Ｐ、Ｐｄ−Ｎｉ−Ｐ、Ｎｉ−Ｒｅ−Ｐ、Ｎｉ−Ｗ、Ｃｏ−Ｗ、Ｎｉ−Ｗ−Ｂ、Ｃｏ−Ｗ−Ｂ、Ｎｉ−Ｍｏ、Ｃｏ−Ｍｏ、Ｎｉ−Ｍｏ−Ｂである。
次に、ウェットエッチングにより金属膜４０をエッチングする（図５（ｃ））。ウェットエッチングにより凹部１０２の中に埋め込まれた金属膜４０を除去する。一方、凸部２０１ａの上の金属膜４０及び凸部２０１ｂの上の金属膜４０は少なくとも一部を残存させる。
次に、凸部２０１ａの上の金属膜４０及び凸部１０１ｂの上の金属膜４０をマスクに、酸化シリコン層１１をエッチングする（図５（ｄ））。酸化シリコン層１１のエッチングは、例えば、公知の異方性のドライエッチングにより行う。
その後、金属膜４０とフォトレジスト層１３を、除去することにより、図４に示す穴１５を含む構造が形成される。金属膜４０とフォトレジスト層１３の除去は、例えば、公知のウェットエッチングにより行われる。
本実施形態の金属パターンの形成方法によれば、第１の実施形態同様、フォトレジスト層１３の凸部２０１ａ、凸部２０１ｂの上に金属膜４０が残存する。凸部２０１ａ、凸部２０１ｂは図４において、穴１５の間の領域に相当する。このため、図５（ｃ）に示すように、ガイドパターンとなるフォトレジスト層１３のパターンと同一の金属パターンをハードマスクとして形成することができる。したがって、図５（ｄ）に示すように、設計パターンに忠実な穴パターンを下地の酸化シリコン層１１に形成することが可能となる。
図６は、第２の比較形態の金属パターンの形成方法の説明図である。図６は、金属パターンが形成される基板の断面図を示す。
第２の比較形態の金属パターンの形成方法は、ガイドパターンとなるフォトレジスト層１３の凹部に金属膜４０をハードマスクとして残す点で、本実施形態と異なる。
最初に、基板９１０を準備する（図６（ａ））。基板９１０は、公知のプロセス技術を用いて形成される。
基板９１０には、シリコン層１０、酸化シリコン層１１、フォトレジスト層１３が積層されている。フォトレジスト層１３には、図４の穴１５のパターンと同一のパターンが凸部として形成されている。言い換えれば、図４の酸化シリコン層１１に対応する部分にはフォトレジスト層１３は、存在しない。
次に、基板９１０の表面に、図示しない触媒吸着層を形成し、触媒吸着層上に図示しない金属触媒層を形成する。
次に、無電解めっき法により、金属膜４０を形成する（図６（ｂ））。金属膜４０の膜厚は、凹部の幅の２分の１以上である。金属膜４０の膜厚を、凹部１０２の幅の２分の１以上とすることで、凹部１０２が金属膜４０により埋め込まれる。
次に、ウェットエッチングにより金属膜４０をエッチングする（図６（ｃ））。フォトレジスト層１３の凸部の上の金属膜４０を除去する。凹部の中に埋め込まれた金属膜４０は残存させる。この際、幅の広い凹部の金属膜４０は除去される。
次に、フォトレジスト層１３を選択的に除去する（図６（ｄ））。
次に、金属膜４０をマスクに、酸化シリコン層１１をエッチングする（図６（ｅ））。
その後、金属膜４０を除去する。図６（ｅ）に示すように、比較形態の方法では、図４に示す構造のうち、密に配置される穴１５のパターンは形成される。しかし、孤立した穴１５や、密に配置される穴１５の端部の穴１５のパターンは設計通りに形成されず、酸化シリコン層１１がすべてエッチングされてしまう。したがって、第２の比較形態の方法では、設計パターンに忠実なパターンの形成が困難である。
以上、本実施形態の金属パターンの形成方法によれば、第１の実施形態同様、ウェットエッチングを用いた微細なパターンの形成が可能となる。また、設計パターンに忠実なパターンの形成が可能となる。
第１及び第２の実施形態では、凸部と凹部を有しガイドパターンとなる第１の層の材料として、フォトレジストを例に説明した。しかし、第１の層は、フォトレジストに限定されない。例えば、その他の樹脂として光硬化性樹脂を用いることも可能である。光硬化性樹脂は、例えば、ナノインプリントに用いられる光硬化性レジストである。また、第１の層として、樹脂以外にも酸化物、窒化物、酸窒化物、又は、炭素を用いることも可能である。
第１及び第２の実施形態では、金属膜４０をハードマスクとしてエッチングされる第２の層の材料として酸化シリコンを例に説明した。しかし、第２の層は酸化シリコンに限定されるものではない。例えば、その他の、酸化物、窒化物、酸窒化物、半導体、樹脂、金属、又は、炭素を用いることも可能である。また、第２の層は上記の材料が積層された構造であっても構わない。
第１及び第２の実施形態では、触媒吸着層にトリアジン環を有する分子を用いる場合を例に説明した。しかし、触媒吸着層に用いる分子はトリアジン環を有する分子に限定されない。下地材料への吸着機能と、無電解めっきにおける初期めっき核形成の触媒を担持する機能、を両立する分子を用いれば良い。
下地材料への吸着機能とは、具体的には、下地材料に触媒吸着層分子が、物理吸着や化学吸着することを指す。吸着は、分子末端の少なくとも１つ以上の官能基、もしくは分子骨格自体と、基板表面の化学種が、共有結合、イオン結合、配位結合、水素結合、分子間力、などの相互作用によって生じる。この相互作用は、吸着する下地材料の材質によって異なることが知られており、下地材料の材質に合わせた分子を用いることが有効である。
例えば、下地材料の材質が、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄなどの金属や、ＧａＡｓ、ＩｎＰなどの化合物半導体の場合には、チオール基（−ＳＨ）、ジスルフィド基（−Ｓ−Ｓ−）、チオイソシアネート基（−ＳＣＮ）、ニトリル基（−ＮＣ）などの官能基を分子末端に持つ分子を用いることができる。また、下地材料の材質がＡｌ２Ｏ３、ＡｇＯ、ＣｕＯなどの塩基性酸化物の場合には、カルボキシル基（−ＣＯＯＨ）、リン酸基（−ＰＯ（ＯＨ）２）などの官能基を分子末端に持つ分子が有効である。また、下地材料がＳｉＯ２，ＳｎＯ２，ＧｅＯ２、ＺｒＯ２、ＴｉＯ２、Ａｌ２Ｏ３、ＩＴＯ、ＰＺＴなどその他の酸化物の場合には、シラノール基（−ＳｉＯＨ）、クロロシラン（−ＳｉＣｌ）、メトキシシラン（−ＳｉＯＣＨ３）、エトキシシラン（−ＳｉＯＣ２Ｈ５）などの官能基を分子末端に持つ分子を用いることができる。また、下地材料が有機物の場合には、ビニル基（−ＣＨＣＨ２）やエポキシ基（−Ｃ２Ｈ４Ｏ）、アミノ基（−ＮＨ２）、カルボキシル基（−ＣＯＯＨ）などを分子末端に持つ分子が有効である。また、分子構造にトリアジン環を有する分子は、金属、酸化物、有機物問わず用いることができる。
また、触媒担持機能とは、同じく、分子末端の少なくとも１つ以上の官能基、もしくは分子骨格自体と、触媒表面の化学種が、共有結合、イオン結合、配位結合、水素結合、分子間力、などによって相互作用することを指す。例えば、無電解めっきにおいて、多くの金属種の触媒として作用することが知られているＰｄ触媒に対しては、アミノ基（−ＮＨ２）、チオール基（−ＳＨ）、ジスルフィド基（−Ｓ−Ｓ−）、クロロ基（−Ｃｌ）、カルボニル基（−ＣＯ−）、カルボキシル基（−ＣＯＯＨ）などの官能基を末端に持つ分子や、トリアジン環、ピリジン環を分子構造に有する分子も用いることができる。
触媒吸着層分子の大きさは、５ｎｍ以下であることが好ましい。より好ましくは単分子層である。触媒吸着層分子の大きさが５ｎｍを超えたり、分子層の厚みが厚くなったりすると、触媒吸着層自体の厚みがガイドパターンのパターンサイズと同じオーダーとなる場合があり、触媒吸着層の厚みが無視できなくなる。その結果、作製する金属パターンと設計パターンとのずれが大きくなるおそれがある。
触媒吸着層の成膜はウェットプロセスで行われる。触媒吸着層分子の溶解性と、下地材料の耐溶剤性を考慮して溶媒を選択することができる。例えば、アルコール、トルエン、水などを用いることができる。触媒吸着層の形成方法は、広く一般的な塗布方法を用いることができ、例えば、スピンコート法やディッピング法、ブレード法やスキージ法、マイクロコンタクト法などが挙げられる。中でも、浸漬時間や浸漬温度を制御しやすいディッピング法が好ましい。浸漬時間や浸漬温度は、用いる触媒吸着層分子により適宜決められるが、より高密度に分子膜を形成することが好ましい。例えば、触媒吸着層形成後に、表面の水接触角を測定し、接触角の値が飽和する処理条件で行うことができる。基板に吸着していない余剰分子を除去するため、浸漬した後、溶媒でリンス処理することが好ましい。また、触媒吸着層を形成した後、基板を熱処理することで、分子膜と下地材料の密着性が向上する場合がある。これは、金属膜と下地材料との高い密着性が要求される応用においては、実施することが好ましい。熱処理条件として、例えば１５０℃のホットプレート上で５分間熱処理を行うことができる。
第１及び第２の実施形態では、触媒吸着層上に吸着させる金属触媒として、パラジウム（Ｐｄ）を例に説明した。しかし、金属触媒は、無電解めっきの触媒となれば、特に限定されない。例えば、銀（Ａｇ）、銅（Ｃｕ）を用いることも可能である。
なお、Ｐｄ触媒の付与は、広く一般的な方法を用いることができ、センシタイジング−アクティベーション法、キャタリスト−アクセラレーション法や、塩化パラジウム塩酸水溶液、Ｐｄナノ粒子分散液などのＰｄ化合物を含む溶液へのディッピングによっても行うことができる。
触媒吸着層として用いられる分子の末端官能基や分子骨格により、Ｐｄが担持される。例えば、アミノ基を有する有機アミノシラン材料を触媒吸着層として用い、塩化パラジウム塩酸水溶液中に基板を浸漬した後、純水などでリンスすることで、アミノ基にパラジウムイオンが吸着する。その後、Ｐｄイオンを還元液によって、還元することで、金属触媒層が形成される。浸漬時間や浸漬温度は、用いる触媒吸着層分子や、用いる金属触媒処理方法により、適宜決められるが、金属触媒担持量が飽和する条件で行うことが好ましい。金属触媒担持量は、例えば、ＩＣＰ質量分析法によって定量することができる。
以下、実施例及び比較例について説明する。
（実施例）
シリコン基板上に、ハーフピッチ４０ｎｍのレジストパターンを形成した。濃度０．１％の有機アミノシラン水溶液中に３０秒間、シリコン基板を浸漬した後、純水中で１５秒間リンスを行い、触媒吸着層を形成した。次に１ｗｔ％塩化パラジウム塩酸溶液を、１％水溶液に希釈したパラジウム溶液中に、３０秒間浸漬した後、純水中で１５秒間リンスを行い、金属触媒層を形成した。
続いて、次亜リン酸ナトリウムを還元剤に用いたｐＨ４のＮｉ−Ｐめっき液を用いて、めっき温度７８℃で１８０秒間無電解めっき処理を行い、金属膜を形成した。ＳＥＭによりＮｉ−Ｐめっき膜の構造を確認すると、レジストパターンにコンフォーマルに成膜されたＮｉ−Ｐめっき膜が確認できた。このときの膜厚は８０ｎｍであった。
その後、混酸（ＣＭＫ−２０１）にシリコン基板を、室温で２分間浸漬し、Ｎｉ−Ｐめっき膜のウェットエッチングを行った。レジストパターンの凹部に形成された接触部、及び上部からＮｉ−Ｐめっき膜のエッチングが進行し、パターン側壁のＮｉ−Ｐめっき膜が先に除去された。その結果、レジストパターン上にＮｉ−Ｐめっき膜が残存し、レジストパターンと同一の金属パターンが形成された。
（比較例）
めっき液にＮｉ−Ｂめっき液を用いること以外は、実施例と同様の処理を行った。その結果、レジストパターン上にＮｉ−Ｂめっき膜が残存せず、レジストパターンの凹部にのみＮｉ−Ｂめっき膜が残存した。
Ｎｉ−Ｂめっき膜の場合、接触部からのエッチングが進行しなかったと考えられる。
第１及び第２の実施形態では、半導体デバイスの製造に本発明を適用する場合を例に説明したが、本発明は半導体デバイスの製造に限らず、凹凸パターンを有する基板上への金属パターンの形成であれば、その他の用途にも適用可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ 酸化シリコン層（第２の層）
１３ フォトレジスト層（第１の層）
４０ 金属膜
１０１ａ 凸部
１０１ｂ 凸部
１０２ 凹部
１１０ 基板
２１０ 基板

Claims (8)

  1. 凸部と凹部を有する第１の層を有する基板の表面に、前記凹部の幅の２分の１以上の膜厚の金属膜を無電解めっき法により形成し、
    ウェットエッチングを行い、前記凹部の中の前記金属膜を除去し、かつ、前記凸部の上の前記金属膜を残存させる金属パターンの形成方法。
  2. 前記金属膜は、第１の金属と、前記第１の金属よりも含有割合の低い第２の金属を含み、前記第２の金属は、リン（Ｐ）、タングステン（Ｗ）、及び、モリブデン（Ｍｏ）から成る群より選ばれる少なくとも一つの金属である請求項１記載の金属パターンの形成方法。
  3. 前記第１の金属は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、及び、銅（Ｃｕ）から成る群より選ばれる少なくとも一つの金属である請求項２記載の金属パターンの形成方法。
  4. 前記金属膜の平均粒径は５ｎｍ以下である請求項１ないし請求項３いずれか一項記載の金属パターンの形成方法。
  5. 前記金属膜はアモルファスである請求項１ないし請求項４いずれか一項記載の金属パターンの形成方法。
  6. 前記基板は第２の層を有し、前記第１の層は前記第２の層の上に位置し、前記ウェットエッチングの後に、前記凸部の上の前記金属膜をマスクに前記第２の層をエッチングする請求項１ないし請求項５いずれか一項記載の金属パターンの形成方法。
  7. 前記第１の層は樹脂を含み、前記第２の層は、酸化物、窒化物、酸窒化物、又は、半導体を含む請求項６記載の金属パターンの形成方法。
  8. 前記凹部の幅は２００ｎｍ以下である請求項１ないし請求項７いずれか一項記載の金属パターンの形成方法。
JP2017056486A 2017-03-22 2017-03-22 金属パターンの形成方法 Pending JP2018160536A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017056486A JP2018160536A (ja) 2017-03-22 2017-03-22 金属パターンの形成方法
US15/687,992 US10147612B2 (en) 2017-03-22 2017-08-28 Metal pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017056486A JP2018160536A (ja) 2017-03-22 2017-03-22 金属パターンの形成方法

Publications (1)

Publication Number Publication Date
JP2018160536A true JP2018160536A (ja) 2018-10-11

Family

ID=63583614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017056486A Pending JP2018160536A (ja) 2017-03-22 2017-03-22 金属パターンの形成方法

Country Status (2)

Country Link
US (1) US10147612B2 (ja)
JP (1) JP2018160536A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395925B2 (en) * 2017-12-28 2019-08-27 International Business Machines Corporation Patterning material film stack comprising hard mask layer having high metal content interface to resist layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223857A (ja) 1996-02-14 1997-08-26 Hitachi Cable Ltd 金線ボンディング可能なプラスチック成形回路基板の製造方法
US6611060B1 (en) * 1999-10-04 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having a damascene type wiring layer
AU2001247109A1 (en) * 2000-04-27 2001-11-12 Nutool, Inc. Conductive structure for use in multi-level metallization and process
US6737728B1 (en) * 2000-10-12 2004-05-18 Intel Corporation On-chip decoupling capacitor and method of making same
US7259061B2 (en) * 2004-07-15 2007-08-21 Infineon Technologies Ag Method for forming a capacitor for an integrated circuit and integrated circuit
US7732241B2 (en) * 2005-11-30 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Microstructure and manufacturing method thereof and microelectromechanical system
JP2008135685A (ja) 2006-10-23 2008-06-12 Fujifilm Corp 配線基板の製造方法及び配線基板、並びに、多層配線基板の製造方法及び多層配線基板
JP5085272B2 (ja) * 2007-02-09 2012-11-28 株式会社リコー 液体吐出ヘッド及び画像形成装置
JP2010205803A (ja) 2009-02-27 2010-09-16 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
US10458037B2 (en) * 2015-10-27 2019-10-29 Georgia Tech Research Corporation Systems and methods for producing anti-wetting structures on metallic surfaces

Also Published As

Publication number Publication date
US20180277390A1 (en) 2018-09-27
US10147612B2 (en) 2018-12-04

Similar Documents

Publication Publication Date Title
JP5726693B2 (ja) 半導体装置の製造方法
JP5015802B2 (ja) 選択的な金属めっきにより形成される配線構造体及びその形成方法
CN105609471B (zh) 用于垂直nand孔蚀刻的镀覆金属硬掩模
US6902605B2 (en) Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
US7312531B2 (en) Semiconductor device and fabrication method thereof
US8741168B2 (en) Wet etching method for silicon nitride film
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
JP2008016849A (ja) カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法
CN109256328B (zh) 硬掩模组合物、其制法和使用其形成图案化的层的方法
CN100563849C (zh) 用于在工件上无电沉积NiFe的组合物和方法
US8551560B2 (en) Methods for improving selectivity of electroless deposition processes
JP2018160536A (ja) 金属パターンの形成方法
JP2007180546A (ja) カーボンナノチューブの形成方法、及びそれを利用した半導体素子の配線形成方法
US20060060301A1 (en) Substrate processing using molecular self-assembly
JP2009009097A (ja) フラットパネルディスプレイ製造過程において基板上に銅層を作る改良方法
US20090269915A1 (en) Method for manufacturing semiconductor device preventing loss of junction region
KR102368955B1 (ko) 물질막의 선택적 제조 방법 및 금속 패턴의 제조 방법
JP2018159102A (ja) 金属パターンの形成方法
TWI809951B (zh) 具有多重碳濃度介電層的半導體元件
JP5573669B2 (ja) 半導体装置およびその製造方法
KR20080097213A (ko) 무전해 증착의 촉매 작용을 위해 이온 주입 표면 개질을 이용하는 금속성 박막 증착 기술
TW202312265A (zh) 蝕刻方法
KR100772551B1 (ko) 반도체소자의 콘택 형성 방법
KR100500931B1 (ko) 반도체 소자의 측정용 파티클 제조방법
KR100532965B1 (ko) 반도체 소자의 플러그 형성방법