JP2018152414A

JP2018152414A - 半導体記憶装置

Info

Publication number: JP2018152414A
Application number: JP2017046307A
Authority: JP
Inventors: 奈緒吉本; Nao Yoshimoto
Original assignee: Toshiba Memory Corp
Current assignee: Kioxia Corp
Priority date: 2017-03-10
Filing date: 2017-03-10
Publication date: 2018-09-27

Abstract

【課題】信頼性が高い半導体記憶装置を提供する。【解決手段】半導体記憶装置は、半導体部材と、電極と、第１絶縁膜と、第２絶縁膜と、第３絶縁膜と、第４絶縁膜と、を備える。前記第１絶縁膜は、前記半導体部材と前記電極との間に設けられ、絶縁材料からなる母材中に第１金属が含有されている。前記第２絶縁膜は、前記半導体部材と前記第１絶縁膜との間に設けられている。前記第３絶縁膜は、前記第１絶縁膜と前記電極との間に設けられている。前記第４絶縁膜は、前記第１絶縁膜と前記第２絶縁膜との間、及び、前記第１絶縁膜と前記第３絶縁膜との間のうち、少なくとも一方に設けられている。前記第４絶縁膜のバンドギャップは、前記第１絶縁膜のバンドギャップよりも大きい。【選択図】図３

Description

実施形態は、半導体記憶装置に関する。

従来より、半導体記憶装置においては、回路を微細化することにより大容量化を図ってきた。しかしながら、微細化技術は限界を迎えつつあるため、より一層の大容量化を図るために、三次元型の半導体記憶装置が提案されている。三次元型の半導体記憶装置においては、基板上に電極膜と絶縁膜を交互に積層させた積層体を設け、この積層体に上下方向に延びるシリコンピラーを貫通させ、シリコンピラーと電極膜との間に電荷蓄積部材を配置することにより、シリコンピラーと電極膜との交差部分毎にメモリセルトランジスタを形成する。このような積層型の半導体記憶装置においては、信頼性の確保が課題となる。

特開２００７−２６６１４３号公報特開２０１４−１８７２８６号公報

実施形態の目的は、信頼性が高い半導体記憶装置を提供することである。

実施形態に係る半導体記憶装置は、半導体部材と、電極と、第１絶縁膜と、第２絶縁膜と、第３絶縁膜と、第４絶縁膜と、を備える。前記第１絶縁膜は、前記半導体部材と前記電極との間に設けられ、絶縁材料からなる母材中に第１金属が含有されている。前記第２絶縁膜は、前記半導体部材と前記第１絶縁膜との間に設けられている。前記第３絶縁膜は、前記第１絶縁膜と前記電極との間に設けられている。前記第４絶縁膜は、前記第１絶縁膜と前記第２絶縁膜との間、及び、前記第１絶縁膜と前記第３絶縁膜との間のうち、少なくとも一方に設けられている。前記第４絶縁膜のバンドギャップは、前記第１絶縁膜のバンドギャップよりも大きい。

第１の実施形態に係る半導体記憶装置を示す断面図である。第１の実施形態に係る半導体記憶装置を示す断面図である。（ａ）は図２の領域Ａを示す拡大図であり、（ｂ）はそのバンドギャップ図である。第２の実施形態に係る半導体記憶装置を示す断面図である。第３の実施形態に係る半導体記憶装置を示す断面図である。（ａ）は試験例において用いた試験材を示す断面図であり、（ｂ）及び（ｃ）は横軸に結合エネルギーをとり縦軸に検出信号の強度をとって、ＸＰＳによるチタンの検出結果を示すグラフ図である。

（第１の実施形態）
以下、第１の実施形態について説明する。
図１及び図２は、本実施形態に係る半導体記憶装置を示す断面図であり、相互に直交する断面を示す。
図３（ａ）は図２の領域Ａを示す拡大図であり、（ｂ）はそのバンドギャップ図である。

なお、各図は模式的なものであり、適宜誇張及び省略して描かれている。例えば、後述するメモリ膜３０は、シリコンピラー２０に対して厚く描かれている。また、図３（ａ）においては、拡散防止膜２３中のチタン原子を白丸（〇）によって模式的に表している。後述する図４及び図５においても同様である。更に、図３（ａ）及び（ｂ）には、直感的な理解を助けるために、各部材の代表的な組成を併記してあるが、各部材の組成はこれには限定されない。後述する他の図においても同様である。

図１及び図２に示すように、本実施形態に係る半導体記憶装置１においては、シリコン基板（図示せず）が設けられている。シリコン基板上には、層間絶縁膜１１及び電極膜１２が図示のＺ方向に沿って交互に積層されている。層間絶縁膜１１は、例えば、シリコン酸化物（ＳｉＯ）により形成されている。電極膜１２においては、例えば、タングステン（Ｗ）からなる本体部（図示せず）が設けられており、この本体部の表面上に、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）などの窒化金属からなるバリアメタル層（図示せず）が設けられている。複数の層間絶縁膜１１及び複数の電極膜１２により、積層体１５が形成されている。

積層体１５内には、図示のＺ方向に延び、積層体１５を貫くシリコンピラー２０が設けられている。シリコンピラー２０はポリシリコンからなり、その形状は下端部が閉塞した円筒形である。例えば、シリコンピラー２０の下端はシリコン基板に接続され、上端は積層体１５の上面に露出している。

シリコンピラー２０内には、シリコン酸化物からなるコア部材１９が設けられている。シリコンピラー２０と電極膜１２との間には、シリコンピラー２０から電極膜１２に向かって、トンネル絶縁膜２１、電荷蓄積膜２２、拡散防止膜２３及びブロック絶縁膜２４がこの順に設けられている。ブロック絶縁膜２４は、シリコン酸化物などにより形成されており、単層膜でもよく、複数の層を積層させた多層膜でもよい。ブロック絶縁膜２４を多層膜とする場合は、例えば、シリコン酸化層と高誘電率層を積層させてもよい。トンネル絶縁膜２１、電荷蓄積膜２２、拡散防止膜２３及びブロック絶縁膜２４の各膜厚は適宜選択可能である。例えば、トンネル絶縁膜２１の膜厚とブロック絶縁膜２４の膜厚は同じであってもよく、必要に応じて異ならせてもよい。トンネル絶縁膜２１、電荷蓄積膜２２、拡散防止膜２３及びブロック絶縁膜２４により、メモリ膜３０が形成されている。メモリ膜３０は、シリコンピラー２０と電極膜１２との間に配置されている。

図３（ａ）及び（ｂ）に示すように、トンネル絶縁膜２１は、通常は絶縁性であるが、半導体記憶装置１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜であり、例えば、シリコン酸化物などによって形成されている。

電荷蓄積膜２２は電荷を蓄積する能力がある膜である。電荷蓄積膜２２においては、絶縁材料からなる母材２２ａ中に金属２２ｂが含有されており、例えば、シリコン窒化物（ＳｉＮ）からなる母材中にチタン（Ｔｉ）が含有されている。電荷蓄積膜２２における金属２２ｂの含有量は、例えば、面密度平均にして、１×１０^１３〜１×１０^１４／ｃｍ^２である。電荷蓄積膜２２の膜厚は、例えば、２〜３ｎｍ（ナノメートル）である。

なお、電荷蓄積膜２２中に含まれる金属２２ｂは、チタンには限定されず、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、ストロンチウム（Ｓｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、バナジウム（Ｖ）、タングステン（Ｗ）、クロム（Ｃｒ）、レニウム（Ｒｅ）、マンガン（Ｍｎ）、スカンジウム（Ｓｃ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）、イットリウム（Ｙ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、セレン（Ｓｅ）、テルル（Ｔｅ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、及び、バリウム（Ｂａ）からなる群より選択された１種以上の金属であってもよい。

拡散防止膜２３は、電荷蓄積膜２２中に含まれる金属２２ｂ、例えばチタンが、ブロック絶縁膜２４中に拡散することを抑制する膜である。拡散防止膜２３は絶縁性であり、そのバンドギャップは電荷蓄積膜２２のバンドギャップよりも大きい。また、拡散防止膜２３の比誘電率は電荷蓄積膜２２の比誘電率よりも高い。拡散防止膜２３は、例えば、電荷蓄積膜２２に含まれる金属２２ｂ（例えば、チタン）とは異なる金属の酸化物、窒化物、又は、酸窒化物を含み、例えば、ホウ素、リン、ハフニウム、ジルコニウム、アルミニウム、ニオブ、バナジウム、スカンジウム、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム、イットリウム、マグネシウムからなる群より選択された１種以上の第２金属の酸化物、窒化物、又は、酸窒化物であり、好適な例としては、アルミニウム酸化物（ＡｌＯ）又はハフニウム酸化物（ＨｆＯ）からなる。拡散防止膜２３の膜厚は、例えば１ｎｍ以上であり、例えば２ｎｍである。

ブロック絶縁膜２４は、半導体記憶装置１の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない膜である。ブロック絶縁膜２４のバンドギャップは、拡散防止膜２３のバンドギャップよりも大きい。なお、ブロック絶縁膜２４が多層膜である場合は、ブロック絶縁膜２４を構成する複数の層のうち、バンドギャップが最大である層のバンドギャップが、拡散防止膜２３のバンドギャップよりも大きい。

トンネル絶縁膜２１、電荷蓄積膜２２、拡散防止膜２３及びブロック絶縁膜２４は、シリコンピラー２０の側面上の略全体に配置されており、その形状は円筒形である。

半導体記憶装置１においては、電極膜１２とシリコンピラー２０との交差部分毎に、メモリセルトランジスタが形成される。シリコンピラー２０と電極膜１２との間に、シリコンピラー２０が負極となり電極膜１２が正極となるような書込電圧が印加されると、シリコンピラー２０に含まれる電子が、トンネル絶縁膜２１中をトンネル電流として流れ、電荷蓄積膜２２中に蓄積される。これにより、メモリセルトランジスタの閾値が上昇する。メモリセルトランジスタの閾値を制御することにより、このメモリセルトランジスタにデータが書き込まれる。

また、電極膜１２に所定の電位を印加し、シリコンピラー２０内を流れる電流の大きさを評価することにより、メモリセルトランジスタに書き込まれたデータが読み出される。

更に、シリコンピラー２０と電極膜１２との間に、シリコンピラー２０が正極となり電極膜１２が負極となるような消去電圧が印加されると、シリコンピラー２０から電荷蓄積膜２２中に正孔が注入されて、電荷蓄積膜２２に蓄積されていた電子が消滅する。これにより、メモリセルトランジスタからデータが消去される。

次に、本実施形態の効果について説明する。
本実施形態においては、電荷蓄積膜２２にはチタン等の金属２２ｂが含まれており、これらの金属が深いトラップ準位を形成するため、データの書込時に電子を効率よく捕獲し、その後、安定的に保持することができる。

また、電荷蓄積膜２２とブロック絶縁膜２４との間に拡散防止膜２３が設けられているため、電荷蓄積膜２２中に含まれる金属２２ｂがブロック絶縁膜２４中に拡散することを抑制できる。特に、加熱を必要とする工程が含まれる場合、金属２２ｂがブロック絶縁膜２４中に拡散することを加速する場合があるが、拡散防止膜２３を設けることにより金属２２ｂの拡散を抑制して、ブロック絶縁膜２４の絶縁性劣化を低減することができる。この結果、ブロック絶縁膜２４のリーク電流を抑制できる。このため、本実施形態に係る半導体記憶装置１は、データの保持特性が高く、信頼性が高い。

また、本実施形態においては、拡散防止膜２３の膜厚が１ｎｍ以上であるため、電荷蓄積膜２２中の金属２２ｂがブロック絶縁膜２４内に拡散することを効果的に抑制できる。

更に、拡散防止膜２３のバンドギャップが電荷蓄積膜２２のバンドギャップよりも大きいため、書込時にシリコンピラー２０からトンネル絶縁膜２１を介して注入された電子が、拡散防止膜２３中に蓄積されることを抑制できる。また、拡散防止膜２３の比誘電率は電荷蓄積膜２２の比誘電率よりも高いため、拡散防止膜２３の存在がメモリセルトランジスタの動作に及ぼす影響を抑制できる。この結果、本実施形態によれば、メモリセルトランジスタを高い精度で動作させることができる。

（第２の実施形態）
次に、第２の実施形態について説明する。
図４は、本実施形態に係る半導体記憶装置を示す断面図である。
図４は、図２の領域Ａに相当する領域を示す。

図４に示すように、本実施形態に係る半導体記憶装置２においては、拡散防止膜２３が電荷蓄積膜２２とブロック絶縁膜２４との間ではなく、電荷蓄積膜２２とトンネル絶縁膜２１との間に配置されている。

本実施形態においては、拡散防止膜２３が電荷蓄積膜２２とトンネル絶縁膜２１との間に設けられているため、電荷蓄積膜２２中に含まれる金属２２ｂ、例えばチタンが、トンネル絶縁膜２１内に拡散することを抑制できる。この結果、トンネル絶縁膜２１の絶縁性が劣化することを抑制できる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。

（第３の実施形態）
次に、第３の実施形態について説明する。
図５は、本実施形態に係る半導体記憶装置を示す断面図である。
図５は、図２の領域Ａに相当する領域を示す。

図５に示すように、本実施形態に係る半導体記憶装置３においては、拡散防止膜２３が２枚設けられており、電荷蓄積膜２２とブロック絶縁膜２４との間、及び、電荷蓄積膜２２とトンネル絶縁膜２１との間に配置されている。

本実施形態によれば、拡散防止膜２３が電荷蓄積膜２２とブロック絶縁膜２４との間、及び、電荷蓄積膜２２とトンネル絶縁膜２１との間に設けられているため、電荷蓄積膜２２中に含まれる金属２２ｂのブロック絶縁膜２４中への拡散とトンネル絶縁膜２１中への拡散を共に抑制できる。この結果、ブロック絶縁膜２４の絶縁性が劣化することを抑制できると共に、トンネル絶縁膜２１の絶縁性が劣化することも抑制できる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１及び第２の実施形態と同様である。

（試験例）
次に、上述の各実施形態の効果を検証する試験例について説明する。
図６（ａ）は本試験例において用いた試験材を示す断面図であり、（ｂ）及び（ｃ）は横軸に結合エネルギーをとり縦軸に検出信号の強度をとって、ＸＰＳ(X-ray Photoelectron Spectroscopy：Ｘ線光電子分光）によるチタンの検出結果を示すグラフ図であり、（ｂ）はシリコン酸化膜中のチタン量を示し、（ｃ）はアルミニウム酸化膜中のチタン量を示す。

図６（ａ）に示すように、本試験例においては、２つの試験材５０を作製した。
先ず、２つの試験材５０に共通する作製手順について説明する。単結晶のシリコンからなるシリコン基板５１を用意し、このシリコン基板５１上に、チタン含有シリコン窒化膜５２を成膜した。チタン含有シリコン窒化膜５２の厚さは１００ｎｍとし、シリコン窒化物（Ｓｉ_３Ｎ_４）からなる母材中にチタン（Ｔｉ）を２ａｔ％（面密度で２×１０^１６ａｔｏｍｓ／ｃｍ^２程度）添加した。なお、本試験例はチタンの拡散量を評価することを目的としているため、母材中のチタン量は、上述の各実施形態において適切な量よりも多くした。次に、チタン含有シリコン窒化膜５２上に、後述する評価膜５３を、ＰＶＤ（Physical Vapor Deposition：物理気相成長法）により２ｎｍの厚さに堆積させた。その後、窒素雰囲気中で、温度が１０００℃、時間が１０秒間のＲＴＡ（Rapid Thermal Anneal：瞬間熱アニール）を施した。

次に、２つの試験材５０の相違点について説明する。一方の試験材５０については、評価膜５３として、シリコン酸化物（ＳｉＯ_２）を堆積させた。他方の試験材５０においては、評価膜５３として、アルミニウム酸化物（Ａｌ_２Ｏ_３）を堆積させた。

次に、２つの試験材５０に対してそれぞれＸＰＳ分析を行い、評価膜５３中の窒素含有量を測定した。ＸＰＳの検出角度は４５°とした。

その結果、図６（ｂ）に示すように、評価膜５３がシリコン酸化膜である場合は、チタンの含有量は０．１５ａｔ％であった。一方、図６（ｃ）に示すように、評価膜５３がアルミニウム酸化膜である場合は、チタンの含有量は０．０７ａｔ％であった。従って、アルミニウム酸化膜は、シリコン酸化膜と比較して、チタンが拡散しにくいことが検証された。

以上説明した実施形態によれば、信頼性が高い半導体記憶装置を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。

１、２、３：半導体記憶装置、１１：層間絶縁膜、１２：電極膜、１５：積層体、１９：コア部材、２０：シリコンピラー、２１：トンネル絶縁膜、２２：電荷蓄積膜、２２ａ：母材、２２ｂ：金属、２３：拡散防止膜、２４：ブロック絶縁膜、３０：メモリ膜、５０：試験材、５１：シリコン基板、５２：チタン含有シリコン窒化膜、５３：評価膜、Ａ：領域

Claims

半導体部材と、
電極と、
前記半導体部材と前記電極との間に設けられ、絶縁材料からなる母材中に第１金属が含有された第１絶縁膜と、
前記半導体部材と前記第１絶縁膜との間に設けられた第２絶縁膜と、
前記第１絶縁膜と前記電極との間に設けられた第３絶縁膜と、
前記第１絶縁膜と前記第２絶縁膜との間、及び、前記第１絶縁膜と前記第３絶縁膜との間のうち、少なくとも一方に設けられ、バンドギャップが前記第１絶縁膜のバンドギャップよりも大きい第４絶縁膜と、
を備えた半導体記憶装置。
前記第４絶縁膜のバンドギャップは前記第３絶縁膜のバンドギャップよりも小さい請求項１記載の半導体記憶装置。
前記第４絶縁膜は、ホウ素、リン、ハフニウム、ジルコニウム、アルミニウム、ニオブ、バナジウム、スカンジウム、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム、イットリウム、マグネシウムからなる群より選択された１種以上の第２金属の酸化物、窒化物、又は酸窒化物を含む請求項１または２に記載の半導体記憶装置。
前記絶縁材料はシリコン及び窒素を含む請求項１〜３のいずれか１つに記載の半導体記憶装置。
前記第１金属は、チタン、モリブデン、ハフニウム、ジルコニウム、アルミニウム、ストロンチウム、タンタル、ニオブ、バナジウム、タングステン、クロム、レニウム、マンガン、スカンジウム、ルテニウム、ニッケル、ロジウム、オスミウム、イリジウム、白金、パラジウム、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム、イットリウム、ゲルマニウム、錫、アンチモン、ビスマス、セレン、テルル、亜鉛、マグネシウム、カルシウム、及び、バリウムからなる群より選択された１種以上の金属である請求項１〜４のいずれか１つに記載の半導体記憶装置。