JP2018151475A - Method for manufacturing electronic device - Google Patents

Method for manufacturing electronic device Download PDF

Info

Publication number
JP2018151475A
JP2018151475A JP2017046460A JP2017046460A JP2018151475A JP 2018151475 A JP2018151475 A JP 2018151475A JP 2017046460 A JP2017046460 A JP 2017046460A JP 2017046460 A JP2017046460 A JP 2017046460A JP 2018151475 A JP2018151475 A JP 2018151475A
Authority
JP
Japan
Prior art keywords
photosensitive resin
electronic device
resin layer
manufacturing
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017046460A
Other languages
Japanese (ja)
Inventor
咲子 鈴木
Sakiko Suzuki
咲子 鈴木
泰典 高橋
Yasunori Takahashi
泰典 高橋
雄大 山川
Yudai Yamakawa
雄大 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2017046460A priority Critical patent/JP2018151475A/en
Publication of JP2018151475A publication Critical patent/JP2018151475A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing an electronic device by which cracks generating after development can be suppressed from remaining.SOLUTION: The method for manufacturing an electronic device according to the present invention includes: a disposing step of disposing a photosensitive resin layer on a substrate; an exposing step of exposing the photosensitive resin layer after the disposing step; a post-exposure heating step of subjecting the photosensitive resin layer to post-exposure heating after the exposing step; a developing step of developing the photosensitive resin layer after the post-exposure heating step; and a curing step of curing the photosensitive resin layer after the developing step. The method further includes a heating step of heating the photosensitive resin layer after the developing step and prior to the curing step, and a heating temperature in the heating step is equal to or higher than a post-exposure heating temperature in the post-exposure heating step.SELECTED DRAWING: Figure 1

Description

本発明は、電子装置の製造方法に関する。   The present invention relates to an electronic device manufacturing method.

これまで感光性樹脂組成物を用いてパターン形成する技術について、様々な開発がなされてきた。この種の技術として、特許文献1に記載のものがある。同文献には、露光、現像によるパターン形成後も必要な部分のレジストを絶縁材料としてそのまま残して用いることができる耐熱感光材料が開示されている。同文献には、感光性樹脂組成物溶液をフィルタ濾過し、シリコンウェハ上に滴下スピンコートし、ホットプレートを用いて、85℃で100秒間、95℃で100秒間加熱し、20μmの塗布膜を形成し、この塗布膜をパターンマスクし、i線ステッパで露光した後、γ−ブチロラクトンを主成分とする有機溶剤を用いて現像することでパターンを得て、さらに、これを窒素雰囲気下400℃で60分間加熱硬化して、ポリイミドのレリーフパターンを得たと記載されている。   Until now, various developments have been made on techniques for forming a pattern using a photosensitive resin composition. There exists a thing of patent document 1 as this kind of technique. This document discloses a heat-resistant photosensitive material that can be used by leaving a necessary portion of a resist as an insulating material even after pattern formation by exposure and development. In this document, a photosensitive resin composition solution is filtered and spin-coated on a silicon wafer, and heated using a hot plate at 85 ° C. for 100 seconds and at 95 ° C. for 100 seconds to form a 20 μm coating film. After forming and pattern-masking this coating film and exposing with an i-line stepper, a pattern is obtained by developing using an organic solvent containing γ-butyrolactone as a main component. It was described that a polyimide relief pattern was obtained by heat curing for 60 minutes.

特開2003−209104号公報JP 2003-209104 A

しかしながら、発明者が検討したところ、上記文献に記載のような感光性樹脂組成物溶液の感光性樹脂層を基板上に形成した場合、当該フィルム状の感光性樹脂層の開口部において、現像処理後にクラックが発生することが判明した。   However, when the inventor examined, when the photosensitive resin layer of the photosensitive resin composition solution as described in the above document was formed on the substrate, the development processing was performed in the opening of the film-like photosensitive resin layer. It was later found that cracks occurred.

本発明者は、このような知見に基づきさらに鋭意研究したところ、現像処理の後にクラックが形成されても、硬化処理の前に、感光性樹脂層に対して、加熱処理を適切に施すことによって、発生したクラックを消失させることを見出し、本発明を完成するに至った。   The present inventor has conducted further research based on such knowledge, and even if cracks are formed after the development processing, the heat treatment is appropriately performed on the photosensitive resin layer before the curing processing. The present inventors have found that the generated cracks are eliminated and completed the present invention.

本発明によれば、
基板上に感光性樹脂層を配置する配置工程と、
前記配置工程の後、前記感光性樹脂層に露光処理を行う露光工程と、
前記露光工程の後、前記感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、
前記露光後加熱工程の後、前記感光性樹脂層に現像処理を行う現像工程と、
前記現像工程の後、前記感光性樹脂層に硬化処理を行う硬化工程と、を含む、電子装置の製造方法であって、
前記現像工程の後、前記硬化工程の前に、前記感光性樹脂層に加熱処理を行う加熱工程をさらに含み、
前記加熱工程における加熱温度は、前記露光後加熱工程における露光後加熱温度以上である、電子装置の製造方法が提供される。
According to the present invention,
An arrangement step of arranging a photosensitive resin layer on the substrate;
After the arrangement step, an exposure step of performing an exposure process on the photosensitive resin layer;
After the exposure step, post-exposure heat treatment is performed on the photosensitive resin layer, and a post-exposure heating step;
After the post-exposure heating step, a development step for developing the photosensitive resin layer;
A curing step of performing a curing treatment on the photosensitive resin layer after the developing step,
After the developing step, before the curing step, further includes a heating step of performing a heat treatment on the photosensitive resin layer,
An electronic device manufacturing method is provided in which the heating temperature in the heating step is equal to or higher than the post-exposure heating temperature in the post-exposure heating step.

本発明によれば、現像処理後に発生するクラックが残存することを抑制できる電子装置の製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the electronic device which can suppress that the crack which generate | occur | produces after image development processing remains is provided.

本実施形態に係る電子装置の製造方法の一例を示す工程断面図である。It is process sectional drawing which shows an example of the manufacturing method of the electronic device which concerns on this embodiment. 本実施形態に係る電子装置の製造方法の一例を示す工程断面図である。It is process sectional drawing which shows an example of the manufacturing method of the electronic device which concerns on this embodiment. 本実施形態に係る電子装置の構成を示す断面図である。It is sectional drawing which shows the structure of the electronic device which concerns on this embodiment. 比較例1の開口部の上面視における画像である。6 is an image of the opening of Comparative Example 1 in a top view. 実施例1の開口部の上面視における画像である。2 is an image of the opening of Example 1 in a top view.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

本実施形態の電子装置の製造方法の概要について説明する。
本実施形態の電子装置の製造方法は、基板上に感光性樹脂層を配置する配置工程と、配置工程の後、感光性樹脂層に露光処理を行う露光工程と、露光工程の後、感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、露光後加熱工程の後、感光性樹脂層に現像処理を行う現像工程と、現像工程の後、感光性樹脂層に硬化処理を行う硬化工程と、を含み、現像工程の後、硬化工程の前に、感光性樹脂層に加熱処理を行う加熱工程をさらに含むことができる。本実施形態の電子装置の製造方法において、当該加熱工程における加熱温度は、露光後加熱工程における露光後加熱温度以上とすることができる。
An outline of a method for manufacturing the electronic device of this embodiment will be described.
The manufacturing method of the electronic device according to the present embodiment includes a placement step of placing a photosensitive resin layer on a substrate, an exposure step of performing exposure processing on the photosensitive resin layer after the placement step, and a photosensitivity after the exposure step. A post-exposure heating process for the resin layer, a post-exposure heating process, a development process for performing the development process on the photosensitive resin layer after the post-exposure heating process, and a curing process for the photosensitive resin layer after the development process. A curing step, and further includes a heating step of performing a heat treatment on the photosensitive resin layer after the developing step and before the curing step. In the manufacturing method of the electronic device according to the present embodiment, the heating temperature in the heating step can be equal to or higher than the post-exposure heating temperature in the post-exposure heating step.

本実施形態の電子装置の製造方法によれば、現像処理の後に、感光性樹脂層の開口部(例えば、開口部の側面と側面とが交差する角部)にクラックが発生したとしても、硬化処理の前に、当該感光性樹脂層に対して加熱処理を施すことによって、上記クラックを消失させることができるので、現像処理後に発生するクラックが残存することを抑制できる。詳細なメカニズムは定かでないが、加熱処理によって、クラック部分で、樹脂が流動しつつも、架橋反応などの組成成分同士の反応が進行することにより、クラックが消失すると考えられる。
本実施形態によれば、露光後加熱工程における露光後加熱温度以上の温度条件で、現像工程の後、硬化工程の前に、感光性樹脂層に加熱処理を行う加熱工程を実施することにより、このように現像後の開口部にクラックが残存することを抑制できる。したがって、電子装置の生産性や接続信頼性を高めることができる。
According to the method for manufacturing an electronic device of this embodiment, even after a development process, even if a crack occurs in an opening of the photosensitive resin layer (for example, a corner where the side surface of the opening intersects the side surface), it is cured. By performing a heat treatment on the photosensitive resin layer before the treatment, the cracks can be eliminated, so that the occurrence of cracks after the development treatment can be suppressed. Although the detailed mechanism is not clear, it is considered that the crack disappears due to the reaction between the composition components such as the cross-linking reaction while the resin flows in the crack portion by the heat treatment.
According to the present embodiment, by carrying out the heating step of performing the heat treatment on the photosensitive resin layer after the development step and before the curing step under a temperature condition equal to or higher than the post-exposure heating temperature in the post-exposure heating step, Thus, it can suppress that a crack remains in the opening part after image development. Therefore, productivity and connection reliability of the electronic device can be improved.

以下、本実施形態の電子装置の製造方法の各工程について説明する。
図1は、本実施形態の電子装置の製造方法の一例を示す工程断面図である。
Hereafter, each process of the manufacturing method of the electronic device of this embodiment is demonstrated.
FIG. 1 is a process cross-sectional view illustrating an example of a method of manufacturing an electronic device according to this embodiment.

本実施形態の電子装置の製造方法は、図1(a)に示すように、基板202上に感光性樹脂層220を配置する配置工程を含むことができる。   As shown in FIG. 1A, the method for manufacturing an electronic device according to the present embodiment can include an arrangement step of arranging a photosensitive resin layer 220 on a substrate 202.

上記配置工程は、図1(a)に示すように、基板202上に設置された半導体チップ210を感光性樹脂層220で埋め込む工程を有していてもよい。すなわち、基板202上に半導体チップ210を配置する工程の後、上記配置工程を行うことができる。このとき、基板202上に複数の半導体チップ210を面内方向に設置してもよい。複数の半導体チップ210を互いに離間して配置することができる。これにより、半導体チップ210の上面および側面や半導体チップ210の間の離間部を感光性樹脂層220で埋設することができる。なお、2以上の半導体チップ210は、同一または異なる種類の半導体チップを用いてもよい。   The arrangement step may include a step of embedding the semiconductor chip 210 installed on the substrate 202 with a photosensitive resin layer 220 as shown in FIG. That is, after the step of placing the semiconductor chip 210 on the substrate 202, the placement step can be performed. At this time, a plurality of semiconductor chips 210 may be installed on the substrate 202 in the in-plane direction. A plurality of semiconductor chips 210 can be arranged apart from each other. As a result, the upper and side surfaces of the semiconductor chip 210 and the space between the semiconductor chips 210 can be embedded with the photosensitive resin layer 220. The two or more semiconductor chips 210 may use the same or different types of semiconductor chips.

本実施形態において、半導体チップ210は、ロジックチップやメモリチップでもよく、メモリ回路とロジック回路が混成されたLSIチップでもよい。また、ロジックチップ上に、メモリチップが積層されていてもよい。また、半導体チップ210は、ADCおよびDAC回路を有するFPGAチップ、またはデータ変換器チップなどの集積回路チップでもよい。半導体チップ210に代えて、その他の各種電子部品を用いてもよい。   In the present embodiment, the semiconductor chip 210 may be a logic chip or a memory chip, or may be an LSI chip in which a memory circuit and a logic circuit are mixed. In addition, a memory chip may be stacked on the logic chip. The semiconductor chip 210 may be an FPGA chip having ADC and DAC circuits, or an integrated circuit chip such as a data converter chip. Instead of the semiconductor chip 210, other various electronic components may be used.

本実施形態において、基板202は、例えば、円形形状または四角形形状を有する基板を用いることができる。大面積化した基板を使用することによって、生産性を高めることができる。基板の材料としては、例えば、金属、ガラス、半導体、有機樹脂等が挙げられる。円形形状の基板202は、例えば、シリコンウェハなどの半導体ウェハや、ガラスウェハ等が挙げられる。また、四角形形状の基板202は、パネルレベルパッケージ(PLP)に用いられる、樹脂基板等の基板であってもよい。これらの基板202の表面には電子回路が形成されていてもよい。PLPプロセスは、円形形状のウェハ以上の大面積を有するパネルサイズパッケージを得ることができる。PLPプロセスを使用することにより、ウェハレベルプロセスよりも半導体パッケージの生産性を効率的に向上させることができる。   In the present embodiment, for example, a substrate having a circular shape or a rectangular shape can be used as the substrate 202. Productivity can be increased by using a substrate with a large area. Examples of the material for the substrate include metals, glass, semiconductors, and organic resins. Examples of the circular substrate 202 include a semiconductor wafer such as a silicon wafer, a glass wafer, and the like. Further, the rectangular substrate 202 may be a substrate such as a resin substrate used for a panel level package (PLP). Electronic circuits may be formed on the surfaces of these substrates 202. The PLP process can obtain a panel size package having a larger area than a circular wafer. By using the PLP process, the productivity of the semiconductor package can be improved more efficiently than the wafer level process.

また、上記配置工程は、フィルム状の感光性樹脂層220を基板202に貼り付ける貼付工程またはワニス状の感光性樹脂組成物を塗布乾燥してなる感光性樹脂層220を基板202上に形成する塗布工程を含むことができる。貼付工程を使用することにより、電子装置の製造方法の生産性を高めることができる。また、感光性樹脂層220の厚膜化を実現することもできる。   Further, in the placement step, a photosensitive resin layer 220 formed by applying and drying a varnish-like photosensitive resin composition on the substrate 202 is formed on the substrate 202. A coating process can be included. By using the pasting step, the productivity of the electronic device manufacturing method can be increased. In addition, the photosensitive resin layer 220 can be made thicker.

上記貼付工程は、不図示のキャリア基材上に感光性樹脂層220を形成する工程と、キャリア基材が付いた感光性樹脂層220を基板202上に貼り付けた後、当該キャリア基材を分離する工程と、を含むことができる。これにより、感光性樹脂層220の取り扱い性を高め、電子装置の製造効率を高めることができる。   The affixing step includes a step of forming a photosensitive resin layer 220 on a carrier base material (not shown), and a step of attaching the photosensitive resin layer 220 with a carrier base material on the substrate 202, Separating. Thereby, the handleability of the photosensitive resin layer 220 can be improved and the manufacturing efficiency of an electronic device can be improved.

上記感光性樹脂層220を貼り付ける工程は、公知のラミネート方法を用いることができる。例えば、真空ラミネーターを用いることができる。例えば、所定真空度の真空チャンバー内において、所定の圧力の貼り付けロールを用いて、所定の温度のテーブル上で、ラミネートを実施することができる。
なお、ラミネート方法としては、とくに限定されないが、例えばバッチ式であってもよいし、感光性樹脂層220を連続的に供給して、真空ラミネート装置、真空ベクレル装置などを用いて連続的に基板202に積層してもよい。
For the step of attaching the photosensitive resin layer 220, a known laminating method can be used. For example, a vacuum laminator can be used. For example, laminating can be performed on a table at a predetermined temperature by using a sticking roll having a predetermined pressure in a vacuum chamber having a predetermined degree of vacuum.
The laminating method is not particularly limited, but may be, for example, a batch type, or the substrate is continuously supplied by continuously supplying the photosensitive resin layer 220 and using a vacuum laminating apparatus, a vacuum becquerel apparatus, or the like. 202 may be laminated.

本実施形態の電子装置100の製造方法は、感光性樹脂フィルムである感光性樹脂層220を半導体チップ210上にラミネートするラミネート工程中、感光性樹脂層220を加熱する加熱処理(加熱ラミネート工程)を行ってもよい。   In the manufacturing method of the electronic device 100 of the present embodiment, a heat treatment (heating laminating step) is performed in which the photosensitive resin layer 220 is heated during the laminating step of laminating the photosensitive resin layer 220 that is a photosensitive resin film on the semiconductor chip 210. May be performed.

また、加熱処理する時間は用いる樹脂の種類などにより異なるため、とくに限定されないが、例えば、10秒以上60秒以下処理することにより実施することができる。
また、加圧する圧力は、とくに限定されないが、例えば、0.2MPa以上5MPa以下が好ましく、0.4MPa以上1MPa以下がより好ましい。
In addition, since the time for the heat treatment varies depending on the type of resin used and the like, it is not particularly limited. For example, the heat treatment can be performed by treating for 10 seconds to 60 seconds.
Moreover, the pressure to pressurize is not particularly limited, but is preferably 0.2 MPa or more and 5 MPa or less, and more preferably 0.4 MPa or more and 1 MPa or less.

本実施形態に係る加熱ラミネート工程における温度の下限値は、例えば、40℃以上であり、好ましくは50℃以上であり、より好ましくは60℃以上である。これにより、感光性樹脂層220の埋め込み性を高めることができる。一方で、上記加熱ラミネート工程における温度の上限値は、例えば、後述の硬化工程における硬化温度よりも低く設定できる。具体的には、上記加熱ラミネート工程における温度の上限値は、例えば、150℃以下であり、好ましくは140℃以下であり、より好ましくは130℃以下である。これにより、感光性樹脂層220を硬化の進行を抑制し、プロセス保管性を向上させることができる。
したがって、本実施形態の感光性樹脂フィルムは、例えば、40℃以上150℃以下の加熱ラミネート工程に用いる段差埋設用感光性樹脂フィルムに適する。
The lower limit value of the temperature in the heat laminating step according to the present embodiment is, for example, 40 ° C. or higher, preferably 50 ° C. or higher, more preferably 60 ° C. or higher. Thereby, the embedding property of the photosensitive resin layer 220 can be improved. On the other hand, the upper limit value of the temperature in the heating laminating step can be set lower than, for example, the curing temperature in the later-described curing step. Specifically, the upper limit value of the temperature in the heating laminating step is, for example, 150 ° C. or less, preferably 140 ° C. or less, more preferably 130 ° C. or less. Thereby, progress of hardening of the photosensitive resin layer 220 can be suppressed, and process storability can be improved.
Therefore, the photosensitive resin film of this embodiment is suitable for the photosensitive resin film for step embedding used for the heating lamination process of 40 degreeC or more and 150 degrees C or less, for example.

上記キャリア基材上に感光性樹脂層220を形成する工程は、例えば、後述の感光性樹脂組成物を溶剤などに溶解・分散させて樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法、スプレー装置を用いて樹脂ワニスをキャリア基材に噴霧塗工した後、これを乾燥する方法、などが挙げられる。これらの中でも、スピンコーター、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスをキャリア基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な厚みを有するキャリア基材付き感光性樹脂層220(樹脂シート)を効率よく製造することができる。なお、上記塗布工程は、上述のような各種のコーター装置やスプレー装置を用いた塗工方法を用いることができる。   The step of forming the photosensitive resin layer 220 on the carrier substrate includes, for example, preparing a resin varnish by dissolving and dispersing a photosensitive resin composition described later in a solvent and the like, and using various coater apparatuses The method of drying this after apply | coating to a carrier base material, the method of spraying the resin varnish to a carrier base material using a spray apparatus, and drying this are mentioned. Among these, it is preferable to apply a resin varnish to a carrier substrate using various coaters such as a spin coater, a comma coater, and a die coater, and then dry the resin varnish. Thereby, the photosensitive resin layer 220 (resin sheet) with a carrier base material which has no void and has a uniform thickness can be efficiently produced. In addition, the said coating process can use the coating method using the above various coater apparatuses and spray apparatuses.

上記樹脂シートは、たとえばワニス状の感光性樹脂組成物を塗布して得られた塗布膜(樹脂膜)に対して、溶剤除去処理を行うことにより得ることができる。上記樹脂シートは、溶剤含有率が感光性樹脂組成物全体に対して10重量%以下とすることができる。たとえば80℃〜150℃、5分間〜30分間の条件で溶剤除去処理を行うことができる。これにより、感光性樹脂組成物の硬化が進行することを抑制しつつ、十分に溶剤を除去することが可能となる。   The said resin sheet can be obtained by performing a solvent removal process with respect to the coating film (resin film) obtained by apply | coating the varnish-like photosensitive resin composition, for example. The resin sheet may have a solvent content of 10% by weight or less with respect to the entire photosensitive resin composition. For example, the solvent removal treatment can be performed under conditions of 80 ° C. to 150 ° C. and 5 minutes to 30 minutes. Thereby, it becomes possible to remove the solvent sufficiently while suppressing the curing of the photosensitive resin composition.

上記キャリア基材付き感光性樹脂層220は、巻き取り可能なロール状でもよいし、矩形形状の枚葉状であってもよい。キャリア基材付き感光性樹脂層220の表面は、例えば、露出していてもよく、保護フィルム(カバーフィルム)で覆われていてもよい。保護フィルムとしては、公知の保護機能を有するフィルムを用いることができるが、例えば、PETフィルムを使用してもよい。   The photosensitive resin layer 220 with a carrier substrate may be a rollable roll or a rectangular sheet. For example, the surface of the photosensitive resin layer 220 with a carrier substrate may be exposed or covered with a protective film (cover film). As the protective film, a film having a known protective function can be used. For example, a PET film may be used.

また、本実施形態において、上記キャリア基材としては、例えば、高分子フィルムや金属箔などを用いることができる。当該高分子フィルムとしては、特に限定されないが、例えば、ポリエチレン、ポリプロピレン等のポリオレフィン、ポリエチレンテレフタレート、ポリブチレンテレフタレートなどのポリエステル、ポリカーボネート、シリコーンシート等の離型紙、フッ素系樹脂、ポリイミド樹脂などの耐熱性を有した熱可塑性樹脂シート等が挙げられる。当該金属箔としては、特に限定されないが、例えば、銅および/または銅系合金、アルミおよび/またはアルミ系合金、鉄および/または鉄系合金、銀および/または銀系合金、金および金系合金、亜鉛および亜鉛系合金、ニッケルおよびニッケル系合金、錫および錫系合金などが挙げられる。これらの中でも、ポリエチレンテレフタレートで構成されるシートが安価および剥離強度の調節が簡便なため最も好ましい。これにより、キャリア基材付き感光性樹脂層220から、キャリア基材を適度な強度で剥離することが容易となる。   In the present embodiment, as the carrier substrate, for example, a polymer film or a metal foil can be used. The polymer film is not particularly limited. For example, polyolefin such as polyethylene and polypropylene, polyester such as polyethylene terephthalate and polybutylene terephthalate, release paper such as polycarbonate and silicone sheet, heat resistance such as fluorine resin and polyimide resin. A thermoplastic resin sheet having The metal foil is not particularly limited. For example, copper and / or a copper-based alloy, aluminum and / or an aluminum-based alloy, iron and / or an iron-based alloy, silver and / or a silver-based alloy, gold and a gold-based alloy. Zinc and zinc-based alloys, nickel and nickel-based alloys, tin and tin-based alloys, and the like. Among these, a sheet made of polyethylene terephthalate is most preferable because it is inexpensive and easy to adjust the peel strength. Thereby, it becomes easy to peel a carrier base material from moderate intensity | strength from the photosensitive resin layer 220 with a carrier base material.

感光性樹脂層220の膜厚は、最終的な硬化膜の膜厚に応じて設計することができる。感光性樹脂層220の膜厚の下限値は、例えば、40μm以上であり、好ましくは50μm以上であり、より好ましくは60μm以上である。これにより、厚膜の感光性樹脂層220を形成することができる。感光性樹脂層220の半導体チップ210の埋め込み性を高め、また機械的強度を向上させることができる。一方で、上記感光性樹脂層220の膜厚の上限値は、特に限定されないが、例えば、300μm以下としてもよく、250μm以下としてもよく、200μm以下としてもよい。これにより、電子装置の薄層化を実現することができる。   The film thickness of the photosensitive resin layer 220 can be designed according to the final film thickness of the cured film. The lower limit of the film thickness of the photosensitive resin layer 220 is, for example, 40 μm or more, preferably 50 μm or more, and more preferably 60 μm or more. Thereby, the thick photosensitive resin layer 220 can be formed. The embedding property of the semiconductor chip 210 in the photosensitive resin layer 220 can be improved, and the mechanical strength can be improved. On the other hand, the upper limit value of the film thickness of the photosensitive resin layer 220 is not particularly limited, but may be, for example, 300 μm or less, 250 μm or less, or 200 μm or less. As a result, the electronic device can be made thinner.

次いで、本実施形態の電子装置の製造方法は、図1(b)に示すように、上記配置工程の後、感光性樹脂層220に露光処理を行う露光工程、を含むことができる。   Next, as illustrated in FIG. 1B, the method for manufacturing the electronic device according to the present embodiment may include an exposure step of performing an exposure process on the photosensitive resin layer 220 after the placement step.

上記露光工程において、図1(b)に示すように、感光性樹脂層220上の所定の領域にマスク230を配置する。マスク230を通して、感光性樹脂層220に対して、露光処理を行う。   In the exposure step, as shown in FIG. 1B, a mask 230 is disposed in a predetermined region on the photosensitive resin layer 220. An exposure process is performed on the photosensitive resin layer 220 through the mask 230.

本実施形態において、感光性樹脂層220を、ネガ型の感光性樹脂組成物で構成することができるが、この場合、マスク形成領域(露光照射されない光遮断領域)における感光性樹脂層220に、(図1(c)に示す様な)開口部240を形成することができる。このようなフォトレジスト方法によって開口する方法を採用することにより、レーザー照射で開口する方法の場合と比べて、開口径をより小さくすることができるので、半導体パッケージの高密度化を図ることができる。   In this embodiment, the photosensitive resin layer 220 can be composed of a negative photosensitive resin composition. In this case, the photosensitive resin layer 220 in the mask formation region (light blocking region that is not exposed to irradiation) An opening 240 (as shown in FIG. 1 (c)) can be formed. By adopting a method of opening by such a photoresist method, the opening diameter can be made smaller than in the case of the method of opening by laser irradiation, so that the density of the semiconductor package can be increased. .

次いで、本実施形態の電子装置の製造方法は、露光工程の後、感光性樹脂層220に露光後加熱処理を行う、露光後加熱工程と、露光後加熱工程の後、感光性樹脂層220に現像処理を行う現像工程と、現像工程の後、感光性樹脂層220に硬化処理を行う硬化工程と、を含むことができる。   Next, in the method for manufacturing an electronic device according to the present embodiment, after the exposure process, the photosensitive resin layer 220 is subjected to post-exposure heat treatment. It can include a developing process for performing a developing process and a curing process for performing a curing process on the photosensitive resin layer 220 after the developing process.

本実施形態において、感光性樹脂層220に対して、所定の条件で露光後加熱処理を行ってもよい。露光後加熱工程における露光後加熱処理の温度は、特に限定されないが、例えば、後述の硬化工程における硬化温度よりも低く設定することができ、具体的には、50℃以上150℃以下としてもよく、好ましくは80℃以上120℃以下としてもよい。露光後加熱処理の時間は、例えば、1分間以上10分間以下とすることができる。露光後加熱処理により、完全硬化させないが、感光性樹脂層220の硬化の進行度を制御することができる。   In the present embodiment, the post-exposure heat treatment may be performed on the photosensitive resin layer 220 under predetermined conditions. Although the temperature of the post-exposure heat treatment in the post-exposure heating step is not particularly limited, for example, it can be set lower than the curing temperature in the curing step described below, and specifically, it may be 50 ° C. or higher and 150 ° C. or lower. The temperature may be preferably 80 ° C. or higher and 120 ° C. or lower. The post-exposure heat treatment time can be, for example, from 1 minute to 10 minutes. Although it is not completely cured by the post-exposure heat treatment, the degree of curing of the photosensitive resin layer 220 can be controlled.

続いて、感光性樹脂層220に対して現像処理する。現像液として、例えば、有機溶剤や水溶性現像液を用いることができる。これにより、図1(c)に示すように、感光性樹脂層220に複数の開口部240をパターニング形成することができる。開口部240は、感光性樹脂層220の表面から裏面を貫通する貫通孔とすることができる。開口部240は、半導体チップ210の周囲に設けてもよいが、半導体チップ210の天面に開口を構成するように設けてもよい。   Subsequently, the photosensitive resin layer 220 is developed. As the developer, for example, an organic solvent or a water-soluble developer can be used. Thereby, as shown in FIG.1 (c), the some opening part 240 can be formed in the photosensitive resin layer 220 by patterning. The opening 240 can be a through-hole penetrating from the front surface to the back surface of the photosensitive resin layer 220. The opening 240 may be provided around the semiconductor chip 210, but may be provided so as to form an opening on the top surface of the semiconductor chip 210.

続いて、本実施形態の電子装置の製造方法は、前述の現像工程の後、後述の硬化工程の前に、感光性樹脂層220に対して、加熱処理を行う加熱工程を含むことができる。   Subsequently, the manufacturing method of the electronic device according to the present embodiment can include a heating process in which heat treatment is performed on the photosensitive resin layer 220 after the above-described development process and before the curing process described later.

本実施形態において、加熱工程における加熱温度は、例えば、上記露光後加熱工程における露光後加熱温度以上に設定することができる。これにより、詳細なメカニズムは定かでないが、適度な樹脂の流動とともに架橋反応が進行し、クラックを消失させつつも、開口部240の形状を保持することも可能である。   In this embodiment, the heating temperature in a heating process can be set more than the post-exposure heating temperature in the said post-exposure heating process, for example. Thereby, although the detailed mechanism is not clear, it is possible to maintain the shape of the opening 240 while the cross-linking reaction proceeds with an appropriate resin flow and the cracks disappear.

本実施形態に係る加熱工程における加熱温度の下限値は、例えば、60℃以上であり、好ましくは70℃以上であり、より好ましくは80℃以上である。これにより、発生したクラックを消失させることができる。一方で、上記加熱工程における温度の上限値は、特に限定されないが、例えば、250℃以下としてもよく、好ましくは200℃以下であり、より好ましくは150℃以下としてもよい。   The lower limit value of the heating temperature in the heating step according to the present embodiment is, for example, 60 ° C. or higher, preferably 70 ° C. or higher, more preferably 80 ° C. or higher. Thereby, the generated crack can be eliminated. On the other hand, the upper limit of the temperature in the heating step is not particularly limited, but may be, for example, 250 ° C. or less, preferably 200 ° C. or less, and more preferably 150 ° C. or less.

本実施形態に係る加熱工程における加熱時間は、例えば、後述の硬化工程における硬化時間よりも短く設定することができる。具体的には、上記加熱時間は、例えば、5秒以上5分以下としてもよく、15秒以上1分以下としてもよい。これにより、上記加熱温度で所定の加熱時間保持することにより、感光性樹脂層220の開口部240におけるクラックの残存を抑制できる。   The heating time in the heating process according to the present embodiment can be set to be shorter than the curing time in the curing process described later, for example. Specifically, the heating time may be, for example, 5 seconds or more and 5 minutes or less, or 15 seconds or more and 1 minute or less. Accordingly, by maintaining a predetermined heating time at the heating temperature, it is possible to suppress the remaining cracks in the opening 240 of the photosensitive resin layer 220.

露光後加熱工程の後、現像工程の前における感光性樹脂層220の、100℃から200℃の温度範囲における最低溶融粘度の下限値は、例えば、1.0×10Pa・s以上であり、好ましくは1.5×10Pa・s以上であり、より好ましくは2.0×10Pa・s以上である。これにより、パターンダレや過度な樹脂流れを抑制することができる。一方で、上記最低溶融粘度の上限値は、例えば、4.0×10Pa・s以下であり、好ましくは1.0×10Pa・s以下であり、より好ましくは5.0×10Pa・s以下である。これにより、樹脂の溶融と反応の進行との両方が進み、クラックを消失できる。 The lower limit of the minimum melt viscosity in the temperature range of 100 ° C. to 200 ° C. of the photosensitive resin layer 220 after the post-exposure heating step and before the development step is, for example, 1.0 × 10 4 Pa · s or more. , Preferably 1.5 × 10 4 Pa · s or more, more preferably 2.0 × 10 4 Pa · s or more. Thereby, pattern sagging and excessive resin flow can be suppressed. On the other hand, the upper limit of the minimum melt viscosity is, for example, 4.0 × 10 6 Pa · s or less, preferably 1.0 × 10 6 Pa · s or less, and more preferably 5.0 × 10 6. 5 Pa · s or less. Thereby, both the melting of the resin and the progress of the reaction proceed, and the crack can be eliminated.

露光後加熱工程の後、現像工程の前における感光性樹脂層220の、100℃における第1溶融粘度をV1とし、200℃における第2溶融粘度をV2とする。このとき、V2/V1の下限値は、特に限定されないが、例えば、0.1以上であり、好ましくは0.2以上であり、より好ましくは0.3以上である。これにより、パターンダレや過度な樹脂流れを抑制することができる。一方で、上記V2/V1の上限値は、例えば、10以下であり、好ましくは8以下であり、より好ましくは5以下である。これにより、樹脂の溶融と反応の進行との両方が進み、クラックを消失できる。   After the post-exposure heating step, the first melt viscosity at 100 ° C. of the photosensitive resin layer 220 before the development step is V1, and the second melt viscosity at 200 ° C. is V2. At this time, the lower limit value of V2 / V1 is not particularly limited, but is, for example, 0.1 or more, preferably 0.2 or more, and more preferably 0.3 or more. Thereby, pattern sagging and excessive resin flow can be suppressed. On the other hand, the upper limit value of V2 / V1 is, for example, 10 or less, preferably 8 or less, and more preferably 5 or less. Thereby, both the melting of the resin and the progress of the reaction proceed, and the crack can be eliminated.

露光後加熱工程の後、現像工程の前における感光性樹脂層220の、示差走査熱量計を用いて昇温速度10℃/minの条件下で30℃から250℃まで昇温した際に得られるDSC曲線における発熱ピークは、例えば、70℃以上180℃以下であり、好ましくは80℃以上170℃以下であり、より好ましくは90℃以上160℃以下の温度範囲に存在する。これにより、露光後加熱工程における露光後加熱温度よりも高い温度で、加熱処理を行うことにより、樹脂の反応を進行させることができ、クラックを消失できる。   Obtained when the temperature of the photosensitive resin layer 220 in the post-exposure heating step is increased from 30 ° C. to 250 ° C. under a temperature increase rate of 10 ° C./min using a differential scanning calorimeter. The exothermic peak in the DSC curve is, for example, 70 ° C. or higher and 180 ° C. or lower, preferably 80 ° C. or higher and 170 ° C. or lower, more preferably 90 ° C. or higher and 160 ° C. or lower. Thereby, by performing a heat treatment at a temperature higher than the post-exposure heating temperature in the post-exposure heating step, the reaction of the resin can be advanced and cracks can be eliminated.

本実施形態において、上記DSC曲線にける発熱ピークに対応する温度をT(℃)としたとき、加熱工程における加熱温度は、例えば、(T−50)℃以上(T+50)℃以下であり、好ましくは(T−40)℃以上(T+45)℃以下であり、より好ましくは(T−30)℃以上(T+40)℃以下である。これにより、詳細なメカニズムは定かでないが、樹脂の流動とともに反応が進行し、クラックを消失させつつも、開口部240の形状を保持することも可能である。   In this embodiment, when the temperature corresponding to the exothermic peak in the DSC curve is T (° C.), the heating temperature in the heating step is, for example, (T−50) ° C. or more and (T + 50) ° C. or less, preferably Is (T-40) ° C. or higher and (T + 45) ° C. or lower, more preferably (T-30) ° C. or higher and (T + 40) ° C. or lower. As a result, although the detailed mechanism is not clear, the reaction proceeds with the flow of the resin, and the shape of the opening 240 can be maintained while the cracks disappear.

続いて、開口部240を形成した後、所定の加熱条件で硬化処理することにより感光性樹脂層220を硬化する。本実施形態において、加熱処理、硬化処理を、生産性の観点から、連続的に昇温することで実施することもできる。   Subsequently, after the opening 240 is formed, the photosensitive resin layer 220 is cured by performing a curing process under a predetermined heating condition. In the present embodiment, the heat treatment and the curing treatment can be performed by continuously raising the temperature from the viewpoint of productivity.

感光性樹脂層220の硬化処理の温度は、特に限定されないが、例えば、160℃以上250℃以下としてもよく、好ましくは180℃以上230℃以下としてもよい。硬化処理の時間は、例えば、30分間以上120分間以下とすることができる。例えば、低温で硬化させることにより、反りを抑制することができる。例えば、硬化温度は、半導体チップの耐熱性にあわせて設定してもよい。硬化処理により、露光後加熱処理で硬化していない樹脂系の硬化反応を十分に進めることができる。   The temperature of the curing treatment of the photosensitive resin layer 220 is not particularly limited, but may be, for example, 160 ° C. or higher and 250 ° C. or lower, and preferably 180 ° C. or higher and 230 ° C. or lower. The time for the curing treatment can be, for example, 30 minutes or more and 120 minutes or less. For example, warping can be suppressed by curing at a low temperature. For example, the curing temperature may be set according to the heat resistance of the semiconductor chip. By the curing treatment, a resin-based curing reaction that is not cured by the post-exposure heat treatment can be sufficiently advanced.

本実施形態において、感光性樹脂層220中の開口部240の形状としては、図1(c)に示すように、テーパー形状または矩形形状とすることができる。例えば、開口部240は、露光処理における露光の照射方向に向かって、縮径するようなテーパー形状でもよい。すなわち、半導体チップ210が基板202に設置された面を設置面とし、当該設置面とは反対側の面を天面としたとき、開口部240の天面側の開口径が大きく、設置面側の開口径が小さくなるように、開口部240のテーパー形状を構成することができる。これにより、半導体チップ210を高密度に配置することができるため、実装密度を高めることができる。   In the present embodiment, the shape of the opening 240 in the photosensitive resin layer 220 can be a tapered shape or a rectangular shape as shown in FIG. For example, the opening 240 may have a tapered shape that decreases in diameter in the exposure irradiation direction in the exposure process. That is, when the surface on which the semiconductor chip 210 is installed on the substrate 202 is the installation surface and the surface opposite to the installation surface is the top surface, the opening diameter on the top surface side of the opening 240 is large, and the installation surface side The tapered shape of the opening 240 can be configured such that the opening diameter of the opening 240 becomes small. Thereby, since the semiconductor chips 210 can be arranged with high density, the mounting density can be increased.

次いで、本実施形態の電子装置の製造方法は、図1(d)に示すように、感光性樹脂層220に貫通電極(ビア242)を形成する貫通電極層形成工程を含むことができる。   Next, as shown in FIG. 1D, the method for manufacturing an electronic device according to the present embodiment can include a through electrode layer forming step of forming a through electrode (via 242) in the photosensitive resin layer 220.

上記貫通電極層形成工程は、感光性樹脂層220に形成された貫通孔(開口部240)にビア242を形成する工程を含むことができる。
具体的には、次のような工程で行うことができる。まず、パターニングされた感光性樹脂層220の表面上に、不図示のシード層を形成する。シード層は、感光性樹脂層220の開口部240の内部(側壁および底面)とともに、その上面に形成される。シード層は、例えば、スパッタなどの方法により形成できる。
The through electrode layer forming step may include a step of forming a via 242 in the through hole (opening 240) formed in the photosensitive resin layer 220.
Specifically, it can be performed by the following steps. First, a seed layer (not shown) is formed on the surface of the patterned photosensitive resin layer 220. The seed layer is formed on the upper surface of the photosensitive resin layer 220 as well as the inside (side wall and bottom surface) of the opening 240. The seed layer can be formed by a method such as sputtering.

シード層は、ビア242(貫通電極)と同種の金属で構成されてもよいが、ビア242と良好な密着性がある異種の金属で構成されていてもよい。シード層として、例えば、銅シード層が形成されてもよい。   The seed layer may be made of the same metal as the via 242 (through electrode), but may be made of a different metal having good adhesion to the via 242. For example, a copper seed layer may be formed as the seed layer.

続いて、感光性樹脂層220の上のシード層の表面上に、不図示のレジスト層を形成する。言い換えると、開口部240を除いた領域の感光性樹脂層220の上にレジスト層を形成する。例えば、フィルム状のレジスト層を使用できる。パターニングされたレジスト層をラミネートしてもよいし、フィルム状のレジスト層をラミネートした後に、ドリルやレーザー等を用いてパターニングしてもよい。   Subsequently, a resist layer (not shown) is formed on the surface of the seed layer on the photosensitive resin layer 220. In other words, a resist layer is formed on the photosensitive resin layer 220 in a region excluding the opening 240. For example, a film-like resist layer can be used. The patterned resist layer may be laminated, or after laminating a film-like resist layer, patterning may be performed using a drill or a laser.

続いて、開口部240(貫通部)を金属層で埋設する。例えば、電解メッキ方法を用いることができる。金属層を構成する材料としては、例えば、銅、金、銀、ニッケル等が用いられる。これらを1種または2種以上用いてもよい。これにより、開口部240内部にビア242(貫通電極)を形成できる。ビア242は、例えば、銅で構成することができる。   Subsequently, the opening 240 (through portion) is embedded with a metal layer. For example, an electrolytic plating method can be used. As a material constituting the metal layer, for example, copper, gold, silver, nickel or the like is used. You may use 1 type, or 2 or more types of these. As a result, a via 242 (through electrode) can be formed inside the opening 240. The via 242 can be made of copper, for example.

その後、レジスト層を剥離などによって除去する。その後、感光性樹脂層220上のシード層を除去する。例えば、フラッシュエッチングなどを用いることができる。   Thereafter, the resist layer is removed by peeling or the like. Thereafter, the seed layer on the photosensitive resin layer 220 is removed. For example, flash etching or the like can be used.

以上により、図1(d)に示すように、感光性樹脂層220の開口部240にビア242を形成することができる。   As described above, the via 242 can be formed in the opening 240 of the photosensitive resin layer 220 as shown in FIG.

本実施形態において、テーパー形状とは、露光方向に対して開口部240が先細りになる形状である。つまり、当該開口部240において、その下端部の横幅は上端部の横幅よりも狭く形成されている。   In the present embodiment, the tapered shape is a shape in which the opening 240 is tapered with respect to the exposure direction. That is, in the opening 240, the width of the lower end portion is narrower than the width of the upper end portion.

本実施形態において、テーパー形状を有する開口部240のテーパー角度の下限値は、例えば、45度以上でもよく、70度以上とすることができ、より好ましくは75度以上であり、さらに好ましくは80度以上である。これにより、ビア242同士の間隔を狭めることができるので、ビア242の実装密度を高めることができる。一方、上記テーパー角度の上限値は、例えば、90度以下でもよく、89度以下としてもよく、さらには88度以下としてもよい。これにより、開口部240の中の側壁にもスパッタが付着しやすくなるため、ビア242中にボイドが発生することを抑制することができる。また、感光性樹脂層220と上層(例えば、層間絶縁層、上層配線層など)との接触面積を増加させることができるので、上層との密着性を高めることができる。   In the present embodiment, the lower limit value of the taper angle of the opening 240 having a tapered shape may be, for example, 45 degrees or more, 70 degrees or more, more preferably 75 degrees or more, and further preferably 80. More than degrees. Thereby, since the interval between the vias 242 can be reduced, the mounting density of the vias 242 can be increased. On the other hand, the upper limit value of the taper angle may be, for example, 90 degrees or less, 89 degrees or less, and 88 degrees or less. This makes it easier for spatter to adhere to the side walls in the opening 240, so that generation of voids in the via 242 can be suppressed. In addition, since the contact area between the photosensitive resin layer 220 and the upper layer (for example, an interlayer insulating layer, an upper wiring layer, etc.) can be increased, the adhesion with the upper layer can be improved.

また、本実施形態において、配置工程の前に、基板202上に半導体チップ210を配置する工程を行い、上記配置工程は、半導体チップ210を感光性樹脂層220で埋め込む工程を含む場合、上記ビア形成工程は、半導体チップ210の上の感光性樹脂層220に不図示のビアを形成する工程を含むことができる。すなわち、半導体チップ210の天面上の感光性樹脂層220に開口部240を形成し、当該開口部240に金属層を埋設する工程を行ってもよい。これにより、感光性樹脂層220中に、埋設された半導体チップ210と接続する接続ビアを形成することができる。   In the present embodiment, a step of placing the semiconductor chip 210 on the substrate 202 is performed before the placement step, and the placement step includes the step of embedding the semiconductor chip 210 with the photosensitive resin layer 220. The forming step can include a step of forming a via (not shown) in the photosensitive resin layer 220 on the semiconductor chip 210. That is, the step of forming the opening 240 in the photosensitive resin layer 220 on the top surface of the semiconductor chip 210 and embedding the metal layer in the opening 240 may be performed. As a result, a connection via for connecting to the embedded semiconductor chip 210 can be formed in the photosensitive resin layer 220.

本実施形態の電子装置の製造方法は、層間絶縁層(ビルドアップ層)やソルダーレジスト層等の一般的なプリント配線基板の製造プロセスに適用することもできるが、大面積の基板を用いたウェハレベルプロセスやパネルレベルプロセスに適用することが可能である。   The electronic device manufacturing method of the present embodiment can be applied to a general printed wiring board manufacturing process such as an interlayer insulating layer (build-up layer) or a solder resist layer, but a wafer using a large-area substrate. It can be applied to level processes and panel level processes.

本実施形態の電子装置の製造方法で得られた構造体、すなわち、上面から下面を貫通電極(ビア242)とともに層内に埋設された半導体チップ210を有する感光性樹脂層220は、様々な用途に用いることができる。例えば、貫通電極および内蔵型の半導体チップ210を有する感光性樹脂層220は、電子装置中の貫通電極基板として用いることができる。   The structure obtained by the manufacturing method of the electronic device of the present embodiment, that is, the photosensitive resin layer 220 having the semiconductor chip 210 embedded in the layer together with the through electrode (via 242) from the upper surface to the lower surface is used in various applications. Can be used. For example, the photosensitive resin layer 220 having a through electrode and a built-in semiconductor chip 210 can be used as a through electrode substrate in an electronic device.

以下、本実施形態の感光性樹脂層220を構成する感光性樹脂組成物について説明する。
本実施形態の感光性樹脂組成物は、エポキシ樹脂、硬化剤、および感光剤を含むことができる。また、本実施形態の感光性樹脂組成物としては、高アスペクトな開口構造の実現の観点から、ネガ型の感光性樹脂組成物が好ましい。
Hereinafter, the photosensitive resin composition which comprises the photosensitive resin layer 220 of this embodiment is demonstrated.
The photosensitive resin composition of this embodiment can contain an epoxy resin, a hardening | curing agent, and a photosensitive agent. Moreover, as a photosensitive resin composition of this embodiment, a negative photosensitive resin composition is preferable from a viewpoint of realization of a high aspect opening structure.

本実施形態の感光性樹脂組成物の各成分について説明する。   Each component of the photosensitive resin composition of this embodiment is demonstrated.

(エポキシ樹脂)
上記エポキシ樹脂としては、例えば、1分子中にエポキシ基が2個以上であるものを使用することができる。たとえば、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、クレゾールナフトール型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、フェノキシ樹脂、ナフタレン骨格型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールAジグリシジルエーテル型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールFジグリシジルエーテル型エポキシ樹脂、ビスフェノールSジグリシジルエーテル型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、芳香族多官能エポキシ樹脂、脂肪族エポキシ樹脂、脂肪族多官能エポキシ樹脂、脂環式エポキシ樹脂、多官能脂環式エポキシ樹脂などが挙げられる。これらは単独で用いても複数組み合わせて用いても良い。
(Epoxy resin)
As the epoxy resin, for example, one having two or more epoxy groups in one molecule can be used. For example, phenol novolac type epoxy resin, cresol novolac type epoxy resin, cresol naphthol type epoxy resin, biphenyl type epoxy resin, biphenyl aralkyl type epoxy resin, phenoxy resin, naphthalene skeleton type epoxy resin, bisphenol A type epoxy resin, bisphenol A diglycidyl Ether type epoxy resin, bisphenol F type epoxy resin, bisphenol F diglycidyl ether type epoxy resin, bisphenol S diglycidyl ether type epoxy resin, glycidyl ether type epoxy resin, cresol novolac type epoxy resin, aromatic polyfunctional epoxy resin, aliphatic Examples thereof include an epoxy resin, an aliphatic polyfunctional epoxy resin, an alicyclic epoxy resin, and a polyfunctional alicyclic epoxy resin. These may be used alone or in combination.

また、上記エポキシ樹脂としては、3官能以上の多官能エポキシ樹脂を含むことができる。
上記多官能エポキシ樹脂としては、特に限定されないが、例えば、2−[4−(2,3−エポキシプロポキシ)フェニル]−2−[4−[1,1−ビス[4−([2,3−エポキシプロポキシ]フェニル)エチル]フェニル]プロパン、フェノールノボラック型エポキシ、テトラキス(グリシジルオキシフェニル)エタン、α−2,3−エポキシプロポキシフェニル−ω−ヒドロポリ(n=1〜7){2−(2,3−エポキシプロポキシ)ベンジリデン−2,3−エポキシプロポキシフェニレン}、1−クロロ−2,3−エポキシプロパン・ホルムアルデヒド・2,7−ナフタレンジオール重縮合物、ジシクロペンタジエン型エポキシ樹脂などが用いられる。これらは単独で用いても複数組み合わせて用いても良い。
Moreover, as said epoxy resin, a polyfunctional epoxy resin more than trifunctional can be included.
The polyfunctional epoxy resin is not particularly limited. For example, 2- [4- (2,3-epoxypropoxy) phenyl] -2- [4- [1,1-bis [4-([2,3 -Epoxypropoxy] phenyl) ethyl] phenyl] propane, phenol novolac type epoxy, tetrakis (glycidyloxyphenyl) ethane, α-2,3-epoxypropoxyphenyl-ω-hydropoly (n = 1-7) {2- (2 , 3-epoxypropoxy) benzylidene-2,3-epoxypropoxyphenylene}, 1-chloro-2,3-epoxypropane / formaldehyde / 2,7-naphthalenediol polycondensate, dicyclopentadiene type epoxy resin, etc. are used. . These may be used alone or in combination.

本実施形態において、エポキシ樹脂の含有量の下限値は、感光性樹脂組成物の固形分全体に対して、例えば、40重量%以上であり、好ましくは45重量%以上であり、より好ましくは50重量%以上である。これにより、感光性樹脂組成物の硬化物において、耐熱性や機械的強度を向上させることができる。一方で、上記エポキシ樹脂の含有量の上限値は、感光性樹脂組成物の固形分全体に対して、例えば、80重量%以下であり、好ましくは75重量%以下であり、より好ましくは70重量%以下である。これにより、感光性樹脂組成物において、パターニング性を向上させることができる。   In the present embodiment, the lower limit of the content of the epoxy resin is, for example, 40% by weight or more, preferably 45% by weight or more, and more preferably 50% by weight with respect to the entire solid content of the photosensitive resin composition. % By weight or more. Thereby, in the hardened | cured material of the photosensitive resin composition, heat resistance and mechanical strength can be improved. On the other hand, the upper limit of the content of the epoxy resin is, for example, 80% by weight or less, preferably 75% by weight or less, and more preferably 70% by weight with respect to the entire solid content of the photosensitive resin composition. % Or less. Thereby, patterning property can be improved in the photosensitive resin composition.

本実施形態において、「感光性樹脂組成物の固形分」とは、感光性樹脂組成物中における不揮発分を指し、水や溶媒等の揮発成分を除いた残部を指す。また、本実施形態において、感光性樹脂組成物の口径分全体に対する含有量とは、溶媒を含む場合には、感光性樹脂組成物のうちの溶媒を除く固形分全体に対する含有量を指す。   In the present embodiment, the “solid content of the photosensitive resin composition” refers to a non-volatile content in the photosensitive resin composition, and refers to a remaining portion excluding volatile components such as water and a solvent. Moreover, in this embodiment, content with respect to the whole caliber part of the photosensitive resin composition refers to content with respect to the whole solid content except the solvent of the photosensitive resin composition, when a solvent is included.

(硬化剤)
硬化剤としては、エポキシ樹脂の重合反応を促進させるものであればとくに限定されないが、例えば、フェノール性水酸基を有する硬化剤を含むことができる。具体的には、フェノール樹脂を用いることができる。フェノール樹脂としては、公知のもののなかから適宜選択することができるが、たとえばノボラック型フェノール樹脂、レゾール型フェノール樹脂、トリスフェニルメタン型フェノール樹脂、アリールアルキレン型フェノール樹脂を用いることができる。良好な現像特性の観点から、ノボラック型フェノール樹脂を用いることができる。
(Curing agent)
Although it will not specifically limit as a hardening | curing agent if it accelerates | stimulates the polymerization reaction of an epoxy resin, For example, the hardening | curing agent which has a phenolic hydroxyl group can be included. Specifically, a phenol resin can be used. As a phenol resin, it can select suitably from well-known things, For example, a novolak type phenol resin, a resol type phenol resin, a trisphenyl methane type phenol resin, and an aryl alkylene type phenol resin can be used. From the viewpoint of good development characteristics, a novolac type phenol resin can be used.

本実施形態において、硬化剤としては、良好な現像特性を有するノボラック型フェノール樹脂が好ましい。また、配合量としては、エポキシ樹脂全体を100重量部とした時に、フェノール樹脂の含有量は、例えば、25重量部以上100重量部以下であり、好ましくは30重量部以上90重量部以下であり、より好ましくは35重量部以上80重量部以下である。上記の範囲内で配合することで硬化物の耐熱性や強度が向上する。   In the present embodiment, the curing agent is preferably a novolac type phenol resin having good development characteristics. Moreover, as a compounding quantity, when the whole epoxy resin is 100 weight part, content of a phenol resin is 25 to 100 weight part, for example, Preferably it is 30 to 90 weight part More preferably, it is 35 parts by weight or more and 80 parts by weight or less. By mix | blending within said range, the heat resistance and intensity | strength of hardened | cured material improve.

(感光剤)
感光剤としては、光酸発生剤を用いることができる。光酸発生剤としては、紫外線等の活性光線の照射により酸を発生する光酸発生剤を含有する。光酸発生剤として、オニウム塩化合物を挙げることができ、例えば、ジアゾニウム塩、ジアリールヨードニウム塩等のヨードニウム塩、トリアリールスルホニウム塩等のスルホニウム塩、トリアリールビリリウム塩、ベンジルピリジニウムチオシアネート、ジアルキルフェナシルスルホニウム塩、ジアルキルヒドロキシフェニルホスホニウム塩などカチオン型光重合開始剤を挙げることができる。感光剤としては、感光性組成物が金属に接するため、メチド塩型やボレート塩型のような、分解によるフッ化水素の発生がないものが好ましい。
(Photosensitive agent)
As the photosensitive agent, a photoacid generator can be used. As a photo-acid generator, the photo-acid generator which generate | occur | produces an acid by irradiation of actinic rays, such as an ultraviolet-ray, is contained. Examples of photoacid generators include onium salt compounds, such as diazonium salts, iodonium salts such as diaryliodonium salts, sulfonium salts such as triarylsulfonium salts, triarylbililium salts, benzylpyridinium thiocyanate, dialkylphenacyl. Examples thereof include cationic photopolymerization initiators such as sulfonium salts and dialkylhydroxyphenylphosphonium salts. As the photosensitive agent, since the photosensitive composition is in contact with a metal, a photosensitizer that does not generate hydrogen fluoride due to decomposition, such as a methide salt type or a borate salt type, is preferable.

本実施形態において、感光剤の含有量の下限値は、感光性樹脂組成物の固形分全体に対して、例えば、0.3重量%以上であり、好ましくは0.5重量%以上であり、より好ましくは1重量%以上である。これにより、感光性樹脂組成物において、パターニング性を向上させることができる。一方で、上記硬化剤の含有量の上限値は、感光性樹脂組成物の固形分全体に対して、例えば、5重量%以下であり、好ましくは4.5重量%以下であり、より好ましくは4重量%以下である。これにより、感光性樹脂組成物の硬化前の長期保管性を向上させることができる。   In the present embodiment, the lower limit of the content of the photosensitive agent is, for example, 0.3% by weight or more, preferably 0.5% by weight or more, based on the entire solid content of the photosensitive resin composition. More preferably, it is 1% by weight or more. Thereby, patterning property can be improved in the photosensitive resin composition. On the other hand, the upper limit of the content of the curing agent is, for example, 5% by weight or less, preferably 4.5% by weight or less, more preferably, based on the entire solid content of the photosensitive resin composition. 4% by weight or less. Thereby, the long-term storage property before hardening of the photosensitive resin composition can be improved.

(その他の添加剤)
本実施形態の感光性樹脂組成物には、上記の成分に加えて、必要に応じて、その他の添加剤を含むことができる。その他の添加剤としては、酸化防止剤、シリカ等の充填材、界面活性剤、増感剤、フィルム化剤、密着助剤等が挙げられる。
(Other additives)
In addition to the above components, the photosensitive resin composition of the present embodiment can contain other additives as necessary. Examples of other additives include antioxidants, fillers such as silica, surfactants, sensitizers, filming agents, adhesion aids, and the like.

上記界面活性剤は、たとえば、フッ素系界面活性剤、シリコン系界面活性剤、アルキル系界面活性剤、およびアクリル系界面活性剤等が挙げられる。   Examples of the surfactant include a fluorine-based surfactant, a silicon-based surfactant, an alkyl-based surfactant, and an acrylic surfactant.

上記密着助剤は、とくに限定されないが、たとえばアミノシラン、エポキシシラン、アクリルシラン、メルカプトシラン、ビニルシラン、ウレイドシラン、またはスルフィドシラン等のシランカップリング剤を用いることができる。これらは、一種類を単独で用いてもよく、二種類以上を併用してもよい。これらの中でも、他の部材に対する密着性を効果的に向上させる観点からは、エポキシシランを用いることがより好ましい。
アミノシランとしては、たとえばビス(2−ヒドロキシエチル)−3−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルメチルジエトキシシラン、γ−アミノプロピルメチルジメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリメトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリエトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジメトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジエトキシシラン、またはN−フェニル−γ−アミノ−プロピルトリメトキシシラン等が挙げられる。エポキシシランとしては、たとえばγ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン、またはβ−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシジルプロピルトリメトキシシラン等が挙げられる。アクリルシランとしては、たとえばγ−(メタクリロキシプロピル)トリメトキシシラン、γ−(メタクリロキシプロピル)メチルジメトキシシラン、またはγ−(メタクリロキシプロピル)メチルジエトキシシラン等が挙げられる。メルカプトシランとしては、たとえば3−メルカプトプロピルトリメトキシシラン等が挙げられる。ビニルシランとしては、たとえばビニルトリス(β−メトキシエトキシ)シラン、ビニルトリエトキシシラン、またはビニルトリメトキシシラン等が挙げられる。ウレイドシランとしては、たとえば3−ウレイドプロピルトリエトキシシラン等が挙げられる。スルフィドシランとしては、たとえばビス(3−(トリエトキシシリル)プロピル)ジスルフィド、またはビス(3−(トリエトキシシリル)プロピル)テトラスルフィド等が挙げられる。
The adhesion aid is not particularly limited, and for example, a silane coupling agent such as amino silane, epoxy silane, acrylic silane, mercapto silane, vinyl silane, ureido silane, or sulfide silane can be used. These may be used alone or in combination of two or more. Among these, it is more preferable to use epoxysilane from the viewpoint of effectively improving the adhesion to other members.
Examples of the aminosilane include bis (2-hydroxyethyl) -3-aminopropyltriethoxysilane, γ-aminopropyltriethoxysilane, γ-aminopropyltrimethoxysilane, γ-aminopropylmethyldiethoxysilane, and γ-aminopropyl. Methyldimethoxysilane, N-β (aminoethyl) γ-aminopropyltrimethoxysilane, N-β (aminoethyl) γ-aminopropyltriethoxysilane, N-β (aminoethyl) γ-aminopropylmethyldimethoxysilane, N -Β (aminoethyl) γ-aminopropylmethyldiethoxysilane, N-phenyl-γ-amino-propyltrimethoxysilane and the like can be mentioned. Examples of the epoxy silane include γ-glycidoxypropyltrimethoxysilane, γ-glycidoxypropylmethyldiethoxysilane, β- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, and γ-glycidylpropyltrimethoxysilane. Etc. Examples of the acrylic silane include γ- (methacryloxypropyl) trimethoxysilane, γ- (methacryloxypropyl) methyldimethoxysilane, and γ- (methacryloxypropyl) methyldiethoxysilane. Examples of mercaptosilane include 3-mercaptopropyltrimethoxysilane. Examples of vinyl silane include vinyl tris (β-methoxyethoxy) silane, vinyl triethoxy silane, and vinyl trimethoxy silane. Examples of ureidosilane include 3-ureidopropyltriethoxysilane. Examples of the sulfide silane include bis (3- (triethoxysilyl) propyl) disulfide, bis (3- (triethoxysilyl) propyl) tetrasulfide, and the like.

(溶剤)
本実施形態の感光性樹脂組成物は溶剤を含むことができる。この溶剤としては、感光性樹脂組成物の各構成成分を溶解可能なもので、且つ、各構成成分と反応しないものであれば特に制限なく用いることができる。
上記溶剤の一例としては、たとえばアセトン、メチルエチルケトン、トルエン、プロピレングリコールメチルエチルエーテル、プロピレングリコールジメチルエーテル、プロピレングリコール1−モノメチルエーテル2−アセテート、ジエチレングリコールエチルメチルエーテル、ジエチレングリコールモノエチルエーテルアセテート、ジエチレングリコールモノブチルエーテルアセテート、ベンジルアルコール、プロピレンカーボネート、エチレングリコールジアセテート、プロピレングリコールジアセテート、プロピレングリコールモノメチルエーテルアセテート等の有機溶剤から選択される一種または二種以上を含むことができる。
(solvent)
The photosensitive resin composition of this embodiment can contain a solvent. As this solvent, any solvent can be used without particular limitation as long as it can dissolve each component of the photosensitive resin composition and does not react with each component.
Examples of the solvent include acetone, methyl ethyl ketone, toluene, propylene glycol methyl ethyl ether, propylene glycol dimethyl ether, propylene glycol 1-monomethyl ether 2-acetate, diethylene glycol ethyl methyl ether, diethylene glycol monoethyl ether acetate, diethylene glycol monobutyl ether acetate, One or more selected from organic solvents such as benzyl alcohol, propylene carbonate, ethylene glycol diacetate, propylene glycol diacetate, and propylene glycol monomethyl ether acetate can be included.

本実施形態の感光性樹脂組成物の調製方法は特に限定されず、一般的に公知の方法により製造することができる。例えば、以下の方法が挙げられる。原料と溶剤を配合して均一に混合することにより、感光性樹脂組成物が得られる。   The preparation method of the photosensitive resin composition of this embodiment is not specifically limited, Generally it can manufacture by a well-known method. For example, the following method is mentioned. A photosensitive resin composition is obtained by blending the raw material and the solvent and mixing them uniformly.

以下、本実施形態の電子装置100の製造工程の概要を説明する。   Hereinafter, the outline of the manufacturing process of the electronic device 100 of the present embodiment will be described.

図2は、本実施形態の電子装置の製造方法の一例を示す工程断面図である。図1は、図2に示す電子装置の製造プロセス一部を具体的に説明するための図である。図3(a)は、本実施形態の電子装置の構成を示す断面図である。図3(b)は、図3(a)に示す電子装置の一部の拡大図である。   FIG. 2 is a process cross-sectional view illustrating an example of a method for manufacturing an electronic device according to the present embodiment. FIG. 1 is a diagram for specifically explaining a part of the manufacturing process of the electronic device shown in FIG. FIG. 3A is a cross-sectional view showing the configuration of the electronic device of this embodiment. FIG. 3B is an enlarged view of a part of the electronic device shown in FIG.

まず、図2(a)に示すように、支持基材として、基板202を準備する。支持基材は、基板202を単独で使用してもよいが、基板202上に接着層204を介して、インターポーザー(シリコンインターポーザー206)や半導体ウェハが形成されていてもよい。また、基板202を単独で使用する場合、基板202の表面に、半導体チップ210を接着するための、不図示のへ熱剥離性粘着層が形成されていてもよい。   First, as shown in FIG. 2A, a substrate 202 is prepared as a support base material. As the supporting base material, the substrate 202 may be used alone, but an interposer (silicon interposer 206) or a semiconductor wafer may be formed on the substrate 202 via an adhesive layer 204. When the substrate 202 is used alone, a heat-peelable adhesive layer (not shown) for bonding the semiconductor chip 210 may be formed on the surface of the substrate 202.

また、インターポーザーとしては、配線のみを有する基板を用いることができ、半導体チップ210の再配線手段として用いられる。つまり、半導体チップ210のパッド間隔を、処理に適したパッド間隔やピン並びに変換できる。これにより、TSVを利用した三次元実装を効率的に利用することができる。例えば、メモリーリップやロジックチップ等のチップの電極配線設計を、過度に変更することなく適用することも可能である。設計の負担が軽減されるので、生産性の効率を高めることができる。   Further, as the interposer, a substrate having only wiring can be used and used as rewiring means for the semiconductor chip 210. That is, it is possible to convert the pad interval of the semiconductor chip 210 and the pad interval and pins suitable for processing. Thereby, the three-dimensional mounting using TSV can be used efficiently. For example, it is possible to apply an electrode wiring design of a chip such as a memory lip or a logic chip without excessive change. Since the design burden is reduced, productivity efficiency can be increased.

上記のインターポーザーとしては、特に限定されないが、有機樹脂基板、セラミック基板、シリコン基板、およびガラス基板などが用いられる。低コストや、高周波領域での特性に優れる観点から、ガラス基板が好ましい。高密度化、高速化、省電力、および放熱性等に優れる観点から、シリコン基板が好ましい。本実施形態のインターポーザーは、シリコン(シリコンインターポーザー206)またはガラスで構成されることが好ましい。   Although it does not specifically limit as said interposer, An organic resin substrate, a ceramic substrate, a silicon substrate, a glass substrate, etc. are used. A glass substrate is preferable from the viewpoint of low cost and excellent characteristics in a high frequency region. A silicon substrate is preferable from the viewpoints of high density, high speed, power saving, heat dissipation, and the like. The interposer of this embodiment is preferably made of silicon (silicon interposer 206) or glass.

また、半導体ウェハとしては、複数の半導体素子が形成されていてもよい。半導体ウェハを用いる場合、半導体ウェハの表面に、半導体素子の電極間隔を調整するための配線層(再配線層)や半導体素子と電気的に接続する電極パッドが形成されていてもよい。   In addition, as the semiconductor wafer, a plurality of semiconductor elements may be formed. When a semiconductor wafer is used, a wiring layer (redistribution layer) for adjusting the electrode interval of the semiconductor element and an electrode pad electrically connected to the semiconductor element may be formed on the surface of the semiconductor wafer.

また、上記接着層204としては、公知の接着剤を用いることができるが、例えば、エポキシ系接着剤を用いることができる。   As the adhesive layer 204, a known adhesive can be used. For example, an epoxy adhesive can be used.

続いて、図2(b)に示すように、基板202上に半導体チップ210を設置する。このとき、基板202上に複数の半導体チップ210を面内方向に設置してもよい。複数の半導体チップ210を互いに離間して配置することができる。これにより、半導体チップ210の上面および側面や半導体チップ210の間の離間部を感光性樹脂層220で埋設することができる。なお、2以上の半導体チップ210は、同一または異なる種類の半導体チップを用いてもよい。なお、図2(b)中、半導体チップ210は、外部接続用の電極を有していてもよい。半導体チップ210の電極が形成された面を基板202の一面側に対向するように配置してもよい。   Subsequently, as shown in FIG. 2B, the semiconductor chip 210 is installed on the substrate 202. At this time, a plurality of semiconductor chips 210 may be installed on the substrate 202 in the in-plane direction. A plurality of semiconductor chips 210 can be arranged apart from each other. As a result, the upper and side surfaces of the semiconductor chip 210 and the space between the semiconductor chips 210 can be embedded with the photosensitive resin layer 220. The two or more semiconductor chips 210 may use the same or different types of semiconductor chips. In FIG. 2B, the semiconductor chip 210 may have an electrode for external connection. You may arrange | position so that the surface in which the electrode of the semiconductor chip 210 was formed opposes the one surface side of the board | substrate 202. FIG.

続いて、図2(c)に示すように、基板202上に設置された半導体チップ210を埋め込むように、基板202上に感光性樹脂層220を配置する。感光性樹脂層220として、感光性樹脂フィルムを用いることができる。   Subsequently, as shown in FIG. 2C, a photosensitive resin layer 220 is disposed on the substrate 202 so as to embed the semiconductor chip 210 installed on the substrate 202. As the photosensitive resin layer 220, a photosensitive resin film can be used.

次いで、図2(d)に示す電子装置100の製造方法は、上記図1(b)〜図1(d)で説明されたように、上記配置工程の後、感光性樹脂層220に露光処理を行う露光工程、を含むことができる。   Next, in the method for manufacturing the electronic device 100 shown in FIG. 2D, as described with reference to FIGS. 1B to 1D, after the placement step, the photosensitive resin layer 220 is exposed. Performing an exposure step.

すなわち、上記露光工程において、図1(b)で説明されたように、感光性樹脂層220上の所定の領域にマスク230を配置する。マスク230を通して、感光性樹脂層220に対して、露光処理を行う。   That is, in the exposure step, as described with reference to FIG. 1B, the mask 230 is disposed in a predetermined region on the photosensitive resin layer 220. An exposure process is performed on the photosensitive resin layer 220 through the mask 230.

本実施形態において、感光性樹脂層220を、ネガ型の感光性樹脂組成物で構成することができるが、この場合、マスク形成領域(露光照射されない光遮断領域)における感光性樹脂層220に、(図1(c)に示す様な)開口部240を形成することができる。このようなフォトレジスト方法によって開口する方法を採用することにより、レーザー照射で開口する方法の場合と比べて、開口径をより小さくすることができるので、半導体パッケージの高密度化を図ることができる。また、ウェハプロセスやパネルプロセスにおいてフォトレジスト方法を採用することにより、ウェハなどの大面積の基板上に形成された感光性樹脂層220に対して、一括で開口部240などのパターン形成を行うことが可能になる。これにより、製造プロセスの生産性を高めることができる。   In this embodiment, the photosensitive resin layer 220 can be composed of a negative photosensitive resin composition. In this case, the photosensitive resin layer 220 in the mask formation region (light blocking region that is not exposed to irradiation) An opening 240 (as shown in FIG. 1 (c)) can be formed. By adopting a method of opening by such a photoresist method, the opening diameter can be made smaller than in the case of the method of opening by laser irradiation, so that the density of the semiconductor package can be increased. . Further, by adopting a photoresist method in a wafer process or a panel process, pattern formation such as openings 240 is collectively performed on the photosensitive resin layer 220 formed on a large-area substrate such as a wafer. Is possible. Thereby, productivity of a manufacturing process can be improved.

本実施形態において、上記フォトレジスト方法における露光処理の露光条件の一例として、次のような条件を用いることができる。
まず、露光処理前の感光性樹脂層220を準備する。例えば、上記貼付工程の場合、キャリア基材付感光性樹脂シートから、キャリア基材を剥離して、膜厚50μmの感光性樹脂層220を準備する。また塗布工程の場合、感光性樹脂組成物のワニスをシリコンウエハ上にスピンコーターを用いて塗布し、ホットプレートを用いて120℃、5分間の温度条件でプリベークし、膜厚50μmの塗布膜(感光性樹脂層220)を得る。このようにして準備した感光性樹脂層220に対して、露光時間を一定とした上で、I線ステッパーで50〜1250mJ/cmでステップ露光する。その後、ホットプレートにて80℃で5分間、露光後加熱を行う。この感光性樹脂層220に対して、PGMEA等の有機溶剤を使用して現像処理を行う。その後、200℃、90分間の温度条件で硬化することにより、パターンが形成された硬化膜を得る。本実施形態において、上記露光条件における開口部のアスペクト比(開口高さ/開口幅)を3としてもよい。また、当該開口部の開口幅を50μmとしてもよい。なお、本実施形態において、上記ステップ露光における露光の照射間隔は、例えば、20[mJ/cm]としてもよいが、任意の数値とすることが可能である。上記開口幅は、図1中の開口部の最小開口幅としてもよい。
感光性樹脂層220の硬化膜の底面と開口部240の側面とがなす平均角度が、直角(90度)に最も近くなる露光条件を満たす露光量を、最適露光量とする。
そして、最適露光量よりも大きな露光量である過露光の露光条件を採用することにより、テーパー形状の開口部240を形成することができる。
露光波長としては、例えば、365nmの紫外線を用いることができる。
In the present embodiment, the following conditions can be used as an example of the exposure conditions of the exposure process in the photoresist method.
First, the photosensitive resin layer 220 before exposure processing is prepared. For example, in the case of the pasting step, the carrier base material is peeled from the photosensitive resin sheet with a carrier base material to prepare a photosensitive resin layer 220 having a thickness of 50 μm. In the coating process, the varnish of the photosensitive resin composition is coated on a silicon wafer using a spin coater, pre-baked using a hot plate at 120 ° C. for 5 minutes, and a coating film having a thickness of 50 μm ( A photosensitive resin layer 220) is obtained. The photosensitive resin layer 220 prepared as described above is subjected to step exposure at 50 to 1250 mJ / cm 2 with an I-line stepper while keeping the exposure time constant. Thereafter, post-exposure heating is performed on a hot plate at 80 ° C. for 5 minutes. The photosensitive resin layer 220 is developed using an organic solvent such as PGMEA. Then, the cured film in which the pattern is formed is obtained by curing at 200 ° C. for 90 minutes. In the present embodiment, the aspect ratio (opening height / opening width) of the opening under the above exposure conditions may be 3. The opening width of the opening may be 50 μm. In the present embodiment, the exposure interval in the step exposure may be set to 20 [mJ / cm 2 ], for example, but may be an arbitrary numerical value. The opening width may be the minimum opening width of the opening in FIG.
The exposure amount that satisfies the exposure condition in which the average angle formed by the bottom surface of the cured film of the photosensitive resin layer 220 and the side surface of the opening 240 is closest to a right angle (90 degrees) is defined as the optimum exposure amount.
Then, by adopting an overexposure exposure condition that is an exposure amount larger than the optimum exposure amount, the tapered opening 240 can be formed.
As the exposure wavelength, for example, an ultraviolet ray of 365 nm can be used.

続いて、感光性樹脂層220に対して現像処理する。現像液として、例えば、有機溶剤や水溶性現像液を用いることができる。これにより、図1(c)で説明されたように、感光性樹脂層220に複数の開口部240をパターニング形成することができる。開口部240は、感光性樹脂層220の表面から裏面を貫通する貫通孔とすることができる。開口部240は、半導体チップ210の周囲に設けてもよいが、半導体チップ210の天面に開口を構成するように設けてもよい。   Subsequently, the photosensitive resin layer 220 is developed. As the developer, for example, an organic solvent or a water-soluble developer can be used. Accordingly, as described with reference to FIG. 1C, a plurality of openings 240 can be formed in the photosensitive resin layer 220 by patterning. The opening 240 can be a through-hole penetrating from the front surface to the back surface of the photosensitive resin layer 220. The opening 240 may be provided around the semiconductor chip 210, but may be provided so as to form an opening on the top surface of the semiconductor chip 210.

次いで、本実施形態の電子装置100の製造方法は、図1(d)で説明されたように、感光性樹脂層220に形成された貫通孔(開口部240)にビア242を形成するビア形成工程を含むことができる。   Next, in the method for manufacturing the electronic device 100 according to the present embodiment, as described with reference to FIG. 1D, via formation is performed in which the via 242 is formed in the through hole (opening 240) formed in the photosensitive resin layer 220. Steps may be included.

以上により、図1(d)で説明されたように、感光性樹脂層220中にビア242を形成することができる。   As described above, the via 242 can be formed in the photosensitive resin layer 220 as described with reference to FIG.

上記シード層を構成する金属としては、例えば、銅、金、銀、ニッケル等が用いられる。これらを1種または2種以上用いてもよい。
上記シード層の膜厚は、例えば、100nm〜5000nmでもよく、300nm〜3000nmでもよい。
As the metal constituting the seed layer, for example, copper, gold, silver, nickel or the like is used. You may use 1 type, or 2 or more types of these.
The seed layer may have a film thickness of, for example, 100 nm to 5000 nm or 300 nm to 3000 nm.

上記ビア242(めっき金属層)の膜厚としては、感光性樹脂層220を貫通する場合、例えば、30μm〜300μmでもよく、40μm〜250μmでもよく、50μm〜200μmでもよい。また、半導体チップ210の天面から感光性樹脂層220の上面まで延在するビアの膜厚としては、例えば、1μm〜150μmでもよく、3μm〜100μmでもよく、5μm〜50μmでもよい。   The thickness of the via 242 (plated metal layer) may be, for example, 30 μm to 300 μm, 40 μm to 250 μm, or 50 μm to 200 μm when penetrating the photosensitive resin layer 220. In addition, the thickness of the via extending from the top surface of the semiconductor chip 210 to the upper surface of the photosensitive resin layer 220 may be, for example, 1 μm to 150 μm, 3 μm to 100 μm, or 5 μm to 50 μm.

また、本実施形態において、上記ビア形成工程は、半導体チップ210の上に不図示のビアを形成する工程を含むことができる。すなわち、半導体チップ210の天面上の感光性樹脂層220に開口部240を形成し、当該開口部240に金属層を埋設する工程を行ってもよい。これにより、感光性樹脂層220中に、埋設された半導体チップ210と接続する接続ビアを形成することができる。   In the present embodiment, the via formation step may include a step of forming a via (not shown) on the semiconductor chip 210. That is, the step of forming the opening 240 in the photosensitive resin layer 220 on the top surface of the semiconductor chip 210 and embedding the metal layer in the opening 240 may be performed. As a result, a connection via for connecting to the embedded semiconductor chip 210 can be formed in the photosensitive resin layer 220.

以上により、感光性樹脂層220の内部に、半導体チップ210、接続ビア、貫通電極(ビア242)などが埋設された構造を実現することができる。   As described above, a structure in which the semiconductor chip 210, the connection via, the through electrode (via 242), and the like are embedded in the photosensitive resin layer 220 can be realized.

続いて、図1(d)から図2(e)に戻り、感光性樹脂層220の上面側に上層配線層250を形成する。上層配線層250は、複数の半導体チップ210が設置された領域を覆うように形成されていてもよく、感光性樹脂層220の上面全体を覆うように形成されていてもよい。上層配線層250は、配線ピッチを適切な幅に変更できる再配線層として機能することができ、具体的には、絶縁層、配線層および接続ビアで構成することができる。上層配線層250は単層でもよく複数層でもよい。上層配線層250は、例えば、フォトリソグラフィー法および金属めっき法を用いて形成することができる。   Subsequently, returning to FIG. 2E from FIG. 1D, the upper wiring layer 250 is formed on the upper surface side of the photosensitive resin layer 220. The upper wiring layer 250 may be formed so as to cover a region where the plurality of semiconductor chips 210 are installed, or may be formed so as to cover the entire upper surface of the photosensitive resin layer 220. The upper wiring layer 250 can function as a rewiring layer that can change the wiring pitch to an appropriate width. Specifically, the upper wiring layer 250 can include an insulating layer, a wiring layer, and a connection via. The upper wiring layer 250 may be a single layer or a plurality of layers. The upper wiring layer 250 can be formed using, for example, a photolithography method and a metal plating method.

続いて、図2(f)に示すように、支持基材(基板202)を分離する。例えば、熱剥離性粘着層を介して、基板202上に半導体チップ210を設置する工程の場合には、加熱処理することにより、感光性樹脂層220および半導体チップ210から、熱剥離性粘着層および基板202を剥離することができる。また、基板202に、インターポーザー(シリコンインターポーザー206)や半導体ウェハを介して半導体チップ210を設置する工程の場合には、加熱処理や物理的手段によって、インターポーザーや半導体ウェハから、接着層204および基板202を剥離することができる。これにより、感光性樹脂層220の下面側が露出する。   Subsequently, as shown in FIG. 2F, the supporting base material (substrate 202) is separated. For example, in the case of the step of installing the semiconductor chip 210 on the substrate 202 through the heat peelable adhesive layer, the heat peelable adhesive layer and the semiconductor resin 210 are removed from the photosensitive resin layer 220 and the semiconductor chip 210 by heat treatment. The substrate 202 can be peeled off. In the case where the semiconductor chip 210 is installed on the substrate 202 via an interposer (silicon interposer 206) or a semiconductor wafer, the adhesive layer 204 is attached from the interposer or the semiconductor wafer by heat treatment or physical means. And the substrate 202 can be peeled off. Thereby, the lower surface side of the photosensitive resin layer 220 is exposed.

続いて、図2(g)に示すように、感光性樹脂層220の下面側(例えば、感光性樹脂層220の下面またはインターポーザーの下面)に下層配線層252を形成する。下層配線層252は、上層配線層250と同様にして形成することができる。   Subsequently, as shown in FIG. 2G, a lower wiring layer 252 is formed on the lower surface side of the photosensitive resin layer 220 (for example, the lower surface of the photosensitive resin layer 220 or the lower surface of the interposer). The lower wiring layer 252 can be formed in the same manner as the upper wiring layer 250.

以上により、図2(g)に示すような貫通電極基板200が得られる。貫通電極基板200において、貫通電極(ビア242)によって、上層配線層250および下層配線層252が電気的に接続されている。   Thus, a through electrode substrate 200 as shown in FIG. 2G is obtained. In the through electrode substrate 200, the upper wiring layer 250 and the lower wiring layer 252 are electrically connected by the through electrode (via 242).

その後、図2(h)に示すように、貫通電極基板200の下層配線層252に、外部端子として半田バンプ260を形成する。また、上層配線層250や下層配線層252の導電回路パターンおよび半田バンプ260の一部を覆うように、不図示のソルダーレジスト層を形成してもよい。一方で、貫通電極基板200において、感光性樹脂層220の下面側に配線層を介して半導体ウェハが形成されている場合、上層配線層250に半田バンプを形成してもよい。   Thereafter, as shown in FIG. 2H, solder bumps 260 are formed as external terminals on the lower wiring layer 252 of the through electrode substrate 200. Further, a solder resist layer (not shown) may be formed so as to cover the conductive circuit pattern of the upper wiring layer 250 and the lower wiring layer 252 and a part of the solder bump 260. On the other hand, in the through electrode substrate 200, when a semiconductor wafer is formed on the lower surface side of the photosensitive resin layer 220 via a wiring layer, solder bumps may be formed on the upper wiring layer 250.

続いて、図2(h)に示すように、貫通電極基板200を、複数に分割することによって、個片化することができる。分割手段として、例えば、ダイシングを用いることができる。   Subsequently, as shown in FIG. 2H, the through electrode substrate 200 can be divided into pieces by dividing the through electrode substrate 200 into a plurality of pieces. For example, dicing can be used as the dividing means.

その後、個片化した貫通電極基板200の上層配線層250に、半導体パッケージ300を実装することができる。
以上により、図3(a)に示すような、パッケージオンパッケージ構造を有する電子装置100を得ることができる。
Thereafter, the semiconductor package 300 can be mounted on the upper wiring layer 250 of the separated through electrode substrate 200.
As described above, an electronic device 100 having a package-on-package structure as shown in FIG. 3A can be obtained.

実施形態の電子装置100の製造方法によれば、プリント回路基板(PCB)のような厚膜のパッケージ用基板を使用しないため、高さが低減された貫通電極基板200の構造を実現することができる。このような貫通電極基板200を用いることにより、パッケージオンパッケージ構造の低背化を図ることができる。   According to the manufacturing method of the electronic device 100 of the embodiment, since a thick film packaging substrate such as a printed circuit board (PCB) is not used, the structure of the through electrode substrate 200 with a reduced height can be realized. it can. By using such a through electrode substrate 200, it is possible to reduce the height of the package-on-package structure.

また、本実施形態の電子装置100の製造方法は、大面積の基板を用いたウエハレベルプロセスやパネルレベルプロセスに適用することが可能である。   In addition, the method for manufacturing the electronic device 100 according to the present embodiment can be applied to a wafer level process or a panel level process using a large-area substrate.

また、本実施形態において、感光性樹脂組成物で構成された感光性樹脂層220を採用することによって、半導体チップ210の配置工程、半導体チップ210の埋め込み工程、ビア242の形成工程、上層配線層250および上層配線層250の配線形成工程までの製造プロセスを、一括して、ウエハレベルやパネルレベル工程で実施できる。これにより、プロセス生産性を非常に高めることができる。また、コストを低減することが可能になる。   Further, in this embodiment, by adopting the photosensitive resin layer 220 composed of the photosensitive resin composition, the semiconductor chip 210 placement step, the semiconductor chip 210 filling step, the via 242 formation step, the upper wiring layer, and the like. The manufacturing process up to the wiring formation process of 250 and the upper wiring layer 250 can be collectively performed at a wafer level or a panel level process. Thereby, the process productivity can be greatly increased. Further, the cost can be reduced.

[電子装置]
本実施形態の電子装置100の構造について説明する。
[Electronic device]
The structure of the electronic device 100 of this embodiment will be described.

本実施形態の電子装置100は、図3(a)に示すように、貫通電極基板200を備えるものである。貫通電極基板200は、有機絶縁層(感光性樹脂層220)と、有機絶縁層の上面から下面を貫通する複数の貫通電極(ビア242)と、有機絶縁層の内部に埋め込まれた半導体チップ210と、有機絶縁層の下面に設けられた下層配線層252と、有機絶縁層の上面に設けられた上層配線層250と、を有することができる。   As shown in FIG. 3A, the electronic device 100 according to this embodiment includes a through electrode substrate 200. The through electrode substrate 200 includes an organic insulating layer (photosensitive resin layer 220), a plurality of through electrodes (vias 242) penetrating from the upper surface to the lower surface of the organic insulating layer, and a semiconductor chip 210 embedded in the organic insulating layer. And a lower wiring layer 252 provided on the lower surface of the organic insulating layer, and an upper wiring layer 250 provided on the upper surface of the organic insulating layer.

本実施形態の電子装置100は、コア層やビルドアップ層を有するような厚膜構造のパッケージ用基板を使用しないで、上記の貫通電極基板200によってパッケージオンパッケージ等のパッケージ構造が構成される。このため、電子装置100において、パッケージ構造全体の低背化を実現できる。   In the electronic device 100 of this embodiment, a package structure such as a package-on-package is configured by the above-described through electrode substrate 200 without using a thick film package substrate having a core layer or a build-up layer. For this reason, in the electronic device 100, the overall height of the package structure can be reduced.

また、本実施形態の電子装置100は、図3(a)に示すように、貫通電極基板200上に半導体パッケージ300が実装されたパッケージオンパッケージ構造を有することができる。例えば、本実施形態の電子装置100は、貫通電極基板200の上層配線層250の上に実装された半導体パッケージ300をさらに備えることができる。これにより、電子装置100の多機能化を実現することができる。また、電子装置100の実装密度を高くすることができる。   In addition, as shown in FIG. 3A, the electronic device 100 according to this embodiment can have a package-on-package structure in which a semiconductor package 300 is mounted on a through electrode substrate 200. For example, the electronic device 100 of the present embodiment can further include a semiconductor package 300 mounted on the upper wiring layer 250 of the through electrode substrate 200. Thereby, the multifunctionalization of the electronic device 100 can be realized. In addition, the mounting density of the electronic device 100 can be increased.

上記半導体パッケージ300としては、公知のパッケージ構造を用いることでき、例えば、QFP(Quad Flat Package)、SOP(Small Outline Package)、BGA(Ball Grid Array)、CSP(Chip Size Package)、QFN(Quad Flat Non−leaded Package)、SON(Small Outline Non−leaded Package)、LF−BGA(Lead Flame BGA)等を用いることができる。   As the semiconductor package 300, a known package structure can be used. For example, QFP (Quad Flat Package), SOP (Small Outline Package), BGA (Ball Grid Array), CSP (Chip Size Package), QFN (Quad Flat). A non-leaded package (SON), a small outline non-leaded package (SON), an LF-BGA (Lead Frame BGA), or the like can be used.

本実施形態において、半導体パッケージ300は、例えば、図3(a)に示すように、基板320上に半導体チップ310が実装されており、ボンディングワイヤ330を介して基板320および半導体チップ310がボンディング接続する構造を有してもよい。半導体パッケージ300において、半導体チップ310は、複数個有していてもよく、平面方向または積層方向に複数配置されていてよい。また、半導体チップ310およびボンディングワイヤ330は、封止材層340で封止されていてもよい。封止材層340は、例えば、公知の封止用樹脂組成物を硬化することにより形成できる。また、半導体パッケージ300の基板320には、外部端子として、半田バンプ360が形成されていてよい。半導体パッケージ300は、半田バンプ360を介して、貫通電極基板200とバンプ接続することができる。   In the present embodiment, for example, as shown in FIG. 3A, the semiconductor package 300 has a semiconductor chip 310 mounted on a substrate 320, and the substrate 320 and the semiconductor chip 310 are bonded to each other via bonding wires 330. You may have the structure to do. In the semiconductor package 300, a plurality of semiconductor chips 310 may be provided, and a plurality of semiconductor chips 310 may be arranged in the planar direction or the stacking direction. Further, the semiconductor chip 310 and the bonding wire 330 may be sealed with a sealing material layer 340. The sealing material layer 340 can be formed, for example, by curing a known sealing resin composition. In addition, solder bumps 360 may be formed on the substrate 320 of the semiconductor package 300 as external terminals. The semiconductor package 300 can be bump-connected to the through electrode substrate 200 via the solder bump 360.

また、本実施形態の電子装置100は、貫通電極基板200の下層配線層252の下面に設けられた半田バンプ260を備えることができる。これにより、半田バンプ260が外部端子として機能することによって、他の電子部品との外部接続が可能になる。   In addition, the electronic device 100 of the present embodiment can include solder bumps 260 provided on the lower surface of the lower wiring layer 252 of the through electrode substrate 200. As a result, the solder bump 260 functions as an external terminal, thereby enabling external connection with other electronic components.

このような電子装置100としては、例えば、貫通電極基板200の下層配線層252に、半田バンプ260を介してバンプ接続されたマザーボードをさらに備えることができる。これにより、電子装置100の機械的強度を高めることができ、さらなる多機能化を実現できる。このとき、貫通電極基板200においては、その側面や上下面が、半導体パッケージ300とともに、公知の封止用樹脂組成物を硬化してなる封止材層で封止されていてもよい。これにより、電子装置100の接続信頼性や機械的強度を向上することができる。   Such an electronic device 100 can further include, for example, a mother board that is bump-connected to the lower wiring layer 252 of the through electrode substrate 200 via the solder bumps 260. Thereby, the mechanical strength of the electronic device 100 can be increased, and further multifunctionalization can be realized. At this time, in the through electrode substrate 200, the side surfaces and upper and lower surfaces thereof may be sealed together with the semiconductor package 300 with a sealing material layer formed by curing a known sealing resin composition. Thereby, the connection reliability and mechanical strength of the electronic device 100 can be improved.

本実施形態の電子装置100が備える貫通電極基板200は、有機絶縁層(感光性樹脂層220)の上面と下面とにそれぞれ上層配線層250および下層配線層252が形成された構造に加え、有機絶縁層中に半導体チップ210、配線層間を電気的に接続する貫通電極(ビア242)が内部に埋設された構造を有するため、これらを有しない構造と比べて、優れた機械的強度を発揮することができる。   The through electrode substrate 200 included in the electronic device 100 of the present embodiment has an organic layer in addition to the structure in which the upper wiring layer 250 and the lower wiring layer 252 are formed on the upper and lower surfaces of the organic insulating layer (photosensitive resin layer 220), respectively. Since the semiconductor chip 210 and the through electrode (via 242) for electrically connecting the wiring layers are embedded in the insulating layer, the mechanical strength is excellent as compared with a structure without these. be able to.

また、実施形態において、上記貫通電極基板200中の有機絶縁層は、上述の感光性樹脂組成物の硬化物で構成することができる。これにより、フォトレジスト方法によって開口する方法を採用できるので、レーザー照射で開口する方法の場合と比べて、開口径、言い換えるとビア242のビア径をより小さくすることができる。貫通電極基板200の平面内において、半導体チップ210やビア242の集積密度を高めることができる。また、感光性樹脂組成物を硬化することで、貫通電極基板200の機械的強度を高めることができる。   Moreover, in embodiment, the organic insulating layer in the said penetration electrode substrate 200 can be comprised with the hardened | cured material of the above-mentioned photosensitive resin composition. Accordingly, since a method of opening by a photoresist method can be adopted, the opening diameter, in other words, the via diameter of the via 242 can be made smaller than in the method of opening by laser irradiation. The integration density of the semiconductor chips 210 and the vias 242 can be increased in the plane of the through electrode substrate 200. Moreover, the mechanical strength of the through electrode substrate 200 can be increased by curing the photosensitive resin composition.

また、貫通電極基板200中の貫通電極(ビア242)は、図3(b)に示すように、有機絶縁層(感光性樹脂層220)の上面から下面に向かって縮径となるテーパー形状を有し、かつ、上層配線層250と下層配線層252とを電気的に接続するように構成することができる。これのため、ビア242と上層配線層250と設置面積を増大し、これらの間の密着力を高めることによって、貫通電極基板200全体の機械的強度を高めることができる。   Further, as shown in FIG. 3B, the through electrode (via 242) in the through electrode substrate 200 has a tapered shape whose diameter decreases from the upper surface to the lower surface of the organic insulating layer (photosensitive resin layer 220). And the upper wiring layer 250 and the lower wiring layer 252 can be electrically connected. For this reason, the mechanical strength of the entire through electrode substrate 200 can be increased by increasing the installation area of the via 242 and the upper wiring layer 250 and increasing the adhesion between them.

このように本実施形態の電子装置100が、上述のような貫通電極基板200を備えることによって、機械的強度に優れており、低背化したパッケージオンパッケージ構造を実現することができる。   As described above, the electronic device 100 according to the present embodiment includes the through electrode substrate 200 as described above, thereby realizing a package-on-package structure with excellent mechanical strength and a reduced height.

また、本実施形態の電子装置100において、貫通電極(ビア242)のアスペクト比(高さH/直径W)の下限値は、例えば、2.0以上としてもよく、好ましくは2.5以上としてもよく、さらに好ましくは3.0以上としてもよい。これにより、貫通電極基板200における貫通電極の配置を高密度化することが可能になる。一方で、上記アスペクト比の上限値は、特に限定されないが、例えば、10以下としてもよく、好ましくは、9以下としてもよく、さらに好ましくは、8以下としてもよい。これにより、電気抵抗値を下げることができる。アスペクト比を上記範囲内とすることにより、高密度化と電送速度の高速化のバランスを向上させることができる。   In the electronic device 100 of this embodiment, the lower limit value of the aspect ratio (height H / diameter W) of the through electrode (via 242) may be, for example, 2.0 or more, and preferably 2.5 or more. More preferably, it may be 3.0 or more. Thereby, it is possible to increase the density of the arrangement of the through electrodes in the through electrode substrate 200. On the other hand, the upper limit value of the aspect ratio is not particularly limited, but may be, for example, 10 or less, preferably 9 or less, and more preferably 8 or less. Thereby, an electrical resistance value can be lowered. By setting the aspect ratio within the above range, the balance between high density and high transmission speed can be improved.

本実施形態において、例えば、感光性樹脂組成物のパターニング特性を向上させることにより、図1(c)に示す開口工程において、高アスペクト比の開口部240を形成することが可能となる。また、感光性樹脂組成物を用いることにより、厚膜の感光性樹脂層220を形成することができる。この場合、例えば、ネガ型の感光性樹脂組成物を用いることにより、高解像度や高アスペクト比のパターニングが可能になる。   In the present embodiment, for example, by improving the patterning characteristics of the photosensitive resin composition, the opening 240 having a high aspect ratio can be formed in the opening process shown in FIG. Further, by using the photosensitive resin composition, the thick photosensitive resin layer 220 can be formed. In this case, for example, by using a negative photosensitive resin composition, patterning with high resolution and high aspect ratio becomes possible.

また、本実施形態の貫通電極基板200中の有機絶縁層(感光性樹脂層220)の膜厚の下限値は、例えば、40μm以上としてもよく、より好ましくは50μm以上としてもよく、さらに好ましくは60μm以上としてもよい。これにより、貫通電極基板200の機械的強度を向上させることができる。また、半導体チップ210の埋め込み性も向上させることができる。一方で、有機絶縁層の膜厚の上限値は、例えば、300μm以下としてもよく、より好ましくは250μm以下としてもよく、さらに好ましくは200μm以下としてもよい。これにより、電子装置100の高さを低減させることができる。   Moreover, the lower limit of the film thickness of the organic insulating layer (photosensitive resin layer 220) in the through electrode substrate 200 of the present embodiment may be, for example, 40 μm or more, more preferably 50 μm or more, and still more preferably. It is good also as 60 micrometers or more. Thereby, the mechanical strength of the through electrode substrate 200 can be improved. In addition, the embedding property of the semiconductor chip 210 can be improved. On the other hand, the upper limit value of the film thickness of the organic insulating layer may be, for example, 300 μm or less, more preferably 250 μm or less, and even more preferably 200 μm or less. Thereby, the height of the electronic device 100 can be reduced.

また、貫通電極基板200中の貫通電極(ビア242)のテーパー角度の下限値は、例えば、45度以上でもよく、70度以上とすることができ、より好ましくは75度以上であり、さらに好ましくは80度以上である。これにより、貫通電極同士の間隔を狭めることができるので、貫通電極の実装密度を高めることができる。一方で、上記テーパー角度の上限値は、例えば、90度以下でもよく、89度以下としてもよく、さらには88度以下としてもよい。これにより、貫通電極と上層配線層250との接触面積を増加させ、密着性を高めるので、貫通電極基板200全体の機械的強度を高めることができる。開口部240の中の側壁にもスパッタが付着しやすくなるため、開口部240中の金属埋め込み性も高くなり、貫通電極の接続信頼性を向上させることができる。   Further, the lower limit value of the taper angle of the through electrode (via 242) in the through electrode substrate 200 may be, for example, 45 degrees or more, may be 70 degrees or more, more preferably 75 degrees or more, and still more preferably. Is 80 degrees or more. Thereby, since the space | interval of penetration electrodes can be narrowed, the mounting density of a penetration electrode can be raised. On the other hand, the upper limit of the taper angle may be, for example, 90 degrees or less, 89 degrees or less, and 88 degrees or less. As a result, the contact area between the through electrode and the upper wiring layer 250 is increased and the adhesion is improved, so that the mechanical strength of the entire through electrode substrate 200 can be increased. Since sputtering easily adheres to the side wall in the opening 240, the metal embedding property in the opening 240 is improved, and the connection reliability of the through electrode can be improved.

本実施形態において、貫通電極基板200の膜厚方向、すなわち、その上面に対して垂線方向から見たとき、貫通電極(ビア242)の断面形状は、特に限定されないが、例えば、円形形状、矩形形状、六角形や八角形等の多角形形状等が挙げられ、この中でも、円形形状であってもよい。
貫通電極(ビア242)は、例えば、銅、金、銀、ニッケル等からなる群から選択される一種以上の金属で構成された導電性錐台体であり、具体的には、導電性円錐台体、導電性多角錐台でもよく、より具体的には銅製円錐台体(銅ピラー)であってもよい。
In the present embodiment, the cross-sectional shape of the through electrode (via 242) is not particularly limited when viewed from the film thickness direction of the through electrode substrate 200, that is, the direction perpendicular to the upper surface thereof. Examples thereof include polygonal shapes such as hexagons and octagons, and among these, circular shapes may be used.
The through electrode (via 242) is, for example, a conductive frustum made of one or more metals selected from the group consisting of copper, gold, silver, nickel, and the like. Specifically, the conductive frustum Or a conductive polygonal frustum, more specifically, a copper frustum (copper pillar).

本実施形態において、図3(b)に示すように、貫通電極(ビア242)はテーパー形状を有するため、感光性樹脂層220の上面側は、貫通電極の間隔が狭く、感光性樹脂層220の下面側は、貫通電極の間隔が広くなるように構成されている。このとき、貫通電極基板200において、半導体チップ210の天面と上層配線層250の下面との間が有機絶縁層(感光性樹脂層220)によって埋設されるように構成することができる。このように、貫通電極の間隔が幅広な下面側(下層配線層252側)に半導体チップ210を設置することで、貫通電極および半導体チップ210の実装密度を高めることができる。   In the present embodiment, as shown in FIG. 3B, since the through electrode (via 242) has a tapered shape, the interval between the through electrodes is narrow on the upper surface side of the photosensitive resin layer 220, and the photosensitive resin layer 220 is formed. The lower surface side of is configured such that the interval between the through electrodes is widened. At this time, the through electrode substrate 200 can be configured such that the space between the top surface of the semiconductor chip 210 and the lower surface of the upper wiring layer 250 is embedded by the organic insulating layer (photosensitive resin layer 220). As described above, by installing the semiconductor chip 210 on the lower surface side (the lower wiring layer 252 side) where the interval between the through electrodes is wide, the mounting density of the through electrodes and the semiconductor chips 210 can be increased.

本実施形態の電子装置100は、図3(b)に示すように、有機絶縁層(感光性樹脂層220)中に、平面内に互いに離間するように複数の半導体チップ210が埋め込まれているように構成されていてもよい。このとき、隣接する半導体チップ210の間隙が有機絶縁層(感光性樹脂層220)によって埋設されている構成とすることが可能である。このため、感光性樹脂層220の材料や膜厚、ラミネート条件を適切に制御することで、このように、複数の半導体チップ210の埋め込み性が良好な構造を実現することができる。これにより、半導体チップ210の実装密度を高めることが可能になる。   In the electronic device 100 of the present embodiment, as shown in FIG. 3B, a plurality of semiconductor chips 210 are embedded in an organic insulating layer (photosensitive resin layer 220) so as to be separated from each other in a plane. It may be configured as follows. At this time, it is possible to adopt a configuration in which a gap between adjacent semiconductor chips 210 is buried with an organic insulating layer (photosensitive resin layer 220). For this reason, by appropriately controlling the material, film thickness, and lamination conditions of the photosensitive resin layer 220, it is possible to realize a structure in which the embedding property of the plurality of semiconductor chips 210 is good. Thereby, the mounting density of the semiconductor chip 210 can be increased.

本実施形態の電子装置100において、図3(a)に示すように、下層配線層252を構成する配線は、断面視において、半導体チップ210の外側まで形成されていてもよい。これにより、複数の半導体チップ210が高密度に実装された構造の電極間ピッチ幅を、半田バンプ260への接続に最適なピッチ幅まで広げることができる。すなわち、半導体チップ210の実装密度を高めることが可能になる。   In the electronic device 100 of the present embodiment, as shown in FIG. 3A, the wirings constituting the lower wiring layer 252 may be formed to the outside of the semiconductor chip 210 in a sectional view. As a result, the inter-electrode pitch width of the structure in which the plurality of semiconductor chips 210 are mounted at high density can be expanded to the optimum pitch width for connection to the solder bumps 260. That is, the mounting density of the semiconductor chip 210 can be increased.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。   As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.

以下、本発明について実施例を参照して詳細に説明するが、本発明は、これらの実施例の記載に何ら限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated in detail with reference to an Example, this invention is not limited to description of these Examples at all.

[感光性樹脂組成物の作製]
表1に従い配合された各成分の原料をプロピレングリコールモノメチルエーテルアセテート(PGMEA)に溶解させて混合溶液を得た。その後、混合溶液を0.2μmのポリプロピレンフィルターで濾過し、ネガ型の感光性樹脂組成物(サンプル1、2)を得た。
表1における各成分の原料の詳細は下記のとおりである。
(エポキシ樹脂)
エポキシ樹脂1:多官能エポキシ樹脂(EPICLON N−740、DIC株式会社製)
エポキシ樹脂2:ビスフェノールA型エポキシ樹脂(LX−01、ダイソー社製)
エポキシ樹脂3:ビスフェノールF型エポキシ樹脂(EPICLON 830CRP、DIC株式会社製)
(硬化剤)
硬化剤1:ノボラック型フェノール樹脂(PR−55617、住友ベークライト株式会社製)
(感光剤)
感光剤1:カチオン型光重合開始剤(CPI310B、サンアプロ株式会社製)
(密着助剤)
密着助剤1:γ−グリシジルプロピルトリメトキシシラン(KBM−403E、信越化学工業株式会社製)
(界面活性剤)
界面活性剤1:ポリアクリレート系表面調整剤(ビックケミージャパン株式会社製、BYK−365N)
[Preparation of photosensitive resin composition]
The raw materials of each component blended according to Table 1 were dissolved in propylene glycol monomethyl ether acetate (PGMEA) to obtain a mixed solution. Thereafter, the mixed solution was filtered through a 0.2 μm polypropylene filter to obtain a negative photosensitive resin composition (Samples 1 and 2).
The detail of the raw material of each component in Table 1 is as follows.
(Epoxy resin)
Epoxy resin 1: polyfunctional epoxy resin (EPICLON N-740, manufactured by DIC Corporation)
Epoxy resin 2: bisphenol A type epoxy resin (LX-01, manufactured by Daiso Corporation)
Epoxy resin 3: bisphenol F type epoxy resin (EPICLON 830CRP, manufactured by DIC Corporation)
(Curing agent)
Curing agent 1: Novolac type phenolic resin (PR-55617, manufactured by Sumitomo Bakelite Co., Ltd.)
(Photosensitive agent)
Photosensitizer 1: Cationic photopolymerization initiator (CPI310B, manufactured by San Apro Co., Ltd.)
(Adhesion aid)
Adhesion aid 1: γ-glycidylpropyltrimethoxysilane (KBM-403E, manufactured by Shin-Etsu Chemical Co., Ltd.)
(Surfactant)
Surfactant 1: Polyacrylate-based surface conditioner (BYK-365N, manufactured by BYK Japan)

得られた感光性樹脂組成物について、次のような評価を行った。評価結果を表2〜5に示す。   The following evaluation was performed about the obtained photosensitive resin composition. The evaluation results are shown in Tables 2-5.

(感光性樹脂組成物からなる感光性樹脂層のウェハへの配置)
表2〜5に従って、サンプル番号の感光性樹脂組成物を用い、所定の配置方法によってウェハ上に、所定の厚膜の感光性樹脂組成物からなる感光性樹脂層を形成した。
(Placement of photosensitive resin layer made of photosensitive resin composition on wafer)
According to Tables 2-5, the photosensitive resin composition which consists of the photosensitive resin composition of a predetermined | prescribed thick film was formed on the wafer by the predetermined | prescribed arrangement | positioning method using the photosensitive resin composition of the sample number.

(ウェハへのラミネート)
各表中の配置方法がフィルムの場合、以下のようにして、フィルム状の感光性樹脂層をウェハ上にラミネートした。
得られた感光性樹脂組成物をキャリア基材上に、乾燥後膜厚が所定の厚み(90μm)になるようバーコーターを用いて塗布し、120℃で10分乾燥した。その後、感光性樹脂層(感光性樹脂フィルム)のキャリア基材とは他方の面に保護基材を貼り付けて、感光性樹脂シートを作成した。キャリア基材にはユニチカ株式会社製PETフィルム(商品名ユニピール、膜厚38μm)を、保護基材にはテイジンデュポン株式会社製PETフィルム(商品名ピューレックス、膜厚38μm)を使用した。
得られた感光性樹脂シートより保護基材を剥離し、感光性樹脂層がウェハに接するように配置した。続いて、真空加圧式ラミネーター(名機製作所製、MVLP−500/600II)を用いて、ウェハ、感光性樹脂層およびキャリア基材の積層体に対して、80℃、0.4MPaで30秒間加圧した後、当該積層体からキャリア基材を剥離し、ウェハ上に感光性樹脂層をラミネートした。
(Lamination on wafer)
When the arrangement method in each table was a film, a film-like photosensitive resin layer was laminated on the wafer as follows.
The obtained photosensitive resin composition was applied onto a carrier substrate using a bar coater so that the film thickness after drying was a predetermined thickness (90 μm), and dried at 120 ° C. for 10 minutes. Then, the protective base material was affixed on the other surface and the carrier base material of the photosensitive resin layer (photosensitive resin film), and the photosensitive resin sheet was created. A PET film (trade name Unipeel, film thickness 38 μm) manufactured by Unitika Co., Ltd. was used as the carrier base material, and a PET film (trade name Purex, film thickness 38 μm) manufactured by Teijin DuPont Co., Ltd. was used as the protective base material.
The protective base material was peeled from the obtained photosensitive resin sheet, and it was arranged so that the photosensitive resin layer was in contact with the wafer. Subsequently, using a vacuum pressure laminator (MVLP-500 / 600II, manufactured by Meiki Seisakusho), the wafer, the photosensitive resin layer, and the carrier base material are heated at 80 ° C. and 0.4 MPa for 30 seconds. After pressing, the carrier substrate was peeled from the laminate, and a photosensitive resin layer was laminated on the wafer.

(ウェハへの塗工)
一方、各表中の配置方法がスピンコートの場合、以下のようにして、塗工方法としてスピンコートを用いて、感光性樹脂組成物からなる感光性樹脂層をウェハ上に形成した。
得られた感光性樹脂組成物をキャリア基材上に、乾燥後膜厚が所定の厚み(50μm、120μm)になるようスピンコーターを用いて塗布し、所定厚みが50μmの場合、120℃で5分乾燥し、所定厚みが120μmの場合、120℃で15分乾燥した。
(Coating on wafer)
On the other hand, when the arrangement method in each table was spin coating, a photosensitive resin layer made of a photosensitive resin composition was formed on the wafer using spin coating as the coating method as follows.
The obtained photosensitive resin composition is applied onto a carrier substrate using a spin coater so that the film thickness after drying becomes a predetermined thickness (50 μm, 120 μm). When the predetermined thickness is 50 μm, 5 ° C. at 120 ° C. When the predetermined thickness was 120 μm, the film was dried at 120 ° C. for 15 minutes.

(露光・露光後加熱・現像・硬化)
続いて、感光性樹脂層に対して、I線ステッパーで300mJ/cmで露光した。その後、ホットプレートにて、表2〜5に記載のPEB条件(露光後加熱温度、露光後加熱時間)で露光後加熱処理(PEB)を行った。続いて、PGMEA(プロピレングリコールモノメチルエーテルアセテート)で90秒間スプレー現像することによって未露光部を溶解除去した。
その後、表2〜5に記載の加熱温度・加熱時間の条件で加熱処理を実施した。表2〜5中の未加熱の場合、この加熱処理は行わなかった。
以上により、パターンが形成されたネガ型感光性樹脂組成物の感光性樹脂層を得た。
得られたパターンは、上記感光性樹脂層の上面視において、縦:100μm×横:100μmの正方形であった。このパターンの上面視における開口部について、角部におけるクラックについて観察した。
(Exposure, post-exposure heating, development, curing)
Subsequently, the photosensitive resin layer was exposed at 300 mJ / cm 2 with an I-line stepper. Thereafter, post-exposure heat treatment (PEB) was performed on a hot plate under the PEB conditions shown in Tables 2 to 5 (post-exposure heating temperature, post-exposure heating time). Subsequently, the unexposed portion was dissolved and removed by spray development with PGMEA (propylene glycol monomethyl ether acetate) for 90 seconds.
Then, the heat processing was implemented on the conditions of the heating temperature and the heating time of Tables 2-5. In the case of unheated in Tables 2 to 5, this heat treatment was not performed.
The photosensitive resin layer of the negative photosensitive resin composition in which the pattern was formed was obtained by the above.
The obtained pattern was a square of length: 100 μm × width: 100 μm in the top view of the photosensitive resin layer. About the opening part in the top view of this pattern, the crack in a corner | angular part was observed.

(溶融粘度測定)
得られたサンプル1の感光性樹脂組成物を用い、実施例1〜3と同様にして90μmのフィルム状の感光性樹脂層に対して、ホットプレートにて120℃で5分露光後加熱を行った後(条件A)、上記現像および加熱処理を行う前に、粘弾性測定装置(サーモフィッシャーサイエンティフィック社製「MARS」)を用いて、パラレルプレート20mmφ、ギャップ0.05mm、昇温速度10℃/min、周波数0.1Hzで40℃から250℃まで、当該感光性樹脂層の溶融粘度について測定した。100℃から200℃の温度範囲における最低溶融粘度は、100℃における1.6×10Pa・sであった。また、100℃における第1溶融粘度をV1とし、200℃における第2溶融粘度をV2としたとき、V2/V1は、1.3であった。
(Melt viscosity measurement)
Using the photosensitive resin composition of Sample 1 obtained, the film-shaped photosensitive resin layer of 90 μm was heated after exposure at 120 ° C. for 5 minutes on a hot plate in the same manner as in Examples 1 to 3. (Condition A), and before performing the above development and heat treatment, using a viscoelasticity measuring apparatus ("MARS" manufactured by Thermo Fisher Scientific Co., Ltd.), a parallel plate 20 mmφ, a gap 0.05 mm, a heating rate 10 The melt viscosity of the photosensitive resin layer was measured from 40 ° C. to 250 ° C. at a rate of 0.1 ° C./min. The minimum melt viscosity in the temperature range of 100 ° C. to 200 ° C. was 1.6 × 10 5 Pa · s at 100 ° C. Further, when the first melt viscosity at 100 ° C. was V1, and the second melt viscosity at 200 ° C. was V2, V2 / V1 was 1.3.

(DSC測定)
得られたサンプル1の感光性樹脂組成物を用い、実施例1〜3と同様にして90μmのフィルム状の感光性樹脂層に対して、ホットプレートにて120℃で5分露光後加熱を行った後(条件A)、上記現像および加熱処理を行う前に、当該感光性樹脂層の、示差走査熱量計を用いて昇温速度10℃/minの条件下で30℃から250℃まで昇温し、DSC曲線を得た。また、得られたサンプル1の感光性樹脂組成物を用い、実施例7〜10と同様にしてスピンコートで得られた50μmの感光性樹脂層に対して、ホットプレートにて80℃で5分露光後加熱を行った後(条件B)、上記現像および加熱処理を行う前に、当該感光性樹脂層の、示差走査熱量計を用いて昇温速度10℃/minの条件下で30℃から250℃まで昇温し、DSC曲線を得た。
条件Aで得られたDSC曲線から、発熱ピーク温度は150℃であることが分かった。この発熱ピーク温度をTとしたとき、実施例1〜3における加熱処理の加熱温度としては、それぞれ、T−30(℃)、T−30(℃)、T−10(℃)であった。
条件Bで得られたDSC曲線から、発熱ピーク温度は100℃であることが分かった。この発熱ピーク温度をTとしたとき、実施例7〜10における加熱処理の加熱温度としては、それぞれ、T+0(℃)、T+20(℃)、T+20(℃)、T+40(℃)であった。
(DSC measurement)
Using the photosensitive resin composition of Sample 1 obtained, the film-shaped photosensitive resin layer of 90 μm was heated after exposure at 120 ° C. for 5 minutes on a hot plate in the same manner as in Examples 1 to 3. (Condition A), before performing the development and heat treatment, the photosensitive resin layer was heated from 30 ° C. to 250 ° C. using a differential scanning calorimeter at a temperature rising rate of 10 ° C./min. DSC curve was obtained. Moreover, using the photosensitive resin composition of Sample 1 thus obtained, a 50 μm photosensitive resin layer obtained by spin coating in the same manner as in Examples 7 to 10 was subjected to a hot plate at 80 ° C. for 5 minutes. After performing post-exposure heating (Condition B), before performing the above development and heat treatment, the photosensitive resin layer is heated from 30 ° C. under a temperature rising rate of 10 ° C./min using a differential scanning calorimeter. The temperature was raised to 250 ° C. to obtain a DSC curve.
From the DSC curve obtained under Condition A, the exothermic peak temperature was found to be 150 ° C. When the exothermic peak temperature was T A, the heating temperature of the heat treatment in Examples 1-3, respectively, T A -30 (℃), T A -30 (℃), T A -10 (℃) Met.
From the DSC curve obtained under Condition B, the exothermic peak temperature was found to be 100 ° C. When this exothermic peak temperature is T B , the heating temperatures of the heat treatment in Examples 7 to 10 are T B +0 (° C.), T B +20 (° C.), T B +20 (° C.), and T B, respectively. +40 (° C.).

(クラックの有無)
各実施例および各比較例において、得られた開口部の角部におけるクラックについて、以下のように評価した。評価結果を表2〜5に示す。
○:クラックやクラック跡とも完全に消失
△:クラックが消失したが、クラックの跡が残存
×:クラックが残存
(Presence of cracks)
In each example and each comparative example, the cracks at the corners of the obtained openings were evaluated as follows. The evaluation results are shown in Tables 2-5.
○: Completely disappeared with cracks and crack marks Δ: Cracks disappeared, but crack marks remained ×: Cracks remained

比較例1の開口部における上面視の画像を図4に示す。また、実施例1の開口部における上面視の画像を図5に示す。これらの画像を比べると、比較例1で生じていたクラックが、実施例1では完全に消失していることが分かった。   FIG. 4 shows a top view image of the opening of Comparative Example 1. Moreover, the image of the top view in the opening part of Example 1 is shown in FIG. When these images were compared, it was found that the cracks that had occurred in Comparative Example 1 were completely eliminated in Example 1.

各実施例において露光後加熱処理後に適切な加熱処理を実施することにより、各比較例の場合と比べてクラックの残存を抑制できることが分かった。また、上記サンプル2を用いた場合も、サンプル1の場合と同様の結果が得られた。   It was found that by performing an appropriate heat treatment after the post-exposure heat treatment in each example, the residual cracks can be suppressed as compared with the case of each comparative example. In addition, when Sample 2 was used, the same results as in Sample 1 were obtained.

以上、実施例に基づいて本発明をさらに具体的に説明したが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。   As described above, the present invention has been described more specifically based on the embodiments. However, these are exemplifications of the present invention, and various configurations other than the above can be adopted.

100 電子装置
200 貫通電極基板
202 基板
204 接着層
206 シリコンインターポーザー
210 半導体チップ
220 感光性樹脂層(有機絶縁層)
230 マスク
240 開口部
242 ビア
250 上層配線層
252 下層配線層
260 半田バンプ
300 半導体パッケージ
310 半導体チップ
320 基板
330 ボンディングワイヤ
340 封止材層
360 半田バンプ
DESCRIPTION OF SYMBOLS 100 Electronic device 200 Through-electrode board | substrate 202 Substrate 204 Adhesive layer 206 Silicon interposer 210 Semiconductor chip 220 Photosensitive resin layer (organic insulating layer)
230 Mask 240 Opening 242 Via 250 Upper wiring layer 252 Lower wiring layer 260 Solder bump 300 Semiconductor package 310 Semiconductor chip 320 Substrate 330 Bonding wire 340 Sealing material layer 360 Solder bump

Claims (13)

基板上に感光性樹脂層を配置する配置工程と、
前記配置工程の後、前記感光性樹脂層に露光処理を行う露光工程と、
前記露光工程の後、前記感光性樹脂層に露光後加熱処理を行う、露光後加熱工程と、
前記露光後加熱工程の後、前記感光性樹脂層に現像処理を行う現像工程と、
前記現像工程の後、前記感光性樹脂層に硬化処理を行う硬化工程と、を含む、電子装置の製造方法であって、
前記現像工程の後、前記硬化工程の前に、前記感光性樹脂層に加熱処理を行う加熱工程をさらに含み、
前記加熱工程における加熱温度は、前記露光後加熱工程における露光後加熱温度以上である、電子装置の製造方法。
An arrangement step of arranging a photosensitive resin layer on the substrate;
After the arrangement step, an exposure step of performing an exposure process on the photosensitive resin layer;
After the exposure step, post-exposure heat treatment is performed on the photosensitive resin layer, and a post-exposure heating step;
After the post-exposure heating step, a development step for developing the photosensitive resin layer;
A curing step of performing a curing treatment on the photosensitive resin layer after the developing step,
After the developing step, before the curing step, further includes a heating step of performing a heat treatment on the photosensitive resin layer,
The method for manufacturing an electronic device, wherein a heating temperature in the heating step is equal to or higher than a post-exposure heating temperature in the post-exposure heating step.
請求項1に記載の電子装置の製造方法であって、
前記露光後加熱工程における露光後加熱温度は、前記硬化工程における硬化温度よりも低い、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 1,
The method for manufacturing an electronic device, wherein a post-exposure heating temperature in the post-exposure heating step is lower than a curing temperature in the curing step.
請求項1または2に記載の電子装置の製造方法であって、
前記露光後加熱工程の後、前記現像工程の前における前記感光性樹脂層の、100℃から200℃の温度範囲における最低溶融粘度が、1.0×10Pa・s以上4.0×10Pa・s以下である、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 1 or 2,
The minimum melt viscosity in the temperature range of 100 ° C. to 200 ° C. of the photosensitive resin layer after the post-exposure heating step and before the development step is 1.0 × 10 4 Pa · s to 4.0 × 10. The manufacturing method of the electronic device which is 6 Pa.s or less.
請求項1から3のいずれか1項に記載の電子装置の製造方法であって、
前記露光後加熱工程の後、前記現像工程の前における前記感光性樹脂層の、100℃における第1溶融粘度をV1とし、200℃における第2溶融粘度をV2としたとき、V2/V1が、0.1以上10以下である、電子装置の製造方法。
It is a manufacturing method of the electronic device according to any one of claims 1 to 3,
When the first melt viscosity at 100 ° C. is V1 and the second melt viscosity at 200 ° C. is V2 after the post-exposure heating step and before the development step, V2 / V1 is The manufacturing method of the electronic device which is 0.1-10.
請求項1から4のいずれか1項に記載の電子装置の製造方法であって、
前記露光後加熱工程の後、前記現像工程の前における前記感光性樹脂層の、示差走査熱量計を用いて昇温速度10℃/minの条件下で30℃から250℃まで昇温した際に得られるDSC曲線における発熱ピークは、70℃以上180℃以下の温度範囲に存在する、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 4,
After the post-exposure heating step, when the photosensitive resin layer is heated from 30 ° C. to 250 ° C. under a temperature increase rate of 10 ° C./min using a differential scanning calorimeter before the development step. The exothermic peak in the obtained DSC curve is a method for producing an electronic device, which exists in a temperature range of 70 ° C. or higher and 180 ° C. or lower.
請求項5に記載の電子装置の製造方法であって、
前記DSC曲線にける前記発熱ピークに対応する温度をT(℃)としたとき、
前記加熱工程における加熱温度は、(T−50)℃以上(T+50)℃以下である、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 5,
When the temperature corresponding to the exothermic peak in the DSC curve is T (° C.),
The method for manufacturing an electronic device, wherein a heating temperature in the heating step is (T-50) ° C. or higher and (T + 50) ° C. or lower.
請求項1から6のいずれか1項に記載の電子装置の製造方法であって、
前記感光性樹脂層の厚みが、40μm以上300μm以下である、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 6,
The manufacturing method of the electronic device whose thickness of the said photosensitive resin layer is 40 micrometers or more and 300 micrometers or less.
請求項1から7のいずれか1項に記載の電子装置の製造方法であって、
前記配置工程は、フィルム状の前記感光性樹脂層を前記基板に貼り付ける貼付工程またはワニス状の感光性樹脂組成物を塗布乾燥してなる前記感光性樹脂層を前記基板上に形成する塗布工程を含む、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 7,
The arranging step is a step of attaching the film-like photosensitive resin layer to the substrate, or a step of applying the varnish-like photosensitive resin composition to form the photosensitive resin layer on the substrate. A method for manufacturing an electronic device, comprising:
請求項8に記載の電子装置の製造方法であって、
前記貼付工程は、
キャリア基材上に前記感光性樹脂層を形成する工程と、
前記キャリア基材が付いた前記感光性樹脂層を前記基板上に貼り付けた後、前記キャリア基材を分離する工程と、を含む、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 8,
The sticking step includes
Forming the photosensitive resin layer on a carrier substrate;
And a step of separating the carrier base material after attaching the photosensitive resin layer with the carrier base material on the substrate.
請求項1から9のいずれか1項に記載の電子装置の製造方法であって、
前記基板は、円形形状または四角形形状を有する基板である、電子装置の製造方法。
A method for manufacturing an electronic device according to any one of claims 1 to 9,
The method for manufacturing an electronic device, wherein the substrate is a substrate having a circular shape or a rectangular shape.
請求項1から10のいずれか1項に記載の電子装置の製造方法であって、
前記感光性樹脂層は、エポキシ樹脂と、硬化剤と、感光剤と、を含む、電子装置の製造方法。
It is a manufacturing method of the electronic device according to any one of claims 1 to 10,
The said photosensitive resin layer is a manufacturing method of an electronic device containing an epoxy resin, a hardening | curing agent, and a photosensitive agent.
請求項1から11のいずれか1項に記載の電子装置の製造方法であって、
前記感光性樹脂層に貫通電極を形成する貫通電極層形成工程をさらに含む、電子装置の製造方法。
It is a manufacturing method of the electronic device according to any one of claims 1 to 11,
A method for manufacturing an electronic device, further comprising a through electrode layer forming step of forming a through electrode in the photosensitive resin layer.
請求項12に記載の電子装置の製造方法であって、
前記配置工程の前に、前記基板上に半導体チップを配置する工程を行い、
前記配置工程は、前記半導体チップを前記感光性樹脂層で埋め込む工程を含み、
前記半導体チップの上の前記感光性樹脂層にビアを形成する工程をさらに含む、電子装置の製造方法。
A method of manufacturing an electronic device according to claim 12,
Before the placing step, performing a step of placing a semiconductor chip on the substrate,
The arranging step includes a step of embedding the semiconductor chip with the photosensitive resin layer,
The manufacturing method of an electronic device further including the process of forming a via | veer in the said photosensitive resin layer on the said semiconductor chip.
JP2017046460A 2017-03-10 2017-03-10 Method for manufacturing electronic device Pending JP2018151475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017046460A JP2018151475A (en) 2017-03-10 2017-03-10 Method for manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017046460A JP2018151475A (en) 2017-03-10 2017-03-10 Method for manufacturing electronic device

Publications (1)

Publication Number Publication Date
JP2018151475A true JP2018151475A (en) 2018-09-27

Family

ID=63681665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017046460A Pending JP2018151475A (en) 2017-03-10 2017-03-10 Method for manufacturing electronic device

Country Status (1)

Country Link
JP (1) JP2018151475A (en)

Similar Documents

Publication Publication Date Title
JP6534948B2 (en) Method of manufacturing semiconductor device, method of manufacturing flip chip type semiconductor device, semiconductor device and flip chip type semiconductor device
JP2019038964A (en) Photosensitive resin composition and electronic apparatus
JP2018041074A (en) Photosensitive resin composition, photosensitive resin film, and electronic apparatus
JP2016066789A (en) Wiring board manufacturing method and semiconductor package manufacturing method
JP2019109294A (en) Photosensitive resin composition and electronic device
JP2019109295A (en) Photosensitive resin composition and electronic device
JP2021096486A (en) Negative type photosensitive resin composition, and semiconductor device using the same
JP6870724B2 (en) Negative photosensitive resin compositions, semiconductor devices and electronic devices
JP2019113739A (en) Photosensitive resin composition and electronic device
JP2017161881A (en) Photosensitive resin sheet, electronic apparatus, and method for manufacturing electronic apparatus
TWI739092B (en) Photosensitive resin composition for bump protective film, semiconductor device, method of producing semiconductor device and electronic device
JP2018151475A (en) Method for manufacturing electronic device
JP2017211617A (en) Photosensitive resin composition, photosensitive resin film, and electronic apparatus
JP6903961B2 (en) Manufacturing method of electronic device
JP2018141945A (en) Method for producing electronic apparatus
JP7259317B2 (en) Negative photosensitive resin composition, semiconductor device and electronic equipment using the same
JP2019158949A (en) Photosensitive resin composition and electronic device
JP2018142656A (en) Electronic device
JP2021047378A (en) Photosensitive resin composition, method for manufacturing electronic device and electronic device
JP2017212416A (en) Electronic device manufacturing method
JP2019062016A (en) Method for manufacturing semiconductor device
JP2015215453A (en) Negative photosensitive resin composition, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer and semiconductor device
JP2019060960A (en) Photosensitive resin composition, photosensitive resin film, semiconductor device, and electronic apparatus
JP2019040134A (en) Photosensitive resin composition and electronic apparatus
JP2019060958A (en) Patterning method and method for manufacturing semiconductor device