JP2018139329A - Manufacturing method for crystalline silicon-based solar battery - Google Patents

Manufacturing method for crystalline silicon-based solar battery Download PDF

Info

Publication number
JP2018139329A
JP2018139329A JP2018111383A JP2018111383A JP2018139329A JP 2018139329 A JP2018139329 A JP 2018139329A JP 2018111383 A JP2018111383 A JP 2018111383A JP 2018111383 A JP2018111383 A JP 2018111383A JP 2018139329 A JP2018139329 A JP 2018139329A
Authority
JP
Japan
Prior art keywords
transparent electrode
electrode layer
silicon
layer
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018111383A
Other languages
Japanese (ja)
Other versions
JP6609349B2 (en
Inventor
崇 口山
Takashi Kuchiyama
崇 口山
山本 憲治
Kenji Yamamoto
憲治 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Priority to JP2018111383A priority Critical patent/JP6609349B2/en
Publication of JP2018139329A publication Critical patent/JP2018139329A/en
Application granted granted Critical
Publication of JP6609349B2 publication Critical patent/JP6609349B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a crystalline silicon-based solar battery excellent in its conversion efficiency.SOLUTION: A crystalline silicon-based solar battery includes a first transparent electrode layer 61 in contact with a p-type silicon-based layer 41 on one surface of a conductivity type single crystalline silicon substrate 1, and a second transparent electrode layer 62 in contact with an n-type silicon-based layer 42 on the other surface of the substrate 1. Both of the first transparent electrode layer 61 and the second transparent electrode layer 62 are deposited by a magnetron sputtering method of not higher than 100°C in substrate temperature.SELECTED DRAWING: Figure 1

Description

本発明は、単結晶シリコン基板表面にヘテロ接合を有する結晶シリコン系太陽電池の製造方法に関する。   The present invention relates to a method for producing a crystalline silicon solar cell having a heterojunction on the surface of a single crystal silicon substrate.

単結晶シリコン基板上に、導電型シリコン系薄膜を備える結晶シリコン系太陽電池は、ヘテロ接合太陽電池と呼ばれている。中でも、導電型シリコン系薄膜と単結晶シリコン基板との間に真性の非晶質シリコン薄膜を有するヘテロ接合太陽電池は、変換効率の最も高い結晶シリコン系太陽電池の形態の一つとして知られている。   A crystalline silicon solar cell including a conductive silicon thin film on a single crystal silicon substrate is called a heterojunction solar cell. Among them, a heterojunction solar cell having an intrinsic amorphous silicon thin film between a conductive silicon thin film and a single crystal silicon substrate is known as one of the forms of crystalline silicon solar cells having the highest conversion efficiency. Yes.

ヘテロ接合太陽電池では、導電型シリコン系薄膜の表面に、さらに透明電極層が形成される。この透明電極層は、光透過性が高く、かつ低抵抗であることが好ましく、その材料としては、結晶性のインジウム錫複合酸化物(ITO)や酸化亜鉛等の透明導電性金属酸化物が用いられる。また、透明電極層上には、導電性ペーストの印刷や、めっきによって金属集電極が形成される。   In the heterojunction solar cell, a transparent electrode layer is further formed on the surface of the conductive silicon thin film. The transparent electrode layer preferably has a high light transmittance and a low resistance. The material used is a transparent conductive metal oxide such as crystalline indium tin composite oxide (ITO) or zinc oxide. It is done. Moreover, a metal collector electrode is formed on the transparent electrode layer by printing a conductive paste or plating.

太陽電池の変換効率向上においては、光電変換層への光取り込み量を増大させるとともに、光電変換層内で生じた正孔および電子を効率的に外部回路へ取り出すことが重要である。単結晶シリコン基板を用いたヘテロ接合太陽電池では、特に、導電型シリコン系薄膜の表面に到達した正孔や電子を、透明電極層を介して集電極から外部回路へ取り出す際のロスを低減させることが重要である。そのため、導電型シリコン系薄膜と透明電極層の界面特性の向上や、透明電極層と集電極との密着性を高める試みがなされている。   In order to improve the conversion efficiency of a solar cell, it is important to increase the amount of light taken into the photoelectric conversion layer and to efficiently extract holes and electrons generated in the photoelectric conversion layer to an external circuit. In the heterojunction solar cell using a single crystal silicon substrate, in particular, the loss when extracting holes and electrons that have reached the surface of the conductive silicon thin film from the collector electrode to the external circuit through the transparent electrode layer is reduced. This is very important. For this reason, attempts have been made to improve the interface characteristics between the conductive silicon thin film and the transparent electrode layer and to improve the adhesion between the transparent electrode layer and the collector electrode.

例えば、特許文献1では、光入射側にパターン形状の金属集電極が形成され、裏面側には略全面に金属電極が形成されたヘテロ接合太陽電池が開示されている。当該構成によれば、光取り込み量を増大させるとともに、シリコン基板で吸収されなかった入射光を裏面側の金属電極で反射させて再利用できる。このような表裏非対称の構成では、基板に反りを生じるため、基板の割れや、集電極の膜剥がれ等の不具合を生じるとの問題に鑑み、特許文献1では、所定の結晶特性を有する酸化亜鉛透明電極層が用いられている。このような構成によれば、シリコン基板の表裏に付与される応力を制御して、基板の反りを抑制するとともに、酸化亜鉛層表面に微細な凹凸が形成されるため、透明電極層と集電極との密着性が高められる。   For example, Patent Document 1 discloses a heterojunction solar cell in which a pattern-shaped metal collector electrode is formed on the light incident side and a metal electrode is formed on substantially the entire back surface side. According to this configuration, the amount of incident light can be increased, and incident light that has not been absorbed by the silicon substrate can be reflected by the metal electrode on the back surface side and reused. In such a front-back asymmetric configuration, since the substrate is warped, in view of problems such as cracking of the substrate and peeling of the collector electrode film, Patent Document 1 discloses zinc oxide having predetermined crystal characteristics. A transparent electrode layer is used. According to such a configuration, the stress applied to the front and back surfaces of the silicon substrate is controlled to suppress the warpage of the substrate, and fine irregularities are formed on the surface of the zinc oxide layer. Adhesion with is improved.

また、特許文献2では、導電型シリコン系薄膜上に、高キャリア密度のITO薄膜および低キャリア密度のITO薄膜の2層からなる透明電極層を形成することが開示されている。当該構成では、導電型シリコン系薄膜と透明電極層との電気的な接合状態を改善しつつ、透明電極層の膜中キャリア量を減少させ、透明電極層による光吸収ロスを低減することができる。   Patent Document 2 discloses that a transparent electrode layer composed of two layers of an ITO thin film having a high carrier density and an ITO thin film having a low carrier density is formed on the conductive silicon-based thin film. With this configuration, while improving the electrical bonding state between the conductive silicon thin film and the transparent electrode layer, the amount of carriers in the film of the transparent electrode layer can be reduced, and light absorption loss due to the transparent electrode layer can be reduced. .

WO2011/002086号国際公開パンフレットWO2011 / 002086 International Publication Pamphlet WO2012/020682号国際公開パンフレットWO2012 / 020682 International Publication Pamphlet

特許文献1で提案されているように、透明電極層の結晶性を調整する方法は、基板の表裏の応力を調整して基板の反りを抑制しているため、透明電極層の製膜条件の微妙な変化によって結晶特性が変化し、基板に反りを生じる場合がある。そのため、太陽電池の生産性を高め、かつ集電極の剥がれ等の不具合を抑制するためには、集電極の構成を表裏対称とすることが好ましい。   As proposed in Patent Document 1, the method of adjusting the crystallinity of the transparent electrode layer suppresses the warpage of the substrate by adjusting the stress on the front and back of the substrate. The crystal characteristics may change due to a subtle change, and the substrate may be warped. Therefore, in order to increase the productivity of the solar cell and suppress problems such as peeling of the collector electrode, it is preferable that the collector electrode has a symmetrical configuration.

一方、裏面側にも光入射側と同様にパターン状の集電極が形成された太陽電池では、シリコン基板内で吸収されなかった入射光を裏面電極で反射して再利用することができない。そのため、透明電極層やシリコン系薄膜等による光吸収ロスを低減して、光利用効率を高めることが重要であり、特に、シリコン基板内の裏面側での光吸収量を増大させる必要がある。   On the other hand, in a solar cell in which a patterned collector electrode is formed on the back side as well as on the light incident side, incident light that is not absorbed in the silicon substrate cannot be reflected by the back side electrode and reused. For this reason, it is important to reduce the light absorption loss due to the transparent electrode layer, the silicon-based thin film, and the like, thereby increasing the light utilization efficiency. In particular, it is necessary to increase the light absorption amount on the back side in the silicon substrate.

単結晶シリコン基板では、厚み方向の光入射側で短波長側の光が優先的に吸収され、光入射側で吸収されなかった長波長側の光(主に波長900nmより長波長の近赤外光)が厚み方向の裏面側で吸収される傾向がある。そのため、光入射側および裏面側の両方にパターン状の集電極が形成されたヘテロ接合太陽電池では、透明電極層やシリコン系薄膜による長波長側の光の吸収ロスを低減することが、変換効率を向上する上で重要となる。長波長の光は、膜中キャリアによって吸収されやすいため、透明電極層やシリコン系薄膜の膜中キャリア密度を低減することが、変換効率向上に繋がると考えられる。   In a single crystal silicon substrate, light on the short wavelength side is preferentially absorbed on the light incident side in the thickness direction, and light on the long wavelength side that is not absorbed on the light incident side (mainly near-infrared light having a wavelength longer than 900 nm). Light) tends to be absorbed on the back side in the thickness direction. Therefore, in a heterojunction solar cell in which patterned collector electrodes are formed on both the light incident side and the back surface side, it is possible to reduce the absorption loss of light on the long wavelength side due to the transparent electrode layer or the silicon-based thin film. It becomes important in improving. Since long-wavelength light is easily absorbed by the carriers in the film, reducing the carrier density in the film of the transparent electrode layer or the silicon-based thin film is thought to lead to improved conversion efficiency.

上記特許文献2では、低キャリア密度のITO薄膜の膜厚を相対的に大きくすることで、膜中のキャリア量を低減することが提案されている。しかしながら、シリコン系薄膜との界面接合改善のために設けられた高キャリア密度のITO薄膜による光吸収が無視できない量であり、変換効率をさらに向上させる際の障壁となっている。また、特許文献2のヘテロ接合太陽電池に用いられるITO透明電極層は、その上に形成される金属電極との密着性が必ずしも十分とはいえず、この点からも、変換特性の更なる向上の余地がある。   Patent Document 2 proposes to reduce the amount of carriers in the film by relatively increasing the thickness of the ITO thin film having a low carrier density. However, light absorption by the high carrier density ITO thin film provided for improving the interface bonding with the silicon-based thin film is a non-negligible amount, which is a barrier when the conversion efficiency is further improved. Further, the ITO transparent electrode layer used in the heterojunction solar cell of Patent Document 2 does not necessarily have sufficient adhesion to the metal electrode formed thereon, and from this point, the conversion characteristics are further improved. There is room for.

上記に鑑み、本発明は、光吸収が小さく、かつシリコン系薄膜および集電極との界面接合性や密着性に優れる透明電極層を備え、変換効率に優れるヘテロ接合太陽電池を提供することを目的とする。   In view of the above, an object of the present invention is to provide a heterojunction solar cell that is excellent in conversion efficiency and includes a transparent electrode layer that has low light absorption and that has excellent interfacial adhesion and adhesion to a silicon thin film and a collector electrode. And

上記の課題に鑑みて鋭意検討の結果、キャリア密度および表面自由エネルギーが所定範囲内のITO透明電極層を形成することによって、ヘテロ接合太陽電池の変換効率が向上することが見出された。   As a result of intensive studies in view of the above problems, it has been found that the conversion efficiency of a heterojunction solar cell is improved by forming an ITO transparent electrode layer having a carrier density and a surface free energy within a predetermined range.

本発明は、導電型単結晶シリコン基板の一方の面に、p型シリコン系層および第一の透明電極層をこの順に有し、導電型単結晶シリコン基板の他方の面にn型シリコン系層および第二の透明電極層をこの順に有する結晶シリコン系太陽電池の製造方法に関する。p型シリコン系層は第一の透明電極層と直接接しており、n型シリコン系層は第二の透明電極層と直接接している。第一の透明電極層および第二の透明電極層上のそれぞれに、さらに集電極を有することが好ましい。   The present invention has a p-type silicon-based layer and a first transparent electrode layer in this order on one surface of a conductive single crystal silicon substrate, and an n-type silicon-based layer on the other surface of the conductive single crystal silicon substrate. And a method for manufacturing a crystalline silicon solar cell having a second transparent electrode layer in this order. The p-type silicon-based layer is in direct contact with the first transparent electrode layer, and the n-type silicon-based layer is in direct contact with the second transparent electrode layer. It is preferable to further have a collector electrode on each of the first transparent electrode layer and the second transparent electrode layer.

第一の透明電極層および第二の透明電極層は、いずれも、酸化インジウムと酸化錫の合計に対する酸化錫の含有量が7重量%〜12重量%であるインジウム錫複合酸化物(ITO)からなることが好ましい。また、第一の透明電極層および第二の透明電極層は、いずれも、キャリア密度が、1×1020cm−3〜4×1020cm−3であることが好ましく、表面自由エネルギーが、80mN/m以上であることが好ましい。 Each of the first transparent electrode layer and the second transparent electrode layer is made of indium tin composite oxide (ITO) in which the content of tin oxide is 7 wt% to 12 wt% with respect to the total of indium oxide and tin oxide. It is preferable to become. The first transparent electrode layer and the second transparent electrode layer both preferably have a carrier density of 1 × 10 20 cm −3 to 4 × 10 20 cm −3 , and the surface free energy is It is preferable that it is 80 mN / m or more.

上記第一の透明電極層および第二の透明電極層は、いずれも非晶質のインジウム錫複合酸化物からなることが好ましい。また、第一の透明電極層および第二の透明電極層のホール移動度は、50cm/Vs以上が好ましい。 Both the first transparent electrode layer and the second transparent electrode layer are preferably made of an amorphous indium tin composite oxide. In addition, the hole mobility of the first transparent electrode layer and the second transparent electrode layer is preferably 50 cm 2 / Vs or more.

第一および第二の透明電極層は、基板温度100℃以下のマグネトロンスパッタリング法により形成されることが好ましい。   The first and second transparent electrode layers are preferably formed by a magnetron sputtering method with a substrate temperature of 100 ° C. or lower.

一実施形態において、n型シリコン系層は、導電型単結晶シリコン基板側から、n型非晶質シリコン系薄膜およびn型微結晶シリコン系薄膜を、この順に有する。   In one embodiment, the n-type silicon-based layer includes an n-type amorphous silicon-based thin film and an n-type microcrystalline silicon-based thin film in this order from the conductive single crystal silicon substrate side.

本発明では、透明電極層のキャリア密度が所定範囲とされることで、透明電極層による光吸収ロスが低減され、結晶シリコン系太陽電池の短絡電流密度が改善される。また、透明電極層が所定の表面自由エネルギーを有するため、透明電極層と集電極との密着性が高められることに加えて、低キャリア密度でも、シリコン系薄膜との接合性が改善される。そのため、本発明によれば、高変換効率の結晶シリコン系太陽電池が提供される。また、透明電極層を非晶質膜とすることによって、基板の反りが改善され、特性低下が抑止されるとともに、太陽電池の生産性が高められる。   In the present invention, the carrier density of the transparent electrode layer is set within a predetermined range, whereby the light absorption loss due to the transparent electrode layer is reduced, and the short-circuit current density of the crystalline silicon-based solar cell is improved. In addition, since the transparent electrode layer has a predetermined surface free energy, the adhesion between the transparent electrode layer and the collector electrode is improved, and the bondability with the silicon thin film is improved even at a low carrier density. Therefore, according to the present invention, a crystalline silicon solar cell with high conversion efficiency is provided. Further, by using an amorphous film as the transparent electrode layer, the warpage of the substrate is improved, the characteristic deterioration is suppressed, and the productivity of the solar cell is increased.

本発明の一実施形態に係る結晶シリコン系太陽電池の模式的断面図である。It is a typical sectional view of a crystalline silicon system solar cell concerning one embodiment of the present invention.

図1は、本発明の一実施形態に係る結晶シリコン系太陽電池の模式的断面図である。結晶シリコン系太陽電池は、導電型単結晶シリコン基板1とp型シリコン系層41との間、および導電型単結晶シリコン基板1とn型シリコン系層42との間のそれぞれに、第一の真性シリコン系層21、および第二の真性シリコン系層22を有することが好ましい。また、一般的には、透明電極層61、62上には集電極71、72が形成される。上記集電極上には、さらに保護層(不図示)が形成されていることが好ましい。   FIG. 1 is a schematic cross-sectional view of a crystalline silicon solar cell according to an embodiment of the present invention. The crystalline silicon solar cell includes a first type between the conductive single crystal silicon substrate 1 and the p-type silicon layer 41 and between the conductive single crystal silicon substrate 1 and the n-type silicon layer 42. It is preferable to have an intrinsic silicon-based layer 21 and a second intrinsic silicon-based layer 22. In general, collector electrodes 71 and 72 are formed on the transparent electrode layers 61 and 62. It is preferable that a protective layer (not shown) is further formed on the collector electrode.

導電型単結晶シリコン基板としては、Si原子に対して電子を導入する不純物(例えば、リン原子)を含有するn型単結晶シリコン基板と、Si原子に対して正孔を導入する不純物(例えば、ホウ素原子)を有するp型単結晶シリコン基板とがある。本明細書において、「導電型」とは、n型、又はp型のどちらか一方であることを意味する。単結晶シリコン基板の表面には、光閉じ込めの観点から、テクスチャ(凹凸構造)が形成されていることが好ましい。テクスチャは、例えば、結晶シリコン基板の(100)面と(111)面のエッチングレートが異なることを応用した異方性エッチングによって形成される。   The conductive single crystal silicon substrate includes an n-type single crystal silicon substrate containing an impurity that introduces electrons into Si atoms (for example, phosphorus atoms) and an impurity that introduces holes into Si atoms (for example, And a p-type single crystal silicon substrate having a boron atom). In this specification, “conductivity type” means either n-type or p-type. A texture (uneven structure) is preferably formed on the surface of the single crystal silicon substrate from the viewpoint of light confinement. The texture is formed, for example, by anisotropic etching applying the different etching rates of the (100) plane and the (111) plane of the crystalline silicon substrate.

導電型単結晶シリコン基板を用いた結晶シリコン系太陽電池では、単結晶シリコン基板1へ入射した光が最も多く吸収される光入射側のへテロ接合が逆接合であることが好ましい。光入射側のヘテロ接合が逆接合であれば、強い電場が設けられ、電子・正孔対を効率的に分離回収することができる。正孔と電子とを比較した場合、一般に、電子の方が、移動度が大きい。そのため、導電型単結晶シリコン基板1は、n型単結晶シリコン基板であることが好ましい。   In a crystalline silicon solar cell using a conductive single crystal silicon substrate, it is preferable that the heterojunction on the light incident side where the light incident on the single crystal silicon substrate 1 is absorbed most is a reverse junction. If the heterojunction on the light incident side is a reverse junction, a strong electric field is provided, and electron / hole pairs can be efficiently separated and recovered. When holes and electrons are compared, in general, electrons have higher mobility. Therefore, the conductive single crystal silicon substrate 1 is preferably an n-type single crystal silicon substrate.

一実施形態において、導電型単結晶シリコン基板の厚みは250μm以下であることが好ましい。シリコン基板の厚みを小さくすることで、シリコンの使用量が減少するため、低コスト化を図ることができるとともに、シリコン基板を確保し易いとの利点を有する。一方で、シリコン基板の厚みが過度に小さいと、機械的強度の低下が生じたり、外光(太陽光)が十分に吸収されず、短絡電流密度の減少を生じる場合がある。そのため、導電型単結晶シリコン基板1の厚みは、50μm以上が好ましく、70μm以上がより好ましい。なお、シリコン基板の表面にテクスチャが形成されている場合、シリコン基板の厚みは、光入射側および裏面側それぞれの凹凸構造の凸部頂点を結んだ直線間の距離で表される。   In one embodiment, the thickness of the conductive single crystal silicon substrate is preferably 250 μm or less. By reducing the thickness of the silicon substrate, the amount of silicon used is reduced, so that the cost can be reduced and the silicon substrate can be easily secured. On the other hand, if the thickness of the silicon substrate is excessively small, the mechanical strength may decrease, or external light (sunlight) may not be sufficiently absorbed, resulting in a decrease in short-circuit current density. Therefore, the thickness of the conductive single crystal silicon substrate 1 is preferably 50 μm or more, and more preferably 70 μm or more. When a texture is formed on the surface of the silicon substrate, the thickness of the silicon substrate is represented by a distance between straight lines connecting the vertices of the convex portions of the concavo-convex structure on the light incident side and the back surface side.

本発明の結晶シリコン系太陽電池は、単結晶シリコン基板1の一方の面に、p型シリコン系層41および透明電極層61をこの順に有し、単結晶シリコン基板1の他方の面に、n型シリコン系層42および透明電極層62をこの順に有する。単結晶シリコン基板1への不純物の拡散を抑えつつ、単結晶シリコン表面のパッシベーションを有効に行う観点からは、単結晶シリコン基板1とp型シリコン系層41との間、および単結晶シリコン基板1とn型シリコン系層42との間のそれぞれに、第一の真性シリコン系層41、および第二の真性シリコン系層42を有することが好ましい。なお、本明細書において、「真性」層との用語は、導電型不純物を含まない完全に真性であるものに限られず、シリコン系層が真性層として機能し得る範囲で微量のn型不純物やp型不純物を含む「弱n型」あるいは「弱p型」の実質的に真性な層をも包含する。   The crystalline silicon solar cell of the present invention has a p-type silicon-based layer 41 and a transparent electrode layer 61 in this order on one surface of the single crystal silicon substrate 1, and n on the other surface of the single crystal silicon substrate 1. A silicon-based layer 42 and a transparent electrode layer 62 are provided in this order. From the viewpoint of effectively performing passivation of the surface of the single crystal silicon while suppressing the diffusion of impurities into the single crystal silicon substrate 1, and between the single crystal silicon substrate 1 and the p-type silicon-based layer 41, and the single crystal silicon substrate 1 The first intrinsic silicon-based layer 41 and the second intrinsic silicon-based layer 42 are preferably provided between the n-type silicon-based layer 42 and the n-type silicon-based layer 42. Note that in this specification, the term “intrinsic” layer is not limited to a completely intrinsic layer that does not include a conductive impurity, and a small amount of n-type impurity or the like within a range in which a silicon-based layer can function as an intrinsic layer. It also includes “weak n-type” or “weak p-type” substantially intrinsic layers containing p-type impurities.

真性シリコン系層21,22は、非晶質シリコン系薄膜であることが好ましく、中でもシリコンと水素で構成される水素化非晶質シリコン薄膜がより好ましい。真性水素化非晶質シリコンが単結晶シリコン基板1上にCVD製膜されることで、単結晶シリコン基板への不純物の拡散を抑制しつつ、基板表面のパッシベーションを有効に行うことができる。また、真性シリコン系層21,22の膜中水素濃度を膜厚方向で変化させることで、キャリア回収を行う上で有効なエネルギーギャッププロファイルを形成可能である。   Intrinsic silicon layers 21 and 22 are preferably amorphous silicon thin films, and more preferably hydrogenated amorphous silicon thin films composed of silicon and hydrogen. Since intrinsic hydrogenated amorphous silicon is deposited on the single crystal silicon substrate 1 by CVD, the substrate surface can be effectively passivated while suppressing the diffusion of impurities into the single crystal silicon substrate. Further, by changing the hydrogen concentration in the intrinsic silicon-based layers 21 and 22 in the film thickness direction, an energy gap profile effective for carrier recovery can be formed.

真性シリコン系層21,22の膜厚は、2nm〜8nmの範囲が好ましい。真性シリコン系層の膜厚を2nm以上とすることにより、パッシベーション層としての効果がより期待できる。また膜厚を8nm以下とすることにより、高抵抗化により生じうる変換特性の低下をより抑制できる。   The film thickness of the intrinsic silicon-based layers 21 and 22 is preferably in the range of 2 nm to 8 nm. By setting the thickness of the intrinsic silicon-based layer to 2 nm or more, the effect as a passivation layer can be further expected. In addition, when the film thickness is 8 nm or less, it is possible to further suppress deterioration in conversion characteristics that may occur due to high resistance.

p型シリコン系層41の材料としては、非晶質シリコン、酸化非晶質シリコン、非晶質シリコンカーバイド等が挙げられる。酸化シリコンやシリコンカーバイドは、ワイドギャップの低屈折率材料であるため、入射光の反射や吸収によるロスを低減できるとの利点を有する一方で、真性シリコン系層21および透明電極層61とのコンタクト性が低くなる場合がある。後に詳述するように、本発明においては、p型シリコン系層41上に低キャリア密度の透明電極層61が形成される。このような低キャリア密度の透明電極層とのコンタクトを高め、変換効率を向上する観点から、p型シリコン系層41の材料としては、非晶質シリコンが特に好ましい。   Examples of the material of the p-type silicon-based layer 41 include amorphous silicon, oxidized amorphous silicon, and amorphous silicon carbide. Since silicon oxide or silicon carbide is a wide-gap low refractive index material, it has the advantage that loss due to reflection and absorption of incident light can be reduced, while contact with the intrinsic silicon-based layer 21 and the transparent electrode layer 61. May be low. As described in detail later, in the present invention, a transparent electrode layer 61 having a low carrier density is formed on the p-type silicon-based layer 41. From the viewpoint of increasing the contact with such a low carrier density transparent electrode layer and improving the conversion efficiency, the material of the p-type silicon-based layer 41 is particularly preferably amorphous silicon.

p型シリコン系層41の膜厚は、5nm〜50nmの範囲が好ましい。ヘテロ接合太陽電池では、特に、光入射側に配置される導電型層の膜厚を小さくすることが好ましい。例えば、p層側(第一の透明電極層61側)が光入射面である場合、p型シリコン系層41の膜厚は、15nm以下がより好ましく、10nm以下さらに好ましく、8nm以下が特に好ましい。   The film thickness of the p-type silicon-based layer 41 is preferably in the range of 5 nm to 50 nm. In the heterojunction solar cell, it is particularly preferable to reduce the film thickness of the conductive layer disposed on the light incident side. For example, when the p layer side (first transparent electrode layer 61 side) is a light incident surface, the thickness of the p-type silicon-based layer 41 is more preferably 15 nm or less, further preferably 10 nm or less, and particularly preferably 8 nm or less. .

n型シリコン系層42は、n型非晶質シリコン系薄膜あるいはn型微結晶シリコン系薄膜の単層により構成されてもよく、複数の薄膜からなるものであってもよい。中でもn型シリコン系層42は、図1に示すように、n型非晶質シリコン系薄膜421およびn型微結晶シリコン系薄膜422の2層により構成されることが望ましい。n型微結晶シリコンは、その上に製膜される透明電極層との界面で良好なオーミック接合を形成できるため、太陽電池の変換特性(特に曲線因子)の向上に寄与し得る。一方で、微結晶シリコン系薄膜を製膜するには、一般に、高パワーを供給して、高密度の水素プラズマを発生させる必要がある。これに対して、真性シリコン系層22上にn型非晶質シリコン系薄膜421が5nm〜20nm程度の膜厚で製膜された後、その上にn型微結晶シリコン系薄膜422が製膜される場合は、n型微結晶シリコン系層の製膜に要するパワーを低減ができる。そのため、n型シリコン系層42が、n型非晶質シリコン系薄膜421とn型微結晶シリコン系薄膜422の2層で構成される場合、n型シリコン系層42と透明電極層62とのコンタクト性が高められるとともに、真性シリコン系層22やシリコン基板1へのドープ不純物の拡散や製膜ダメージが低減される。   The n-type silicon-based layer 42 may be composed of a single layer of an n-type amorphous silicon-based thin film or an n-type microcrystalline silicon-based thin film, or may be composed of a plurality of thin films. In particular, the n-type silicon-based layer 42 is preferably composed of two layers, an n-type amorphous silicon-based thin film 421 and an n-type microcrystalline silicon-based thin film 422, as shown in FIG. Since n-type microcrystalline silicon can form a good ohmic junction at the interface with the transparent electrode layer formed thereon, it can contribute to the improvement of the conversion characteristics (particularly the curve factor) of the solar cell. On the other hand, in order to form a microcrystalline silicon-based thin film, it is generally necessary to supply a high power and generate a high-density hydrogen plasma. In contrast, after an n-type amorphous silicon-based thin film 421 is formed on the intrinsic silicon-based layer 22 with a film thickness of about 5 nm to 20 nm, an n-type microcrystalline silicon-based thin film 422 is formed thereon. In this case, the power required for forming the n-type microcrystalline silicon layer can be reduced. Therefore, when the n-type silicon-based layer 42 is composed of two layers of an n-type amorphous silicon-based thin film 421 and an n-type microcrystalline silicon-based thin film 422, the n-type silicon-based layer 42 and the transparent electrode layer 62 are The contact property is enhanced, and the diffusion of doped impurities into the intrinsic silicon-based layer 22 and the silicon substrate 1 and film-forming damage are reduced.

n型非晶質シリコン系薄膜421の材料としては、隣接層との良好な接合特性が得られやすいことから、非晶質シリコンや非晶質シリコンナイトライドが好ましい。n型微結晶シリコン系薄膜422の材料としては、例えば、微結晶シリコン、微結晶シリコンカーバイド、微結晶シリコンオキサイドが挙げられる。n層内部の欠陥の生成を抑制する観点からは、ドープ不純物以外の不純物が積極的に添加されていないn型微結晶シリコン薄膜が好適に用いられる。一方で、n型微結晶シリコン系薄膜422としてn型微結晶シリコンカーバイドや、n型微結晶シリコンオキサイドを用いることで、ワイドギャップ化および低屈折化による光学的なメリットが得られうる。   As a material of the n-type amorphous silicon-based thin film 421, amorphous silicon or amorphous silicon nitride is preferable because good bonding characteristics with an adjacent layer can be easily obtained. Examples of the material of the n-type microcrystalline silicon thin film 422 include microcrystalline silicon, microcrystalline silicon carbide, and microcrystalline silicon oxide. From the viewpoint of suppressing generation of defects inside the n layer, an n-type microcrystalline silicon thin film to which impurities other than doped impurities are not positively added is preferably used. On the other hand, by using n-type microcrystalline silicon carbide or n-type microcrystalline silicon oxide as the n-type microcrystalline silicon-based thin film 422, optical merits due to a wide gap and low refraction can be obtained.

n型シリコン系層42の膜厚は、5nm〜50nmの範囲が好ましい。n型シリコン系層42がn型非晶質シリコン系薄膜421およびn型微結晶シリコン系薄膜422の2層で構成される場合、n型非晶質シリコン系薄膜421の膜厚は5nm以上が好ましく、10nm以上がより好ましい。n型非晶質シリコン系薄膜421の膜厚を前記範囲とすることで、その上にn型微結晶シリコン系薄膜422が製膜される際のパワー密度を低く抑えることができる。n型微結晶シリコン系薄膜422の膜厚は、5nm以上が好ましく、10nm以上がより好ましい。n型微結晶シリコン系薄膜422の膜厚を前記範囲とすることで、その上に製膜される透明電極層62とのコンタクト性を高めることができる。一方、n型シリコン系層中のドープ不純物による光吸収ロスを抑制する観点から、n型非晶質シリコン系薄膜421の膜厚は、20nm以下が好ましく、15nm以下がより好ましい。また、n型微結晶シリコン系薄膜422の膜厚は、30nm以下が好ましく、20nm以下がより好ましい。   The film thickness of the n-type silicon-based layer 42 is preferably in the range of 5 nm to 50 nm. When the n-type silicon-based layer 42 is composed of two layers of an n-type amorphous silicon-based thin film 421 and an n-type microcrystalline silicon-based thin film 422, the thickness of the n-type amorphous silicon-based thin film 421 is 5 nm or more. Preferably, 10 nm or more is more preferable. By setting the film thickness of the n-type amorphous silicon-based thin film 421 in the above range, the power density when the n-type microcrystalline silicon-based thin film 422 is formed thereon can be kept low. The film thickness of the n-type microcrystalline silicon thin film 422 is preferably 5 nm or more, and more preferably 10 nm or more. By setting the film thickness of the n-type microcrystalline silicon thin film 422 within the above range, the contact property with the transparent electrode layer 62 formed thereon can be improved. On the other hand, the thickness of the n-type amorphous silicon-based thin film 421 is preferably 20 nm or less, and more preferably 15 nm or less, from the viewpoint of suppressing light absorption loss due to doped impurities in the n-type silicon-based layer. The thickness of the n-type microcrystalline silicon thin film 422 is preferably 30 nm or less, and more preferably 20 nm or less.

単結晶シリコン基板1上へのシリコン系層の製膜方法としては、プラズマCVD法が好ましい。プラズマCVD法によるシリコン系層の形成条件としては、例えば、基板温度100〜300℃、圧力20〜2600Pa、高周波パワー密度0.003〜0.5W/cmが好ましく用いられる。シリコン系層の形成に使用される原料ガスとしては、SiH、Si等のシリコン含有ガス、またはそれらのガスとHを混合したものが好適に用いられる。p型またはn型のシリコン系層を形成するためのドーパントガスとしては、例えば、BまたはPH等が好ましく用いられる。この場合、PやBといった不純物の添加量は微量でよいため、予めSiHやH等で希釈された混合ガスを用いることもできる。また、CH、CO、NH、GeH等の異種元素を含むガスを上記ガスに添加して、シリコンカーバイド、シリコンナイトライド、シリコンゲルマニウム等のシリコン合金を形成することで、エネルギーギャップを変更することもできる。 As a method for forming a silicon-based layer on the single crystal silicon substrate 1, a plasma CVD method is preferable. As conditions for forming a silicon-based layer by plasma CVD, for example, a substrate temperature of 100 to 300 ° C., a pressure of 20 to 2600 Pa, and a high frequency power density of 0.003 to 0.5 W / cm 2 are preferably used. As the source gas used for forming the silicon-based layer, a silicon-containing gas such as SiH 4 or Si 2 H 6 or a mixture of these gases and H 2 is preferably used. As the dopant gas for forming the p-type or n-type silicon-based layer, for example, B 2 H 6 or PH 3 is preferably used. In this case, since the addition amount of impurities such as P and B may be small, a mixed gas diluted with SiH 4 or H 2 or the like in advance can also be used. In addition, by adding a gas containing a different element such as CH 4 , CO 2 , NH 3 , GeH 4 to the above gas to form a silicon alloy such as silicon carbide, silicon nitride, silicon germanium, etc., the energy gap is increased. It can also be changed.

p型シリコン系層41およびn型シリコン系層42上には、それぞれ、第一の透明電極層61および第二の透明電極層62が形成される。第一および第二の透明電極層61,62の膜厚は、透明性と導電性の観点から、40nm〜120nmが好ましく、50nm〜110nmがより好ましく、60nm〜110nmがさらに好ましい。透明電極層61,62は、集電極へのキャリアの輸送に必要な導電性を有していればよい。一方で、膜厚を上記範囲にすることにより、透明電極層自身の光吸収による透過率の減少や、それに伴う太陽電池の変換効率(特に短絡電流密度)の低下をより抑制することができる。   A first transparent electrode layer 61 and a second transparent electrode layer 62 are formed on the p-type silicon-based layer 41 and the n-type silicon-based layer 42, respectively. The film thickness of the first and second transparent electrode layers 61 and 62 is preferably 40 nm to 120 nm, more preferably 50 nm to 110 nm, and still more preferably 60 nm to 110 nm, from the viewpoints of transparency and conductivity. The transparent electrode layers 61 and 62 only need to have conductivity necessary for transporting carriers to the collector electrode. On the other hand, by setting the film thickness within the above range, it is possible to further suppress the decrease in transmittance due to light absorption of the transparent electrode layer itself and the accompanying decrease in conversion efficiency (particularly, short-circuit current density) of the solar cell.

第一の透明電極層61および第二の透明電極層62は、それぞれp型シリコン系層41およびn型シリコン系層42と直接接することが好ましい。後述するように、透明電極層61,62が所定の表面自由エネルギーを有している場合、導電型シリコン系薄膜41,42と透明電極層61,62とが接することによって、良好な界面接合が形成され得る。   The first transparent electrode layer 61 and the second transparent electrode layer 62 are preferably in direct contact with the p-type silicon-based layer 41 and the n-type silicon-based layer 42, respectively. As will be described later, when the transparent electrode layers 61 and 62 have a predetermined surface free energy, the conductive silicon-based thin films 41 and 42 and the transparent electrode layers 61 and 62 are in contact with each other, so that good interface bonding is achieved. Can be formed.

透明電極層61,62の材料としては、インジウム錫酸化物(ITO)が特に好ましく用いられる。ITOは、高い導電率と透明性を有するため、透明電極層による光吸収ロス低減や抵抗ロス低減による変換効率向上の観点から好ましい材料である。   As a material of the transparent electrode layers 61 and 62, indium tin oxide (ITO) is particularly preferably used. ITO has a high electrical conductivity and transparency, and is a preferable material from the viewpoint of improving the conversion efficiency by reducing the light absorption loss and the resistance loss by the transparent electrode layer.

ITO透明電極層61,62における酸化錫の含有量は、酸化インジウムと酸化錫の合計に対して、7重量%〜12重量%が好ましく、8重量%〜11重量%がより好ましい。酸化錫の含有量を7重量%以上とすることで、透明電極層に高い導電性が付与されるとともに、非晶質の膜が得られ易いとの利点を有する。また、酸化錫の含有量を12重量%以下とすることで、高透過率のITO透明電極層が得られやすい。さらに、本発明においては、酸化錫の含有量を上記範囲とすることで、所期の表面自由エネルギーを有するITOを形成できる。   The content of tin oxide in the ITO transparent electrode layers 61 and 62 is preferably 7% by weight to 12% by weight and more preferably 8% by weight to 11% by weight with respect to the total of indium oxide and tin oxide. By setting the content of tin oxide to 7% by weight or more, there are advantages that high conductivity is imparted to the transparent electrode layer and an amorphous film is easily obtained. Moreover, by setting the tin oxide content to 12% by weight or less, an ITO transparent electrode layer having a high transmittance can be easily obtained. Furthermore, in this invention, ITO which has the desired surface free energy can be formed by making content of a tin oxide into the said range.

透明電極層61,62のキャリア密度は、1×1020cm−3〜4×1020cm−3の範囲内であることが好ましい。キャリア密度を4×1020cm−3以下とすることで、広い波長範囲において高い透過性を有する透明電極層が得られ、光吸収ロス低減による短絡電流密度の向上が可能となる。また、キャリア密度を1×1020cm−3以上とすることで、透明電極層を低抵抗化し、変換効率(特に曲線因子)の向上が可能となる。透明電極層61,62のキャリア密度は、1.5×1020cm−3〜3.5×1020cm−3の範囲がより好ましく、2×1020cm−3〜3×1020cm−3の範囲がさらに好ましい。 The carrier density of the transparent electrode layers 61 and 62 is preferably in the range of 1 × 10 20 cm −3 to 4 × 10 20 cm −3 . By setting the carrier density to 4 × 10 20 cm −3 or less, a transparent electrode layer having high transparency in a wide wavelength range can be obtained, and the short-circuit current density can be improved by reducing light absorption loss. Further, by setting the carrier density to 1 × 10 20 cm −3 or more, the resistance of the transparent electrode layer can be reduced, and the conversion efficiency (particularly the curve factor) can be improved. The carrier density of the transparent electrode layers 61 and 62 is more preferably in the range of 1.5 × 10 20 cm −3 to 3.5 × 10 20 cm −3 , and 2 × 10 20 cm −3 to 3 × 10 20 cm −. A range of 3 is more preferred.

透明電極層61,62は、膜厚方向の全体にわたって、キャリア密度が上記範囲であることが好ましい。膜厚方向で局所的にキャリア密度が高い領域や低い領域が存在すると、その領域での光吸収ロスや抵抗ロスがボトルネックとなって、変換特性が低下する場合がある。そのため、透明電極層61,62のキャリア密度の膜厚方向の分布は、3×1020cm−3以下が好ましく、2×1020cm−3以下がより好ましく、1×1020cm−3以下がさらに好ましく、7×1019cm−3以下が特に好ましく、5×1019cm−3以下が最も好ましい。なお、透明電極層のキャリア密度の分布は、例えば分光エリプソメトリー等の光学測定により得られる近赤外領域の誘電関数を、Drudeモデルによりフィッティングすることで求められる。すなわち、Drudeモデルによるフィッティングにより、キャリアの緩和時間と抵抗率分布の膜厚方向プロファイルを得ることができ、その結果からキャリア密度を計算することができる。キャリア密度の膜厚方向の分布は、膜厚方向のプロファイルを5nmの膜厚領域ごとに平均した場合に、その平均値の膜厚方向の最大値と最小値の差が上記範囲内であることが好ましい。 The transparent electrode layers 61 and 62 preferably have a carrier density in the above range over the entire thickness direction. If there is a region where the carrier density is locally high or low in the film thickness direction, the light absorption loss or resistance loss in that region may become a bottleneck, and the conversion characteristics may deteriorate. Therefore, the thickness direction of the distribution of the carrier density of the transparent electrode layer 61, 62, 3 × preferably 10 20 cm -3 or less, more preferably 2 × 10 20 cm -3 or less, 1 × 10 20 cm -3 or less Is more preferably 7 × 10 19 cm −3 or less, and most preferably 5 × 10 19 cm −3 or less. The carrier density distribution of the transparent electrode layer can be obtained by fitting a dielectric function in the near-infrared region obtained by optical measurement such as spectroscopic ellipsometry using the Drude model. That is, the fitting by the Drude model can obtain the carrier relaxation time and the film thickness direction profile of the resistivity distribution, and the carrier density can be calculated from the result. Regarding the distribution of the carrier density in the film thickness direction, when the profile in the film thickness direction is averaged for each 5 nm film thickness region, the difference between the maximum value and the minimum value in the film thickness direction of the average value is within the above range. Is preferred.

透明電極層61,62のホール移動度は、50cm/Vs以上が好ましく、55cm/Vs以上がより好ましく、60cm/Vs以上がさらに好ましい。ホール移動度が上記範囲であれば、キャリア密度が4×1020cm−3以下であっても、透明電極層を低抵抗化できる。 Hall mobility of the transparent electrode layers 61 and 62 is preferably at least 50 cm 2 / Vs, more preferably at least 55cm 2 / Vs, more preferably at least 60cm 2 / Vs. When the hole mobility is in the above range, the resistance of the transparent electrode layer can be reduced even if the carrier density is 4 × 10 20 cm −3 or less.

透明電極層61,62の表面自由エネルギーは、80mN/m以上であることが好ましい。表面自由エネルギーが80mN/m以上であれば、透明電極層61,62表面に、印刷法やめっき法等により集電極71,72を形成する際の、導電性ペーストやめっき液に対する濡れ性が向上し、透明電極層と集電極との密着性を高められる。また、表面自由エネルギーが80mN/m以上であれば、透明電極層のキャリア密度が4×1020cm−3以下の場合でも、曲線因子や開放端電圧に優れる太陽電池が得られる。これは、表面自由エネルギーを大きくすることで、導電型シリコン系層41,42と透明電極層61,62との電気的なコンタクト性が高められるためであると推定される。本発明によれば、前述の特許文献2のような高キャリア密度のITO薄膜を有していない場合でも、曲線因子や開放端電圧が改善された太陽電池が得られる。また、透明電極層61,62のそれぞれが1層のITO薄膜からなるため、製膜中にガス流量等の製膜条件を変更する必要がなく、生産性が高められる。さらには、高キャリア密度のITO層を必要としないため、前述のように、透明電極層での光吸収ロスが低減され、太陽電池の短絡電流密度が高められる。 The surface free energy of the transparent electrode layers 61 and 62 is preferably 80 mN / m or more. If the surface free energy is 80 mN / m or more, the wettability with respect to the conductive paste or plating solution is improved when the collecting electrodes 71 and 72 are formed on the surfaces of the transparent electrode layers 61 and 62 by a printing method or a plating method. In addition, the adhesion between the transparent electrode layer and the collector electrode can be improved. Moreover, if the surface free energy is 80 mN / m or more, a solar cell excellent in curve factor and open end voltage can be obtained even when the carrier density of the transparent electrode layer is 4 × 10 20 cm −3 or less. This is presumed to be because electrical contactability between the conductive silicon-based layers 41 and 42 and the transparent electrode layers 61 and 62 is enhanced by increasing the surface free energy. According to the present invention, even when the ITO thin film having a high carrier density as described in Patent Document 2 is not provided, a solar cell with improved curve factor and open-end voltage can be obtained. In addition, since each of the transparent electrode layers 61 and 62 is made of a single ITO thin film, it is not necessary to change film forming conditions such as a gas flow rate during film formation, and productivity is improved. Furthermore, since an ITO layer having a high carrier density is not required, the light absorption loss in the transparent electrode layer is reduced as described above, and the short-circuit current density of the solar cell is increased.

透明電極層61,62の表面自由エネルギーの上限は特に制限されない。表面自由エネルギーが大きくなると、透明電極層と集電極との密着性が高められる傾向がある。一方、表面自由エネルギーが大き過ぎる場合は、太陽電池の曲線因子や開放端電圧が低下する場合がある。そのため、透明電極層61,62の表面自由エネルギーは、130mN/m以下が好ましく、120mN/m以下がより好ましく、110mN/m以下がさらに好ましい。   The upper limit of the surface free energy of the transparent electrode layers 61 and 62 is not particularly limited. When the surface free energy increases, the adhesion between the transparent electrode layer and the collector electrode tends to be improved. On the other hand, when the surface free energy is too large, the fill factor and open circuit voltage of the solar cell may decrease. Therefore, the surface free energy of the transparent electrode layers 61 and 62 is preferably 130 mN / m or less, more preferably 120 mN / m or less, and even more preferably 110 mN / m or less.

第一の透明電極層61および第二の透明電極層62の製膜方法は特に限定されないが、生産性向上や、膜厚制御等の観点から、マグネトロンスパッタリング法が好ましい。製膜時の基板温度は、100℃以下が好ましく、70℃以下がより好ましく、50℃以下がさらに好ましい。スパッタ製膜時の基板温度を低くすることで、低キャリア密度で表面自由エネルギーの大きいITO膜が得られやすい。また、基板温度の低下に伴って、非晶質のITO膜が形成され易くなる傾向がある。   The method for forming the first transparent electrode layer 61 and the second transparent electrode layer 62 is not particularly limited, but the magnetron sputtering method is preferable from the viewpoints of productivity improvement and film thickness control. The substrate temperature during film formation is preferably 100 ° C. or lower, more preferably 70 ° C. or lower, and further preferably 50 ° C. or lower. By lowering the substrate temperature during sputtering film formation, an ITO film having a low carrier density and a large surface free energy can be easily obtained. Further, as the substrate temperature decreases, an amorphous ITO film tends to be easily formed.

製膜に際しては、アルゴン等の不活性ガスと酸素の混合ガスが、製膜室内に導入されることが好ましい。酸素の導入量は、全ガス導入量に対して0.5体積%〜10体積%が好ましく、0.8体積%〜5体積%がより好ましく、1体積%〜4体積%がさらに好ましい。上記範囲内で酸素導入量を大きくすると、透明電極層のキャリア密度が低下し、表面自由エネルギーが上昇する傾向がある。一方、酸素導入量が大き過ぎると、逆に表面自由エネルギーが低下する傾向がある。   In film formation, a mixed gas of an inert gas such as argon and oxygen is preferably introduced into the film formation chamber. The amount of oxygen introduced is preferably 0.5% by volume to 10% by volume, more preferably 0.8% by volume to 5% by volume, and still more preferably 1% by volume to 4% by volume with respect to the total amount of gas introduced. When the amount of oxygen introduced is increased within the above range, the carrier density of the transparent electrode layer tends to decrease and the surface free energy tends to increase. On the other hand, if the amount of oxygen introduced is too large, the surface free energy tends to decrease.

製膜時の相対的な酸素のガス流量比だけでなく、全ガス導入量が変更されると、透明電極層のキャリア密度や表面自由エネルギーが変化する傾向があり、全ガス導入量が小さくなると、表面自由エネルギーが高められる傾向がある。これは、ガス導入量の低下によってスパッタ反応レートが低下し、膜中に取り込まれる酸素量が減少するためであると推定される。すなわち、ITO膜中に取り込まれる酸素量が減少すると、膜中の酸素欠損が増大し、この酸素欠損が、表面自由エネルギー(濡れ性)を高めるドライビングフォースになると考えられる。   When not only the relative oxygen gas flow ratio during film formation but also the total gas introduction amount is changed, the carrier density and surface free energy of the transparent electrode layer tend to change, and the total gas introduction amount becomes small. , Surface free energy tends to be increased. This is presumed to be because the sputtering reaction rate is lowered due to the reduction of the gas introduction amount, and the amount of oxygen taken into the film is reduced. That is, when the amount of oxygen taken into the ITO film decreases, oxygen deficiency in the film increases, and this oxygen deficiency is considered to be a driving force that increases surface free energy (wetting).

ITO透明電極層の表面自由エネルギーを前述の範囲とするためのガス導入量の最適値は、製膜装置の容量や、基板温度、パワー密度等の他の要因によって左右されるため、一概に定めることはできないが、製膜系(製膜室)の排気能力に対するキャリアガスの相対的な導入量を小さくすることが好ましい。例えば、製膜室への全ガス導入量が、放電可能最小ガス流量の5倍以下となるように、不活性ガスの導入量が調整されることが好ましい。ここで、「放電可能最小ガス流量」とは、製膜室と排気手段(例えば真空ポンプ)とを排気抵抗を介さずに接続した場合(例えば排気調圧バルブを全開とした場合)に、製膜系にスパッタ放電を生じさせるための最小圧力を維持するのに必要となる導入ガス流量である。   The optimum value of the amount of gas introduced to make the surface free energy of the ITO transparent electrode layer within the above-mentioned range depends on other factors such as the capacity of the film forming apparatus, the substrate temperature, and the power density. Although not possible, it is preferable to reduce the amount of carrier gas introduced relative to the exhaust capacity of the film forming system (film forming chamber). For example, it is preferable to adjust the introduction amount of the inert gas so that the total gas introduction amount into the film forming chamber is not more than 5 times the minimum dischargeable gas flow rate. Here, the “minimum dischargeable gas flow rate” is a value obtained when the film forming chamber and the exhaust means (for example, a vacuum pump) are connected without an exhaust resistance (for example, when the exhaust pressure regulating valve is fully opened). This is the flow rate of the introduced gas required to maintain the minimum pressure for causing sputter discharge in the film system.

ITO透明電極層61,62製膜時の製膜室内圧力は、0.1Pa〜0.5Paが好ましい。また、酸素分圧は、1×10−3Pa〜2×10−2Paが好ましく、2×10−3Pa〜1×10−2Paがより好ましく、4×10−3Pa〜8×10−3Paがさらに好ましい。パワー密度は0.2W/cm〜1.2W/cmが好ましい。非晶質のITO膜を得るためには、1.0W/cm以下の低パワー密度で製膜が行われることが好ましい。また、透明電極層61,62製膜時のパワー密度を小さくすることで、製膜時の下地となるシリコン薄膜や単結晶シリコン基板へのダメージが低減され、太陽電池の開放端電圧や曲線因子の低下が抑制される傾向がある。また、製膜圧力を高くすることによっても、非晶質のITO膜が得られ易くなる傾向がある。 The pressure in the film forming chamber when forming the ITO transparent electrode layers 61 and 62 is preferably 0.1 Pa to 0.5 Pa. The oxygen partial pressure, 1 × 10 -3 Pa~2 × 10 -2 Pa is preferred, more preferably 2 × 10 -3 Pa~1 × 10 -2 Pa, 4 × 10 -3 Pa~8 × 10 -3 Pa is more preferable. Power density is preferably 0.2W / cm 2 ~1.2W / cm 2 . In order to obtain an amorphous ITO film, it is preferable that the film is formed at a low power density of 1.0 W / cm 2 or less. Further, by reducing the power density at the time of forming the transparent electrode layers 61 and 62, damage to the silicon thin film or single crystal silicon substrate which is the base at the time of film formation is reduced, and the open end voltage and the fill factor of the solar cell are reduced. There is a tendency that the decrease of the is suppressed. Also, an amorphous ITO film tends to be easily obtained by increasing the film forming pressure.

第一の透明電極層61および第二の透明電極層62は、非晶質膜であることがより好ましい。「非晶質膜」とは、X線回折では結晶由来のピークが観測されないものを指し、ITO膜では、X線回折によって、(220)面、(222)面、(400)面、(440)面のいずれの回折ピークも観察されないものが、非晶質膜である。なお、TEM等の高分解能観察によって結晶粒を観察できるものであっても、結晶子サイズが小さくX線結晶回折ピークが観察されないものは非晶質膜に包含される。   The first transparent electrode layer 61 and the second transparent electrode layer 62 are more preferably amorphous films. The “amorphous film” refers to a film in which no crystal-derived peak is observed in X-ray diffraction. In the case of an ITO film, the (220) plane, (222) plane, (400) plane, (440) is determined by X-ray diffraction. The film having no diffraction peak on the surface is an amorphous film. Note that even if the crystal grains can be observed by high-resolution observation such as TEM, those having a small crystallite size and no X-ray crystal diffraction peak are included in the amorphous film.

一般に、単結晶シリコン基板の厚みが、例えば250μm以下と小さい場合には、透明電極層形成後に、太陽電池に反りが生じて変換特性(特に開放端電圧)が低下する傾向がある。また、透明電極層形成後の集電極形成や変換効率の測定等の工程において、吸着法によりセルを処理台上に固定する場合に、セルの反り量が大きいと吸着不良を生じ、セルの割れや、隙間への異物吸い寄せ等の不具合を生じ、生産効率が低下する傾向がある。   In general, when the thickness of the single crystal silicon substrate is as small as, for example, 250 μm or less, the solar cell is warped after the transparent electrode layer is formed, and conversion characteristics (particularly, open-circuit voltage) tend to decrease. In addition, when fixing the cell on the processing table by the adsorption method in the process of forming the collecting electrode and measuring the conversion efficiency after forming the transparent electrode layer, if the amount of warpage of the cell is large, an adsorption failure occurs and the cell cracks. In addition, the production efficiency tends to decrease due to problems such as foreign matter sucking into the gap.

これに対して、透明電極層が非晶質膜であれば、セルの反りが抑制されて、高い変換効率が維持されやすい。これは、非晶質のITO膜は、結晶性のITO膜に比して残留応力が小さい、あるいは残留応力を有していないため、基板の表裏での応力差が生じ難いことに関連すると推定される。特に、ヘテロ接合太陽電池では、光入射側と裏面側とで、膜厚の異なる透明電極層が形成される場合がある。例えば、反射防止層の機能を持たせて太陽電池内への光取り込み量を増大させるために、光入射側の透明電極層の膜厚dは100nm程度に設定されることが多い。一方、裏面側の透明電極層は、主に電気の取出し効率を高めるために、抵抗値等の電気的な設計の観点から、その膜厚dが決定されることが多い。このように、基板の表裏で透明電極層の膜厚が異なる場合、透明電極層が結晶性の場合は基板の反りを生じやすいが、第一の透明電極層61,および第二の透明電極層62の両者が非晶質のITO膜であれば、基板の反りが抑制される傾向がある。 On the other hand, if the transparent electrode layer is an amorphous film, cell warpage is suppressed and high conversion efficiency is easily maintained. This is presumed to be related to the fact that the amorphous ITO film has less residual stress than the crystalline ITO film or does not have the residual stress, so that the stress difference between the front and back of the substrate is less likely to occur. Is done. In particular, in a heterojunction solar cell, transparent electrode layers having different film thicknesses may be formed on the light incident side and the back surface side. For example, have the function of anti-reflection layer to increase the light uptake into the solar cell, the film thickness d 1 of the light incident side transparent electrode layer is often set to about 100 nm. On the other hand, the transparent electrode layer on the back surface side is mainly to increase the extraction efficiency of electricity in terms of the electrical design, such as resistance, often a thickness d 2 is determined. Thus, when the thickness of the transparent electrode layer differs between the front and back surfaces of the substrate, the substrate is likely to warp if the transparent electrode layer is crystalline, but the first transparent electrode layer 61 and the second transparent electrode layer If both 62 are amorphous ITO films, the warpage of the substrate tends to be suppressed.

第一の透明電極層61上および第二の透明電極層62上には、それぞれ集電極71,72が形成されることが好ましい。集電極は、インクジェット印刷、スクリーン印刷等の印刷法や、めっき法等により形成され得る。生産性の観点からは、集電極はスクリーン印刷により形成されることが好ましい。スクリーン印刷では、例えば、金属粒子と樹脂バインダーからなる導電ペーストがスクリーン印刷によって印刷される。   The collector electrodes 71 and 72 are preferably formed on the first transparent electrode layer 61 and the second transparent electrode layer 62, respectively. The collector electrode can be formed by a printing method such as inkjet printing or screen printing, a plating method, or the like. From the viewpoint of productivity, the collector electrode is preferably formed by screen printing. In screen printing, for example, a conductive paste composed of metal particles and a resin binder is printed by screen printing.

集電極が形成された後、集電極に用いられた導電ペーストの固化も兼ねて、セルのアニールが行われてもよい。アニールによって、透明電極層の透過率/抵抗率比の向上、接触抵抗や界面準位の低減といった各界面特性の向上等も得られる。   After the collector electrode is formed, the cell may be annealed also for solidifying the conductive paste used for the collector electrode. By annealing, improvement of each interface characteristic such as improvement of the transmittance / resistivity ratio of the transparent electrode layer and reduction of contact resistance and interface state can be obtained.

本発明の結晶シリコン系太陽電池は、実用に供するに際して、モジュール化されることが好ましい。太陽電池のモジュール化は、適宜の方法により行われる。例えば、集電極にタブ等のインターコネクタを介してバスバーが接続されることによって、複数の太陽電池セルが直列または並列に接続され、封止剤およびガラス板により封止されることによりモジュール化が行われる。   The crystalline silicon solar cell of the present invention is preferably modularized for practical use. The modularization of the solar cell is performed by an appropriate method. For example, a bus bar is connected to a collector electrode via an interconnector such as a tab, so that a plurality of solar cells are connected in series or in parallel, and sealed with a sealant and a glass plate to be modularized. Done.

以下、本発明を実施例により具体的に説明するが、本発明は以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention concretely, this invention is not limited to a following example.

[評価方法]
(膜厚)
透明電極の膜厚は、SEM(フィールドエミッション型走査型電子顕微鏡S4800、日立ハイテクノロジーズ社製)を用い、10万倍の倍率で観察して求めた。
[Evaluation method]
(Film thickness)
The film thickness of the transparent electrode was obtained by observing at a magnification of 100,000 times using SEM (Field Emission Scanning Electron Microscope S4800, manufactured by Hitachi High-Technologies Corporation).

(キャリア密度)
無アルカリガラス(商品名「OA−10」、日本電気硝子社製)上に、各実施例および比較例の透明電極層と同一の製膜条件でITO膜を形成した。このサンプルを1cm四方に折り割り、その4つの角に金属インジウムを電極として融着して、ホール測定用のサンプルを作製した。この測定用サンプルに、磁力3500ガウスで、基板の対角方向に1mAの電流を流した際の電位差を基に、van der pauw法によりホール移動度を測定し、キャリア密度を算出した。
(Carrier density)
An ITO film was formed on alkali-free glass (trade name “OA-10”, manufactured by Nippon Electric Glass Co., Ltd.) under the same film forming conditions as those of the transparent electrode layers of the examples and comparative examples. The sample was folded into a 1 cm square, and metal indium was fused to the four corners as electrodes to prepare a sample for hole measurement. The carrier mobility was calculated by measuring the hole mobility by the van der pauw method based on the potential difference when a current of 1 mA was passed in the diagonal direction of the substrate with a magnetic force of 3500 gauss.

(表面自由エネルギー)
水、ジエチレングリコール、およびヨウ化メチレンを、透明電極層上に滴下し、それぞれの液滴と透明電極層表面との接触角θから、Owens−Wendt法により透明電極層の表面自由エネルギーを算出した。具体的には、下記の式(1),(2)にそれぞれの液滴の接触角θを代入して、連立方程式を解くことで、固体(透明電極層)の表面自由エネルギーγを決定した。
(Surface free energy)
Water, diethylene glycol, and methylene iodide were dropped on the transparent electrode layer, and the surface free energy of the transparent electrode layer was calculated by the Owens-Wendt method from the contact angle θ between each droplet and the transparent electrode layer surface. Specifically, the surface free energy γ s of the solid (transparent electrode layer) is determined by substituting the contact angle θ of each droplet into the following equations (1) and (2) and solving the simultaneous equations. did.

Figure 2018139329
式(1),(2)において、γは表面自由エネルギーであり、Lは液体、Sは固体を表す記号であり、dおよびhは、それぞれ表面自由エネルギーの分散成分と水素結合成分を表す記号である。
Figure 2018139329
In equations (1) and (2), γ is a surface free energy, L is a liquid, S is a symbol representing a solid, and d and h are symbols representing a surface free energy dispersion component and a hydrogen bond component, respectively. It is.

(透明電極の結晶性)
上記ホール測定用のサンプルと同一の無アルカリガラス上にITO膜が形成されたサンプルを用いて、X線回折法により、ピークの有無を識別することによって、透明電極層の結晶性を評価した。X線回折測定は、2θ/θ法により行い、2θの測定範囲を20〜80°とした。
(Crystallinity of transparent electrode)
The crystallinity of the transparent electrode layer was evaluated by identifying the presence or absence of a peak by an X-ray diffraction method using a sample in which an ITO film was formed on the same alkali-free glass as the hole measurement sample. X-ray diffraction measurement was performed by the 2θ / θ method, and the 2θ measurement range was 20 to 80 °.

(Ag集電極の密着性)
各実施例および比較例のp型側の透明電極層上に、銀ペースト(藤倉化成製 ドータイトFA−333)を、30mm角の範囲にスクリーン印刷法で形成後に、乾燥を行い、厚み30μmの銀層を形成して、付着強度評価用サンプルを作製した。カッターナイフにより、銀層に2mm幅の格子状に切り込みを入れ、試験用テープ(住友スリーエム製 550P))を貼り付け、垂直方向に一気に引き剥がした。
引き剥がしたテープ粘着面への銀層の付着率が40%未満のものを〇、40%以上60%未満のものを以下のものを△、60%以上のものを×とした。
(Adhesion of Ag collector electrode)
A silver paste (Dotite FA-333 manufactured by Fujikura Kasei Co., Ltd.) is formed on the p-type side transparent electrode layer of each example and comparative example by screen printing in the range of 30 mm square, and then dried to obtain a silver having a thickness of 30 μm. The layer was formed and the sample for adhesion strength evaluation was produced. With a cutter knife, the silver layer was cut into a 2 mm wide grid, a test tape (550P manufactured by Sumitomo 3M) was attached, and the silver layer was peeled off in a vertical direction.
The case where the adhesion rate of the silver layer to the peeled tape pressure-sensitive adhesive surface was less than 40% was rated as “〇”, the case where it was 40% or more and less than 60% was Δ, the case where it was 60% or more was rated as “X”.

(光電変換特性)
ソーラーシミュレータにより、AM1.5の光を100mW/cmの光量で照射して、開放端電圧(Voc)、短絡電流密度(Jsc)、曲線因子(FF)および変換効率(Eff)を測定した。
(Photoelectric conversion characteristics)
The light of AM1.5 was irradiated with the light quantity of 100 mW / cm < 2 > with the solar simulator, and the open end voltage (Voc), the short circuit current density (Jsc), the fill factor (FF), and the conversion efficiency (Eff) were measured.

[実施例1] [Example 1]

実施例1では、図1に模式的に示すヘテロ接合太陽電池が作製された。
シリコン基板として、異方性エッチングによって、(111)面が露出したピラミッド型のテクスチャが表面に形成された厚み200μmのn型単結晶シリコン基板が用いられた。
In Example 1, a heterojunction solar cell schematically shown in FIG. 1 was produced.
As the silicon substrate, an n-type single crystal silicon substrate having a thickness of 200 μm and having a pyramidal texture with an exposed (111) plane formed on the surface by anisotropic etching was used.

この単結晶シリコン基板がCVD装置へ導入され、光入射面に真性非晶質シリコン層が3nmの膜厚で製膜された。製膜条件は、基板温度が150℃、圧力が120Pa、SiH/H流量比が3/10、パワー密度が0.011W/cmであった。 This single crystal silicon substrate was introduced into a CVD apparatus, and an intrinsic amorphous silicon layer having a thickness of 3 nm was formed on the light incident surface. The film forming conditions were a substrate temperature of 150 ° C., a pressure of 120 Pa, a SiH 4 / H 2 flow rate ratio of 3/10, and a power density of 0.011 W / cm 2 .

この真性非晶質シリコン層上に、p型非晶質シリコン層が4nmの膜厚で製膜された。p型非晶質シリコン層の製膜条件は、基板温度が150℃、圧力が60Pa、SiH/B流量比が1/3、パワー密度が0.01W/cmであった。なお、Bガスとしては、HによりB濃度が5000ppmに希釈されたガスが用いられた。 A p-type amorphous silicon layer having a thickness of 4 nm was formed on this intrinsic amorphous silicon layer. The film forming conditions for the p-type amorphous silicon layer were a substrate temperature of 150 ° C., a pressure of 60 Pa, a SiH 4 / B 2 H 6 flow rate ratio of 1/3, and a power density of 0.01 W / cm 2 . As the B 2 H 6 gas, a gas diluted with H 2 to a B 2 H 6 concentration of 5000 ppm was used.

単結晶シリコン基板の裏面側にも、同様の条件で真性非晶質シリコン層が6nmの膜厚で製膜された。その上に、n型非晶質シリコン薄膜が10nmの膜厚で製膜された。n型非晶質シリコン薄膜の製膜条件は、基板温度が150℃、圧力60Pa、SiH/希釈PH流量比が1/2、高周波パワー密度が0.011W/cmであった。上記希釈PHガスとしては、HによりPH濃度が5000ppmに希釈されたガスが用いられた。 An intrinsic amorphous silicon layer having a thickness of 6 nm was formed on the back side of the single crystal silicon substrate under the same conditions. An n-type amorphous silicon thin film was formed thereon with a thickness of 10 nm. The deposition conditions for the n-type amorphous silicon thin film were a substrate temperature of 150 ° C., a pressure of 60 Pa, a SiH 4 / dilution PH 3 flow rate ratio of 1/2, and a high frequency power density of 0.011 W / cm 2 . As the diluted PH 3 gas, a gas diluted with H 2 to a PH 3 concentration of 5000 ppm was used.

p型非晶質シリコン層上に、第一の透明電極層61として、ITOが、75nmの膜厚で製膜された。ターゲットとして酸化錫含有量が10重量%のITOが用いられ、キャリアガスとしてアルゴンと酸素が、それぞれ25sccm、0.3sccmの流量で導入され、基板温度25℃、圧力0.2Pa、パワー密度0.7W/cmの条件で製膜が行われた。 On the p-type amorphous silicon layer, ITO was formed as a first transparent electrode layer 61 with a film thickness of 75 nm. ITO having a tin oxide content of 10% by weight is used as a target, and argon and oxygen are introduced as carrier gases at flow rates of 25 sccm and 0.3 sccm, respectively, a substrate temperature of 25 ° C., a pressure of 0.2 Pa, a power density of 0. Film formation was performed under the condition of 7 W / cm 2 .

n型非晶質シリコン層上にも、第一の透明電極層と同様の製膜条件で、膜厚80nmのITOからなる第二透明電極層がスパッタ法により製膜された。   A second transparent electrode layer made of ITO having a thickness of 80 nm was also formed on the n-type amorphous silicon layer by sputtering under the same film forming conditions as those of the first transparent electrode layer.

第一の透明電極層および第二の透明電極層のそれぞれの上に、集電極として、銀ペースト(藤倉化成製 ドータイトFA−333)がスクリーン印刷され、櫛形電極が形成された。集電極の間隔は10mmとした。集電極形成後に150℃で1時間アニール処理が施された。   On each of the first transparent electrode layer and the second transparent electrode layer, silver paste (Dotite FA-333 manufactured by Fujikura Kasei Co., Ltd.) was screen-printed as a collecting electrode to form a comb-shaped electrode. The interval between the collector electrodes was 10 mm. After the collector electrode was formed, an annealing treatment was performed at 150 ° C. for 1 hour.

[実施例2〜4、比較例1〜7]
実施例1の第一の透明電極層および第二の透明電極層の形成において、製膜条件(ターゲット中の酸化錫含有量、基板温度、圧力、パワー密度、ガス導入量)が表1に示すように変更された。それ以外は実施例1と同様にして、ヘテロ接合太陽電池が作製された。
[Examples 2 to 4, Comparative Examples 1 to 7]
In the formation of the first transparent electrode layer and the second transparent electrode layer in Example 1, the film forming conditions (tin oxide content, substrate temperature, pressure, power density, gas introduction amount in the target) are shown in Table 1. Was changed to Other than that was carried out similarly to Example 1, and produced the heterojunction solar cell.

[実施例5]
実施例5では、実施例2と同様の条件で第一の透明電極層および第二の透明電極層が形成されたが、単結晶シリコン基板の裏面側の真性非晶質シリコン層と第二の透明電極層との間に、n型非晶質シリコン薄膜とn型微結晶シリコン薄膜の2層からなるn層が形成された点において、実施例2と異なっていた。実施例5では、真性非晶質シリコン層上に、実施例2と同様に膜厚10nmのn型非晶質シリコン薄膜が形成され、その上に膜厚20nmの微結晶シリコン薄膜が製膜された。n型微結晶シリコン薄膜の製膜条件は、基板温度が170℃、圧力800Pa、SiH/PH/H流量比が1/5/180、投入パワー密度0.08W/cmであった。
[Example 5]
In Example 5, the first transparent electrode layer and the second transparent electrode layer were formed under the same conditions as in Example 2. However, the intrinsic amorphous silicon layer on the back side of the single crystal silicon substrate and the second transparent electrode layer were formed. The second embodiment was different from the second embodiment in that an n layer composed of an n-type amorphous silicon thin film and an n-type microcrystalline silicon thin film was formed between the transparent electrode layer. In Example 5, an n-type amorphous silicon thin film having a thickness of 10 nm is formed on the intrinsic amorphous silicon layer in the same manner as in Example 2, and a microcrystalline silicon thin film having a thickness of 20 nm is formed thereon. It was. The deposition conditions for the n-type microcrystalline silicon thin film were as follows: the substrate temperature was 170 ° C., the pressure was 800 Pa, the SiH 4 / PH 3 / H 2 flow rate ratio was 1/5/180, and the input power density was 0.08 W / cm 2 . .

[比較例8]
比較例8では、第一の透明電極層が2層構成とされた。まず、ターゲットとして酸化錫含有量が10重量%のITOが用いられ、キャリアガスとして、アルゴンと酸素が、それぞれ50sccm、0.2sccmの流量で導入され、基板温度150℃、圧力0.2Pa、パワー密度0.7W/cmの条件で膜厚10nmのITO層Aが製膜された。その後、酸素流量が0.8sccmに変更され、膜厚65nmのITO層Bが製膜された。
[Comparative Example 8]
In Comparative Example 8, the first transparent electrode layer has a two-layer configuration. First, ITO having a tin oxide content of 10% by weight is used as a target, and argon and oxygen are introduced as carrier gases at flow rates of 50 sccm and 0.2 sccm, respectively, a substrate temperature of 150 ° C., a pressure of 0.2 Pa, and power An ITO layer A having a thickness of 10 nm was formed under conditions of a density of 0.7 W / cm 2 . Thereafter, the oxygen flow rate was changed to 0.8 sccm, and an ITO layer B having a film thickness of 65 nm was formed.

各実施例および比較例における透明電極層の製膜条件、膜特性(キャリア密度、ホール移動度、表面自由エネルギー、結晶性、および銀層との密着性)、および太陽電池の変換特性を表1に示す。   Table 1 shows the film forming conditions, film characteristics (carrier density, hole mobility, surface free energy, crystallinity, and adhesion to the silver layer), and solar cell conversion characteristics in each Example and Comparative Example. Shown in

Figure 2018139329
Figure 2018139329

上記実施例および比較例の結果によれば、透明電極層の表面自由エネルギーが80mN/m以上である実施例1〜5の太陽電池は、いずれも、銀電極との密着性に優れ、かつ、各比較例よりも高い変換効率を示した。特に、各実施例では、比較例に比して、曲線因子および開放端電圧が向上している。これは、導電型シリコン層と透明電極層との界面接合状態、および銀電極との密着性の向上によるものと考えられる。   According to the results of the above Examples and Comparative Examples, the solar cells of Examples 1 to 5 whose surface free energy of the transparent electrode layer is 80 mN / m or more are all excellent in adhesion with the silver electrode, and Conversion efficiency higher than each comparative example was shown. In particular, in each example, the fill factor and the open end voltage are improved as compared with the comparative example. This is considered to be due to the improved interface bonding state between the conductive silicon layer and the transparent electrode layer and the adhesion with the silver electrode.

実施例1〜4および比較例1を対比すると、酸素流量の増加に伴ってキャリア密度が低下する傾向がみられる。これは、酸素流量の増加に伴って、ITO中の酸素欠損が減少することに起因すると考えられる。また、キャリア密度の減少に伴って、透明電極層による光吸収ロスが低減するため、短絡電流密度は増大する傾向がみられる。   When Examples 1-4 and Comparative Example 1 are contrasted, the carrier density tends to decrease as the oxygen flow rate increases. This is considered to be due to a decrease in oxygen deficiency in ITO as the oxygen flow rate increases. Further, as the carrier density decreases, the light absorption loss due to the transparent electrode layer decreases, and thus the short-circuit current density tends to increase.

一方、表面自由エネルギーは、キャリア密度とは異なる傾向がみられた。酸素流量が0.7sccmまでの範囲(実施例1〜3)では、酸素流量の増加に伴って表面自由エネルギーが低下する傾向がみられるものの、酸素流量が1.0sccm(実施例4)では、表面自由エネルギーが増大し、さらに酸素流量が2.0sccmまで増大されると(比較例1)表面自由エネルギーは再び低下していた。   On the other hand, the surface free energy tended to be different from the carrier density. In the range where the oxygen flow rate is up to 0.7 sccm (Examples 1 to 3), the surface free energy tends to decrease as the oxygen flow rate increases, but when the oxygen flow rate is 1.0 sccm (Example 4), When the surface free energy increased and the oxygen flow rate was further increased to 2.0 sccm (Comparative Example 1), the surface free energy decreased again.

アルゴンの導入量が50sccmに増大された比較例2では、酸素導入量が実施例3と実施例4の中間値であり、アルゴンと酸素の流量比が実施例1と実施例2の中間値であるが、実施例1〜4に比して、キャリア密度が増大し、表面自由エネルギーが低下する傾向がみられた。これは、供給ガス量の増大にともなって、ITO膜中に酸素が取り込まれ易くなり、酸素欠損が減少したことに関連していると推定される。   In Comparative Example 2 in which the amount of argon introduced was increased to 50 sccm, the amount of oxygen introduced was an intermediate value between Example 3 and Example 4, and the flow rate ratio of argon and oxygen was an intermediate value between Example 1 and Example 2. However, as compared with Examples 1 to 4, the carrier density increased and the surface free energy decreased. It is presumed that this is related to the fact that oxygen is easily taken into the ITO film and the oxygen vacancies are reduced as the amount of supply gas is increased.

酸化錫含有量が5重量%のITO透明電極層が製膜された比較例4では、その他の製膜条件が実施例3と同一であるが、膜が結晶化されており、実施例3に比して、キャリア密度が増大し、表面自由エネルギーが低下していた。一方、比較例5では、製膜パワー密度を低下させることで、150℃の高温でも非晶質のITO膜が得られているが、表面自由エネルギーが小さく、太陽電池の開放端電圧および曲線因子の低下がみられた。   In Comparative Example 4 in which an ITO transparent electrode layer having a tin oxide content of 5% by weight was formed, the other film forming conditions were the same as in Example 3, but the film was crystallized. In comparison, the carrier density increased and the surface free energy decreased. On the other hand, in Comparative Example 5, an amorphous ITO film was obtained even at a high temperature of 150 ° C. by reducing the film forming power density. However, the surface free energy was small, and the open end voltage and the fill factor of the solar cell were low. Decrease was observed.

また、150℃で製膜が行われたこと以外は実施例2と同一の条件で透明電極層の製膜が行われた比較例6でも、キャリア密度の上昇および表面自由エネルギーの低下が生じ、変換特性が低下していた。比較例7では、導入ガス量を増大することによって、比較例6に比してキャリア密度が低下し、短絡電流密度が改善されているが、開放端電圧および曲線因子が低く、各実施例に比して変換効率が劣っている。   Further, in Comparative Example 6 in which the transparent electrode layer was formed under the same conditions as in Example 2 except that film formation was performed at 150 ° C., an increase in carrier density and a decrease in surface free energy occurred, Conversion characteristics were degraded. In Comparative Example 7, by increasing the amount of introduced gas, the carrier density is reduced and the short-circuit current density is improved as compared with Comparative Example 6, but the open-circuit voltage and the fill factor are low, and each example has The conversion efficiency is inferior.

以上の結果から、透明電極層中の酸化錫含有量、製膜条件(特に供給ガス量)を調整することにより、表面自由エネルギーを所定範囲に調整可能であり、曲線因子および開放端電圧が向上されたヘテロ接合太陽電池が得られることが分かる。供給ガス量を低減させ、かつ室温等の低温で製膜が行われることにより、スパッタ粒子の運動エネルギー低下や、製膜表面の酸化防止等の効果が得られ、導電型シリコン系層と透明電極層との界面状態が改善されるとともに、集電極との密着性が高められ、これらの要因も曲線因子および開放端電圧の向上に寄与していると推定される。   From the above results, it is possible to adjust the surface free energy within a predetermined range by adjusting the tin oxide content in the transparent electrode layer and the film forming conditions (particularly the supply gas amount), and the curve factor and open-end voltage are improved. It can be seen that the obtained heterojunction solar cell is obtained. By reducing the amount of gas supplied and forming the film at a low temperature such as room temperature, the effect of reducing the kinetic energy of the sputtered particles and preventing the oxidation of the surface of the film is obtained. It is presumed that the interface state with the layer is improved and the adhesion to the collector electrode is enhanced, and these factors also contribute to the improvement of the fill factor and the open-circuit voltage.

比較例8では、比較例1〜7に比して曲線因子が向上し、変換効率が改善されている。これは、比較例8では、透明電極層の形成において、低酸素流量で高キャリア密度のITO膜Aが製膜され、その上に高酸素流量で低キャリア密度のITO膜Bが製膜されたため、高酸素流量で低キャリア密度のITO膜が1層のみ形成された比較例7よりも、透明電極層と導電型シリコン層との界面接合が改善されたことに起因すると考えられる。一方、比較例8では、膜全体のキャリア密度は4×1020cm−3未満であるにも関わらず、実施例1〜4に比して短絡電流密度が低下していた。これは、高キャリア密度のITO膜Aでの光吸収が大きく、透明電極層による光吸収ロスが増大したためと考えられる。さらに、比較例8では、透明電極層の表面自由エネルギーが小さいために、実施例1〜3に比して開放端電圧および曲線因子が低下していた。 In Comparative Example 8, the fill factor is improved and the conversion efficiency is improved as compared with Comparative Examples 1-7. This is because in Comparative Example 8, in forming the transparent electrode layer, an ITO film A having a low oxygen flow rate and a high carrier density was formed, and an ITO film B having a high oxygen flow rate and a low carrier density was formed thereon. This is considered to be due to the improved interface bonding between the transparent electrode layer and the conductive silicon layer, as compared with Comparative Example 7 in which only one ITO film having a high oxygen flow rate and a low carrier density was formed. On the other hand, in Comparative Example 8, although the carrier density of the entire film was less than 4 × 10 20 cm −3 , the short-circuit current density was reduced as compared with Examples 1 to 4. This is presumably because the light absorption by the ITO film A having a high carrier density is large and the light absorption loss by the transparent electrode layer is increased. Further, in Comparative Example 8, since the surface free energy of the transparent electrode layer was small, the open-circuit voltage and the fill factor were reduced as compared with Examples 1 to 3.

この結果から、高キャリア密度のITO膜と低キャリア密度のITO膜の2層構成からなる透明電極層は、導電型シリコン層との界面接合の改善において有用であるものの、透明電極層での光吸収ロス低減、集電極との密着性等を総合的に考慮すると、実施例のように、所定の表面自由エネルギーを有する1層のITO膜からなる透明電極層が、変換効率向上に優れているといえる。   From this result, although the transparent electrode layer composed of a two-layer structure of an ITO film with a high carrier density and an ITO film with a low carrier density is useful in improving the interface bonding with the conductive silicon layer, the light in the transparent electrode layer Considering overall reduction in absorption loss, adhesion to the collector electrode, and the like, the transparent electrode layer made of a single ITO film having a predetermined surface free energy is excellent in improving the conversion efficiency as in the embodiment. It can be said.

一方、真性非晶質シリコン層側(シリコン基板側)から、n型非晶質シリコン薄膜とn型微結晶シリコン薄膜の2層からなるn層が形成された実施例5では、透明電極層が同一の条件で形成された実施例2に比して、曲線因子が向上しており、変換効率も向上していた。実施例5では、実施例2に比してn層の合計膜厚増大による短絡電流密度の低下や、n型微結晶シリコン薄膜の欠陥に起因すると推定される開放電圧の低下がみられる。しかしながら、これらの低下量はわずかであり、界面接合の改善による曲線因子の向上が、短絡電流密度や開放電圧の低下を補って余りあるため、変換効率が向上していると考えられる。   On the other hand, in Example 5 in which an n layer composed of two layers of an n-type amorphous silicon thin film and an n-type microcrystalline silicon thin film was formed from the intrinsic amorphous silicon layer side (silicon substrate side), the transparent electrode layer was Compared to Example 2 formed under the same conditions, the fill factor was improved and the conversion efficiency was also improved. In Example 5, as compared with Example 2, a decrease in short-circuit current density due to an increase in the total film thickness of n layers and a decrease in open-circuit voltage estimated to be caused by defects in the n-type microcrystalline silicon thin film are observed. However, these reduction amounts are slight, and it is considered that the conversion efficiency is improved because the improvement of the fill factor due to the improvement of the interfacial junction more than compensates for the decrease of the short circuit current density and the open circuit voltage.

1 : 単結晶シリコン基板
21,22 : 真性シリコン系薄膜
41 : p型シリコン系薄膜
42 : n型シリコン系薄膜
421 : n型非晶質シリコン系薄膜
422 : n型微結晶シリコン系薄膜
61,62 : 透明電極層
71,72 : 集電極
1: Single crystal silicon substrate 21, 22: Intrinsic silicon thin film 41: p-type silicon thin film 42: n-type silicon thin film 421: n-type amorphous silicon thin film 422: n-type microcrystalline silicon thin film 61, 62 : Transparent electrode layer 71, 72: Collector electrode

Claims (7)

導電型単結晶シリコン基板の一方の面に、p型シリコン系層および前記p型シリコン系層に接する第一の透明電極層を有し、前記導電型単結晶シリコン基板の他方の面にn型シリコン系層および前記n型シリコン系層に接する第二の透明電極層を有する結晶シリコン系太陽電池を製造する方法であって、
前記第一の透明電極層および前記第二の透明電極層は、いずれも、
基板温度100℃以下のマグネトロンスパッタリング法により製膜され、
酸化インジウムと酸化錫の合計に対する酸化錫の含有量が7重量%〜12重量%であるインジウム錫複合酸化物からなり、キャリア密度が、1×1020cm−3〜4×1020cm−3であり、表面自由エネルギーが、80mN/m以上であり、
前記第一の透明電極層のスパッタ製膜および前記第二の透明電極層のスパッタ製膜における製膜室内の酸素分圧がいずれも1×10−3Pa〜2×10−2Paである、結晶シリコン系太陽電池の製造方法。
A p-type silicon-based layer and a first transparent electrode layer in contact with the p-type silicon-based layer are provided on one surface of the conductive single crystal silicon substrate, and an n-type is formed on the other surface of the conductive single crystal silicon substrate. A method for producing a crystalline silicon-based solar cell having a silicon-based layer and a second transparent electrode layer in contact with the n-type silicon-based layer,
The first transparent electrode layer and the second transparent electrode layer are both
It is formed by a magnetron sputtering method with a substrate temperature of 100 ° C. or lower,
The carrier density is 1 × 10 20 cm −3 to 4 × 10 20 cm −3, which is made of an indium tin composite oxide having a tin oxide content of 7 wt% to 12 wt% with respect to the total of indium oxide and tin oxide. The surface free energy is 80 mN / m or more,
The oxygen partial pressure in the film - forming chamber in the sputter deposition of the first transparent electrode layer and the sputter deposition of the second transparent electrode layer is both 1 × 10 −3 Pa to 2 × 10 −2 Pa. A method for producing a crystalline silicon solar cell.
前記第一の透明電極層のスパッタ製膜および前記第二の透明電極層のスパッタ製膜において、製膜室内に水を導入しない、請求項1に記載の結晶シリコン系太陽電池の製造方法。   2. The method for producing a crystalline silicon solar cell according to claim 1, wherein water is not introduced into the deposition chamber in the sputtering deposition of the first transparent electrode layer and the sputtering deposition of the second transparent electrode layer. 前記第一の透明電極層のスパッタ製膜および前記第二の透明電極層のスパッタ製膜において、製膜室内にアルゴンおよび酸素のみを導入する、請求項1に記載の結晶シリコン系太陽電池の製造方法。   2. The production of a crystalline silicon solar cell according to claim 1, wherein only argon and oxygen are introduced into the film forming chamber in the sputter film formation of the first transparent electrode layer and the sputter film formation of the second transparent electrode layer. Method. 前記第一の透明電極層および前記前記第二の透明電極層は、スパッタ製膜直後の表面自由エネルギーが、80mN/m以上である、請求項1〜3のいずれか1項に記載の結晶シリコン系太陽電池の製造方法。   The crystalline silicon according to any one of claims 1 to 3, wherein the first transparent electrode layer and the second transparent electrode layer have a surface free energy immediately after sputtering film formation of 80 mN / m or more. Of the solar cell solar cell. 前記第一の透明電極層および前記第二の透明電極層が、いずれも非晶質のインジウム錫複合酸化物からなる、請求項1〜4のいずれか1項に記載の結晶シリコン系太陽電池の製造方法。   The crystalline silicon solar cell according to any one of claims 1 to 4, wherein each of the first transparent electrode layer and the second transparent electrode layer is made of an amorphous indium tin composite oxide. Production method. 前記第一の透明電極層および前記第二の透明電極層は、いずれも、ホール移動度が50cm/Vs以上である、請求項1〜5のいずれか1項に記載の結晶シリコン系太陽電池の製造方法。 6. The crystalline silicon solar cell according to claim 1, wherein the first transparent electrode layer and the second transparent electrode layer both have a hole mobility of 50 cm 2 / Vs or more. Manufacturing method. 前記第一の透明電極層および前記第二の透明電極層上のそれぞれに、さらに集電極を形成する、請求項1〜6のいずれか1項に記載の結晶シリコン系太陽電池の製造方法。   The manufacturing method of the crystalline silicon solar cell of any one of Claims 1-6 which forms a collector electrode on each of said 1st transparent electrode layer and said 2nd transparent electrode layer.
JP2018111383A 2018-06-11 2018-06-11 Method for manufacturing crystalline silicon solar cell Active JP6609349B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018111383A JP6609349B2 (en) 2018-06-11 2018-06-11 Method for manufacturing crystalline silicon solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018111383A JP6609349B2 (en) 2018-06-11 2018-06-11 Method for manufacturing crystalline silicon solar cell

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013046223A Division JP2014175441A (en) 2013-03-08 2013-03-08 Crystal silicon-based solar battery, and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2018139329A true JP2018139329A (en) 2018-09-06
JP6609349B2 JP6609349B2 (en) 2019-11-20

Family

ID=63451471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018111383A Active JP6609349B2 (en) 2018-06-11 2018-06-11 Method for manufacturing crystalline silicon solar cell

Country Status (1)

Country Link
JP (1) JP6609349B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290635A (en) * 1992-04-15 1993-11-05 Fuji Xerox Co Ltd Transparent conductive electrode and manufacture thereof
US20030035906A1 (en) * 2001-05-09 2003-02-20 Hassan Memarian Transparent conductive stratiform coating of indium tin oxide
JP2005260150A (en) * 2004-03-15 2005-09-22 Sanyo Electric Co Ltd Photovoltaic device and method of manufacturing the same
WO2008146693A1 (en) * 2007-05-23 2008-12-04 National Institute Of Advanced Industrial Science And Technology Oxide transparent electroconductive film, and photoelectric conversion element and photodetection element using the oxide transparent electroconductive film
WO2012020682A1 (en) * 2010-08-09 2012-02-16 株式会社カネカ Crystalline silicon solar cell
WO2012050186A1 (en) * 2010-10-14 2012-04-19 株式会社カネカ Method of producing crystalline silicon-based photovoltaic cell

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05290635A (en) * 1992-04-15 1993-11-05 Fuji Xerox Co Ltd Transparent conductive electrode and manufacture thereof
US20030035906A1 (en) * 2001-05-09 2003-02-20 Hassan Memarian Transparent conductive stratiform coating of indium tin oxide
JP2005260150A (en) * 2004-03-15 2005-09-22 Sanyo Electric Co Ltd Photovoltaic device and method of manufacturing the same
WO2008146693A1 (en) * 2007-05-23 2008-12-04 National Institute Of Advanced Industrial Science And Technology Oxide transparent electroconductive film, and photoelectric conversion element and photodetection element using the oxide transparent electroconductive film
WO2012020682A1 (en) * 2010-08-09 2012-02-16 株式会社カネカ Crystalline silicon solar cell
WO2012050186A1 (en) * 2010-10-14 2012-04-19 株式会社カネカ Method of producing crystalline silicon-based photovoltaic cell

Also Published As

Publication number Publication date
JP6609349B2 (en) 2019-11-20

Similar Documents

Publication Publication Date Title
US9812594B2 (en) Solar cell and method of manufacture thereof, and solar cell module
WO2012020682A1 (en) Crystalline silicon solar cell
JP2014175441A (en) Crystal silicon-based solar battery, and method for manufacturing the same
US9722101B2 (en) Solar cell, solar cell manufacturing method, and solar cell module
US9276163B2 (en) Method for manufacturing silicon-based solar cell
JP5863391B2 (en) Method for manufacturing crystalline silicon solar cell
JP5374250B2 (en) Crystalline silicon solar cell
JP5421701B2 (en) Crystalline silicon solar cell and manufacturing method thereof
JP2011146528A (en) Polycrystalline silicon solar cell and method of manufacturing the same
JP2012227281A (en) Crystalline silicon solar cell
JP6976101B2 (en) Crystalline silicon solar cell
JP5307688B2 (en) Crystalline silicon solar cell
JP6096054B2 (en) Manufacturing method of solar cell
JP5400322B2 (en) Silicon-based thin film solar cell and method for manufacturing the same
CN106887483A (en) Silicon substrate heterojunction solar cell and preparation method thereof
WO2014192899A1 (en) Solar cell, manufacturing method therefor, solar-cell module, and manufacturing method therefor
JP2011003654A (en) Crystal silicon-based solar cell
JP6609349B2 (en) Method for manufacturing crystalline silicon solar cell
JP2011077454A (en) Crystal silicon system solar cell and method of manufacturing the same
JP5541980B2 (en) Crystalline silicon solar cell and manufacturing method thereof
JP2014229712A (en) Solar cell and method for manufacturing the same, and solar cell module
JP7237920B2 (en) Solar cell manufacturing method
JP2011003639A (en) Crystal silicon-based solar cell and manufacturing method thereof
JP2011171384A (en) Thin-film photoelectric conversion device
JP5351628B2 (en) Crystalline silicon solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191025

R150 Certificate of patent or registration of utility model

Ref document number: 6609349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250