JP5351628B2 - Crystalline silicon solar cell - Google Patents

Crystalline silicon solar cell Download PDF

Info

Publication number
JP5351628B2
JP5351628B2 JP2009147841A JP2009147841A JP5351628B2 JP 5351628 B2 JP5351628 B2 JP 5351628B2 JP 2009147841 A JP2009147841 A JP 2009147841A JP 2009147841 A JP2009147841 A JP 2009147841A JP 5351628 B2 JP5351628 B2 JP 5351628B2
Authority
JP
Japan
Prior art keywords
layer
silicon
type
thin film
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009147841A
Other languages
Japanese (ja)
Other versions
JP2011003848A (en
Inventor
崇 口山
憲治 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaneka Corp
Original Assignee
Kaneka Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaneka Corp filed Critical Kaneka Corp
Priority to JP2009147841A priority Critical patent/JP5351628B2/en
Publication of JP2011003848A publication Critical patent/JP2011003848A/en
Application granted granted Critical
Publication of JP5351628B2 publication Critical patent/JP5351628B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)

Description

本発明は、単結晶シリコン基板表面にヘテロ接合を有する結晶シリコン太陽電池に関し、更に詳しくは光電変換効率に優れた結晶シリコン太陽電池に関するものである。   The present invention relates to a crystalline silicon solar cell having a heterojunction on the surface of a single crystal silicon substrate, and more particularly to a crystalline silicon solar cell excellent in photoelectric conversion efficiency.

結晶シリコン基板を用いた結晶シリコン太陽電池は、光電変換効率が高く、既に太陽光発電システムとして広く一般に実用化されている。中でも単結晶シリコンとはバンドギャップの異なる非晶質シリコン系薄膜を単結晶表面へ製膜し、拡散電位を形成した結晶シリコン太陽電池はヘテロ接合太陽電池と呼ばれている。   A crystalline silicon solar cell using a crystalline silicon substrate has high photoelectric conversion efficiency, and has already been widely put into practical use as a photovoltaic power generation system. Among these, a crystalline silicon solar cell in which an amorphous silicon thin film having a band gap different from that of single crystal silicon is formed on the surface of the single crystal and a diffusion potential is formed is called a heterojunction solar cell.

さらに、中でも拡散電位を形成するための導電型非晶質シリコン系薄膜と結晶シリコン表面の間に薄い真性の非晶質シリコン層を介在させる太陽電池は、変換効率の最も高い結晶シリコン太陽電池の形態の一つとして知られている。結晶シリコン表面と導電型非晶質シリコン系薄膜の間に、薄い真性な非晶質シリコン層を製膜することで、製膜による新たな欠陥準位の生成を低減しつつ結晶シリコンの表面に存在する欠陥（主にシリコンの未結合手）を水素で終端化処理することができる。また、導電型非晶質シリコン系薄膜を製膜する際の、キャリア導入不純物の結晶シリコン表面への拡散を防止することもできる。   Furthermore, a solar cell in which a thin amorphous silicon layer is interposed between a conductive amorphous silicon thin film for forming a diffusion potential and a crystalline silicon surface is a crystalline silicon solar cell having the highest conversion efficiency. It is known as one of the forms. By forming a thin intrinsic amorphous silicon layer between the crystalline silicon surface and the conductive amorphous silicon-based thin film, the generation of new defect levels due to the film formation is reduced and the crystalline silicon surface is formed. Existing defects (mainly silicon dangling bonds) can be terminated with hydrogen. Further, it is possible to prevent diffusion of carrier-introduced impurities to the crystalline silicon surface when forming a conductive amorphous silicon thin film.

近年、結晶シリコン太陽電池の原料問題の観点から使用する単結晶シリコン基板の厚みを低減する必要性が高まっている。このため、この基板の厚みの低減に応じて、光を基板内へ閉じ込める技術が重要となっている。   In recent years, there has been an increasing need to reduce the thickness of a single crystal silicon substrate used from the viewpoint of a raw material problem of a crystalline silicon solar cell. For this reason, a technique for confining light in the substrate is important as the thickness of the substrate is reduced.

これに対し、一般的に非晶質シリコンを導電型層として用いるヘテロ接合太陽電池において、入射面と裏面に酸化インジウムを透明電極として用いることが透過率、導電性、電気的接合及び信頼性の観点から良いことが開示されている（例えば、特許文献１参照）。一方で、厚いｉ層を有する薄膜シリコン太陽電池において、裏面ｎ型層上に製膜する導電性酸化物層として酸化亜鉛を用いる際に、ｉ型微結晶シリコン／ｎ型微結晶シリコン層を導電性酸化物層との界面に配置することが開示されている（例えば、特許文献２参照）。   On the other hand, in a heterojunction solar cell using amorphous silicon as a conductive type layer, it is generally necessary to use indium oxide as a transparent electrode on the incident surface and the back surface in terms of transmittance, conductivity, electrical junction and reliability. It is disclosed that it is good from a viewpoint (for example, refer patent document 1). On the other hand, in a thin-film silicon solar cell having a thick i layer, when zinc oxide is used as a conductive oxide layer formed on the back surface n-type layer, the i-type microcrystalline silicon / n-type microcrystalline silicon layer is conductive. Disposing at the interface with the conductive oxide layer is disclosed (for example, see Patent Document 2).

さらに、例えば特許文献３には、シリコン系化合物半導体層と背面電極との間に膜厚７０ｎｍ程度の屈折率が２．０以下のダイヤモンド様炭素膜を形成することにより反射率の向上が期待でき、光電変換効率を向上できることが開示されている。   Further, for example, in Patent Document 3, an improvement in reflectivity can be expected by forming a diamond-like carbon film having a refractive index of about 2.0 nm or less between the silicon-based compound semiconductor layer and the back electrode. It is disclosed that photoelectric conversion efficiency can be improved.

特許第４１５２１９７号公報Japanese Patent No. 4152197 特開２００７−２１４２８３号公報JP 2007-214283 A 特許第３３４２２５７号公報Japanese Patent No. 3342257

しかしながら、従来の単結晶シリコン、多結晶シリコン、薄膜シリコン系太陽電池において、透明電極／集電極付着界面で各層の剥離が起こりやすく、生産性および耐久性に悪影響を与えるという課題があった。
However, conventional single-crystal silicon, polycrystalline silicon, the thin-film silicon solar cell, separation of the layers tends to occur in transparency electrode / collector electrode adhering surface, has a problem that adversely affects the productivity and durability.

本発明の目的は、単結晶シリコン基板を用いた結晶シリコン系太陽電池において、前記のような界面剥離が抑制されており、光電変換効率に優れた結晶シリコン系太陽電池を提供することにある。   An object of the present invention is to provide a crystalline silicon solar cell using a single crystal silicon substrate, in which the above-described interfacial peeling is suppressed, and is excellent in photoelectric conversion efficiency.

本発明者らは上記課題に鑑み鋭意検討した結果、単結晶シリコン基板から保護層までの間に、１〜２０ｎｍと極薄膜のアモルファスカーボン層を設けることにより、界面剥離の問題が抑制され、光電変換効率に優れる結晶シリコン系太陽電池が得られることを見出し、本発明を完成するに至った。   As a result of intensive studies in view of the above problems, the present inventors have provided an extremely thin amorphous carbon layer having a thickness of 1 to 20 nm between the single crystal silicon substrate and the protective layer. The inventors have found that a crystalline silicon solar cell having excellent conversion efficiency can be obtained, and have completed the present invention.

すなわち本発明は、厚みが２００μｍ以下の一導電型単結晶シリコン基板を用い、前記単結晶シリコン基板の一面にｐ型シリコン系薄膜層を有し、前記単結晶シリコン基板と前記ｐ型シリコン系薄膜層の間に実質的に真正なシリコン系薄膜層を備え、前記単結晶シリコン基板の他面にｎ型シリコン系薄膜層を有し、前記単結晶シリコン基板と前記ｎ型シリコン系薄膜層の間に実質的に真正なシリコン系薄膜層を備え、前記ｐ型およびｎ型シリコン系薄膜層上に導電性酸化物層を備え、さらに前記導電性酸化物層上に集電極、さらにその上に保護層を設けた結晶シリコン系太陽電池であって、前記導電性酸化物層と前記集電極との間に、１〜２０ｎｍの膜厚のアモルファスカーボン層が設けられていることを特徴とする、結晶シリコン系太陽電池に関する。
That is, the present invention uses a single-conductivity single crystal silicon substrate having a thickness of 200 μm or less, and has a p-type silicon thin film layer on one surface of the single crystal silicon substrate, and the single crystal silicon substrate and the p-type silicon thin film A substantially authentic silicon-based thin film layer between the layers, an n-type silicon-based thin film layer on the other surface of the single-crystal silicon substrate, and between the single-crystal silicon substrate and the n-type silicon-based thin film layer A substantially authentic silicon-based thin film layer, a conductive oxide layer on the p-type and n-type silicon thin film layers, a collector electrode on the conductive oxide layer, and a protective layer thereon A crystalline silicon solar cell provided with a layer, wherein an amorphous carbon layer having a thickness of 1 to 20 nm is provided between the conductive oxide layer and the collector electrode. Silicon-based solar power On.

好ましい実施態様では、前記アモルファスカーボンは、Ｘ線光電子分光から測定されるＳＰ3結合の割合が６５％以上のダイヤモンドライクカーボンである。 In a preferred embodiment, the amorphous carbon, the proportion of SP 3 bond as measured from X-ray photoelectron spectroscopy is a diamond-like carbon over 65%.

好ましい実施態様では、前記アモルファスカーボンの分光エリプソメトリーから測定される５００ｎｍの波長での屈折率が１．６以上２．４以下である。
In a preferred embodiment, the refractive index at a wavelength of 500nm which is measured from the spectroscopic ellipsometry of the amorphous carbon is 1.6 to 2.4.

本発明によって、各界面における不純物拡散が減少し、さらに各界面どうしの密着性の向上が期待できる。このため、光電変換効率に優れた結晶シリコン系太陽電池を提供できる。   According to the present invention, impurity diffusion at each interface is reduced, and an improvement in adhesion between the interfaces can be expected. For this reason, the crystalline silicon solar cell excellent in photoelectric conversion efficiency can be provided.

本発明の実施例１の結晶シリコン太陽電池に係る模式的断面図である。It is typical sectional drawing which concerns on the crystalline silicon solar cell of Example 1 of this invention.

本発明は、厚みが２００μｍ以下の一導電型単結晶シリコン基板を用い、前記単結晶シリコン基板の一面にｐ型シリコン系薄膜層を有し、前記単結晶シリコン基板と前記ｐ型シリコン系薄膜層の間に実質的に真正なシリコン系薄膜層を備え、前記単結晶シリコン基板の他面にｎ型シリコン系薄膜層を有し、前記単結晶シリコン基板と前記ｎ型シリコン系薄膜層の間に実質的に真正なシリコン系薄膜層を備え、前記ｐ型およびｎ型シリコン系薄膜層上に導電性酸化物層を備え、さらに前記導電性酸化物層上に集電極、さらにその上に保護層を設けた結晶シリコン系太陽電池であって、前記導電性酸化物層と前記集電極との間に、１〜２０ｎｍの膜厚のアモルファスカーボンが設けられていることを特徴とする。
The present invention uses a single-conductivity single crystal silicon substrate having a thickness of 200 μm or less, and has a p-type silicon thin film layer on one surface of the single crystal silicon substrate, and the single crystal silicon substrate and the p-type silicon thin film layer Between the single crystal silicon substrate and the n-type silicon thin film layer, and having an n-type silicon thin film layer on the other surface of the single crystal silicon substrate. A substantially genuine silicon-based thin film layer, a conductive oxide layer on the p-type and n-type silicon thin film layers, a collector electrode on the conductive oxide layer, and a protective layer thereon A crystalline silicon solar cell provided with an amorphous carbon having a thickness of 1 to 20 nm is provided between the conductive oxide layer and the collector electrode .

まず、本発明の結晶シリコン系太陽電池における、一導電型単結晶シリコン基板について説明する。   First, the one conductivity type single crystal silicon substrate in the crystalline silicon solar cell of the present invention will be described.

一般的に単結晶シリコン基板は、導電性を持たせるためにシリコンに対して電荷を供給する不純物を含有させる。一般に単結晶シリコン基板は、Ｓｉ原子に対して電子を導入するリン原子を供給したｎ型と、ホール（正孔ともいう）を導入するボロン原子を供給したｐ型がある。太陽電池に用いる場合、単結晶シリコン基板へ入射した光が最も多く吸収される入射側のへテロ接合を逆接合として強い電場を設けることで、電子正孔対を効率的に分離回収することができる。よって入射側のヘテロ接合は逆接合とすることが好ましい。一方で、正孔と電子を比較した場合、有効質量及び散乱断面積の小さい電子の方が一般的に移動度は大きくなる。以上の観点から、本発明において使用する単結晶シリコン半導体基板は、ｎ型単結晶シリコン半導体基板であることが好ましい。   In general, a single crystal silicon substrate contains an impurity that supplies electric charge to silicon in order to provide conductivity. In general, single crystal silicon substrates are classified into an n type in which phosphorus atoms for introducing electrons into Si atoms are supplied and a p type in which boron atoms for introducing holes (also referred to as holes) are supplied. When used in solar cells, electron-hole pairs can be efficiently separated and recovered by providing a strong electric field with the incident-side heterojunction that absorbs the most light incident on the single crystal silicon substrate as the reverse junction. it can. Therefore, the heterojunction on the incident side is preferably a reverse junction. On the other hand, when holes and electrons are compared, the mobility is generally higher for electrons having a smaller effective mass and scattering cross section. From the above viewpoint, the single crystal silicon semiconductor substrate used in the present invention is preferably an n-type single crystal silicon semiconductor substrate.

ｎ型単結晶シリコン基板を用いた場合の本発明の好適な構成としては、例えば、保護層／集電極／透明電極層／ｐ型非晶質シリコン系薄膜層／ｉ型非晶質シリコン系薄膜層／ｎ型単結晶シリコン基板／ｉ型非晶質シリコン系薄膜層／ｎ型非晶質シリコン系薄膜層／ｎ型微結晶シリコン系薄膜層／酸化亜鉛層／集電極／保護層となり、この場合は裏面をｎ層とすることが好ましい。本発明におけるアモルファスカーボン層は、導電性酸化物層と集電極の界面間に挿入することが好ましい。これにより不純物拡散の抑制と界面間の剥離抑制をより効果的に発現することが可能となる。アモルファスカーボン層は上記界面の少なくとも１層にあればよい。これは、アモルファスカーボン層が存在することの接合性向上の効果とともに、デバイス中の残留応力の緩和が原因であると考えられる。
As a preferable configuration of the present invention when an n-type single crystal silicon substrate is used, for example, protective layer / collector electrode / transparent electrode layer / p-type amorphous silicon thin film layer / i type amorphous silicon thin film Layer / n-type single crystal silicon substrate / i-type amorphous silicon-based thin film layer / n-type amorphous silicon-based thin film layer / n-type microcrystalline silicon-based thin film layer / zinc oxide layer / collecting electrode / protective layer. In this case, the back surface is preferably an n layer. The amorphous carbon layer in the present invention is preferably inserted between the interface between the conductive oxide layer and the collector electrode . Thereby, suppression of impurity diffusion and suppression of separation between interfaces can be expressed more effectively. The amorphous carbon layer may be in at least one layer of the interface. This is considered to be caused by the relaxation of residual stress in the device as well as the effect of improving the bondability due to the presence of the amorphous carbon layer.

また、導電性酸化物層である前記酸化亜鉛層の上に酸化インジウムといった別種の導電性酸化物層を製膜しても良い。この場合、酸化亜鉛層の膜厚は、透明性と導電性の観点から、１０ｎｍ以上１００ｎｍ以下であることが好ましい。また、透明性の観点から、酸化亜鉛層を含む導電性酸化物層の膜厚は６０〜１４０ｎｍの範囲であることが好ましく、８０〜１２０ｎｍの範囲であることが更に好ましい。   Further, another kind of conductive oxide layer such as indium oxide may be formed on the zinc oxide layer which is a conductive oxide layer. In this case, the thickness of the zinc oxide layer is preferably 10 nm or more and 100 nm or less from the viewpoint of transparency and conductivity. From the viewpoint of transparency, the thickness of the conductive oxide layer including the zinc oxide layer is preferably in the range of 60 to 140 nm, and more preferably in the range of 80 to 120 nm.

また、裏面をｎ層とする場合においては、光閉じ込めの観点から、酸化亜鉛を含む導電性酸化物層上に反射層を形成すると更に好ましい。反射層とは光を反射する機能を太陽電池に付加する層を意味し、例えばＡｇやＡｌといった金属層でも良く、ＭｇＯやＡｌ2Ｏ3、白色亜鉛といった金属酸化物の微粒子からなる白色高反射材料を用いて形成しても良い。また、屈折率と膜厚の異なる二種類以上の誘電体層を積層して多層膜を製膜し、多層膜内の界面における反射光を干渉させることで、一定範囲の波長の光に対して反射率を有するフォトニック構造を形成しても良い。但し、セラミック系材料や誘電体層を用いる場合は、当該材料は絶縁体であるため、導電性酸化物上に集電極を形成した後に反射層を製膜することが好ましい。反射層を用いない場合、絶縁体材料を反射層として用いる場合は、上記膜厚を有する酸化亜鉛層のみからなる導電性酸化物層では、一般的な集電極の間隔（数ｍｍ）に対して十分な導電性を確保することが難しい場合がある。そのような場合には、酸化亜鉛層上に酸化インジウム等の、より「膜厚に対する導電率」が高い材料を製膜することが好ましい。 In the case where the back surface is an n layer, it is more preferable to form a reflective layer on the conductive oxide layer containing zinc oxide from the viewpoint of light confinement. The reflection layer means a layer that adds a function of reflecting light to the solar cell. For example, a metal layer such as Ag or Al may be used, and white high reflection made of metal oxide fine particles such as MgO, Al 2 O 3 , and white zinc. You may form using a material. In addition, by stacking two or more types of dielectric layers with different refractive indexes and film thicknesses, a multilayer film is formed, and the reflected light at the interface in the multilayer film is interfered with, so that light with a certain range of wavelengths can be detected. A photonic structure having reflectivity may be formed. However, when a ceramic material or a dielectric layer is used, since the material is an insulator, it is preferable to form a reflective layer after forming a collecting electrode on a conductive oxide. When a reflective layer is not used, and when an insulating material is used as a reflective layer, the conductive oxide layer consisting only of the zinc oxide layer having the above-described thickness is less than the interval (several mm) of a common collector electrode. It may be difficult to ensure sufficient electrical conductivity. In such a case, it is preferable to form a material having higher “conductivity with respect to film thickness” such as indium oxide on the zinc oxide layer.

また、前記一導電型単結晶シリコン基板として、ｐ型単結晶シリコン基板を用いた場合の本発明の好適な構成としては、保護層／集電極／酸化亜鉛層／ｎ型微結晶シリコン系薄膜層／ｎ型非晶質シリコン系薄膜層／ｉ型非晶質シリコン系薄膜層／ｐ型単結晶シリコン基板／ｉ型非晶質シリコン系薄膜層／ｐ型非晶質シリコン系薄膜層／透明電極層／集電極／保護層となり、この場合は逆接合部を光入射側とするキャリアの高効率回収の観点から、入射面をｎ層とすることが好ましい。本発明におけるアモルファスカーボン層は、導電性酸化物層と集電極の界面間に挿入することが好ましい。これにより不純物拡散の抑制と界面間の剥離抑制をより効果的に発現することが可能となる。アモルファスカーボン層は上記界面の少なくとも１層にあればよい。これは、アモルファスカーボン層が存在することの接合性向上の効果とともに、デバイス中の残留応力の緩和が原因であると考えられる。
Further, when a p-type single crystal silicon substrate is used as the one conductivity type single crystal silicon substrate, a preferred configuration of the present invention is as follows: protective layer / collector electrode / zinc oxide layer / n-type microcrystalline silicon thin film layer / N-type amorphous silicon thin film layer / i type amorphous silicon thin film layer / p type single crystal silicon substrate / i type amorphous silicon thin film layer / p type amorphous silicon thin film layer / transparent electrode In this case, the incident surface is preferably an n-layer from the viewpoint of highly efficient recovery of carriers with the reverse junction as the light incident side. The amorphous carbon layer in the present invention is preferably inserted between the interface between the conductive oxide layer and the collector electrode . Thereby, suppression of impurity diffusion and suppression of separation between interfaces can be expressed more effectively. The amorphous carbon layer may be in at least one layer of the interface. This is considered to be caused by the relaxation of residual stress in the device as well as the effect of improving the bondability due to the presence of the amorphous carbon layer.

また、その場合は、導電率の観点から、酸化亜鉛層の上に酸化インジウムといった別種の導電性酸化物層を製膜することが好ましい。この場合、透明性と導電性の観点から、酸化亜鉛層の膜厚は１０ｎｍ以上１００ｎｍ以下であることが好ましく、酸化亜鉛層を含む導電性酸化物層の膜厚は６０〜１４０ｎｍの範囲であることが好ましく、８０〜１２０ｎｍの範囲であることが更に好ましい。   In that case, another conductive oxide layer such as indium oxide is preferably formed on the zinc oxide layer from the viewpoint of conductivity. In this case, from the viewpoint of transparency and conductivity, the thickness of the zinc oxide layer is preferably 10 nm to 100 nm, and the thickness of the conductive oxide layer including the zinc oxide layer is in the range of 60 to 140 nm. It is preferable that the thickness is in the range of 80 to 120 nm.

単結晶シリコン基板の入射面は（１００）面であるように切り出されていることが好ましい。これは、単結晶シリコン基板をエッチングする場合に、（１００）面と（１１１）面のエッチングレートが異なる異方性エッチングによって容易にテクスチャ構造を形成できるためである。一般的にテクスチャサイズはエッチングが進行すればするほど大きくなる。例えば、エッチング時間を長くするとテクスチャサイズは大きくなるが、反応速度が大きくなるようにエッチャント濃度、供給速度の増加や液温の上昇等によってもテクスチャサイズを大きくすることができる。また、エッチングが開始される表面状態によってもエッチング速度が異なるため、一般にラビング等の工程を実施した表面とそうでない表面とではテクスチャサイズが異なる。また、基板表面に形成されたテクスチャの鋭い谷部では、薄膜を製膜する際の圧縮応力によって、欠陥が発生しやすいため、テクスチャ形成エッチング後に形成したテクスチャの谷や山の形状を緩和する工程として、（１００）面と（１１１）面の選択性の低い等方性エッチングを行うことが好ましい。   The incident surface of the single crystal silicon substrate is preferably cut out so as to be a (100) plane. This is because when a single crystal silicon substrate is etched, a texture structure can be easily formed by anisotropic etching with different etching rates of the (100) plane and the (111) plane. In general, the texture size increases as the etching progresses. For example, when the etching time is lengthened, the texture size increases, but the texture size can also be increased by increasing the etchant concentration, the supply rate, and the liquid temperature so as to increase the reaction rate. In addition, since the etching rate varies depending on the surface state where etching is started, the texture size generally differs between the surface on which the process such as rubbing is performed and the surface on which the process is not performed. Also, in the sharp valleys of the texture formed on the substrate surface, defects are likely to occur due to compressive stress when forming a thin film, so the process of relaxing the shape of the texture valleys and peaks formed after texture formation etching It is preferable to perform isotropic etching with low selectivity on the (100) plane and the (111) plane.

このようにして作製した単結晶シリコン基板へのシリコン系薄膜の製膜方法としては、特にプラズマＣＶＤ法を用いることが好ましい。プラズマＣＶＤ法を用いた場合のシリコン系薄膜の形成条件としては、例えば、基板温度１００〜３００℃、圧力２０〜２６００Ｐａ、高周波パワー密度０．００３〜０．５Ｗ／ｃｍ2が好ましく用いられる。シリコン系薄膜の形成に使用する原料ガスとしては、ＳｉＨ4、Ｓｉ2Ｈ6等のシリコン含有ガス、またはそれらのガスとＨ2を混合したものが好適に用いられる。光電変換ユニットにおけるシリコン系薄膜のｐ型またはｎ型層を形成するためのドーパントガスとしては、例えば、Ｂ2Ｈ6またはＰＨ3等が好ましく用いられる。また、ＰやＢといった不純物の添加量は微量でよいため、予めＳｉＨ4やＨ2などで希釈された混合ガスを用いることもできる。また、ＣＨ4、ＣＯ2、ＮＨ3、ＧｅＨ4等といった異種元素を含むガスを上記ガスに添加することで、合金化しエネルギーギャップを変更することもできる。 As a method for forming a silicon-based thin film on the single crystal silicon substrate thus manufactured, it is particularly preferable to use a plasma CVD method. As the formation conditions of the silicon-based thin film when the plasma CVD method is used, for example, a substrate temperature of 100 to 300 ° C., a pressure of 20 to 2600 Pa, and a high frequency power density of 0.003 to 0.5 W / cm 2 are preferably used. As a raw material gas used for forming a silicon-based thin film, a silicon-containing gas such as SiH 4 or Si 2 H 6 or a mixture of these gases and H 2 is preferably used. As the dopant gas for forming the p-type or n-type layer of the silicon-based thin film in the photoelectric conversion unit, for example, B 2 H 6 or PH 3 is preferably used. Further, since the addition amount of impurities such as P and B may be small, a mixed gas diluted with SiH 4 or H 2 in advance can also be used. Further, by adding a gas containing a different element such as CH 4 , CO 2 , NH 3 , GeH 4 or the like to the gas, it is possible to alloy and change the energy gap.

本発明の結晶シリコン系太陽電池においては、前記単結晶シリコン基板の一面にｐ型シリコン系薄膜層を有し、前記単結晶シリコン基板とｐ型シリコン系薄膜層の間に実質的に真正なシリコン系薄膜層を備えており、また、前記単結晶シリコン基板の他面にｎ型シリコン系薄膜層を有し、前記単結晶シリコン基板とｎ型シリコン系薄膜層の間に実質的に真正なシリコン系薄膜層を備えている。   In the crystalline silicon solar cell of the present invention, a p-type silicon thin film layer is provided on one surface of the single crystal silicon substrate, and substantially genuine silicon is provided between the single crystal silicon substrate and the p type silicon thin film layer. A silicon-based thin film layer, and an n-type silicon-based thin film layer on the other surface of the single-crystal silicon substrate, and substantially genuine silicon between the single-crystal silicon substrate and the n-type silicon-based thin film layer. The system thin film layer is provided.

上記の実質的に真正なｉ型シリコン系薄膜層は、シリコンと水素で構成されるｉ型水素化非晶質シリコンであることが好ましい。この場合、ｉ型水素化非晶質シリコン層のＣＶＤ製膜時に、単結晶シリコン基板への不純物拡散を抑えつつ、単結晶シリコン表面のパッシベーションを有効に行うことができる。また、膜中の水素量を変化させることで、エネルギーギャップにキャリア回収を行う上で有効なプロファイルを持たせることができる。   The substantially authentic i-type silicon thin film layer is preferably i-type hydrogenated amorphous silicon composed of silicon and hydrogen. In this case, when the i-type hydrogenated amorphous silicon layer is formed by CVD, passivation of the single crystal silicon surface can be effectively performed while suppressing impurity diffusion to the single crystal silicon substrate. Further, by changing the amount of hydrogen in the film, it is possible to give an effective profile to the carrier recovery in the energy gap.

前記ｐ型シリコン系薄膜層は、ｐ型水素化非晶質シリコン層か、ｐ型酸化非晶質シリコン層であることが好ましい。不純物拡散や直列抵抗の観点から、ｐ型シリコン系薄膜層はｐ型水素化非晶質シリコン層を用いることが好ましい。一方で、ワイドギャップの低屈折率層として光学的なロスを低減できる観点から、ｐ型酸化非晶質シリコン層を用いることが好ましい。   The p-type silicon thin film layer is preferably a p-type hydrogenated amorphous silicon layer or a p-type oxidized amorphous silicon layer. From the viewpoint of impurity diffusion and series resistance, it is preferable to use a p-type hydrogenated amorphous silicon layer for the p-type silicon thin film layer. On the other hand, it is preferable to use a p-type oxidized amorphous silicon layer from the viewpoint of reducing optical loss as a wide gap low refractive index layer.

また、前記のｎ型シリコン系薄膜層としては、例えば、ｎ型水素化非晶質シリコン層、ｎ型非晶質シリコンナイトライド層、ｎ型微結晶シリコン層が好ましい。本件の構成においては、ｎ型微結晶シリコン系薄膜の下地層として、結晶化阻害元素を含まないｎ型水素化非晶質シリコンを用いることが特に好ましい。ｎ型微結晶シリコン系薄膜層に関しては、ｎ型微結晶シリコン層、ｎ型微結晶シリコンカーバイド層、ｎ型微結晶シリコンオキサイド層等が挙げられるが、欠陥の生成を抑制する観点からドーパント以外の不純物を積極的に添加しないｎ型微結晶シリコン層が好ましい。上記の場合、ｎ型微結晶シリコン層は、その上に製膜する透明電極層の結晶性を、ｎ型非晶質シリコン層上に製膜する場合に比べて向上させることができるため、設けることが好ましい。   The n-type silicon thin film layer is preferably, for example, an n-type hydrogenated amorphous silicon layer, an n-type amorphous silicon nitride layer, or an n-type microcrystalline silicon layer. In the configuration of the present case, it is particularly preferable to use n-type hydrogenated amorphous silicon that does not contain a crystallization-inhibiting element as the underlayer of the n-type microcrystalline silicon thin film. Examples of the n-type microcrystalline silicon-based thin film layer include an n-type microcrystalline silicon layer, an n-type microcrystalline silicon carbide layer, and an n-type microcrystalline silicon oxide layer. An n-type microcrystalline silicon layer to which impurities are not actively added is preferable. In the above case, the n-type microcrystalline silicon layer is provided because the crystallinity of the transparent electrode layer formed thereon can be improved as compared with the case where it is formed on the n-type amorphous silicon layer. It is preferable.

本発明において、ｎ側薄膜層の製膜に関しては、ｉ型シリコン層への不純物拡散及び製膜ダメージを低減させることが好ましい。一方、ｎ型微結晶シリコン層を製膜するためには、水素プラズマを高密度で発生させるため高パワーでプラズマを発生させる必要がある。しかしながら、予めｎ型水素化非晶質シリコンを薄く製膜しておき、これを下地としてｎ型微結晶シリコン層を製膜することで製膜に要するパワーを低減することができる。このため、本発明のｎ型シリコン系薄膜層としては、ｉ型シリコン薄膜層側から、ｎ型水素化非晶質シリコン薄膜層とｎ型微結晶シリコン薄膜層で構成されることが好ましい。   In the present invention, regarding the deposition of the n-side thin film layer, it is preferable to reduce impurity diffusion and deposition damage to the i-type silicon layer. On the other hand, in order to form an n-type microcrystalline silicon layer, it is necessary to generate plasma with high power in order to generate hydrogen plasma with high density. However, the power required for film formation can be reduced by forming a thin film of n-type hydrogenated amorphous silicon in advance and forming an n-type microcrystalline silicon layer using this as a base. Therefore, the n-type silicon thin film layer of the present invention is preferably composed of an n-type hydrogenated amorphous silicon thin film layer and an n-type microcrystalline silicon thin film layer from the i-type silicon thin film layer side.

一方で、シリコンに酸素や炭素を添加することで実効的な光学ギャップを広げることができ、屈折率も低下するので、光学的なメリットが得られる場合がある。上記観点から、結晶化を妨げない流量比範囲、例えばＣＯ2／ＳｉＨ4＜１０、ＣＨ4／ＳｉＨ4＜３にて添加することが好ましい。 On the other hand, by adding oxygen or carbon to silicon, the effective optical gap can be widened and the refractive index is lowered, so that optical merit may be obtained. From the above viewpoint, it is preferable to add in a flow ratio range that does not hinder crystallization, for example, CO 2 / SiH 4 <10, CH 4 / SiH 4 <3.

本発明では、ｐ型およびｎ型シリコン系薄膜層上に導電性酸化物層を備えることにより構成される。導電酸化物層としては、例えば、酸化亜鉛や酸化インジウム、酸化錫を単独または混合して用いることができる。さらにこれらには導電性ドーピング剤を添加することができる。例えば、酸化亜鉛にはアルミニウムやガリウム、ホウ素、ケイ素、炭素などが挙げられる。酸化インジウムには亜鉛や錫、チタン、タングステン、モリブデンなどが挙げられる。これらの導電性酸化物層は単膜で用いても良いし、積層構造でもよい。   In the present invention, the conductive oxide layer is provided on the p-type and n-type silicon thin film layers. As the conductive oxide layer, for example, zinc oxide, indium oxide, or tin oxide can be used alone or in combination. Furthermore, a conductive dopant can be added to these. For example, zinc oxide includes aluminum, gallium, boron, silicon, carbon, and the like. Examples of indium oxide include zinc, tin, titanium, tungsten, and molybdenum. These conductive oxide layers may be used as a single film or may have a laminated structure.

本発明の導電性酸化物層の膜厚は、透明性と導電性の観点から、１０ｎｍ以上１４０ｎｍ以下であることが好ましい。導電性酸化物層の役割は、集電極へのキャリアの輸送であり、そのために必要な導電性があればよい。一方で透明性の観点から、厚すぎる導電性酸化物層は、それ自身の吸収ロスのために透過率が減少し、その結果光電変換効率を低下させる原因となりうる場合がある。   The film thickness of the conductive oxide layer of the present invention is preferably 10 nm or more and 140 nm or less from the viewpoint of transparency and conductivity. The role of the conductive oxide layer is to transport carriers to the collector electrode, and it is only necessary to have conductivity necessary for that purpose. On the other hand, from the viewpoint of transparency, a conductive oxide layer that is too thick may reduce transmittance due to its own absorption loss, and as a result, may cause a decrease in photoelectric conversion efficiency.

前記の導電性酸化物層製膜方法としては、例えば、スパッタ蒸着や熱ＣＶＤ等が挙げられる。例えば、導電性酸化物層として酸化亜鉛を主成分とする導電性酸化物層を用い、スパッタ蒸着にて形成する場合、酸化亜鉛のドーパントとしてはＡｌやＧａ、Ｉｎ、Ｓｉといったものが挙げられる。中でも、Ａｌをドーパントとして１〜５原子％程度添加したものが好ましく用いられる。製膜時のスパッタガスは、例えばＡｒであることが好ましい。   Examples of the conductive oxide layer forming method include sputter deposition and thermal CVD. For example, when a conductive oxide layer containing zinc oxide as a main component is used as the conductive oxide layer and formed by sputter deposition, examples of the zinc oxide dopant include Al, Ga, In, and Si. Especially, what added about 1-5 atomic% about Al as a dopant is used preferably. The sputtering gas during film formation is preferably Ar, for example.

例えば、熱ＣＶＤ法によって製膜された酸化亜鉛は結晶粒が大きく、表面に微細なテクスチャを有する。このテクスチャは反射防止構造や光散乱構造として機能するため、光学的な観点から好ましい。ドーパントとしては、例えばＢが挙げられる。また、熱ＣＶＤ法による酸化亜鉛層を用いる場合、ｎ型シリコン層へのＢ原子の拡散を抑えるために、Ｂ添加量を製膜初期には無くすか、減らしておくと好ましい。また、熱ＣＶＤ法による製膜前に結晶性の低いＩｎやＳｉといったドーパントを含む酸化亜鉛層を製膜しておいても良い。   For example, zinc oxide formed by a thermal CVD method has large crystal grains and a fine texture on the surface. Since this texture functions as an antireflection structure or a light scattering structure, it is preferable from an optical viewpoint. An example of the dopant is B. In addition, when a zinc oxide layer formed by a thermal CVD method is used, it is preferable to eliminate or reduce the B addition amount at the initial stage of film formation in order to suppress the diffusion of B atoms into the n-type silicon layer. In addition, a zinc oxide layer containing a dopant such as In or Si having low crystallinity may be formed before film formation by the thermal CVD method.

電極層上には集電極が形成されうる。集電極は、インクジェット、スクリーン印刷、導線接着、スプレー等の公知技術によって作製できるが、生産性の観点からスクリーン印刷がより好ましい。スクリーン印刷は金属粒子と樹脂バインダーからなる導電ペーストをスクリーン印刷によって印刷し、集電極を形成する工程が好ましく用いられる。   A collecting electrode may be formed on the electrode layer. The collector electrode can be produced by a known technique such as inkjet, screen printing, conductive wire bonding, spraying, etc., but screen printing is more preferable from the viewpoint of productivity. For the screen printing, a process of forming a collecting electrode by printing a conductive paste composed of metal particles and a resin binder by screen printing is preferably used.

集電極に用いられる導電ペーストの固化も兼ねてセルのアニールが行われうる。アニールによって、透明導電膜（ＴＣＯ）の透過率／抵抗率比の向上、接触抵抗や界面準位の低減といった各界面特性の向上なども得られる。アニール温度としてはシリコン系薄膜の製膜温度から１００℃前後の高温度領域に留めることが好ましい。アニール温度が高すぎると、導電型シリコン系薄膜層から真性シリコン系薄膜層へのドーパントの拡散、ＴＣＯからシリコン領域への異種元素の拡散による不純物準位の形成、非晶質シリコン中での欠陥準位の形成などによって、特性が悪化してしまう場合がある。   The cell may be annealed also to solidify the conductive paste used for the collector electrode. By annealing, improvement of the transmittance / resistivity ratio of the transparent conductive film (TCO) and improvement of each interface characteristic such as reduction of contact resistance and interface state can be obtained. The annealing temperature is preferably kept in a high temperature region around 100 ° C. from the deposition temperature of the silicon-based thin film. If the annealing temperature is too high, dopant diffusion from the conductive silicon thin film layer to the intrinsic silicon thin film layer, formation of impurity levels due to diffusion of different elements from the TCO to the silicon region, and defects in the amorphous silicon The characteristics may deteriorate due to the formation of levels.

これらの層の上に、例えばエチレン・ビニル・アセテート（ＥＶＡ）樹脂のようなフィルムを保護層としてコーティングすることで、物理的な強度を向上することが可能である。さらに、酸素や水分によるシリコン層や電極層の劣化を防ぐ役割を果たすこともできる。また、このＥＶＡフィルムにヘイズを有するようなブラスト処理等を施すことで、光学特性の損失を抑えることも可能となる。   By coating a film such as ethylene vinyl acetate (EVA) resin as a protective layer on these layers, physical strength can be improved. Furthermore, it can also serve to prevent deterioration of the silicon layer and electrode layer due to oxygen and moisture. Further, it is possible to suppress loss of optical characteristics by performing blasting or the like having haze on the EVA film.

本発明においては、単結晶シリコン基板から保護膜までの間の少なくとも１層にアモルファスカーボン層を設けることが重要な特徴である。アモルファスカーボンの膜厚は１〜２０ｎｍの範囲が好ましく、さらには２〜８ｎｍの範囲がより好ましい。アモルファスカーボンの膜厚が１ｎｍを下回って薄い場合には、アモルファスカーボン製膜の効果が得られにくく、特に不純物の拡散を減少することに対しては効果が期待しにくい。一方、アモルファスカーボンの膜厚が２０ｎｍを超えて厚い場合には、導電性が悪くなるため、直列抵抗が高くなり性能の低下を招く虞がある。さらに、膜厚が厚いアモルファスカーボンは、カーボン膜が凝集破壊を起こす可能性がある。これは、シリコン層や電極層とカーボン膜との接着性と残留応力とのバランスから起こるものと予想される。   In the present invention, it is an important feature that an amorphous carbon layer is provided in at least one layer between the single crystal silicon substrate and the protective film. The film thickness of the amorphous carbon is preferably in the range of 1 to 20 nm, more preferably in the range of 2 to 8 nm. When the film thickness of the amorphous carbon is less than 1 nm, it is difficult to obtain the effect of the amorphous carbon film formation, and it is difficult to expect the effect particularly for reducing the diffusion of impurities. On the other hand, when the film thickness of the amorphous carbon is thicker than 20 nm, the conductivity is deteriorated, so that the series resistance is increased and the performance may be deteriorated. Further, amorphous carbon having a large film thickness may cause cohesive failure of the carbon film. This is expected to occur due to the balance between the adhesion between the silicon layer or electrode layer and the carbon film and the residual stress.

本発明において使用しうるアモルファスカーボンは、炭素原子を主成分とするものであれば特に限定されるものではないが、例えば、ダイヤモンドライクカーボンなどが本発明の効果を達成するためには好適に用いられる。アモルファスカーボンは一部水素化された水素化アモルファスカーボンでもよく、この場合の水素の含有量は１０〜９０原子％の範囲で効果が認められうる。アモルファスカーボンは、ＳＰ3混成軌道の結合割合が６５％以上であることが好ましく、また９５％以下であることが好ましい。このＳＰ3結合割合は、全炭素原子における、ＳＰ3混成軌道を示す炭素原子の数を表しており、Ｘ線光電子分光法（ＸＰＳ）により検出されるＣ１Ｓの結合エネルギーをフィッティングすることで求めることができる。具体的には、（ＳＰ3結合割合）＝（ＳＰ3結合面積強度）÷｛（ＳＰ3結合面積強度）＋（ＳＰ2結合面積強度）｝であらわされる。上記の範囲にある場合、密度に由来すると考えられる物理的な強度の観点から、特に密着性への影響がより期待できる。 Amorphous carbon that can be used in the present invention is not particularly limited as long as it has carbon atoms as a main component, but for example, diamond-like carbon is preferably used to achieve the effects of the present invention. It is done. The amorphous carbon may be a partially hydrogenated amorphous carbon. In this case, the effect can be recognized when the hydrogen content is in the range of 10 to 90 atomic%. The amorphous carbon preferably has a SP 3 hybrid orbital bond ratio of 65% or more, and preferably 95% or less. This SP 3 bond ratio represents the number of carbon atoms exhibiting SP 3 hybrid orbitals in all carbon atoms, and is obtained by fitting the C1S bond energy detected by X-ray photoelectron spectroscopy (XPS). Can do. Specifically, (SP 3 bond ratio) = (SP 3 bond area strength) ÷ {(SP 3 bond area strength) + (SP 2 bond area strength)}. When it exists in said range, the influence on adhesiveness can be anticipated more from a viewpoint of physical strength considered to be derived from the density.

前記アモルファスカーボンの屈折率に限定はないが、透明なアモルファスカーボンを得ることができる観点から、１．６以上２．４以下の範囲が好ましい。さらに不純物拡散の抑制と密着性の観点から、２．０以上２．４以下の範囲で優れたアモルファスカーボンを形成することが可能となる。なお、５００ｎｍの波長での屈折率は分光エリプソメトリーから測定できる。   The refractive index of the amorphous carbon is not limited, but is preferably in the range of 1.6 or more and 2.4 or less from the viewpoint of obtaining transparent amorphous carbon. Furthermore, from the viewpoint of suppression of impurity diffusion and adhesion, excellent amorphous carbon can be formed in the range of 2.0 or more and 2.4 or less. The refractive index at a wavelength of 500 nm can be measured by spectroscopic ellipsometry.

アモルファスカーボン層が、透明電極層と集電極間に形成されることで、集電極の剥離防止効果が期待できる。当該界面は金属酸化物と金属が接する界面であり、一般的に付着力が弱くなる界面である。ここに本発明のアモルファスカーボン層を形成することで付着力の改善効果を得ることができる。また、金属原子の透明電極層への拡散を防ぐことができ、透明電極の透明性を確保することが可能となる。
By forming the amorphous carbon layer between the transparent electrode layer and the collector electrode, an effect of preventing the collector electrode from peeling off can be expected. The interface is an interface where the metal oxide and the metal are in contact with each other, and is generally an interface where the adhesive force is weakened. By forming the amorphous carbon layer of the present invention here, an effect of improving the adhesion can be obtained. Further, diffusion of metal atoms to the transparent electrode layer can be prevented, and the transparency of the transparent electrode can be ensured.

以下、本発明を実施例により具体的に説明するが、本発明は以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention concretely, this invention is not limited to a following example.

（実施例１）
図１は、本発明に従う実施例１の結晶シリコン太陽電池を示す模式的断面図である。本実施例の結晶シリコン太陽電池はヘテロ接合太陽電池であり、ｎ型単結晶シリコン基板１の両面にそれぞれテクスチャを備えている。ｎ型単結晶シリコン基板１の入射面にはｉ型非晶質シリコン層２／ｐ型非晶質シリコン層３／酸化インジウム層８が製膜されている。酸化インジウム層８の上にはアモルファスカーボン層９が形成され、その上に集電極１０が形成されている。一方、基板１の裏面にはｉ型非晶質シリコン層４／ｎ型非晶質シリコン層５／ｎ型微結晶シリコン層６／酸化亜鉛層７が製膜されている。酸化亜鉛層７の上にはアモルファスカーボン層９、さらにその上に集電極１０が形成されている。 Example 1
FIG. 1 is a schematic cross-sectional view showing a crystalline silicon solar cell of Example 1 according to the present invention. The crystalline silicon solar cell of this example is a heterojunction solar cell, and has a texture on each side of the n-type single crystal silicon substrate 1. An i-type amorphous silicon layer 2 / p-type amorphous silicon layer 3 / indium oxide layer 8 is formed on the incident surface of the n-type single crystal silicon substrate 1. An amorphous carbon layer 9 is formed on the indium oxide layer 8, and a collector electrode 10 is formed thereon. On the other hand, an i-type amorphous silicon layer 4 / n-type amorphous silicon layer 5 / n-type microcrystalline silicon layer 6 / zinc oxide layer 7 is formed on the back surface of the substrate 1. An amorphous carbon layer 9 is formed on the zinc oxide layer 7, and a collector electrode 10 is formed thereon.

図１に示す実施例１の結晶シリコン太陽電池を以下のようにして製造した。   A crystalline silicon solar cell of Example 1 shown in FIG. 1 was produced as follows.

入射面の面方位が（１００）で、厚みが２００μｍのｎ型単結晶シリコン基板をアセトン中で洗浄した後、２重量％のＨＦ水溶液に３分間浸漬し、表面の酸化シリコン膜を除去し、超純水によるリンスを２回行った。次に７０℃に保持した５／１５重量％のＫＯＨ／イソプロピルアルコール水溶液に１５分間浸漬し、基板表面をエッチングすることでテクスチャを形成した。その後に超純水によるリンスを２回行った。原子間力顕微鏡（以下ＡＦＭ パシフィックナノテクノロジー社製）による単結晶シリコン基板１の表面観察を行ったところ、基板表面はエッチングが最も進行しており、（１１１）面が露出したピラミッド型のテクスチャが形成されていた。   An n-type single crystal silicon substrate having an incident plane of (100) and a thickness of 200 μm was washed in acetone, then immersed in a 2 wt% HF aqueous solution for 3 minutes to remove the silicon oxide film on the surface, The rinse with ultrapure water was performed twice. Next, the substrate was dipped in a 5/15 wt% KOH / isopropyl alcohol aqueous solution maintained at 70 ° C. for 15 minutes, and a texture was formed by etching the substrate surface. Thereafter, rinsing with ultrapure water was performed twice. When the surface of the single crystal silicon substrate 1 was observed with an atomic force microscope (hereinafter referred to as “AFM Pacific Nanotechnology”), the substrate surface was most etched, and a pyramidal texture with an exposed (111) plane was observed. Was formed.

エッチングが終了した単結晶シリコン基板１をＣＶＤ装置へ導入し、入射面にｉ型非晶質シリコン層２を３ｎｍ製膜した。本実施例において製膜した薄膜の膜厚は、ガラス基板上に同条件にて製膜した場合の膜厚を分光エリプソメトリー（商品名ＶＡＳＥ、ジェー・エー・ウーラム社製）にて測定し、製膜速度を求め、同じ製膜速度にて製膜されていると仮定して算出した。ｉ型非晶質シリコン層２の製膜条件は基板温度が１７０℃、圧力１２０Ｐａ、ＳｉＨ4／Ｈ2流量比が３／１０、投入パワー密度が０．０１１Ｗ／ｃｍ-2であった。ｉ型非晶質シリコン層２の上にｐ型非晶質シリコン層３を４ｎｍ製膜した。ｐ型非晶質シリコン層３の製膜条件は基板温度が１７０℃、圧力６０Ｐａ、ＳｉＨ4／Ｂ2Ｈ6流量比が１／３、投入パワー密度が０．０１Ｗ／ｃｍ-2であった。なお、本件でいうＢ2Ｈ6ガスは、Ｂ2Ｈ6濃度を５０００ｐｐｍまでＨ2で希釈したガスを用いた。 After the etching, the single crystal silicon substrate 1 was introduced into a CVD apparatus, and an i-type amorphous silicon layer 2 was formed to a thickness of 3 nm on the incident surface. The film thickness of the thin film formed in this example was measured by spectroscopic ellipsometry (trade name VASE, manufactured by JA Woollam Co., Ltd.) when the film was formed on a glass substrate under the same conditions. The film forming speed was obtained and calculated on the assumption that the film was formed at the same film forming speed. The film forming conditions for the i-type amorphous silicon layer 2 were a substrate temperature of 170 ° C., a pressure of 120 Pa, a SiH 4 / H 2 flow rate ratio of 3/10, and an input power density of 0.011 W / cm −2 . A p-type amorphous silicon layer 3 was formed to 4 nm on the i-type amorphous silicon layer 2. The deposition conditions for the p-type amorphous silicon layer 3 were a substrate temperature of 170 ° C., a pressure of 60 Pa, a SiH 4 / B 2 H 6 flow rate ratio of 1/3, and an input power density of 0.01 W / cm −2 . . The B 2 H 6 gas used in this case was a gas diluted with H 2 to a B 2 H 6 concentration of 5000 ppm.

次に裏面側にｉ型非晶質シリコン層４を６ｎｍ製膜した。ｉ型非晶質シリコン層４の製膜条件は基板温度が１７０℃、圧力１２０Ｐａ、ＳｉＨ4／Ｈ2流量比が３／１０、投入パワー密度が０．０１１Ｗ／ｃｍ-2であった。ｉ型非晶質シリコン層４上にｎ型非晶質シリコン層５を４ｎｍ製膜した。ｎ型非晶質シリコン層５の製膜条件は基板温度が１７０℃、圧力６０Ｐａ、ＳｉＨ4／ＰＨ3流量比が１／２、投入パワー密度が０．０１Ｗ／ｃｍ-2であった。なお、本件でいうＰＨ3ガスは、ＰＨ3濃度を５０００ｐｐｍまでＨ2で希釈したガスを用いた。ｎ型非晶質シリコン層５上にｎ型微結晶シリコン層６を６ｎｍ製膜した。ｎ型微結晶シリコン層６の製膜条件は、基板温度が１７０℃、圧力８００Ｐａ、ＳｉＨ4／ＰＨ3／Ｈ2流量比が１／５／１８０、投入パワー密度が０．０８Ｗ／ｃｍ-2であった。 Next, 6 nm of i-type amorphous silicon layers 4 were formed on the back side. The film forming conditions for the i-type amorphous silicon layer 4 were a substrate temperature of 170 ° C., a pressure of 120 Pa, a SiH 4 / H 2 flow rate ratio of 3/10, and an input power density of 0.011 W / cm −2 . An n-type amorphous silicon layer 5 was formed to 4 nm on the i-type amorphous silicon layer 4. The film forming conditions for the n-type amorphous silicon layer 5 were a substrate temperature of 170 ° C., a pressure of 60 Pa, a SiH 4 / PH 3 flow rate ratio of 1/2, and an input power density of 0.01 W / cm −2 . As the PH 3 gas in this case, a gas diluted with H 2 to a PH 3 concentration of 5000 ppm was used. An n-type microcrystalline silicon layer 6 was formed on the n-type amorphous silicon layer 5 by 6 nm. The film forming conditions for the n-type microcrystalline silicon layer 6 include a substrate temperature of 170 ° C., a pressure of 800 Pa, a SiH 4 / PH 3 / H 2 flow rate ratio of 1/5/180, and an input power density of 0.08 W / cm −2. Met.

次に裏面のｎ型微結晶シリコン層６上に、スパッタリング法により酸化亜鉛層を１００ｎｍ製膜した。スパッタリングターゲットはＡｌ2Ｏ3をＺｎＯへ２％添加したものを用いた。ｐ型非晶質シリコン層３上に酸化インジウム層８をスパッタリング法によって１００ｎｍ製膜した。スパッタリングターゲットはＩｎ2Ｏ3へＳｎを１０％添加したものを用いた。 Next, a zinc oxide layer having a thickness of 100 nm was formed on the n-type microcrystalline silicon layer 6 on the back surface by a sputtering method. As the sputtering target, one in which 2% of Al 2 O 3 was added to ZnO was used. An indium oxide layer 8 was formed to a thickness of 100 nm on the p-type amorphous silicon layer 3 by sputtering. As the sputtering target, In 2 O 3 added with 10% Sn was used.

この透明電極層７および８上にアモルファスカーボン層９を製膜した。アモルファスカーボン層の製膜はプラズマＣＶＤ法を用いた。プラズマＣＶＤ法では、基板温度を１７０℃、圧力１２０Ｐａ、ＣＨ4／Ｈ2流量比が１／２００、投入パワー密度が０．１Ｗ／ｃｍ-2として、５ｎｍの膜厚のアモルファスカーボン層を製膜した。 An amorphous carbon layer 9 was formed on the transparent electrode layers 7 and 8. A plasma CVD method was used to form the amorphous carbon layer. In the plasma CVD method, an amorphous carbon layer having a thickness of 5 nm is formed with a substrate temperature of 170 ° C., a pressure of 120 Pa, a CH 4 / H 2 flow rate ratio of 1/200, and an input power density of 0.1 W / cm −2. did.

最後に、これらアモルファスカーボン層上に、銀ペーストをスクリーン印刷し、櫛形電極を形成し、集電極１０とした。   Finally, a silver paste was screen-printed on these amorphous carbon layers to form a comb-shaped electrode, thereby forming a collector electrode 10.

（比較例１）
アモルファスカーボン層を形成しなかった以外は実施例１と同様にして、結晶シリコン系太陽電池を作製した。 (Comparative Example 1)
A crystalline silicon solar cell was produced in the same manner as in Example 1 except that the amorphous carbon layer was not formed.

（比較例２）
実施例１のアモルファスカーボン層の製膜条件を下記のようにした以外は、実施例１と同様にして、結晶シリコン系太陽電池を作製した。アモルファスカーボン層の製膜はプラズマＣＶＤ法を用いた。プラズマＣＶＤ法では、基板温度を１７０℃、圧力１２０Ｐａ、ＣＨ4ガスを１００ｓｃｃｍ、投入パワー密度が０．１Ｗ／ｃｍ-2として、７０ｎｍの膜厚のアモルファスカーボン層を製膜した。 (Comparative Example 2)
A crystalline silicon solar cell was produced in the same manner as in Example 1 except that the conditions for forming the amorphous carbon layer in Example 1 were as follows. A plasma CVD method was used to form the amorphous carbon layer. In the plasma CVD method, an amorphous carbon layer having a thickness of 70 nm was formed with a substrate temperature of 170 ° C., a pressure of 120 Pa, CH 4 gas of 100 sccm, and an input power density of 0.1 W / cm −2 .

上記実施例及び比較例の太陽電池セルの光電変換特性を、ソーラーシミュレータを用いて評価した。上記太陽電池モジュールの短絡電流、開放電圧、曲線因子、出力、および８５℃・８５％ＲＨ環境下に１０００時間放置したときの膜の剥離状態を目視で観察した結果を表１に示す。   Photoelectric conversion characteristics of the solar cells of the above examples and comparative examples were evaluated using a solar simulator. Table 1 shows the results of visual observation of the short-circuit current, open-circuit voltage, fill factor, output, and peeled state of the film when left in an environment of 85 ° C. and 85% RH for 1000 hours.

上記実施例及び比較例の結果から、アモルファスカーボン層を、電極層／集電極界面に製膜することで、光電変換特性の低下のない、特に曲線因子の低下のない、且つ各界面での剥離が抑制された、結晶シリコン系太陽電池を作製できることがわかる。
From the results of Examples and Comparative Examples, the amorphous carbon layer, conductive electrode layer / collector by film to the electrode boundary surfaces, with no decrease in the photoelectric conversion characteristics, otherwise decrease the fill factor, and at each interface It can be seen that a crystalline silicon-based solar cell can be produced in which peeling of is suppressed.

１．単結晶シリコン基板（ｎ型単結晶シリコン基板）
２．ｉ型非晶質シリコン層
３．ｐ型非晶質シリコン層
４．ｉ型非晶質シリコン層
５．ｎ型非晶質シリコン層
６．ｎ型微結晶シリコン層
７．透明電極層（酸化亜鉛層）
８．透明電極層（酸化インジウム層）
９．アモルファスカーボン層
１０．集電極 1. Single crystal silicon substrate (n-type single crystal silicon substrate)
2. 2. i-type amorphous silicon layer 3. p-type amorphous silicon layer 4. i-type amorphous silicon layer n-type amorphous silicon layer 6. 6. n-type microcrystalline silicon layer Transparent electrode layer (zinc oxide layer)
8). Transparent electrode layer (indium oxide layer)
9. Amorphous carbon layer 10. Current collector

Claims (4)

厚みが２００μｍ以下の一導電型単結晶シリコン基板を用い、前記単結晶シリコン基板の一面にｐ型シリコン系薄膜層を有し、前記単結晶シリコン基板と前記ｐ型シリコン系薄膜層の間に実質的に真正なシリコン系薄膜層を備え、前記単結晶シリコン基板の他面にｎ型シリコン系薄膜層を有し、前記単結晶シリコン基板と前記ｎ型シリコン系薄膜層の間に実質的に真正なシリコン系薄膜層を備え、前記ｐ型およびｎ型シリコン系薄膜層上に導電性酸化物層を備え、さらに前記導電性酸化物層上に集電極、さらにその上に保護層を設けた結晶シリコン系太陽電池であって、
前記導電性酸化物層と前記集電極との間に、１〜２０ｎｍの膜厚のアモルファスカーボン層が設けられていることを特徴とする、結晶シリコン系太陽電池。 A single conductivity type single crystal silicon substrate having a thickness of 200 μm or less is used, a p type silicon thin film layer is provided on one surface of the single crystal silicon substrate, and substantially between the single crystal silicon substrate and the p type silicon thin film layer. A genuine silicon thin film layer, an n-type silicon thin film layer on the other surface of the single crystal silicon substrate, and a substantially genuine film between the single crystal silicon substrate and the n type silicon thin film layer. A crystal having a silicon thin film layer, a conductive oxide layer on the p-type and n-type silicon thin film layers, a collector electrode on the conductive oxide layer, and a protective layer thereon A silicon solar cell,
A crystalline silicon solar cell , wherein an amorphous carbon layer having a thickness of 1 to 20 nm is provided between the conductive oxide layer and the collector electrode . 前記アモルファスカーボンは、Ｘ線光電子分光から測定されるＳＰ3結合の割合が６５％以上のダイヤモンドライクカーボンであることを特徴とする、請求項１に記載の結晶シリコン系太陽電池。 2. The crystalline silicon solar cell according to claim 1, wherein the amorphous carbon is diamond-like carbon having a SP 3 bond ratio of 65% or more as measured by X-ray photoelectron spectroscopy. 前記アモルファスカーボンの分光エリプソメトリーから測定される５００ｎｍの波長での屈折率が１．６以上２．４以下であることを特徴とする、請求項１または２に記載の結晶シリコン系太陽電池。   3. The crystalline silicon solar cell according to claim 1, wherein a refractive index at a wavelength of 500 nm measured by spectral ellipsometry of the amorphous carbon is 1.6 or more and 2.4 or less. 前記アモルファスカーボンは、水素の含有量が１０〜９０原子％の範囲の水素化アモルファスカーボンである、請求項１〜３のいずれか１項に記載の結晶シリコン系太陽電池。The crystalline silicon solar cell according to claim 1, wherein the amorphous carbon is hydrogenated amorphous carbon having a hydrogen content in a range of 10 to 90 atomic%.
JP2009147841A 2009-06-22 2009-06-22 Crystalline silicon solar cell Expired - Fee Related JP5351628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009147841A JP5351628B2 (en) 2009-06-22 2009-06-22 Crystalline silicon solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009147841A JP5351628B2 (en) 2009-06-22 2009-06-22 Crystalline silicon solar cell

Publications (2)

Publication Number Publication Date
JP2011003848A JP2011003848A (en) 2011-01-06
JP5351628B2 true JP5351628B2 (en) 2013-11-27

Family

ID=43561543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009147841A Expired - Fee Related JP5351628B2 (en) 2009-06-22 2009-06-22 Crystalline silicon solar cell

Country Status (1)

Country Link
JP (1) JP5351628B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5863391B2 (en) * 2011-10-28 2016-02-16 株式会社カネカ Method for manufacturing crystalline silicon solar cell
JP5826094B2 (en) * 2012-03-30 2015-12-02 株式会社半導体エネルギー研究所 P-type semiconductor material and method for manufacturing photoelectric conversion device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01201968A (en) * 1988-02-05 1989-08-14 Semiconductor Energy Lab Co Ltd Photoelectric conversion device
JP3284151B2 (en) * 1993-12-27 2002-05-20 シャープ株式会社 Solar cell
JP2006128630A (en) * 2004-09-29 2006-05-18 Sanyo Electric Co Ltd Photovoltaic device
JP2007294830A (en) * 2005-06-16 2007-11-08 Sanyo Electric Co Ltd Manufacturing method of solar cell module
JP4711851B2 (en) * 2006-02-24 2011-06-29 三洋電機株式会社 Photovoltaic device
US20100310863A1 (en) * 2007-11-30 2010-12-09 Kaneka Corporation Transparent electroconductive film and method for producing the same

Also Published As

Publication number Publication date
JP2011003848A (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5374250B2 (en) Crystalline silicon solar cell
JPWO2012020682A1 (en) Crystalline silicon solar cell
US9257593B2 (en) Method for producing photoelectric conversion element
CN103907205B (en) Photo-electric conversion device and manufacture method thereof and light-to-current inversion module
JP5863391B2 (en) Method for manufacturing crystalline silicon solar cell
JP5710024B2 (en) Manufacturing method of solar cell
JP6250273B2 (en) Photovoltaic element and manufacturing method thereof
JP2011060970A (en) Crystalline silicon solar cell and manufacturing method thereof
JP2012234847A (en) Crystal silicon based solar cell
JP2011146528A (en) Polycrystalline silicon solar cell and method of manufacturing the same
JP5307688B2 (en) Crystalline silicon solar cell
JP6612359B2 (en) Method for manufacturing photoelectric conversion device
JP2011003654A (en) Crystal silicon-based solar cell
JP5541980B2 (en) Crystalline silicon solar cell and manufacturing method thereof
US9070822B2 (en) Method for producing photoelectric conversion element
JP2011091131A (en) Method of manufacturing crystal silicon based solar cell
JP5351628B2 (en) Crystalline silicon solar cell
JP2011077454A (en) Crystal silicon system solar cell and method of manufacturing the same
JP2014072416A (en) Solar cell and manufacturing method therefor, solar cell module
JP2011181620A (en) Crystal silicon-based solar cell
JP2011003639A (en) Crystal silicon-based solar cell and manufacturing method thereof
JP6426961B2 (en) Method of manufacturing solar cell and method of manufacturing solar cell module
JP6143520B2 (en) Crystalline silicon solar cell and manufacturing method thereof
JP6609349B2 (en) Method for manufacturing crystalline silicon solar cell
JPWO2018055847A1 (en) Solar cell, method of manufacturing the same, and solar cell module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130823

R150 Certificate of patent or registration of utility model

Ref document number: 5351628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees