JP2018129449A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018129449A
JP2018129449A JP2017022582A JP2017022582A JP2018129449A JP 2018129449 A JP2018129449 A JP 2018129449A JP 2017022582 A JP2017022582 A JP 2017022582A JP 2017022582 A JP2017022582 A JP 2017022582A JP 2018129449 A JP2018129449 A JP 2018129449A
Authority
JP
Japan
Prior art keywords
ground pattern
bonding wire
region
ground
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017022582A
Other languages
English (en)
Inventor
茂憲 豊島
Shigenori Toyoshima
茂憲 豊島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017022582A priority Critical patent/JP2018129449A/ja
Publication of JP2018129449A publication Critical patent/JP2018129449A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】基板の実装面に形成されたグランドパターンと、当該グランドパターン上に接着された半導体チップの回路面に形成されたグランドパッドとのボンディングワイヤによる接続を容易とすること。
【解決手段】実装面に金属材料によってグランドパターン14bが形成された基板10と、接着面と、前記接着面の反対側に位置する回路面と、を有し、前記接着面が前記グランドパターンに接着剤16を用いて接合され、前記回路面にグランドパッド22bが形成された、半導体チップ20と、前記グランドパターンと前記グランドパッドとを接続する第1のボンディングワイヤ24bと、前記グランドパターン上に形成され、前記グランドパターン上の前記半導体チップが接着された領域を含む第1の領域56と、前記グランドパターン上の前記第1のボンディングワイヤが接続された領域を含む第2の領域54と、を隔てる樹脂層30と、を具備する半導体装置。
【選択図】図2

Description

本発明は、半導体装置に関し、例えば基板上に接合された半導体チップを有する半導体装置に関する。
半導体チップが接着される基板の上面に形成された凹部に接着剤で接着され、凹部に連通する貫通穴を設けることが知られている(例えば特許文献1)。凹部に連通する貫通穴を設けることで、チップの側面で生じる電気的不良現象を防止することができる。
特開2006−114635号公報
各種の電子部品等を実装面に実装して回路を構成する基板には、電圧の基準となる安定したグランド電位を回路に提供するために、比較的広い面積を有する金属パターン(グランドパターン)が設けられる。例えば、基板の実装面に、半導体チップのサイズよりも面積の大きいグランドパターンが設けられており、半導体チップの下面がグランドパターン上に接着され、半導体チップの上面に設けられたグランドパッドと実装面のグランドパターンとを同電位にするためボンディングワイヤで接続することがある。このような場合、半導体チップをグランドパターンに接着する接着剤がグランドパターン上に濡れ広がり、半導体チップの近くのグランドパターンにボンディングワイヤを接続することが難しくなることがある。
本半導体装置は、基板の実装面に形成されたグランドパターンと、当該グランドパターン上に接着された半導体チップの回路面に形成されたグランドパッドとのボンディングワイヤによる接続を容易とすることを目的とする。
本発明の一実施形態は、実装面に金属材料によってグランドパターンが形成された基板と、接着面と、前記接着面の反対側に位置する回路面と、を有し、前記接着面が前記グランドパターンに接着剤を用いて接合され、前記回路面にグランドパッドが形成された、半導体チップと、前記グランドパターンと前記グランドパッドとを接続する第1のボンディングワイヤと、前記グランドパターン上に形成され、前記グランドパターン上の前記半導体チップが接着された領域を含む第1の領域と、前記グランドパターン上の前記第1のボンディングワイヤが接続された領域を含む第2の領域と、を隔てる樹脂層と、を具備する半導体装置である。
本半導体装置によれば、基板の実装面に形成されたグランドパターンと、当該グランドパターン上に接着された半導体チップの回路面に形成されたグランドパッドとのボンディングワイヤによる接続を容易とすることができる。
図1(a)は、比較例1における半導体装置の平面図、図1(b)は、図1(a)のA−A断面図である。 図2(a)は、本発明の実施例1に係る半導体装置の平面図、図2(b)は、図2(a)のA−A断面図である。 図3(a)は、本発明の実施例2に係る半導体装置の平面図、図3(b)は、図3(a)のA−A断面図である。
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
(1)本願発明の一実施例は、実装面に金属材料によってグランドパターンが形成された基板と、接着面と、前記接着面の反対側に位置する回路面と、を有し、前記接着面が前記グランドパターンに接着剤を用いて接合され、前記回路面にグランドパッドが形成された、半導体チップと、前記グランドパターンと前記グランドパッドとを接続する第1のボンディングワイヤと、前記グランドパターン上に形成され、前記グランドパターン上の前記半導体チップが接着された領域を含む第1の領域と、前記グランドパターン上の前記第1のボンディングワイヤが接続された領域を含む第2の領域と、を隔てる樹脂層と、を具備する半導体装置である。
これにより、樹脂層により接着剤がグランドパターン内の第2の領域に濡れ広がることを抑制できる。よって、基板の実装面に形成されたグランドパターンと半導体チップの回路面に形成されたグランドパッドとの第1のボンディングワイヤの接続を容易に行うことができる。
(2)前記実装面の前記グランドパターンが形成された領域と異なる領域において、信号を伝送する信号パターンがさらに形成され、前記半導体チップの前記回路面にさらに信号パッドが形成され、前記信号パターンと前記信号パッドとを接続する第2のボンディングワイヤを具備することが好ましい。樹脂層を設けることで、第1および第2のボンディングワイヤを短くでき、高周波特性を向上できる。
(3)前記第2のボンディングワイヤの長さは前記第1のボンディングワイヤの長さより長いことが好ましい。これにより、高周波特性を向上できる。
(4)前記第2のボンディングワイヤと前記第1のボンディングワイヤとが、前記グランドパッドの位置と前記信号パッドの位置との間の距離にほぼ等しい間隔で、互いにほぼ平行に配置されていることが好ましい。これにより、高周波特性を向上できる。
(5)前記基板は、前記実装面において凹部をさらに有し、前記凹部に前記接着剤の一部が埋め込まれていることが好ましい。これにより、接着剤が樹脂層を越え第2の領域に濡れ広がることをより抑制できる。
[本願発明の実施形態の詳細]
本発明の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
図1(a)は、比較例1における半導体装置の平面図、図1(b)は、図1(a)のA−A断面図である。図1(a)および図1(b)に示すように、半導体装置110では、基板10上に半導体チップ20が搭載されている。基板10の上面は、実装面である。実装面には各種の表面実装部品を実装することができる。半導体チップ20の下面は接着面であり、上面は回路が形成されている回路面である。基板10の下面および上面に金属層12および14が設けられている。基板10の上面に設けられた金属層14は、信号パターン14aとグランドパターン14bを含む。グランドパターン14bは、金属材料によって形成される。金属材料は、回路を形成するための配線材料(例えば、銅や金等)を用いてもよい。グランドパターン14b上には接着剤16を用い半導体チップ20が実装(接着)されている。半導体チップ20上にはパッド22(ボンディングパッド)が設けられている。パッド22は、信号パッド22aおよびグランドパッド22bを含む。ボンディングワイヤ24aは信号パターン14aと信号パッド22aとを接続し、ボンディングワイヤ24bはグランドパターン14bとグランドパッド22bとを接続する。ボンディングワイヤ24aおよび24bは例えばボール26によりパターンおよびパッドに接続される。
比較例1のように、グランドパターン14b上に半導体チップ20を実装(接着)し、半導体チップ20の上面(接着面の反対側に位置する回路面)に設けられたグランドパッド22bと基板10の実装面のグランドパターン14bとをボンディングワイヤ24bで接続することがある。この場合、ボンディングワイヤ24bが接続されたグランドパターン14bの領域50と半導体チップ20が接着されたグランドパターン14bの領域52は同一平面となる。このため、半導体チップ20をグランドパターン14b上に接着するときの加熱による温度上昇等によって、接着剤16aが領域50に濡れ広がることがある。これにより、ボンディングワイヤ24bをグランドパターン14bに接続できなくなる。接着剤16aの濡れ広がりを想定して領域50を領域52から離すと、ボンディングワイヤ24bの長さが長くなりボンディングワイヤ24bに寄生するインダクタンス成分が大きくなる。これにより、グランドパターン14bの電気的特性が劣化する。特に、信号パッド22aと信号パターン14aとの間にボンディングワイヤ24aを介して数Gbps以上の高速の信号を伝送する場合に、グランドパターン14bの電気的特性の劣化による高速信号の信号波形への影響が大きくなる。
このように、比較例1では、信号波形の特性劣化を抑制しようとすると、接着剤16の濡れ広がりに起因したボンディングワイヤ24bのグランドパターン14bへの接続が難しくなる。
図2(a)は、本発明の実施例1に係る半導体装置の平面図、図2(b)は、図2(a)のA−A断面図である。図2(a)および図2(b)に示すように、半導体装置100においては、グランドパターン14bの上面に樹脂層30が設けられている。樹脂層30はグランドパターン14b上の領域54と56とを隔てている。領域56(第1の領域)は、グランドパターン14b上の半導体チップ20の接着面が接着された領域52を含んでいる。領域54(第2の領域)は、グランドパターン14b上のボンディングワイヤ24bが接続された領域50を含んでいる。このとき、領域54と領域56とは、樹脂層30の下で互いにつながった状態にある。すなわち、樹脂層30は、グランドパターン14bの表面上に設けられており、グランドパターン14bを領域54と領域56とに電気的に分離していない。接着剤16は樹脂層30の上を乗り越えて領域54に濡れ広がっていない。樹脂層30は、例えばポリイミド樹脂またはエポキシ樹脂等の非導電性樹脂である。その他の構成は比較例1と同じであり説明を省略する。
基板10は、例えばプリント基板であり、ガラスエポキシ等の絶縁層が複数積層された基板である。基板10内には内部配線および貫通電極(不図示)等が設けられている。金属層12および14は、例えば銅層または金層である。接着剤16は、例えばAgペースト等の導電性樹脂である。特に、接着面がメタライズされた半導体チップ20を金属材料によって形成されたグランドパターン14b上にAgペースト等によって接着することを接合と呼ぶことがある。半導体チップ20は、例えば光送信用の変調器を駆動するドライバ(駆動回路)が搭載されたチップであり、例えば高周波信号を入力およびまたは出力する。半導体チップ20は、GaAs基板またはSi基板等の半導体基板を有している。パッド22は、例えば金層またはアルミニウム層等の金属層であり、ボンディングワイヤ24aおよび24bは例えば金線またはアルミニウム線である。
信号パターン14a、ボンディングワイヤ24aおよび信号パッド22aは、例えば25Gbps以上の高周波信号が伝送する。金属層12を基準電位(例えば、グランド電位)の供給される基準層とすることで、信号パターン14aと金属層12とでマイクロストリップ線路を形成することができる。基準層は、基板10内部に設けられていてもよい。また、信号パターン14aとグランドパターン14bとでコプレーナ線路を形成してもよい。このように、基板10に設けられた伝送線路は高周波信号を伝送する。あるいは、信号パターン14a、ボンディングワイヤ24aおよび信号パッド22aは、金属層12またはグランドパターン14bと共にマイクロストリップ線路やコプレーナ線路の変形によって高周波信号の伝送に適した伝送線路を形成してもよい。
高周波信号が差動信号の場合、信号パターン14a、ボンディングワイヤ24aおよび信号パッド22aはそれぞれ2本ごとに、グランドパターン14b、ボンディングワイヤ24bおよびグランドパッド22bに挟まれる。
実施例1によれば、半導体チップ20の下面が基板10のグランドパターン14bに接着剤16を用いて接続され、上面にグランドパッド22bが設けられている。ボンディングワイヤ24b(第1のボンディングワイヤ)は、グランドパターン14bとグランドパッド22bとを接続する。このような構成において、樹脂層30は、グランドパターン14b上に設けられ、グランドパターン14bの上面を半導体チップ20が接合された領域52とボンディングワイヤ24bが接合された領域50とを仕切る。
樹脂層30が、ある値以上の高さを持つことによって、接着剤16の堤防(あるいは土手)として機能するため、接着剤16が領域50に濡れ広がることを抑制できる。これにより、ボンディングワイヤ24bをグランドパターン14bの表面に半導体チップ20の近くに容易に接続することができる。それによって、ボンディングワイヤ24bの長さを短くできるため、ボンディングワイヤ24bに寄生するインダクタ成分に起因するグランド特性の劣化を抑制できる。また、特許文献1のように、凹部および貫通穴を設けなくてもよい。樹脂層30は、例えば、基板10がプリント基板の場合、基板10上に設けられるソルダーレジストを用いることができる。これにより、基板10等の製造工数を削減できる。
また、基板10の実装面のグランドパターン14bが形成された領域と異なる領域に信号パターン14aが形成されている。ボンディングワイヤ24a(第2のボンディングワイヤ)は高周波信号を伝送する信号パターン14aと信号パッド22aとを接続する。比較例1においては、接着剤16が濡れ広がるために信号パターン14aを半導体チップ20から離す必要があるが、本発明の実施例1においては、樹脂層30が接着剤16の濡れ広がりを阻止するために信号パターン14aを比較例1よりも半導体チップ20に近づけて配置することができる。このように、高周波信号を取り扱う半導体チップ20では、ボンディングワイヤ24aおよび24bを短くすることで高周波特性を向上できる。実施例1では、樹脂層30を設けることで、ボンディングワイヤ24aおよび24bを短くでき、高周波特性を向上できる。
さらに、高周波信号が伝送するボンディングワイヤ24aは複数のボンディングワイヤ24bに挟まれている。また、ボンディングワイヤ24aと24bとが、グランドパッド22bの位置と信号パッド22aの位置との間の距離にほぼ等しい間隔で、互いにほぼ平行に配置されている。これにより、高周波信号の伝送に好適な伝送線路を形成して高周波特性を向上できる。
さらに、ボンディングワイヤ24aはボンディングワイヤ24bより長い。このような場合、高周波信号が伝送するボンディングワイヤ24aを短くするため、ボンディングワイヤ24bを短くすることが求められる。よって、樹脂層30を設けることで、ボンディングワイヤ24aおよび24bを短くでき、高周波特性を向上できる。
信号パターン14aは、高周波信号として、例えば25Gbps以上の伝送レートの信号を伝送する。このような高速信号では、ボンディングワイヤ24aおよび24bを短くすることが求められる。よって、樹脂層30を設けることで、上述したように、ボンディングワイヤ24aおよび24bを短くでき、高速信号の伝送特性を向上できる。
樹脂層30の幅Wは、グランドパターン14bとの密着性を確保するため30μm以上が好ましく、50μm以上がより好ましい。幅Wが大きくなると、ボンディングワイヤ24bが長くなる。よって、幅Wは100μm以下が好ましく、75μm以下がより好ましい。樹脂層30の高さHは、接着剤16の堤防(あるいは土手)として機能するため30μm以上が好ましく、50μm以上がより好ましい。樹脂層30がボンディングワイヤ24aおよび24bに近くなると、高周波特性が劣化する。よって、高さHは100μm以下が好ましく、75μm以下がより好ましい。
比較例1では、接着剤16aは半導体チップ20の縁から150μmから200μm程度濡れ広がることがある。そこで、半導体チップ20と樹脂層30との距離L1は70μm以下が好ましく、50μm以下がより好ましい。例えば幅Wおよび距離L1を各々50μmとする。信号が伝送するボンディングワイヤ24aを短くするため、樹脂層30とグランドパターン14bの端との距離L2は150μm以下が好ましく、100μm以下が好ましい。樹脂層30は直線状でもよいが、曲線状でもよい。
半導体チップ20の大きさは例えば10mm×10mm以下であり、例えば4mm×4mmである。半導体チップ20の厚さは例えば150μmから180μmである。
図3(a)は、本発明の実施例2に係る半導体装置の平面図、図3(b)は、図3(a)のA−A断面図である。図3(a)および図3(b)に示すように、半導体装置102においては、基板10を基板10の厚さ方向(図3(b)の縦方向)に貫通する貫通孔32が設けられている。貫通孔32内に接着剤16が埋め込まれている。その他の構成は実施例1と同じであり説明を省略する。
実施例2によれば、基板10の上面に接着剤16の一部が埋め込まれた貫通孔32(凹部)が設けられている。これにより、樹脂層30において濡れ広がりを阻止された余剰の接着剤16が表面張力等によって貫通孔32内に逃げる。よって、接着剤16が樹脂層30を越えて領域54に広がることをより抑制できる。貫通孔32は基板10を貫通しなくてもよい。基板10が例えばプリント基板の場合、貫通孔32は金属層12と14とを接続するための貫通電極と同時に形成することができる。これにより、特許文献1のような凹部を設けなくてもよく、製造工数を削減できる。
貫通孔32は、複数設けることができる。これにより、接着剤16をより多く埋め込ませることができる。貫通孔32は、半導体チップ20の樹脂層30側に設けることが好ましい。貫通孔32は、図3(a)の平面図において、半導体チップに重ならないように配置されてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10 基板
12、14 金属層
14a 信号パターン
14b グランドパターン
16、16a 接着剤
20 半導体チップ
22a 信号パッド
22b グランドパッド
24a、24b ボンディングワイヤ
30 樹脂層
32 貫通孔
50、52 領域
54、56 グランドパターン14b上の領域
100、102、110 半導体装置

Claims (5)

  1. 実装面に金属材料によってグランドパターンが形成された基板と、
    接着面と、前記接着面の反対側に位置する回路面と、を有し、前記接着面が前記グランドパターンに接着剤を用いて接合され、前記回路面にグランドパッドが形成された、半導体チップと、
    前記グランドパターンと前記グランドパッドとを接続する第1のボンディングワイヤと、
    前記グランドパターン上に形成され、前記グランドパターン上の前記半導体チップが接着された領域を含む第1の領域と、前記グランドパターン上の前記第1のボンディングワイヤが接続された領域を含む第2の領域と、を隔てる樹脂層と、
    を具備する半導体装置。
  2. 前記実装面の前記グランドパターンが形成された領域と異なる領域において、信号を伝送する信号パターンがさらに形成され、
    前記半導体チップの前記回路面にさらに信号パッドが形成され、
    前記信号パターンと前記信号パッドとを接続する第2のボンディングワイヤを具備する請求項1に記載の半導体装置。
  3. 前記第2のボンディングワイヤの長さは前記第1のボンディングワイヤの長さより長い請求項2に記載の半導体装置。
  4. 前記第2のボンディングワイヤと前記第1のボンディングワイヤとが、前記グランドパッドの位置と前記信号パッドの位置との間の距離にほぼ等しい間隔で、互いにほぼ平行に配置されている、請求項2または3に記載の半導体装置。
  5. 前記基板は、前記実装面において凹部をさらに有し、
    前記凹部に前記接着剤の一部が埋め込まれている、請求項1から4のいずれか一項に記載の半導体装置。
JP2017022582A 2017-02-09 2017-02-09 半導体装置 Pending JP2018129449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017022582A JP2018129449A (ja) 2017-02-09 2017-02-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017022582A JP2018129449A (ja) 2017-02-09 2017-02-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2018129449A true JP2018129449A (ja) 2018-08-16

Family

ID=63173370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017022582A Pending JP2018129449A (ja) 2017-02-09 2017-02-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2018129449A (ja)

Similar Documents

Publication Publication Date Title
JP5327299B2 (ja) 半導体装置及びマイクロフォン
US10034375B2 (en) Circuit substrate with embedded heat sink
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
JP2009141169A (ja) 半導体装置
CN104916623A (zh) 半导体封装和制造半导体封装基底的方法
JP5504712B2 (ja) 高速伝送用回路基板の接続構造
JP2021174877A (ja) 光モジュール
JP2006222370A (ja) 異種材料の組み合わせによる回路基板
JP6600353B2 (ja) プリント回路基板およびプリント回路基板配置
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
US8008761B2 (en) Optical semiconductor apparatus
US20140264938A1 (en) Flexible Interconnect
US5977617A (en) Semiconductor device having multilayer film carrier
US11961830B2 (en) Module
US6570271B2 (en) Apparatus for routing signals
JP2018129449A (ja) 半導体装置
JP7005111B2 (ja) 電子部品実装品
CN111816636B (zh) 封装载板以及封装结构
US11189597B2 (en) Chip on film package
JP2007059430A (ja) 半導体装置
JP6008905B2 (ja) 光半導体装置
JPH02210858A (ja) 半導体装置
JPS6329566A (ja) 半導体装置