JP2018117009A - Manufacturing method of lead frame, and lead frame - Google Patents

Manufacturing method of lead frame, and lead frame Download PDF

Info

Publication number
JP2018117009A
JP2018117009A JP2017005857A JP2017005857A JP2018117009A JP 2018117009 A JP2018117009 A JP 2018117009A JP 2017005857 A JP2017005857 A JP 2017005857A JP 2017005857 A JP2017005857 A JP 2017005857A JP 2018117009 A JP2018117009 A JP 2018117009A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
pad
leads
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017005857A
Other languages
Japanese (ja)
Other versions
JP6788509B2 (en
Inventor
石橋　貴弘
Takahiro Ishibashi
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2017005857A priority Critical patent/JP6788509B2/en
Priority to TW107101536A priority patent/TWI706482B/en
Priority to CN201810045059.0A priority patent/CN108364873B/en
Publication of JP2018117009A publication Critical patent/JP2018117009A/en
Application granted granted Critical
Publication of JP6788509B2 publication Critical patent/JP6788509B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a lead frame capable of suppressing occurrence of peeling or cracking of an encapsulation resin on a side face of a die pad, and the lead frame.SOLUTION: A manufacturing method of a lead frame includes a pattern formation step, a mask step and a plating step. In the pattern formation step, a pattern including a die pad, multiple leads that are provided around the die pad, and a dummy pad that is provided so as to block a gap between a side face of the die pad opposite to the multiple leads and the multiple leads is formed on a metal plate. In the mask step, after the pattern formation step, a front face of the metal plate is covered by a plating mask which covers the entire die pad and at least a part of the dummy pad and with which an opening exposing tips of the multiple leads closer to the die pad is formed. In the plating step, after the mask step, a plating film is formed in the tips of the multiple leads via the opening of the plating mask.SELECTED DRAWING: Figure 1

Description

開示の実施形態は、リードフレームの製造方法およびリードフレームに関する。   Embodiments disclosed herein relate to a lead frame manufacturing method and a lead frame.

従来のリードフレームにおいて、ボンディングワイヤとの密着性を向上させるため、ダイパッドの周りに複数形成されるリードの先端部に、Ａｇめっきなどのめっき膜を形成する技術が知られている（たとえば、特許文献１参照）。   In a conventional lead frame, a technique is known in which a plating film such as Ag plating is formed on the tip of a plurality of leads formed around a die pad in order to improve adhesion with a bonding wire (for example, a patent) Reference 1).

特開平１１−３４０３９９号公報JP-A-11-340399

しかしながら、従来のリードフレームにおいて、樹脂板などにより構成されるめっきマスクでリードフレームを覆いながらリードの先端部にめっき膜を形成する際、リードの先端部を露出させるめっきマスクの開口部からめっき成分がダイパッド側に拡散し、ダイパッドの側面にもめっき膜が形成される場合がある。   However, in the conventional lead frame, when forming a plating film on the tip of the lead while covering the lead frame with a plating mask composed of a resin plate or the like, the plating component is exposed from the opening of the plating mask that exposes the tip of the lead. May diffuse to the die pad side, and a plating film may also be formed on the side surface of the die pad.

ここで、かかるリードフレームを用いて、ダイパッドの底面を封止樹脂から露出させるExposed Padタイプの半導体装置を構成する場合、ダイパッドの側面に形成されるめっき膜によりダイパッドと封止樹脂との密着性が低下することから、ダイパッドの側面で封止樹脂の剥離やクラックが発生する恐れがある。   Here, in the case where an exposed pad type semiconductor device in which the bottom surface of the die pad is exposed from the sealing resin using such a lead frame, the adhesion between the die pad and the sealing resin is formed by the plating film formed on the side surface of the die pad. As a result, the sealing resin may peel off or crack on the side surface of the die pad.

実施形態の一態様は、上記に鑑みてなされたものであって、ダイパッドの側面で封止樹脂の剥離やクラックが発生することを抑制することができるリードフレームの製造方法およびリードフレームを提供することを目的とする。   One embodiment of the present invention has been made in view of the above, and provides a lead frame manufacturing method and a lead frame that can suppress the peeling and cracking of the sealing resin on the side surface of the die pad. For the purpose.

実施形態の一態様に係るリードフレームの製造方法は、パターン形成工程と、マスク工程と、めっき工程とを含む。前記パターン形成工程は、ダイパッドと、前記ダイパッドの周囲に設けられる複数のリードと、前記ダイパッドにおいて前記複数のリードに対向する側面と前記複数のリードとの間を遮るように設けられるダミーパッドと、を含むパターンを金属板に形成する。前記マスク工程は、前記パターン形成工程の後に、前記ダイパッドの全体と前記ダミーパッドの少なくとも一部とを覆うとともに、前記複数のリードにおける前記ダイパッド側の先端部を露出させる開口部が形成されるめっきマスクで前記金属板のおもて面を覆う。前記めっき工程は、前記マスク工程の後に、前記めっきマスクの前記開口部を介して前記複数のリードの前記先端部にめっき膜を形成する。   A lead frame manufacturing method according to an aspect of an embodiment includes a pattern formation process, a mask process, and a plating process. The pattern forming step includes a die pad, a plurality of leads provided around the die pad, a dummy pad provided so as to block a side surface facing the plurality of leads and the plurality of leads in the die pad, A pattern including is formed on the metal plate. In the mask process, after the pattern forming process, the entire die pad and at least a part of the dummy pad are covered, and an opening is formed to expose the tip of the plurality of leads on the die pad side. Cover the front surface of the metal plate with a mask. In the plating step, after the masking step, a plating film is formed on the tip portions of the plurality of leads through the openings of the plating mask.

実施形態の一態様によれば、ダイパッドの側面で封止樹脂の剥離やクラックが発生することを抑制することができるリードフレームの製造方法およびリードフレームを提供することができる。   According to one aspect of the embodiment, it is possible to provide a lead frame manufacturing method and a lead frame that can suppress the peeling or cracking of the sealing resin on the side surface of the die pad.

図１は、第１の実施形態に係るリードフレームの各製造工程を示す拡大平面図および断面図である。FIG. 1 is an enlarged plan view and a sectional view showing each manufacturing process of the lead frame according to the first embodiment. 図２Ａは、第１の実施形態に係るリードフレームを用いて構成される半導体装置の透視平面図である。FIG. 2A is a perspective plan view of a semiconductor device configured using the lead frame according to the first embodiment. 図２Ｂは、図２Ａに示すＡ−Ａ線の矢視断面図である。2B is a cross-sectional view taken along line AA shown in FIG. 2A. 図３Ａは、第１の実施形態の変形例１に係るパターン形成工程を示す拡大平面図である。FIG. 3A is an enlarged plan view showing a pattern forming process according to Modification 1 of the first embodiment. 図３Ｂは、第１の実施形態の変形例２に係るパターン形成工程を示す拡大平面図である。FIG. 3B is an enlarged plan view showing a pattern forming process according to Modification 2 of the first embodiment. 図３Ｃは、第１の実施形態の変形例３に係るパターン形成工程を示す拡大平面図である。FIG. 3C is an enlarged plan view showing a pattern forming process according to Modification 3 of the first embodiment. 図３Ｄは、第１の実施形態の変形例４に係るパターン形成工程を示す拡大平面図である。FIG. 3D is an enlarged plan view showing a pattern forming process according to Modification 4 of the first embodiment. 図４Ａは、第２の実施形態に係るリードフレームを用いて構成される半導体装置の透視平面図である。FIG. 4A is a perspective plan view of a semiconductor device configured using the lead frame according to the second embodiment. 図４Ｂは、図４Ａに示すＢ−Ｂ線の矢視断面図である。4B is a cross-sectional view taken along line BB shown in FIG. 4A. 図５は、第２の実施形態に係る折り曲げ工程を示す拡大平面図および断面図である。FIG. 5 is an enlarged plan view and a cross-sectional view showing a bending process according to the second embodiment.

以下、添付図面を参照して、本願の開示するリードフレームの製造方法およびリードフレームについて説明する。なお、以下に示す各実施形態によりこの発明が限定されるものではない。   Hereinafter, a lead frame manufacturing method and a lead frame disclosed in the present application will be described with reference to the accompanying drawings. In addition, this invention is not limited by each embodiment shown below.

＜第１の実施形態＞
最初に、図１を参照しながら、第１の実施形態に係るリードフレーム１の製造工程について説明する。なお、図１では、左側に各工程における拡大平面図を示すとともに、右側にはかかる拡大平面図に矢線で示した部分の断面図を示している。 <First Embodiment>
First, the manufacturing process of the lead frame 1 according to the first embodiment will be described with reference to FIG. In addition, in FIG. 1, while showing the enlarged plan view in each process on the left side, sectional drawing of the part shown by the arrow line in this enlarged plan view on the right side is shown.

まず、図１（ａ）に示すように、銅や銅合金、鉄ニッケル合金などで構成される金属板２０に、リードフレーム１を構成する各部位のパターンを形成するパターン形成工程を行う。かかるパターン形成工程により、リードフレーム１を構成するダイパッド１０や複数のリード１１、サポートバー１２などの部位を形成する。   First, as shown in FIG. 1A, a pattern forming process is performed for forming a pattern of each part constituting the lead frame 1 on a metal plate 20 made of copper, a copper alloy, an iron nickel alloy, or the like. By such a pattern formation process, the die pad 10, the plurality of leads 11, the support bar 12, and the like that form the lead frame 1 are formed.

ダイパッド１０は、たとえば略矩形状であり（図２Ａ参照）、かかるダイパッド１０のおもて面側には、後述する半導体素子３０（図２Ａ参照）が搭載可能である。   The die pad 10 has, for example, a substantially rectangular shape (see FIG. 2A), and a semiconductor element 30 (see FIG. 2A) described later can be mounted on the front surface side of the die pad 10.

複数のリード１１は、ダイパッド１０の周囲に並んで配置されており、先端部１１ａがダイパッド１０に向かって延びている。かかるリード１１は、先端部１１ａに後述するボンディングワイヤ３１（図２Ａ参照）が接合され、半導体素子３０の電極と電気的に接続されることにより、後述する半導体装置１００（図２Ａ参照）の外部端子として機能する。   The plurality of leads 11 are arranged side by side around the die pad 10, and the tip end portion 11 a extends toward the die pad 10. The lead 11 is bonded to a distal end portion 11a with a bonding wire 31 (see FIG. 2A), which will be described later, and is electrically connected to an electrode of the semiconductor element 30. Functions as a terminal.

なお、図１（ａ）には図示していないが、第１の実施形態において、複数のリード１１は、ダイパッド１０の４つの側面１０ａすべてにそれぞれ並んで配置されている（図２Ａ参照）。   Although not shown in FIG. 1A, in the first embodiment, the plurality of leads 11 are arranged side by side on all four side surfaces 10a of the die pad 10 (see FIG. 2A).

サポートバー１２は、ダイパッド１０とリードフレーム１におけるその他の部位との間をつないでおり、かかるその他の部位にダイパッド１０を支持する機能を有する。なお、図示していないが、リード１１も、サポートバー１２と同様に、リードフレーム１におけるその他の部位につなげられている。   The support bar 12 connects between the die pad 10 and other parts of the lead frame 1 and has a function of supporting the die pad 10 at such other parts. Although not shown, the lead 11 is also connected to other parts of the lead frame 1 in the same manner as the support bar 12.

さらに、かかるパターン形成工程では、ダイパッド１０においてリード１１と対向する側面１０ａと複数のリード１１との間に、かかる側面１０ａとリード１１の先端部１１ａとの間を遮るように、ダミーパッド１３が形成される。なお、第１の実施形態では、図１（ａ）に示すように、側面１０ａが、リード１１側に突出する中央部１０ａ１と、かかる中央部１１ａ１の両側に配置される一対の端部１０ａ２とを有する。そして、ダミーパッド１３は両方の端部１０ａ２に支持され、ダミーパッド１３により中央部１０ａ１の周囲に閉空間が形成される。   Further, in the pattern forming step, the dummy pad 13 is formed between the side surface 10a facing the lead 11 and the plurality of leads 11 in the die pad 10 so as to block between the side surface 10a and the tip 11a of the lead 11. It is formed. In the first embodiment, as shown in FIG. 1A, the side surface 10a has a central portion 10a1 protruding toward the lead 11 and a pair of end portions 10a2 disposed on both sides of the central portion 11a1. Have The dummy pad 13 is supported by both end portions 10a2, and the dummy pad 13 forms a closed space around the central portion 10a1.

ここまで説明したパターン形成工程のほかに、図１（ａ）に示すように、ダイパッド１０におけるリード１１側への突出部分の裏面側にハーフエッチング加工を施すハーフエッチング工程を行う。これにより、中央部１０ａ１の近傍におけるダイパッド１０の裏面側にハーフエッチング部１０ｂが形成される。   In addition to the pattern forming process described so far, as shown in FIG. 1A, a half etching process is performed in which a half etching process is performed on the back surface side of the protruding portion of the die pad 10 toward the lead 11 side. Thereby, the half etching part 10b is formed in the back surface side of the die pad 10 in the vicinity of the center part 10a1.

このハーフエッチング工程は、上述のパターン形成工程と同時に行ってもよいし、パターン形成工程の後に行ってもよい。たとえば、金属板２０へのパターン形成工程をエッチング加工で行う場合は、金属板２０のおもて面と裏面とでレジストマスクを異なるパターン形状にすることにより、パターン形成工程とハーフエッチング工程とを同時に行うことができる。   This half-etching process may be performed simultaneously with the above-described pattern forming process, or may be performed after the pattern forming process. For example, when the pattern forming process on the metal plate 20 is performed by etching, the pattern forming process and the half etching process are performed by making the resist masks have different pattern shapes on the front surface and the back surface of the metal plate 20. Can be done simultaneously.

また、たとえば、金属板２０へのパターン形成工程をスタンピング加工（打抜き加工）で行う場合は、かかるスタンピング加工でパターン形成工程を行った後、ダイパッド１０におけるリード１１側への突出部分の裏面側を押しつぶすように加工することにより、ハーフエッチング部１０ｂを形成することができる。   Further, for example, when the pattern forming process on the metal plate 20 is performed by stamping (punching), after performing the pattern forming process by such stamping, the back side of the protruding portion of the die pad 10 toward the lead 11 side is formed. The half etching part 10b can be formed by processing so that it may crush.

つづいて、図１（ｂ）に示すように、パターン形成工程およびハーフエッチング工程の後に、金属板２０のおもて面側をめっきマスク２１で覆うマスク工程を行う。ここで、めっきマスク２１は、ダイパッド１０の全体と、ダミーパッド１３の少なくとも一部とを覆うとともに、所定の位置に形成される開口部２１ａからリード１１の先端部１１ａが上方に露出するように配置される。   Subsequently, as shown in FIG. 1B, after the pattern forming step and the half etching step, a mask step of covering the front surface side of the metal plate 20 with a plating mask 21 is performed. Here, the plating mask 21 covers the entire die pad 10 and at least a part of the dummy pad 13, and the tip portion 11a of the lead 11 is exposed upward from the opening 21a formed at a predetermined position. Be placed.

めっきマスク２１は、たとえば板状であり、ガラスエポキシ樹脂などの樹脂で構成される。また、金属板２０のおもて面とめっきマスク２１の裏面との間に隙間ができないように、金属板２０と直接接するめっきマスク２１の裏面側には、シリコンゴムなどで構成される軟質層が形成される。   The plating mask 21 has, for example, a plate shape and is made of a resin such as a glass epoxy resin. Further, a soft layer made of silicon rubber or the like is formed on the back surface side of the plating mask 21 in direct contact with the metal plate 20 so that there is no gap between the front surface of the metal plate 20 and the back surface of the plating mask 21. Is formed.

このマスク工程では、また、金属板２０の裏面側に隙間ができないように、たとえば軟質なゴムで構成されるシート状の押さえ部材２２が配置される。   In this mask process, a sheet-like pressing member 22 made of, for example, soft rubber is disposed so that there is no gap on the back side of the metal plate 20.

ここで、第１の実施形態では、図１（ｂ）に示すように、ダミーパッド１３が、めっきマスク２１と押さえ部材２２とで隙間が形成されないように挟まれている。これにより、マスク工程では、開口部２１ａとダイパッド１０の側面１０ａとの間をダミーパッド１３が遮るように、それぞれの部材が配置される。   Here, in the first embodiment, as shown in FIG. 1B, the dummy pad 13 is sandwiched between the plating mask 21 and the pressing member 22 so that no gap is formed. Thereby, in a mask process, each member is arrange | positioned so that the dummy pad 13 may block between the opening part 21a and the side surface 10a of the die pad 10. FIG.

なお、めっきマスク２１は、ダミーパッド１３の全体を覆ってもよいし、ダミーパッド１３の一部を覆ってもよい。仮にめっきマスク２１でダミーパッド１３の一部を覆う場合には、開口部２１ａと側面１０ａとの間を十分に遮ることができるように、めっきマスク２１を配置すればよい。   The plating mask 21 may cover the entire dummy pad 13 or a part of the dummy pad 13. If a part of the dummy pad 13 is covered with the plating mask 21, the plating mask 21 may be disposed so as to sufficiently block the opening 21 a and the side surface 10 a.

つづいて、図１（ｃ）に示すように、マスク工程の後に、めっきマスク２１の開口部２１ａを介して、リード１１における先端部１１ａのおもて面にめっき膜１４を形成するめっき工程を行う。めっき膜１４は、たとえば、ＡｇやＡｇ合金などで構成され、ボンディングワイヤ３１とリード１１の先端部１１ａとの間の密着性を向上させる。   Subsequently, as shown in FIG. 1C, after the mask process, a plating process for forming a plating film 14 on the front surface of the tip 11 a of the lead 11 through the opening 21 a of the plating mask 21 is performed. Do. The plated film 14 is made of, for example, Ag or an Ag alloy, and improves the adhesion between the bonding wire 31 and the tip 11 a of the lead 11.

なお、めっき工程では、めっき膜１４の成分が雰囲気中を拡散することにより、先端部１１ａのおもて面のほかに、先端部１１ａの側面やダミーパッド１３の側面にもめっき膜１４が形成される。一方で、開口部２１ａとダイパッド１０の側面１０ａとの間を遮るようにダミーパッド１３が配置され、ダイパッド１０の側面１０ａへのめっき成分の拡散が抑制されることから、側面１０ａへのめっき膜１４の形成を抑制することができる。   In the plating step, the components of the plating film 14 diffuse in the atmosphere, so that the plating film 14 is formed not only on the front surface of the tip portion 11a but also on the side surface of the tip portion 11a and the side surface of the dummy pad 13. Is done. On the other hand, since the dummy pad 13 is disposed so as to block between the opening 21a and the side surface 10a of the die pad 10, and the diffusion of the plating component to the side surface 10a of the die pad 10 is suppressed, the plating film on the side surface 10a. The formation of 14 can be suppressed.

つづいて、図１（ｄ）に示すように、めっき工程の後に、金属板２０からめっきマスク２１と押さえ部材２２とを外し、金属板２０からダミーパッド１３を切断する切断工程を行う。かかる切断工程により、ダイパッド１０の側面１０ａにおける両方の端部１０ａ２には、ダミーパッド１３が支持された部分に、切断された跡である切断部１０ｃが一対形成される。そして、かかる切断工程の後に、洗浄工程などを経て、第１の実施形態に係るリードフレーム１が完成する。   Subsequently, as shown in FIG. 1D, after the plating process, the plating mask 21 and the pressing member 22 are removed from the metal plate 20, and a cutting process for cutting the dummy pad 13 from the metal plate 20 is performed. By this cutting process, a pair of cut portions 10c that are cut marks are formed at both ends 10a2 of the side surface 10a of the die pad 10 at the portion where the dummy pad 13 is supported. Then, after such a cutting process, a lead frame 1 according to the first embodiment is completed through a cleaning process and the like.

＜リードフレームを用いた半導体装置の構成＞
つづいて、図２Ａおよび図２Ｂを参照しながら、ここまで説明したリードフレーム１を用いて構成される半導体装置１００の構成について説明する。図２Ａおよび図２Ｂに示す半導体装置１００は、Exposed Pad（以下、Ｅ−Ｐａｄと呼称する。）ＱＦＰ（Quad Flat Package）タイプの半導体装置である。 <Configuration of semiconductor device using lead frame>
Next, the configuration of the semiconductor device 100 configured using the lead frame 1 described so far will be described with reference to FIGS. 2A and 2B. A semiconductor device 100 shown in FIGS. 2A and 2B is an exposed pad (hereinafter referred to as E-Pad) QFP (Quad Flat Package) type semiconductor device.

なお、第１の実施形態では、Ｅ−Ｐａｄ ＱＦＰタイプの半導体装置１００の製造に用いられるリードフレーム１について示すが、その他のＥ−Ｐａｄタイプ、たとえばＥ−Ｐａｄ ＳＯＰ（Small Outline Package）タイプの半導体装置の製造に用いられるリードフレームに本実施形態を適用するようにしてもよい。   In the first embodiment, the lead frame 1 used for manufacturing the semiconductor device 100 of the E-Pad QFP type is shown, but other E-Pad type, for example, an E-Pad SOP (Small Outline Package) type semiconductor is shown. You may make it apply this embodiment to the lead frame used for manufacture of an apparatus.

半導体装置１００は、リードフレーム１と、半導体素子３０と、ボンディングワイヤ３１と、封止樹脂３２とを有する。かかる半導体装置１００において、図２Ａに示すように、複数のリード１１やサポートバー１２は、半導体装置１００の製造工程において所定の位置で切断されて個片化され、互いが短絡しないように処理されている。   The semiconductor device 100 includes a lead frame 1, a semiconductor element 30, a bonding wire 31, and a sealing resin 32. In the semiconductor device 100, as shown in FIG. 2A, the plurality of leads 11 and the support bars 12 are cut and separated into pieces at predetermined positions in the manufacturing process of the semiconductor device 100, and processed so as not to short-circuit each other. ing.

また、図２Ｂに示すように、かかる半導体装置１００において、リード１１は、先端部１１ａがダイパッド１０のおもて面より上側に配置されるとともに、先端部１１ａとは反対側の端部がダイパッド１０と面一か、ダイパッド１０よりも下側に配置されるように折り曲げられている。   Further, as shown in FIG. 2B, in the semiconductor device 100, the lead 11 has the tip 11a disposed above the front surface of the die pad 10 and the end opposite to the tip 11a is the die pad. 10 is bent so that it is flush with the die pad 10 or below the die pad 10.

半導体素子３０は、ダイパッド１０のおもて面に、はんだなどの接合材を用いて接合される。かかる半導体素子３０のおもて面には図示しない電極が設けられ、かかる電極にボンディングワイヤ３１の一端が接合される。   The semiconductor element 30 is bonded to the front surface of the die pad 10 using a bonding material such as solder. An electrode (not shown) is provided on the front surface of the semiconductor element 30, and one end of the bonding wire 31 is joined to the electrode.

また、ボンディングワイヤ３１の他端は、リード１１の先端部１１ａに形成されためっき膜１４に接合される。これにより、半導体素子３０の電極と、かかる電極に対応するリード１１との間が電気的に接続される。   Further, the other end of the bonding wire 31 is bonded to the plating film 14 formed on the tip 11 a of the lead 11. Thereby, the electrode of the semiconductor element 30 and the lead 11 corresponding to the electrode are electrically connected.

ボンディングワイヤ３１は、たとえば、ＣｕやＣｕ合金、Ａｕ、Ａｕ合金などで構成される。したがって、リード１１の先端部１１ａにめっき膜１４を形成することにより、リード１１とボンディングワイヤ３１との間の密着性を向上させることができる。   The bonding wire 31 is made of, for example, Cu, Cu alloy, Au, or Au alloy. Therefore, the adhesion between the lead 11 and the bonding wire 31 can be improved by forming the plating film 14 on the tip 11 a of the lead 11.

封止樹脂３２は、たとえば、エポキシ樹脂などで構成され、モールド工程などにより所定の形状に成型される。封止樹脂３２は、半導体素子３０やボンディングワイヤ３１などを封止する。また、半導体装置１００では、封止樹脂３２からダイパッド１０の裏面が露出するとともに、リード１１における先端部１１ａとは反対側の端部が突出する。   The sealing resin 32 is made of, for example, an epoxy resin and is molded into a predetermined shape by a molding process or the like. The sealing resin 32 seals the semiconductor element 30, the bonding wire 31, and the like. Further, in the semiconductor device 100, the back surface of the die pad 10 is exposed from the sealing resin 32, and the end portion of the lead 11 opposite to the tip portion 11a protrudes.

ここで、第１の実施形態に係るリードフレーム１では、上述の製造工程において形成されるダミーパッド１３により、ダイパッド１０の側面１０ａにめっき膜１４が形成されることを抑制することができる。これにより、ダイパッド１０の裏面を封止樹脂３２から露出させるＥ−Ｐａｄタイプの半導体装置１００において、側面１０ａと封止樹脂３２との間の密着性を向上させることができる。   Here, in the lead frame 1 according to the first embodiment, the formation of the plating film 14 on the side surface 10a of the die pad 10 can be suppressed by the dummy pad 13 formed in the above-described manufacturing process. Thereby, in the E-Pad type semiconductor device 100 in which the back surface of the die pad 10 is exposed from the sealing resin 32, the adhesion between the side surface 10a and the sealing resin 32 can be improved.

したがって、第１の実施形態によれば、ダイパッド１０の側面１０ａで封止樹脂３２の剥離やクラックが発生することを抑制することができる。すなわち、第１の実施形態によれば、半導体装置１００の信頼性を向上させることができる。   Therefore, according to the first embodiment, it is possible to suppress the peeling or cracking of the sealing resin 32 on the side surface 10 a of the die pad 10. That is, according to the first embodiment, the reliability of the semiconductor device 100 can be improved.

なお、半導体装置１００では、リード１１の先端部１１ａにめっき膜１４が形成されており、かかるめっき膜１４の周囲にも封止樹脂３２が配置されている。しかしながら、先端部１１ａの周囲は封止樹脂３２ですべて覆われており、めっき膜１４と封止樹脂３２との界面は外部に露出していない。したがって、かかる界面に外部から直接大気中の水分などが浸透することはないため、半導体装置１００の信頼性は十分に確保される。   In the semiconductor device 100, the plating film 14 is formed on the tip portion 11 a of the lead 11, and the sealing resin 32 is also disposed around the plating film 14. However, the periphery of the tip portion 11a is entirely covered with the sealing resin 32, and the interface between the plating film 14 and the sealing resin 32 is not exposed to the outside. Therefore, moisture in the atmosphere does not directly permeate into the interface from the outside, so that the reliability of the semiconductor device 100 is sufficiently ensured.

また、半導体装置１００では、上述の切断工程により、めっき膜１４が形成されたダミーパッド１３を切断している。これにより、めっき膜１４が形成され、封止樹脂３２との密着性が低い部位をリードフレーム１から除去することができる。したがって、第１の実施形態によれば、上述の切断工程により、封止樹脂３２とリードフレーム１との密着性を向上させることができることから半導体装置１００の信頼性を向上させることができる。   In the semiconductor device 100, the dummy pad 13 on which the plating film 14 is formed is cut by the above-described cutting process. As a result, the plating film 14 is formed, and the portion having low adhesion to the sealing resin 32 can be removed from the lead frame 1. Therefore, according to the first embodiment, the adhesiveness between the sealing resin 32 and the lead frame 1 can be improved by the above-described cutting step, so that the reliability of the semiconductor device 100 can be improved.

また、第１の実施形態では、中央部１０ａ１の近傍におけるダイパッド１０の裏面側にハーフエッチング部１０ｂが形成されている。そして、かかるハーフエッチング部１０ｂに形成される凹凸により、ダイパッド１０と封止樹脂３２との密着性をさらに向上させることができることから、半導体装置１００の信頼性をさらに向上させることができる。   In the first embodiment, the half-etched portion 10b is formed on the back surface side of the die pad 10 in the vicinity of the central portion 10a1. And since the unevenness | corrugation formed in this half etching part 10b can further improve the adhesiveness of the die pad 10 and the sealing resin 32, the reliability of the semiconductor device 100 can further be improved.

また、側面１０ａにおける両方の端部１０ａ２には、上述の切断部１０ｃが一対形成されている。ここで、第１の実施形態では、ダミーパッド１３が側面１０ａにおける両方の端部１０ａ２に支持され、ダミーパッド１３を用いて側面１０ａにおける中央部１０ａ１の周囲に閉空間が形成される（図１（ａ）参照）。   Further, a pair of the above-described cutting portions 10c is formed at both end portions 10a2 of the side surface 10a. Here, in the first embodiment, the dummy pad 13 is supported by both end portions 10a2 of the side surface 10a, and a closed space is formed around the central portion 10a1 of the side surface 10a using the dummy pad 13 (FIG. 1). (See (a)).

このように、ダミーパッド１３を用いて中央部１０ａ１の周囲に閉空間を形成することにより、上述のめっき工程の際に、めっき成分が中央部１０ａ１に回り込むことを抑制することができる。したがって、第１の実施形態によれば、切断部１０ｃを側面１０ａにおける両方の端部１０ａ２に一対形成することにより、側面１０ａの中央部１０ａ１にめっき膜１４が形成されることをさらに抑制することができる。   Thus, by forming the closed space around the central portion 10a1 using the dummy pad 13, it is possible to suppress the plating component from entering the central portion 10a1 during the above-described plating step. Therefore, according to the first embodiment, by forming a pair of cut portions 10c at both end portions 10a2 of the side surface 10a, the formation of the plating film 14 at the central portion 10a1 of the side surface 10a is further suppressed. Can do.

＜変形例＞
つづいて、第１の実施形態の各種変形例に係るリードフレーム１の製造工程について、図３Ａ〜図３Ｄを参照しながら説明する。なお、図３Ａ〜図３Ｄに示す拡大平面図は、図１（ａ）の左側に示した拡大平面図に対応する図面である。 <Modification>
Next, the manufacturing process of the lead frame 1 according to various modifications of the first embodiment will be described with reference to FIGS. 3A to 3D. The enlarged plan views shown in FIGS. 3A to 3D correspond to the enlarged plan view shown on the left side of FIG.

図３Ａに示す変形例１では、パターン形成工程において、ダミーパッド１３がサポートバー１２に支持されるようなパターンを金属板２０に形成している。また、変形例１では、側面１０ａの両側に配置されるサポートバー１２のそれぞれに、ダミーパッド１３がつなげられている。   In Modification 1 shown in FIG. 3A, a pattern in which the dummy pad 13 is supported by the support bar 12 is formed on the metal plate 20 in the pattern forming step. Moreover, in the modification 1, the dummy pad 13 is connected with each of the support bar 12 arrange | positioned at the both sides of the side surface 10a.

これにより、側面１０ａ全体の周囲に、ダミーパッド１３により閉空間を形成することができる。したがって、上述のめっき工程の際に、めっき成分が側面１０ａ全体に回り込むことを抑制することができることから、側面１０ａ全体にめっき膜１４が形成されることをさらに抑制することができる。   Thereby, a closed space can be formed by the dummy pad 13 around the entire side surface 10a. Therefore, since it can suppress that a plating component wraps around the whole side surface 10a in the case of the above-mentioned plating process, it can further suppress that the plating film 14 is formed in the whole side surface 10a.

図３Ｂに示す変形例２では、パターン形成工程において、ダミーパッド１３がリード１１の先端部１１ａに支持されるようなパターンを金属板２０に形成している。これにより、隣接するリード１１同士の間隔が所定の間隔を維持するように、並んで配置されるリード１１を支持する機能をダミーパッド１３に付加することができる。   In Modification 2 shown in FIG. 3B, a pattern is formed on the metal plate 20 such that the dummy pad 13 is supported by the tip portion 11 a of the lead 11 in the pattern forming step. Thereby, the function of supporting the leads 11 arranged side by side can be added to the dummy pad 13 so that the interval between the adjacent leads 11 is maintained at a predetermined interval.

また、変形例２では、並んで配置されるリード１１の配列方向におけるダミーパッド１３の幅を、リード１１が並んで配置される幅よりも広くなるように形成している。かかる広い形状にダミーパッド１３を形成することにより、上述のめっき工程の際に、めっき成分が側面１０ａに回り込むことを抑制することができることから、側面１０ａにめっき膜１４が形成されることをさらに抑制することができる。   In the second modification, the width of the dummy pad 13 in the arrangement direction of the leads 11 arranged side by side is formed to be wider than the width of the leads 11 arranged side by side. By forming the dummy pad 13 in such a wide shape, it is possible to suppress the plating component from wrapping around the side surface 10a during the above-described plating step, and thus the plating film 14 is further formed on the side surface 10a. Can be suppressed.

図３Ｃに示す変形例３では、パターン形成工程において、ダミーパッド１３がダイパッド１０に支持されるとともに、リード１１の先端部１１ａにも支持されるようなパターンを金属板２０に形成している。すなわち、ダミーパッド１３はダイパッド１０につなげられるとともに、リード１１の先端部１１ａにもつなげられている。   In Modification 3 shown in FIG. 3C, a pattern is formed on the metal plate 20 so that the dummy pad 13 is supported by the die pad 10 and also supported by the tip end portion 11 a of the lead 11 in the pattern forming step. That is, the dummy pad 13 is connected to the die pad 10 and is also connected to the tip 11 a of the lead 11.

これにより、第１の実施形態と同様に、ダミーパッド１３を用いて、側面１０ａにおける中央部１０ａ１の周囲に閉空間を形成することができる。したがって、上述のめっき工程の際に、めっき成分が中央部１０ａ１に回り込むことを抑制することができることから、中央部１０ａ１にめっき膜１４が形成されることをさらに抑制することができる。   Thereby, similarly to the first embodiment, a closed space can be formed around the central portion 10a1 of the side surface 10a using the dummy pad 13. Therefore, since it can suppress that a plating component wraps around center part 10a1 in the case of the above-mentioned plating process, it can further suppress that plating film 14 is formed in center part 10a1.

さらに、変形例２と同様に、隣接するリード１１同士の間隔が所定の間隔を維持するように、並んで配置されるリード１１を支持する機能をダミーパッド１３に付加することができる。   Further, similarly to the second modification, a function of supporting the leads 11 arranged side by side can be added to the dummy pad 13 so that the interval between the adjacent leads 11 maintains a predetermined interval.

図３Ｄに示す変形例４では、パターン形成工程において、ダミーパッド１３がサポートバー１２に支持されるとともに、リード１１の先端部１１ａにも支持されるようなパターンを金属板２０に形成している。すなわち、ダミーパッド１３はサポートバー１２につなげられるとともに、リード１１の先端部１１ａにもつなげられている。   In Modification 4 shown in FIG. 3D, a pattern is formed on the metal plate 20 so that the dummy pad 13 is supported by the support bar 12 and also supported by the distal end portion 11a of the lead 11 in the pattern forming step. . That is, the dummy pad 13 is connected to the support bar 12 and is also connected to the tip 11 a of the lead 11.

これにより、変形例１と同様に、ダミーパッド１３を用いて、側面１０ａ全体の周囲に閉空間を形成することができる。したがって、上述のめっき工程の際に、めっき成分が側面１０ａ全体に回り込むことを抑制することができることから、側面１０ａ全体にめっき膜１４が形成されることをさらに抑制することができる。   As a result, similarly to the first modification, the dummy pad 13 can be used to form a closed space around the entire side surface 10a. Therefore, since it can suppress that a plating component wraps around the whole side surface 10a in the case of the above-mentioned plating process, it can further suppress that the plating film 14 is formed in the whole side surface 10a.

さらに、変形例２と同様に、隣接するリード１１同士の間隔が所定の間隔を維持するように、並んで配置されるリード１１を支持する機能をダミーパッド１３に付加することができる。   Further, similarly to the second modification, a function of supporting the leads 11 arranged side by side can be added to the dummy pad 13 so that the interval between the adjacent leads 11 maintains a predetermined interval.

なお、いずれの変形例においても、図３Ａ〜図３Ｄに示したそれぞれのパターン形成工程の後（または同時）に、第１の実施形態で示したハーフエッチング工程と、マスク工程と、めっき工程と、切断工程とを行うことにより、リードフレーム１を完成させることができる。なお、上述の変形例１および変形例４においては、かかる切断工程により、側面１０ａの両側に配置されるサポートバー１２のうちダミーパッド１３が支持された部分に、切断された跡である切断部が形成される。   In any of the modifications, the half-etching process, the mask process, and the plating process shown in the first embodiment are performed after (or simultaneously with) each pattern forming process shown in FIGS. 3A to 3D. The lead frame 1 can be completed by performing the cutting process. Note that, in the above-described Modification 1 and Modification 4, the cutting portion which is a trace of being cut by the cutting process on the portion of the support bar 12 arranged on both sides of the side surface 10a where the dummy pad 13 is supported. Is formed.

＜第２の実施形態＞
つづいて、図４Ａおよび図４Ｂを参照しながら、第２の実施形態に係るリードフレーム１を用いて構成される半導体装置１００Ａの構成について説明する。なお、第２の実施形態は、リードフレーム１の一部が第１の実施形態と異なる。これ以外の部分については第１の実施形態と同様であることから、その他の部分については詳細な説明を省略する。 <Second Embodiment>
Next, the configuration of a semiconductor device 100A configured using the lead frame 1 according to the second embodiment will be described with reference to FIGS. 4A and 4B. In the second embodiment, a part of the lead frame 1 is different from the first embodiment. Since other parts are the same as those in the first embodiment, detailed description of other parts is omitted.

第２の実施形態に係る半導体装置１００Ａでは、第１の実施形態と異なり、金属板２０からダミーパッド１３が上述の切断工程により切断されておらず、リードフレーム１にダミーパッド１３が含まれる。さらに、ダミーパッド１３は、封止樹脂３２から露出しないように、ダイパッド１０のおもて面側に折り曲げられている。換言すると、ダミーパッド１３は、ダイパッド１０のおもて面側に折り曲げられる屈曲部を有する。   In the semiconductor device 100A according to the second embodiment, unlike the first embodiment, the dummy pad 13 is not cut from the metal plate 20 by the above-described cutting process, and the lead frame 1 includes the dummy pad 13. Furthermore, the dummy pad 13 is bent to the front surface side of the die pad 10 so as not to be exposed from the sealing resin 32. In other words, the dummy pad 13 has a bent portion that is bent toward the front surface side of the die pad 10.

ここで、上述のように、リードフレーム１の製造工程におけるめっき工程の際には、ダミーパッド１３の側面にもめっき膜１４が形成される。しかしながら、ダミーパッド１３を折り曲げて、封止樹脂３２から露出しないようにすることにより、ダミーパッド１３の周囲を封止樹脂３２ですべて覆うことができ、めっき膜１４と封止樹脂３２との界面が外部に露出しないようにすることができる。   Here, as described above, the plating film 14 is also formed on the side surface of the dummy pad 13 during the plating process in the manufacturing process of the lead frame 1. However, by bending the dummy pad 13 so as not to be exposed from the sealing resin 32, the entire periphery of the dummy pad 13 can be covered with the sealing resin 32, and the interface between the plating film 14 and the sealing resin 32 can be covered. Can be prevented from being exposed to the outside.

したがって、かかる界面に外部から直接大気中の水分などが浸透することを抑制することができることから、半導体装置１００Ａの信頼性を十分に確保することができる。   Therefore, since it is possible to prevent moisture in the atmosphere from penetrating directly into the interface from the outside, the reliability of the semiconductor device 100A can be sufficiently ensured.

つづいて、第２の実施形態にかかるリードフレーム１の製造工程について説明する。第２の実施形態では、第１の実施形態と同様に、パターン形成工程（図１（ａ）参照）と、ハーフエッチング工程（図１（ａ）参照）と、マスク工程（図１（ｂ）参照）と、めっき工程（図１（ｃ）参照）とを行う。したがって、かかる工程の詳細については省略する。   Next, the manufacturing process of the lead frame 1 according to the second embodiment will be described. In the second embodiment, as in the first embodiment, a pattern formation step (see FIG. 1A), a half etching step (see FIG. 1A), and a mask step (FIG. 1B). And a plating step (see FIG. 1C). Therefore, the details of this process are omitted.

第２の実施形態では、めっき工程の後に、図５に示すように、ダミーパッド１３をダイパッド１０のおもて面側に折り曲げる折り曲げ工程を行う。なお、図５では、図１と同様に、左側に折り曲げ工程における拡大平面図を示すとともに、右側にはかかる拡大平面図に矢線で示した部分の断面図を示している。   In the second embodiment, after the plating process, as shown in FIG. 5, a bending process of bending the dummy pad 13 to the front surface side of the die pad 10 is performed. In FIG. 5, as in FIG. 1, an enlarged plan view in the bending process is shown on the left side, and a cross-sectional view of a portion indicated by an arrow in the enlarged plan view is shown on the right side.

第２の実施形態によれば、かかる折り曲げ工程により、半導体装置１００Ａにおいて、ダミーパッド１３が封止樹脂３２から露出しないようにすることができる。   According to the second embodiment, the bending process can prevent the dummy pad 13 from being exposed from the sealing resin 32 in the semiconductor device 100A.

また、かかる折り曲げ工程では、ダミーパッド１３を折り曲げる工程のほかに、リード１１を折り曲げる工程を同時に行ってもよい。このように、ダミーパッド１３を折り曲げる工程とリード１１を折り曲げる工程とを同時に行うことにより、リードフレーム１の生産性を向上させることができる。   Moreover, in this bending process, in addition to the process of bending the dummy pad 13, the process of bending the lead 11 may be performed simultaneously. Thus, the productivity of the lead frame 1 can be improved by simultaneously performing the step of bending the dummy pad 13 and the step of bending the lead 11.

以上、本発明の各実施形態について説明したが、本発明は上述の各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。たとえば、上述の各実施形態では、ダミーパッド１３が、ダイパッド１０やサポートバー１２に２カ所以上でつながるように形成されているが、ダミーパッド１３はダイパッド１０やサポートバー１２、リード１１のうち１カ所でつなげられてもよい。また、ダミーパッド１３の一端がダイパッド１０の一方の端部１０ａ２につなげられ、ダミーパッド１３の他端がダイパッド１０の他方の端部１０ａ２近傍のサポートバー１２につなげられてもよい。   As mentioned above, although each embodiment of this invention was described, this invention is not limited to each above-mentioned embodiment, A various change is possible unless it deviates from the meaning. For example, in each of the above-described embodiments, the dummy pad 13 is formed so as to be connected to the die pad 10 and the support bar 12 at two or more locations, but the dummy pad 13 is one of the die pad 10, the support bar 12, and the lead 11. It may be connected at a place. Further, one end of the dummy pad 13 may be connected to one end 10a2 of the die pad 10, and the other end of the dummy pad 13 may be connected to the support bar 12 near the other end 10a2 of the die pad 10.

しかしながら、ダミーパッド１３をダイパッド１０における両方の端部１０ａ２やサポートバー１２やダイパッド１０の一方の端部１０ａおよびサポートバー１２に２カ所でつながるように形成することにより、上述のように、側面１０ａの中央部１０ａ１や側面１０ａ全体の周囲に、ダミーパッド１３により閉空間を形成することができる。したがって、側面１０ａの中央部１０ａ１や側面１０ａ全体にめっき膜１４が形成されることをさらに抑制することができる。   However, by forming the dummy pad 13 so as to be connected to the both end portions 10a2 of the die pad 10, the support bar 12, the one end portion 10a of the die pad 10 and the support bar 12 at two locations, as described above, the side surface 10a A closed space can be formed by the dummy pad 13 around the central portion 10a1 and the entire side surface 10a. Therefore, it is possible to further suppress the formation of the plating film 14 on the central portion 10a1 of the side surface 10a and the entire side surface 10a.

また、本発明の各実施形態においては、ダイパッド１０の４つの側面１０ａすべてに向かい合うようにリード１１が配置されていることから、ダイパッド１０の４つの側面１０ａすべてにダミーパッド１３が形成されている。しかしながら、たとえばＳＯＰタイプの半導体装置の製造に用いられるリードフレームのように、ダイパッド１０の２つの側面１０ａにのみ向かい合うようにリード１１が配置されている場合、リード１１に対向する２つの側面１０ａにのみダミーパッド１３を形成してもよい。   In each embodiment of the present invention, since the lead 11 is disposed so as to face all four side surfaces 10a of the die pad 10, the dummy pad 13 is formed on all four side surfaces 10a of the die pad 10. . However, when the leads 11 are arranged so as to face only the two side surfaces 10 a of the die pad 10, for example, as in a lead frame used for manufacturing an SOP type semiconductor device, the two side surfaces 10 a facing the leads 11 are arranged on the two side surfaces 10 a. Only the dummy pad 13 may be formed.

以上のように、実施形態に係るリードフレーム１の製造方法は、パターン形成工程と、マスク工程と、めっき工程と、を含む。パターン形成工程は、ダイパッド１０と、ダイパッド１０の周囲に設けられる複数のリード１１と、ダイパッド１０において複数のリード１１に対向する側面１０ａと複数のリード１１との間を遮るように設けられるダミーパッド１３と、を含むパターンを金属板２０に形成する。マスク工程は、パターン形成工程の後に、ダイパッド１０の全体とダミーパッド１３の少なくとも一部とを覆うとともに、複数のリード１１におけるダイパッド１０側の先端部１１ａを露出させる開口部２１ａが形成されるめっきマスク２１で金属板２０のおもて面を覆う。めっき工程は、マスク工程の後に、めっきマスク２１の開口部２１ａを介して複数のリード１１の先端部１１ａにめっき膜１４を形成する。これにより、ダイパッド１０の側面１０ａで封止樹脂３２の剥離やクラックが発生することを抑制することができる。   As described above, the manufacturing method of the lead frame 1 according to the embodiment includes the pattern forming process, the mask process, and the plating process. The pattern forming step includes a die pad 10, a plurality of leads 11 provided around the die pad 10, and a dummy pad provided so as to block between the plurality of leads 11 and the side surface 10 a facing the plurality of leads 11 in the die pad 10. 13 is formed on the metal plate 20. In the mask process, after the pattern formation process, plating is performed so as to cover the entire die pad 10 and at least a part of the dummy pad 13, and to form openings 21a that expose the end portions 11a on the die pad 10 side of the plurality of leads 11. The front surface of the metal plate 20 is covered with a mask 21. In the plating process, after the mask process, the plating film 14 is formed on the tip portions 11 a of the leads 11 through the openings 21 a of the plating mask 21. Thereby, it is possible to suppress the peeling or cracking of the sealing resin 32 on the side surface 10 a of the die pad 10.

また、実施形態に係るリードフレーム１の製造方法において、ダミーパッド１３は、ダイパッド１０の側面１０ａにおける両方の端部１０ａ２に支持されるように形成される。これにより、めっき成分が側面１０ａの中央部１０ａ１に回り込むことを抑制することができることから、中央部１０ａ１にめっき膜１４が形成されることをさらに抑制することができる。   Further, in the method for manufacturing the lead frame 1 according to the embodiment, the dummy pad 13 is formed so as to be supported by both end portions 10 a 2 on the side surface 10 a of the die pad 10. Thereby, since it can suppress that a plating component wraps around the center part 10a1 of the side surface 10a, it can further suppress that the plating film 14 is formed in the center part 10a1.

また、実施形態に係るリードフレーム１の製造方法において、リードフレーム１は、ダイパッド１０を支持するサポートバー１２をさらに含み、ダミーパッド１３は、サポートバー１２に支持されるように形成される。これにより、めっき成分が側面１０ａ全体に回り込むことを抑制することができることから、側面１０ａ全体にめっき膜１４が形成されることをさらに抑制することができる。   In the lead frame 1 manufacturing method according to the embodiment, the lead frame 1 further includes a support bar 12 that supports the die pad 10, and the dummy pad 13 is formed to be supported by the support bar 12. Thereby, since it can suppress that a plating component wraps around the whole side surface 10a, it can further suppress that the plating film 14 is formed in the whole side surface 10a.

また、実施形態に係るリードフレーム１の製造方法において、ダミーパッド１３は、複数のリード１１の先端部１１ａに支持されるように形成される。これにより、隣接するリード１１同士の間隔が所定の間隔を維持するように、並んで配置されるリード１１を支持する機能をダミーパッド１３に付加することができる。   In the method for manufacturing the lead frame 1 according to the embodiment, the dummy pad 13 is formed so as to be supported by the tip portions 11 a of the plurality of leads 11. Thereby, the function of supporting the leads 11 arranged side by side can be added to the dummy pad 13 so that the interval between the adjacent leads 11 is maintained at a predetermined interval.

また、実施形態に係るリードフレーム１の製造方法は、めっき工程の後に、ダミーパッド１３を切断する切断工程をさらに含む。これにより、半導体装置１００の信頼性を向上させることができる。   Moreover, the manufacturing method of the lead frame 1 according to the embodiment further includes a cutting step of cutting the dummy pad 13 after the plating step. Thereby, the reliability of the semiconductor device 100 can be improved.

また、実施形態に係るリードフレーム１の製造方法は、めっき工程の後に、ダミーパッド１３をダイパッド１０のおもて面側に折り曲げる折り曲げ工程をさらに含む。これにより、半導体装置１００Ａにおいて、ダミーパッド１３が封止樹脂３２から露出しないようにすることができる。   Moreover, the manufacturing method of the lead frame 1 according to the embodiment further includes a bending step of bending the dummy pad 13 to the front surface side of the die pad 10 after the plating step. Thereby, in the semiconductor device 100 </ b> A, the dummy pad 13 can be prevented from being exposed from the sealing resin 32.

また、実施形態に係るリードフレーム１は、ダイパッド１０と、ダイパッド１０の周囲に設けられる複数のリード１１と、を有し、ダイパッド１０の裏面が封止樹脂３２から露出するように構成される半導体装置１００用のリードフレーム１において、ダイパッド１０の側面１０ａの近傍におけるダイパッド１０の裏面側に形成されるハーフエッチング部と、複数のリード１１におけるダイパッド１０側の先端部１１ａに形成されるめっき膜１４と、ダイパッド１０の側面１０ａにリードフレーム１の一部が切断された切断部１０ｃと、を有する。これにより、ダイパッド１０の側面１０ａで封止樹脂３２の剥離やクラックが発生することを抑制することができる。   In addition, the lead frame 1 according to the embodiment includes a die pad 10 and a plurality of leads 11 provided around the die pad 10, and a semiconductor configured such that the back surface of the die pad 10 is exposed from the sealing resin 32. In the lead frame 1 for the apparatus 100, a half-etched portion formed on the back side of the die pad 10 in the vicinity of the side surface 10 a of the die pad 10 and a plating film 14 formed on the tip portion 11 a on the die pad 10 side of the plurality of leads 11. And a cut portion 10c in which a part of the lead frame 1 is cut on the side surface 10a of the die pad 10. Thereby, it is possible to suppress the peeling or cracking of the sealing resin 32 on the side surface 10 a of the die pad 10.

また、実施形態に係るリードフレーム１において、ハーフエッチング部１０ｂは、側面１０ａにおける中央部１０ａ１の近傍に形成され、切断部１０ｃは、側面１０ａにおける両方の端部１０ａ２に一対形成される。これにより、側面１０ａの中央部１０ａ１にめっき膜１４が形成されることをさらに抑制することができる。   In the lead frame 1 according to the embodiment, the half-etched portion 10b is formed in the vicinity of the central portion 10a1 on the side surface 10a, and a pair of cut portions 10c are formed on both end portions 10a2 on the side surface 10a. Thereby, it can further suppress that the plating film 14 is formed in the center part 10a1 of the side surface 10a.

また、実施形態に係るリードフレーム１は、ダイパッド１０と、ダイパッド１０の周囲に設けられる複数のリード１１と、ダイパッド１０を支持するサポートバー１２と、を有し、ダイパッド１０の裏面が封止樹脂３２から露出するように構成される半導体装置１００用のリードフレーム１において、ダイパッド１０における側面１０ａの裏面側に形成されるハーフエッチング部１０ｂと、複数のリード１１におけるダイパッド１０側の先端部１１ａに形成されるめっき膜１４と、サポートバー１２にリードフレーム１の一部が切断された切断部と、を有する。これにより、側面１０ａ全体にめっき膜１４が形成されることをさらに抑制することができる。   The lead frame 1 according to the embodiment includes a die pad 10, a plurality of leads 11 provided around the die pad 10, and a support bar 12 that supports the die pad 10, and the back surface of the die pad 10 is a sealing resin. In the lead frame 1 for the semiconductor device 100 configured to be exposed from 32, a half-etched portion 10 b formed on the back side of the side surface 10 a of the die pad 10 and a tip portion 11 a on the die pad 10 side of the plurality of leads 11. It has a plating film 14 to be formed, and a cut portion in which a part of the lead frame 1 is cut in the support bar 12. Thereby, it can suppress further that the plating film 14 is formed in the whole side surface 10a.

また、実施形態に係るリードフレーム１は、ダイパッド１０と、ダイパッド１０の周囲に設けられる複数のリード１１と、を有し、ダイパッド１０の裏面が封止樹脂３２から露出するように構成される半導体装置１００Ａ用のリードフレーム１において、リードフレーム１は、ダイパッド１０において複数のリード１１に対向する側面１０ａと複数のリード１１との間に設けられるダミーパッド１３と、ダイパッド１０の側面１０ａの近傍におけるダイパッド１０の裏面側に形成されるハーフエッチング部と、複数のリード１１におけるダイパッド１０側の先端部１１ａに形成されるめっき膜１４と、を備え、ダミーパッド１３がダイパッド１０のおもて面側に折り曲げられる屈曲部を有する。これにより、ダイパッド１０の側面１０ａで封止樹脂３２の剥離やクラックが発生することを抑制することができる。   In addition, the lead frame 1 according to the embodiment includes a die pad 10 and a plurality of leads 11 provided around the die pad 10, and a semiconductor configured such that the back surface of the die pad 10 is exposed from the sealing resin 32. In the lead frame 1 for the device 100A, the lead frame 1 is located in the vicinity of the side surface 10a of the die pad 10 and the dummy pad 13 provided between the side surface 10a facing the plurality of leads 11 and the plurality of leads 11 in the die pad 10. A half-etched portion formed on the back surface side of the die pad 10 and a plating film 14 formed on the tip portion 11 a on the die pad 10 side of the plurality of leads 11, and the dummy pad 13 is the front surface side of the die pad 10. It has a bent part that can be bent. Thereby, it is possible to suppress the peeling or cracking of the sealing resin 32 on the side surface 10 a of the die pad 10.

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。   Further effects and modifications can be easily derived by those skilled in the art. Thus, the broader aspects of the present invention are not limited to the specific details and representative embodiments shown and described above. Accordingly, various modifications can be made without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents.

１ リードフレーム
１０ ダイパッド
１０ａ 側面
１０ａ１ 中央部
１０ａ２ 端部
１０ｂ ハーフエッチング部
１０ｃ 切断部
１１ リード
１１ａ 先端部
１２ サポートバー
１３ ダミーパッド
１４ めっき膜
２０ 金属板
２１ めっきマスク
２１ａ 開口部
２２ 押さえ部材
３０ 半導体素子
３１ ボンディングワイヤ
３２ 封止樹脂
１００、１００Ａ 半導体装置 DESCRIPTION OF SYMBOLS 1 Lead frame 10 Die pad 10a Side surface 10a1 Center part 10a2 End part 10b Half etching part 10c Cutting part 11 Lead 11a Tip part 12 Support bar 13 Dummy pad 14 Plating film 20 Metal plate 21 Plating mask 21a Opening part 22 Holding member 30 Semiconductor element 31 Bonding wire 32 Sealing resin 100, 100A Semiconductor device

Claims (10)

ダイパッドと、前記ダイパッドの周囲に設けられる複数のリードと、前記ダイパッドにおいて前記複数のリードに対向する側面と前記複数のリードとの間を遮るように設けられるダミーパッドと、を含むパターンを金属板に形成するパターン形成工程と、
前記パターン形成工程の後に、前記ダイパッドの全体と前記ダミーパッドの少なくとも一部とを覆うとともに、前記複数のリードにおける前記ダイパッド側の先端部を露出させる開口部が形成されるめっきマスクで前記金属板のおもて面を覆うマスク工程と、
前記マスク工程の後に、前記めっきマスクの前記開口部を介して前記複数のリードの前記先端部にめっき膜を形成するめっき工程と、を含むこと
を特徴とするリードフレームの製造方法。 A metal plate having a pattern including a die pad, a plurality of leads provided around the die pad, and a dummy pad provided so as to block between the plurality of leads and a side surface facing the plurality of leads in the die pad A pattern forming process to be formed on,
After the pattern forming step, the metal plate is a plating mask that covers the entire die pad and at least a part of the dummy pad, and is formed with an opening that exposes the die pad side tip of the plurality of leads. A mask process for covering the front surface,
And a plating step of forming a plating film on the tip portions of the plurality of leads through the openings of the plating mask after the masking step. 前記ダミーパッドは、
前記ダイパッドの前記側面における両方の端部に支持されるように形成されること
を特徴とする請求項１に記載のリードフレームの製造方法。 The dummy pad is
The lead frame manufacturing method according to claim 1, wherein the lead frame is formed so as to be supported by both end portions of the side surface of the die pad. 前記リードフレームは、前記ダイパッドを支持するサポートバーをさらに含み、
前記ダミーパッドは、
前記サポートバーに支持されるように形成されること
を特徴とする請求項１に記載のリードフレームの製造方法。 The lead frame further includes a support bar that supports the die pad,
The dummy pad is
The lead frame manufacturing method according to claim 1, wherein the lead frame is formed to be supported by the support bar. 前記ダミーパッドは、
前記複数のリードの前記先端部に支持されるように形成されること
を特徴とする請求項１〜３のいずれか一つに記載のリードフレームの製造方法。 The dummy pad is
The lead frame manufacturing method according to claim 1, wherein the lead frame is formed to be supported by the tip portions of the plurality of leads. 前記めっき工程の後に、前記ダミーパッドを切断する切断工程をさらに含むこと
を特徴とする請求項１〜４のいずれか一つに記載のリードフレームの製造方法。 The lead frame manufacturing method according to claim 1, further comprising a cutting step of cutting the dummy pad after the plating step. 前記めっき工程の後に、前記ダミーパッドを前記ダイパッドのおもて面側に折り曲げる折り曲げ工程をさらに含むこと
を特徴とする請求項１〜３のいずれか一つに記載のリードフレームの製造方法。 The lead frame manufacturing method according to claim 1, further comprising a bending step of bending the dummy pad to the front surface side of the die pad after the plating step. ダイパッドと、前記ダイパッドの周囲に設けられる複数のリードと、を有し、前記ダイパッドの裏面が封止樹脂から露出するように構成される半導体装置用のリードフレームにおいて、
前記ダイパッドの側面の近傍における前記ダイパッドの裏面側に形成されるハーフエッチング部と、
前記複数のリードにおける前記ダイパッド側の先端部に形成されるめっき膜と、
前記ダイパッドの前記側面にリードフレームの一部が切断された切断部と、を有すること
を特徴とするリードフレーム。 In a lead frame for a semiconductor device having a die pad and a plurality of leads provided around the die pad, and configured so that a back surface of the die pad is exposed from a sealing resin,
A half-etched portion formed on the back side of the die pad in the vicinity of the side surface of the die pad;
A plating film formed at the tip of the plurality of leads on the die pad side;
A lead frame, comprising: a cut portion obtained by cutting a part of the lead frame on the side surface of the die pad. 前記ハーフエッチング部は、
前記側面における中央部の近傍に形成され、
前記切断部は、
前記側面における両方の端部に一対形成されること
を特徴とする請求項７に記載のリードフレーム。 The half-etched portion is
Formed in the vicinity of the central portion of the side surface,
The cutting part is
The lead frame according to claim 7, wherein a pair is formed at both end portions of the side surface. ダイパッドと、前記ダイパッドの周囲に設けられる複数のリードと、前記ダイパッドを支持するサポートバーと、を有し、前記ダイパッドの裏面が封止樹脂から露出するように構成される半導体装置用のリードフレームにおいて、
前記ダイパッドにおける側面の裏面側に形成されるハーフエッチング部と、
前記複数のリードにおける前記ダイパッド側の先端部に形成されるめっき膜と、
前記サポートバーにリードフレームの一部が切断された切断部と、を有すること
を特徴とするリードフレーム。 A lead frame for a semiconductor device, comprising: a die pad; a plurality of leads provided around the die pad; and a support bar supporting the die pad, wherein the back surface of the die pad is exposed from a sealing resin. In
A half-etched portion formed on the back side of the side surface of the die pad;
A plating film formed at the tip of the plurality of leads on the die pad side;
A lead frame comprising: a cut portion obtained by cutting a part of the lead frame on the support bar. ダイパッドと、前記ダイパッドの周囲に設けられる複数のリードと、を有し、前記ダイパッドの裏面が封止樹脂から露出するように構成される半導体装置用のリードフレームにおいて、
前記リードフレームは、
前記ダイパッドにおいて前記複数のリードに対向する側面と前記複数のリードとの間に設けられるダミーパッドと、
前記ダイパッドの側面の近傍における前記ダイパッドの裏面側に形成されるハーフエッチング部と、
前記複数のリードにおける前記ダイパッド側の先端部に形成されるめっき膜と、を備え、
前記ダミーパッドが前記ダイパッドのおもて面側に折り曲げられる屈曲部を有すること
を特徴とするリードフレーム。 In a lead frame for a semiconductor device having a die pad and a plurality of leads provided around the die pad, and configured so that a back surface of the die pad is exposed from a sealing resin,
The lead frame is
A dummy pad provided between a side surface facing the plurality of leads and the plurality of leads in the die pad;
A half-etched portion formed on the back side of the die pad in the vicinity of the side surface of the die pad;
A plating film formed at the tip of the plurality of leads on the die pad side, and
The lead frame, wherein the dummy pad has a bent portion that is bent toward the front surface side of the die pad.
JP2017005857A 2017-01-17 2017-01-17 Lead frame manufacturing method and lead frame Active JP6788509B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017005857A JP6788509B2 (en) 2017-01-17 2017-01-17 Lead frame manufacturing method and lead frame
TW107101536A TWI706482B (en) 2017-01-17 2018-01-16 Method for manufacturing lead frame and lead frame
CN201810045059.0A CN108364873B (en) 2017-01-17 2018-01-17 Method for manufacturing lead frame and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017005857A JP6788509B2 (en) 2017-01-17 2017-01-17 Lead frame manufacturing method and lead frame

Publications (2)

Publication Number Publication Date
JP2018117009A true JP2018117009A (en) 2018-07-26
JP6788509B2 JP6788509B2 (en) 2020-11-25

Family

ID=62984118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017005857A Active JP6788509B2 (en) 2017-01-17 2017-01-17 Lead frame manufacturing method and lead frame

Country Status (3)

Country Link
JP (1) JP6788509B2 (en)
CN (1) CN108364873B (en)
TW (1) TWI706482B (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539548B2 (en) * 1991-02-27 1996-10-02 株式会社三井ハイテック Method for manufacturing lead frame for semiconductor device
JP3458057B2 (en) * 1998-03-12 2003-10-20 松下電器産業株式会社 Resin-sealed semiconductor device
JP2001044351A (en) * 1999-07-29 2001-02-16 Hitachi Ltd Semiconductor device and manufacture thereof
US8742555B2 (en) * 2011-08-30 2014-06-03 Jian Wen Lead frame having a flag with in-plane and out-of-plane mold locking features
KR101833312B1 (en) * 2013-05-06 2018-03-02 해성디에스 주식회사 Method for manufacturing lead frame
JP6129645B2 (en) * 2013-05-29 2017-05-17 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method of semiconductor device
JP6325975B2 (en) * 2014-12-19 2018-05-16 新光電気工業株式会社 Lead frame, semiconductor device

Also Published As

Publication number Publication date
CN108364873B (en) 2023-07-07
JP6788509B2 (en) 2020-11-25
TW201841271A (en) 2018-11-16
TWI706482B (en) 2020-10-01
CN108364873A (en) 2018-08-03

Similar Documents

Publication Publication Date Title
TW558819B (en) Leadframe, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
US7834429B2 (en) Lead frame and method of manufacturing the same and semiconductor device
JP4091050B2 (en) Manufacturing method of semiconductor device
US9363901B2 (en) Making a plurality of integrated circuit packages
KR20040030283A (en) Lead frame and method of manufacturing the same
JP2017028152A (en) Lead frame and manufacturing method therefor
TWI787343B (en) Substrate for mounting semiconductor element and manufacturing method thereof
KR20220121173A (en) Packaging process for plating via selective molding
KR20210135298A (en) Semiconductor package with sidewall plating
JP2018200994A (en) Lead frame and manufacturing method of the same
JP2009038145A (en) Lead terminal type semiconductor device
US20160307831A1 (en) Method of making a qfn package
JP2008113021A (en) Manufacturing method of semiconductor device
JP6788509B2 (en) Lead frame manufacturing method and lead frame
JP2011142337A (en) Method of manufacturing semiconductor device
JPH10256460A (en) Terminal land frame, resin sealed type semiconductor device using it, and manufacture of the device
JP5954871B2 (en) Manufacturing method of semiconductor device, semiconductor element mounting substrate used therefor, and manufacturing method thereof
JP3691790B2 (en) Semiconductor device manufacturing method and semiconductor device manufactured by the method
US10181436B2 (en) Lead frame and method of manufacturing the same
JP7223347B2 (en) Manufacturing method of lead frame and semiconductor device
TWI833739B (en) Semiconductor package and method for fabricating the same
KR101333001B1 (en) Lead frame and method for manufacturing semiconductor package using the same
JP2001007268A (en) Semiconductor device and manufacture thereof
JP6562495B2 (en) Manufacturing method of semiconductor device
JP2002246531A (en) Lead frame and method for manufacturing resin molding semiconductor device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200923

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200923

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201002

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201030

R150 Certificate of patent or registration of utility model

Ref document number: 6788509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250