JP2001044351A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JP2001044351A JP2001044351A JP11215335A JP21533599A JP2001044351A JP 2001044351 A JP2001044351 A JP 2001044351A JP 11215335 A JP11215335 A JP 11215335A JP 21533599 A JP21533599 A JP 21533599A JP 2001044351 A JP2001044351 A JP 2001044351A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- plating
- lead
- semiconductor device
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、リードに銀めっきを形成する半導体装置に
おける信頼性向上に適用して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique which is effective when applied to improve the reliability of a semiconductor device in which silver plating is formed on a lead.
【０００２】[0002]
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.
【０００３】小形化・薄形化を図るとともにリードフレ
ームを用いて製造される半導体装置として、ＱＦＮ（Qu
ad Flat Non-leaded Package) と呼ばれるパッケージが
開発されている。[0003] As a semiconductor device manufactured by using a lead frame while achieving miniaturization and thinning, QFN (Queen) is used.
A package called ad Flat Non-leaded Package) has been developed.
【０００４】このＱＦＮでは、樹脂封止によって形成さ
れた封止部の裏面内に全てのリードがその被実装面を露
出して配置され、これにより、表面実装形の構造となっ
ており、これをボトムリードタイプの半導体装置と呼ん
でいる。[0004] In this QFN, all the leads are arranged in a back surface of a sealing portion formed by resin sealing so as to expose a surface to be mounted, thereby forming a surface mounting type structure. Is called a bottom lead type semiconductor device.
【０００５】また、ＱＦＮでは、半導体チップの表面電
極とこれに対応するインナリード（リード）とがボンデ
ィング用のワイヤによって電気的に接続される。その
際、ワイヤとして金線を用いる場合が多く、また、イン
ナリードは、例えば、銅（Ｃｕ）、鉄（Ｆｅ）、あるい
は、鉄とニッケルとの合金（Ｆｅ−Ｎｉ）などであるた
め、インナリードのワイヤ接合部にワイヤとの接合力を
増加させるために銀めっきが形成される。In the QFN, the surface electrodes of the semiconductor chip and the corresponding inner leads (leads) are electrically connected by bonding wires. In this case, a gold wire is often used as the wire, and the inner lead is made of, for example, copper (Cu), iron (Fe), or an alloy of iron and nickel (Fe-Ni). Silver plating is formed on the wire bonding portion of the lead to increase the bonding strength with the wire.
【０００６】ここで、ワイヤボンディングが行われる半
導体装置におけるワイヤの接合技術については、例え
ば、日経ＢＰ社、１９９３年５月３１日発行、「実践講
座ＶＬＳＩパッケージング技術（下）」香山晋、成瀬邦
彦（監修）、２５〜２７頁に記載されている。Here, regarding the wire bonding technology in a semiconductor device in which wire bonding is performed, for example, Nikkei BP, published on May 31, 1993, “Practical Course VLSI Packaging Technology (2)”, Susumu Kayama and Naruse Kunihiko (supervised), pages 25-27.
【０００７】[0007]
【発明が解決しようとする課題】ところが、前記した技
術のＱＦＮにおいては、インナリードのワイヤ接合部に
銀めっきを形成した際に、銀めっきがタブ（ダイパッド
ともいう）の側面に付着する。この現象は、タブとイン
ナーリードの間隔が狭い場合に発生しやすい。However, in the QFN of the above-described technique, when silver plating is formed on the wire joint of the inner lead, the silver plating adheres to the side surface of the tab (also referred to as a die pad). This phenomenon is likely to occur when the distance between the tab and the inner lead is small.
【０００８】その際、銀めっきと封止用樹脂（例えば、
熱硬化性のエポキシ樹脂）とは、その密着性が悪い。At this time, silver plating and a sealing resin (for example,
(Thermosetting epoxy resin) has poor adhesion.
【０００９】また、薄形のＱＦＮでは、タブの裏面側の
封止部の厚さも非常に薄い。In the thin QFN, the thickness of the sealing portion on the back surface side of the tab is very small.
【００１０】これらの状況下で、温度サイクルテストな
どの信頼度テストを行うと、タブ側面の銀めっき付着部
とタブの側面側の封止部との間で剥離が発生し、これに
より、タブの側面下方角部に応力が集中して、タブの裏
面の封止部付近にパッケージクラックが形成される。[0010] Under these circumstances, when a reliability test such as a temperature cycle test is performed, peeling occurs between the silver plating adhesion portion on the side surface of the tab and the sealing portion on the side surface of the tab. The stress is concentrated on the lower corner of the side surface of the tab, and a package crack is formed near the sealing portion on the back surface of the tab.
【００１１】その結果、ＱＦＮの信頼性が低下すること
が問題とされる。As a result, there is a problem that the reliability of the QFN is reduced.
【００１２】なお、銀めっき形成時に、めっき形成用の
特別治具を用いてタブへの銀めっき付着を防止する方法
が考案されているが、この方法では、リードフレームの
製造コストのアップを招くことが問題となる。A method of preventing silver plating from adhering to the tab by using a special plating jig during silver plating has been devised. However, this method causes an increase in the manufacturing cost of the lead frame. That is a problem.
【００１３】本発明の目的は、パッケージクラックを防
止して信頼性の向上を図る半導体装置およびその製造方
法を提供することにある。An object of the present invention is to provide a semiconductor device which prevents package cracks and improves reliability, and a method of manufacturing the same.
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【００１５】[0015]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【００１６】すなわち、本発明の半導体装置は、半導体
チップを支持するタブと、前記タブの周囲に配置され、
前記タブの周囲から外部に向かって延在する複数のリー
ドと、前記半導体チップの表面電極とこれに対応する前
記リードとを電気的に接続するボンディング用のワイヤ
と、前記半導体チップおよび前記ワイヤを樹脂封止して
形成された封止部と、前記タブと前記リードのワイヤ接
合側端部との間に配置され、前記リードのワイヤ接合部
へのめっき形成時に、前記めっきの前記タブへの付着を
阻止するめっき阻止用ダム部とを有するものである。That is, a semiconductor device of the present invention comprises a tab for supporting a semiconductor chip, and a tab disposed around the tab.
A plurality of leads extending from the periphery of the tab to the outside, a bonding wire for electrically connecting a surface electrode of the semiconductor chip and the corresponding lead, and the semiconductor chip and the wire. A sealing portion formed by resin sealing, disposed between the tab and the wire bonding side end of the lead, and when plating is formed on the wire bonding portion of the lead, the plating is applied to the tab. And a dam portion for preventing plating from adhering.
【００１７】これにより、めっき阻止用ダム部によっ
て、リードへのめっき形成時のめっきのタブへの付着を
阻止することができる。Thus, the plating-preventing dam portion can prevent the plating from adhering to the tab when the plating is formed on the lead.
【００１８】また、めっき阻止用ダム部の外側側面にめ
っきが付着した場合においても、めっき阻止用ダム部は
その外内両側に封止用樹脂が配置されているため、めっ
き阻止用ダム部と封止用樹脂との密着性は確保できる。Further, even when plating adheres to the outer side surface of the plating prevention dam portion, the plating prevention dam portion is provided with the sealing resin on both outer and inner sides thereof. Adhesion with the sealing resin can be ensured.
【００１９】さらに、めっき阻止用ダム部の幅を狭くす
ることにより、温度サイクルテストなどにおける熱スト
レスによって発生する応力を緩和することができ、その
結果、半導体装置の封止部にパッケージクラックが形成
されることを防止できる。Further, by reducing the width of the plating prevention dam portion, stress generated by thermal stress in a temperature cycle test or the like can be reduced, and as a result, a package crack is formed in the sealing portion of the semiconductor device. Can be prevented.
【００２０】また、本発明の半導体装置の製造方法は、
半導体チップを支持可能なタブとその周囲に設けられた
複数のリードのワイヤ接合側端部との間に配置されため
っき阻止用ダム部を備え、前記リードのワイヤ接合部へ
のめっき形成時の前記めっきの前記タブへの付着が前記
めっき阻止用ダム部によって阻止されたリードフレーム
を準備する工程と、前記リードフレームの前記タブと前
記半導体チップとを接合する工程と、前記半導体チップ
の表面電極とこれに対応する前記リードとをボンディン
グ用のワイヤによって電気的に接続する工程と、前記リ
ードの一部を露出させて前記半導体チップおよび前記ワ
イヤを樹脂封止して封止部を形成する工程と、複数の前
記リードおよび前記タブを前記リードフレームの枠部か
ら分離する工程とを有するものである。Further, a method of manufacturing a semiconductor device according to the present invention
A plating prevention dam portion is provided between a tab capable of supporting a semiconductor chip and a wire bonding side end of a plurality of leads provided around the tab, and when plating is formed on the wire bonding portion of the lead. A step of preparing a lead frame in which the plating is prevented from adhering to the tab by the plating blocking dam portion; a step of joining the tab of the lead frame to the semiconductor chip; and a surface electrode of the semiconductor chip. Electrically connecting the lead and the corresponding lead with a bonding wire, and forming a sealing portion by exposing a part of the lead and sealing the semiconductor chip and the wire with resin. And separating the plurality of leads and the tabs from the frame of the lead frame.
【００２１】[0021]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.
【００２２】図１は本発明の実施の形態の半導体装置で
あるＱＦＮに用いられるリードフレームの構造の一例を
示す部分平面図、図２は本発明の半導体装置であるＱＦ
Ｎの構造の実施の形態の一例を示す図であり、（ａ）は
平面図、（ｂ）は側面図、図３は図２に示すＱＦＮの構
造を示す図であり、（ａ）は断面図、（ｂ）は（ａ）の
Ａ部を示す部分拡大断面図、（ｃ）は（ａ）のＢ部を示
す部分拡大断面図、図４は図２に示すＱＦＮにおける封
止部と半導体チップを透過して封止部の内部構造を示す
平面図、図５は図２に示すＱＦＮの製造方法の実施の形
態の一例を示す製造プロセスフロー図、図６は図２に示
すＱＦＮの製造方法におけるめっき形成方法の一例を示
す図であり、（ａ）は平面図、（ｂ）は断面図である。FIG. 1 is a partial plan view showing an example of the structure of a lead frame used in a QFN as a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a QFN as a semiconductor device according to the present invention.
3A and 3B are diagrams illustrating an example of an embodiment of the structure of N, in which FIG. 3A is a plan view, FIG. 3B is a side view, FIG. 3 is a diagram illustrating the structure of the QFN illustrated in FIG. 2, and FIG. FIG. 4B is a partially enlarged sectional view showing a portion A of FIG. 4A, FIG. 4C is a partially enlarged sectional view showing a portion B of FIG. 5A, and FIG. FIG. 5 is a plan view showing the internal structure of the sealing portion through the chip, FIG. 5 is a manufacturing process flow chart showing an example of the embodiment of the method for manufacturing the QFN shown in FIG. 2, and FIG. 6 is manufacturing the QFN shown in FIG. It is a figure which shows an example of the plating formation method in a method, (a) is a top view, (b) is sectional drawing.
【００２３】図１に示す本実施の形態のリードフレーム
１は、薄形（小形）・樹脂封止形で、かつ面実装形の半
導体装置に用いられるものであり、本実施の形態ではこ
の半導体装置の一例として、図２，図３および図４に示
すＱＦＮ７を取り上げて説明する。The lead frame 1 of the present embodiment shown in FIG. 1 is a thin (small) resin-sealed type and is used for a surface-mount type semiconductor device. The QFN 7 shown in FIGS. 2, 3 and 4 will be described as an example of the apparatus.
【００２４】なお、本実施の形態のＱＦＮ７は、比較的
ピン数が少なく、モールドによって形成された封止部３
の裏面３ａ（半導体装置実装側の面）内に外部機器の端
子などと電気的に接続する複数のリード１ａの被実装面
１ｂが露出して配置されたボトムリードタイプ（エリア
アレイタイプともいう）のものである。The QFN 7 of this embodiment has a relatively small number of pins, and has a sealing portion 3 formed by molding.
Bottom lead type (also referred to as area array type) in which a mounting surface 1b of a plurality of leads 1a electrically connected to terminals of an external device or the like is exposed and arranged in a back surface 3a (a surface on the semiconductor device mounting side) of the device. belongs to.
【００２５】また、図１に示す本実施の形態のリードフ
レーム１では、搭載される半導体チップ２（図３（ａ）
参照）の４つの辺に対応してタブ１ｅの４方向のそれぞ
れに複数（本実施の形態のＱＦＮ７では一辺５本ずつ合
計２０本）のリード１ａが配置されている。In the lead frame 1 of the present embodiment shown in FIG. 1, the semiconductor chip 2 (see FIG.
A plurality of leads 1a (in the QFN 7 of the present embodiment, a total of 20 leads, five sides each) are arranged in each of the four directions of the tab 1e corresponding to the four sides of the tab 1e.
【００２６】図１〜図４を用いて、図１に示すリードフ
レーム１の構成について説明すると、半導体チップ２を
支持可能なほぼ四角形のタブ１ｅと、タブ１ｅの周囲に
配置され、かつ封止部３の裏面３ａ内に露出する被実装
面１ｂを備えるとともに、半導体チップ２の表面電極２
ａと電気的に接続される複数のリード１ａと、タブ１ｅ
をその４つの角部で支持するタブ吊りリード１ｌと、タ
ブ１ｅとリード１ａのワイヤ接合側端部１ｃとの間に配
置され、かつリード１ａのワイヤ接合部１ｄへのめっき
形成時に、前記めっきのタブ１ｅへの付着を阻止するめ
っき阻止用ダム部１ｋと、４本のタブ吊りリード１ｌお
よび２０本のリード１ａを支持する枠部１ｆとからなる
薄板状の金属板である。The structure of the lead frame 1 shown in FIG. 1 will be described with reference to FIGS. 1 to 4. A substantially rectangular tab 1e capable of supporting the semiconductor chip 2 is disposed around the tab 1e and sealed. A mounting surface 1b exposed in a back surface 3a of the portion 3;
a and a plurality of leads 1a electrically connected to the
Is disposed between the tab suspension lead 11 supporting the four corners thereof and the tab 1e and the wire bonding side end 1c of the lead 1a, and when the plating is performed on the wire bonding portion 1d of the lead 1a, the plating is performed. Is a thin plate-shaped metal plate comprising a plating prevention dam portion 1k for preventing adhesion to the tab 1e and a frame portion 1f for supporting four tab suspension leads 11 and 20 leads 1a.
【００２７】なお、リードフレーム１は、図１に示すよ
うに、１枚のリードフレーム１から複数個のＱＦＮ７を
製造することが可能な長尺状の細長い多連のものであ
る。As shown in FIG. 1, the lead frame 1 is a long and narrow multiple unit capable of manufacturing a plurality of QFNs 7 from one lead frame 1.
【００２８】つまり、１枚のリードフレーム１には、１
個のＱＦＮ７に対応したパッケージ領域が複数個形成さ
れており、さらに、その枠部１ｆには、チップマウント
（ダイボンディング）時やワイヤボンディング時にリー
ドフレーム１を搬送する際の複数のガイド用長孔１ｇお
よび位置決め孔１ｈが形成されている。That is, one lead frame 1 has 1
A plurality of package regions corresponding to the QFNs 7 are formed, and a plurality of elongated holes for guiding the lead frame 1 at the time of chip mounting (die bonding) or wire bonding at the time of chip mounting (die bonding). 1g and a positioning hole 1h are formed.
【００２９】なお、リードフレーム１の材料は、例え
ば、銅（Ｃｕ）、鉄（Ｆｅ）、または、鉄とニッケルと
の合金（Ｆｅ−Ｎｉ）などであり、その厚さは、例え
ば、０.1〜０.2ｍｍ程度であるが、前記材料や前記厚さ
などは、これらに限定されるものではない。The material of the lead frame 1 is, for example, copper (Cu), iron (Fe), or an alloy of iron and nickel (Fe-Ni). The thickness is about 1 to 0.2 mm, but the material and the thickness are not limited to these.
【００３０】ここで、本実施の形態のＱＦＮ７に用いら
れるリードフレーム１には、図１に示すように、リード
１ａのワイヤ接合部１ｄへのめっき形成時に、前記めっ
きのタブ１ｅへの付着を阻止するめっき阻止用ダム部１
ｋが、タブ１ｅとリード１ａのワイヤ接合側端部１ｃと
の間に配置されており、さらに、このめっき阻止用ダム
部１ｋは、図４に示すようにタブ１ｅの外周に沿って細
長いバー状に形成されるとともに、隣あった２本のタブ
吊りリード１ｌによって支持され、かつ隣あった２本の
タブ吊りリード１ｌ間で繋がった形状となっている。Here, as shown in FIG. 1, the lead frame 1 used in the QFN 7 of the present embodiment has a structure in which the plating adheres to the tab 1e when the lead 1a is formed on the wire bonding portion 1d. Damping part 1 for preventing plating
k is disposed between the tab 1e and the wire joining side end 1c of the lead 1a. Further, as shown in FIG. 4, the plating prevention dam portion 1k has an elongated bar along the outer periphery of the tab 1e. And is supported by two adjacent tab suspending leads 11 and connected between the two adjacent tab suspending leads 11.
【００３１】したがって、タブ１ｅとめっき阻止用ダム
部１ｋとの間には、タブ１ｅの外周に沿った細長い隙間
１ｍが形成されている。Accordingly, an elongated gap 1m is formed between the tab 1e and the dam portion 1k for preventing plating along the outer periphery of the tab 1e.
【００３２】なお、本実施の形態で用いられるリードフ
レーム１のタブ１ｅは、半導体チップ２の裏面（タブ接
合面）２ｃの大きさよりも遙に小さく形成されており、
所謂小タブ構造のＱＦＮ７に対応したものである。The tab 1e of the lead frame 1 used in the present embodiment is formed to be much smaller than the size of the back surface (tab joining surface) 2c of the semiconductor chip 2.
It corresponds to QFN7 having a so-called small tab structure.
【００３３】例えば、タブ１ｅの大きさが1.５ｍｍ角程
度の場合、細長いバー状のめっき阻止用ダム部１ｋの幅
は、0.１ｍｍ程度であり、かつ細長いバー状の隙間１ｍ
の幅は、0.２ｍｍ程度である。For example, when the size of the tab 1e is about 1.5 mm square, the width of the elongated bar-shaped plating blocking dam 1k is about 0.1 mm, and the elongated bar-shaped gap 1m is provided.
Is about 0.2 mm.
【００３４】ただし、タブ１ｅ、めっき阻止用ダム部１
ｋおよび隙間１ｍの大きさや形状などは、前記した数値
に限定されるものではなく、種々変更可能なものである
が、めっき阻止用ダム部１ｋにおける封止用樹脂９との
接触面積は少ない方が好ましいため、めっき阻止用ダム
部１ｋは、その幅を十分に狭く形成することが好まし
い。However, the tab 1e, the dam portion 1 for preventing plating,
k and the size and shape of the gap 1m are not limited to the above-mentioned numerical values and can be variously changed, but the contact area of the plating prevention dam portion 1k with the sealing resin 9 is smaller. Therefore, it is preferable that the plating prevention dam portion 1k is formed to have a sufficiently small width.
【００３５】ここで、本実施の形態では、ワイヤボンデ
ィング用のワイヤ４として金線を用いるとともに、前記
めっきとして図３に示す銀めっき６を用いる場合を説明
する。この銀めっき６は、金線であるワイヤ４と、鉄と
ニッケルの合金などからなるリード１ａとのワイヤ接合
部１ｄにおける接合力を増加させるためのものであり、
したがって、リード１ａのワイヤ接合部１ｄに形成され
ている。In this embodiment, a case will be described in which a gold wire is used as the wire 4 for wire bonding and a silver plating 6 shown in FIG. 3 is used as the plating. The silver plating 6 is for increasing the bonding strength at the wire bonding portion 1d between the wire 4 as a gold wire and the lead 1a made of an alloy of iron and nickel.
Therefore, it is formed at the wire bonding portion 1d of the lead 1a.
【００３６】また、この銀めっき６は、リードフレーム
１において、リード１ａやタブ１ｅおよびタブ吊りリー
ド１ｌなどの各形状パターンをエッチング加工などによ
って形成した後、リード１ａのワイヤ接合部１ｄに形成
するものである。The silver plating 6 is formed on the lead joint 1d of the lead 1a after the lead 1a, the tab 1e, the tab hanging lead 11 and the like are formed by etching or the like. Things.
【００３７】ここで、銀めっき６の形成方法を図６を用
いて説明する。銀めっき６の形成に際しては、図６
（ａ）に示すように、銀めっき６の形成箇所である各リ
ード１ａのワイヤ接合部１ｄに対応した箇所のみに開口
部８ａが形成された銀めっきマスク８を用い、これを図
６（ｂ）に示すようにタブ１ｅ、めっき阻止用ダム部１
ｋおよび各リード１ａの表裏面に配置した後、開口部８
ａを介して銀めっき６を吹き付けて（噴流させて）リー
ド１ａのワイヤ接合部１ｄに銀めっき６を形成する。Here, a method for forming the silver plating 6 will be described with reference to FIG. When forming the silver plating 6, FIG.
As shown in FIG. 6A, a silver plating mask 8 having an opening 8a formed only at a position corresponding to a wire bonding portion 1d of each lead 1a where a silver plating 6 is formed is used. As shown in FIG.
k and on the front and back of each lead 1a, the opening 8
Silver plating 6 is sprayed (spouted) through a to form silver plating 6 on wire bonding portion 1d of lead 1a.
【００３８】その際、タブ１ｅの外周に沿ってタブ１ｅ
とリード１ａとの間にめっき阻止用ダム部１ｋが設けら
れていることにより、開口部８ａを介してリード１ａの
ワイヤ接合部１ｄに銀めっき６を吹き付けた（噴流させ
た）際のタブ１ｅの側面への銀めっき６の付着を防止で
きる。At this time, the tab 1e extends along the outer periphery of the tab 1e.
Tab 1e when silver plating 6 is sprayed (spouted) on wire bonding portion 1d of lead 1a through opening 8a by providing plating prevention dam portion 1k between lead 1a and lead 1a. Of the silver plating 6 can be prevented from being adhered to the side surface of the substrate.
【００３９】したがって、本実施の形態のＱＦＮ７に用
いられるリードフレーム１では、タブ１ｅの側面には銀
めっき６は付着していない。Therefore, in the lead frame 1 used in the QFN 7 of the present embodiment, the silver plating 6 does not adhere to the side surface of the tab 1e.
【００４０】また、リードフレーム１は、ＱＦＮ７とし
て組み立てられた際に、図３（ａ）に示すように、タブ
１ｅが封止部３内に埋め込まれるタイプのものであるた
め、タブ１ｅは各リード１ａより高い箇所に配置されて
いる。When the lead frame 1 is assembled as the QFN 7, the tab 1e is embedded in the sealing portion 3 as shown in FIG. It is arranged at a position higher than the lead 1a.
【００４１】すなわち、タブ吊りリード１ｌの中央付近
にタブ上げ用の曲げ加工が施され、これによってＱＦＮ
７が組み立てられた際には、タブ１ｅが各リード１ａよ
り上方の位置に配置されるとともに、タブ１ｅのチップ
支持面１ｉと反対の裏面１ｊ側にも封止部３が形成され
る。That is, a tab-raising bending process is performed near the center of the tab suspension lead 11 so that the QFN
When the assembly 7 is assembled, the tab 1e is arranged at a position above each lead 1a, and the sealing portion 3 is also formed on the back surface 1j side of the tab 1e opposite to the chip supporting surface 1i.
【００４２】次に、図２、図３および図４に示す本実施
の形態のＱＦＮ７（半導体装置）の構成について説明す
る。Next, the configuration of the QFN 7 (semiconductor device) of the present embodiment shown in FIGS. 2, 3 and 4 will be described.
【００４３】前記ＱＦＮ７は、薄形（小形）の樹脂封止
形で、かつ面実装形のものであるとともに、図１に示す
リードフレーム１を用いて製造したボトムリードタイプ
のものである。The QFN 7 is a thin (small) resin-sealed type and a surface mount type, and is a bottom lead type manufactured using the lead frame 1 shown in FIG.
【００４４】前記ＱＦＮ７の構成について説明すると、
主面２ｂに半導体集積回路が形成された半導体チップ２
を支持するタブ１ｅと、タブ１ｅの周囲に配置され、か
つタブ１ｅの周囲から外部に向かって延在する複数のリ
ード１ａと、半導体チップ２の表面電極２ａとこれに対
応するリード１ａとを電気的に接続するボンディング用
のワイヤ４と、半導体チップ２、ワイヤ４およびリード
１ａの一部を樹脂封止して形成された封止部３と、タブ
１ｅとリード１ａのワイヤ接合側端部１ｃとの間に配置
され、かつリード１ａのワイヤ接合部１ｄへの銀めっき
形成時に、銀めっき６のタブ１ｅへの付着を阻止するめ
っき阻止用ダム部１ｋとから構成されている。The structure of the QFN 7 will be described.
Semiconductor chip 2 having semiconductor integrated circuit formed on main surface 2b
, A plurality of leads 1a arranged around the tab 1e and extending from the periphery of the tab 1e to the outside, the surface electrode 2a of the semiconductor chip 2 and the corresponding lead 1a. A bonding wire 4 for electrical connection, a sealing portion 3 formed by resin-sealing a part of the semiconductor chip 2, the wire 4 and the lead 1 a, and a wire bonding side end of the tab 1 e and the lead 1 a 1c, and a plating prevention dam portion 1k for preventing the silver plating 6 from adhering to the tab 1e when silver plating is formed on the wire joining portion 1d of the lead 1a.
【００４５】なお、ＱＦＮ７は、各リード１ａの配置箇
所よりタブ１ｅの配置箇所を高くする構造（これをタブ
上げともいう）のものであり、したがって、図３（ａ）
に示すように、タブ１ｅの裏面１ｊ側にも封止部３が形
成される。The QFN 7 has a structure in which the tab 1e is disposed higher than the lead 1a (the tab is also referred to as a raised tab).
As shown in FIG. 7, the sealing portion 3 is also formed on the back surface 1j side of the tab 1e.
【００４６】さらに、ＱＦＮ７は薄形のものであるた
め、このタブ１ｅの裏面１ｊ側の封止部３の厚さも、例
えば、０.14 ｍｍ程度であり、非常に薄い。Further, since the QFN 7 is thin, the thickness of the sealing portion 3 on the back surface 1j side of the tab 1e is, for example, about 0.14 mm, which is very thin.
【００４７】そこで、本実施の形態のＱＦＮ７は、タブ
１ｅの周囲にめっき阻止用ダム部１ｋが設けられたこと
により、リードフレーム１製造時における銀めっき形成
時のタブ１ｅの側面への銀めっき６の付着を阻止するも
のであり、これにより、タブ１ｅの側面には銀めっき６
は付着していないため、ＱＦＮ７の温度サイクルテスト
などの信頼性テストにおけるタブ１ｅの裏面１ｊ側付近
の封止部３へのパッケージクラックの形成を防止するも
のである。Therefore, the QFN 7 of the present embodiment is provided with a plating prevention dam portion 1k around the tab 1e, so that the silver plating on the side surface of the tab 1e at the time of forming the silver plating at the time of manufacturing the lead frame 1. 6 to prevent the adhesion of silver plating 6 on the side surface of the tab 1e.
This prevents the formation of a package crack in the sealing portion 3 near the back surface 1j side of the tab 1e in a reliability test such as a temperature cycle test of the QFN7.
【００４８】なお、本実施の形態のめっき阻止用ダム部
１ｋは、図４に示すようにタブ１ｅの外周に沿って細長
いバー状に形成され、隣あった２本のタブ吊りリード１
ｌによって支持されるとともに、隣あった２本のタブ吊
りリード１ｌ間で繋がった形状となっている。As shown in FIG. 4, the plating prevention dam portion 1k of the present embodiment is formed in an elongated bar shape along the outer periphery of the tab 1e, and the two adjacent tab suspension leads 1
1 and connected between two adjacent tab suspension leads 1l.
【００４９】また、銀めっき形成によって、図３（ａ),
（ｂ),（ｃ）に示すように各リード１ａのワイヤ接合部
１ｄと、めっき阻止用ダム部１ｋの外側側面とには銀め
っき６が形成されるが、タブ１ｅの外周に沿って設けら
れためっき阻止用ダム部１ｋを十分に幅の狭い細長いバ
ー状とすることにより、このめっき阻止用ダム部１ｋの
銀めっき６付着箇所からのパッケージクラックは防止で
きる。FIG. 3A, FIG.
As shown in (b) and (c), silver plating 6 is formed on the wire bonding portion 1d of each lead 1a and the outer side surface of the plating prevention dam portion 1k, but is provided along the outer periphery of the tab 1e. By forming the plating prevention dam portion 1k into a long and narrow bar shape having a sufficiently small width, it is possible to prevent a package crack from the plating prevention dam portion 1k from where the silver plating 6 is attached.
【００５０】また、本実施の形態のＱＦＮ７は、タブ１
ｅが半導体チップ２よりも遙に小さく形成された小タブ
構造のものである。Further, the QFN 7 of the present embodiment has the tab 1
e has a small tab structure formed much smaller than the semiconductor chip 2.
【００５１】したがって、めっき阻止用ダム部１ｋをタ
ブ吊りリード１ｌによって支持された幅の狭い細長いバ
ー状とし、このめっき阻止用ダム部１ｋをタブ１ｅの外
周にほぼ沿って配置することにより、図３（ａ）に示す
ように、半導体チップ２をタブ１ｅに搭載した際には、
めっき阻止用ダム部１ｋが半導体チップ２の裏面２ｃ
（タブ接合面）と対向して配置される。Therefore, the plating prevention dam portion 1k is formed into a narrow and long bar shape supported by the tab suspension lead 11 and the plating prevention dam portion 1k is arranged substantially along the outer periphery of the tab 1e. As shown in FIG. 3A, when the semiconductor chip 2 is mounted on the tab 1e,
The plating prevention dam portion 1k is formed on the back surface 2c of the semiconductor chip 2.
(Tab joining surface).
【００５２】その際、本実施の形態では、タブ１ｅ上に
ペ付け材５を介して半導体チップ２を固定した際に、Ｑ
ＦＮ７では、めっき阻止用ダム部１ｋと半導体チップ２
とは接合しない構造とし、半導体チップ２とめっき阻止
用ダム部１ｋとを独立させた構造とする。At this time, in the present embodiment, when the semiconductor chip 2 is fixed on the tab 1e via the attachment material 5, Q
In FN7, the plating prevention dam 1k and the semiconductor chip 2
And a structure in which the semiconductor chip 2 and the plating prevention dam portion 1k are made independent.
【００５３】これにより、めっき阻止用ダム部１ｋに伸
縮時の自由度を持たせることができ、その結果、めっき
阻止用ダム部１ｋに応力がかかった際の封止部３へのク
ラック形成を緩和できる。As a result, the plating prevention dam portion 1k can be provided with a degree of freedom during expansion and contraction. As a result, cracks can be formed in the sealing portion 3 when stress is applied to the plating prevention dam portion 1k. Can be relaxed.
【００５４】ただし、めっき阻止用ダム部１ｋと半導体
チップ２とをペ付け材５などを用いて接合してもよい。However, the damping portion 1k for preventing plating and the semiconductor chip 2 may be joined using a pad material 5 or the like.
【００５５】なお、半導体チップ２とめっき阻止用ダム
部１ｋとを接合せずに両者を独立の構造とした際には、
両者間に僅かな間隙が形成されるため、この構造でモー
ルドによる樹脂封止が行われると、タブ１ｅとめっき阻
止用ダム部１ｋとの間には封止用樹脂９が入り込み、モ
ールド終了後、図３（ａ）に示すように、タブ１ｅとめ
っき阻止用ダム部１ｋとの間に封止部３を形成する封止
用樹脂９が介在される。When the semiconductor chip 2 and the plating prevention dam portion 1k are not joined to each other but have an independent structure,
Since a slight gap is formed between the two, when resin sealing is performed by molding with this structure, the sealing resin 9 enters between the tab 1e and the dam portion 1k for plating prevention, and after the molding is completed. As shown in FIG. 3A, a sealing resin 9 for forming the sealing portion 3 is interposed between the tab 1e and the plating prevention dam portion 1k.
【００５６】また、ＱＦＮ７における各リード１ａは、
インナリードの機能とアウタリードの機能との両者を兼
ね備えたものである。Each lead 1a in QFN7 is
It has both the function of the inner lead and the function of the outer lead.
【００５７】すなわち、リード１ａのうち封止部３内に
埋め込まれた領域は、ワイヤ４と接続するインナリード
領域であり、一方、封止部３の裏面３ａにおいてこの封
止部３から露出した被実装面１ｂを備える領域は、アウ
タリード領域である。That is, the region of the lead 1 a embedded in the sealing portion 3 is an inner lead region connected to the wire 4, while being exposed from the sealing portion 3 on the back surface 3 a of the sealing portion 3. The area including the mounting surface 1b is an outer lead area.
【００５８】したがって、各リード１ａの被実装面１ｂ
は、封止部３の裏面３ａとほぼ同一の面に配置される。Therefore, the mounting surface 1b of each lead 1a
Are arranged on substantially the same surface as the back surface 3a of the sealing portion 3.
【００５９】つまり、本実施の形態のＱＦＮ７は、封止
部３の裏面３ａとほぼ同一面に配置された２０本のリー
ド１ａを有するとともに、これらリード１ｄを封止部３
から外部に水平方向に突出させることなく、封止部３の
裏面３ａ内に配置したボトムリードタイプ（エリアアレ
イ構造ともいう）のものである。That is, the QFN 7 according to the present embodiment has twenty leads 1 a arranged substantially on the same surface as the back surface 3 a of the sealing portion 3, and connects these leads 1 d to the sealing portion 3.
Of the bottom lead type (also referred to as an area array structure) disposed inside the back surface 3a of the sealing portion 3 without horizontally projecting from the outside.
【００６０】また、各リード１ａのワイヤ接合部１ｄに
は、図３（ｃ）に示すように、銀めっき６が形成され、
そこにボンディング用のワイヤ４がワイヤボンディング
されるため、銀めっき６によってワイヤ４との接合力が
高められている。As shown in FIG. 3 (c), silver plating 6 is formed on the wire joint 1d of each lead 1a.
Since the bonding wire 4 is wire-bonded thereto, the bonding strength with the wire 4 is increased by the silver plating 6.
【００６１】なお、ＱＦＮ７で用いられるボンディング
用のワイヤ４は、例えば、金線である。The bonding wire 4 used in the QFN 7 is, for example, a gold wire.
【００６２】また、本実施の形態のＱＦＮ７には、リー
ド１ａの被実装面１ｂに半田めっきが施されている。半
田めっきは、ＱＦＮ７を実装基板（図示せず）などに半
田実装した際の半田接続強度を高めるためのものであ
り、モールドによる樹脂封止を行った後に、半田めっき
処理が行われて形成される。In the QFN 7 according to the present embodiment, the mounting surface 1b of the lead 1a is plated with solder. The solder plating is for increasing the solder connection strength when the QFN7 is solder-mounted on a mounting board (not shown) or the like, and is formed by performing a solder plating process after performing resin sealing with a mold. You.
【００６３】また、タブ１ｅ、タブ吊りリード１ｌ、め
っき阻止用ダム部１ｋおよび各リード１ａは、例えば、
Ｃｕ、ＦｅまたはＦｅ−Ｎｉなどによって形成され、そ
の厚さは、例えば、０.1〜０.2ｍｍ程度の薄板材であ
る。The tab 1e, the tab suspension lead 1l, the plating prevention dam 1k, and each lead 1a are, for example,
It is formed of Cu, Fe, Fe-Ni, or the like, and has a thickness of, for example, about 0.1 to 0.2 mm.
【００６４】さらに、封止部３は、モールド方法による
樹脂封止によって形成され、その際用いられる封止用樹
脂９は、例えば、熱硬化性のエポキシ樹脂などである。Further, the sealing portion 3 is formed by resin sealing by a molding method, and the sealing resin 9 used at this time is, for example, a thermosetting epoxy resin.
【００６５】次に、本実施の形態のＱＦＮ７の製造方法
を図５に示す製造プロセスフロー図にしたがって説明す
る。Next, a method of manufacturing the QFN 7 of this embodiment will be described with reference to a manufacturing process flow chart shown in FIG.
【００６６】なお、前記ＱＦＮ７の製造方法は、図１に
示すリードフレーム１を用いて行うものである。The method of manufacturing the QFN 7 is performed using the lead frame 1 shown in FIG.
【００６７】まず、ステップＳ１により、半導体チップ
２を支持可能なタブ１ｅとその周囲に設けられた複数の
リード１ａのワイヤ接合側端部１ｃとの間に配置された
めっき阻止用ダム部１ｋを備え、かつリード１ａのワイ
ヤ接合部１ｄへの銀めっき形成時の銀めっき６のタブ１
ｅへの付着がめっき阻止用ダム部１ｋによって阻止され
た図１に示すリードフレーム１を準備する。First, in step S1, the plating prevention dam portion 1k disposed between the tab 1e capable of supporting the semiconductor chip 2 and the wire joining side end 1c of the plurality of leads 1a provided therearound is removed. A tab 1 of silver plating 6 when silver plating is formed on the wire joint 1d of the lead 1a
The lead frame 1 shown in FIG. 1 in which the adhesion to e is prevented by the plating prevention dam portion 1k is prepared.
【００６８】ここで、図６を用いてリード１ａのワイヤ
接合部１ｄへの銀めっき６の形成方法について説明す
る。Here, a method of forming the silver plating 6 on the wire bonding portion 1d of the lead 1a will be described with reference to FIG.
【００６９】まず、図６（ａ）に示すように、銀めっき
６（図３参照）の形成箇所である各リード１ａのワイヤ
接合部１ｄに対応した箇所のみに開口部８ａが形成され
た銀めっきマスク８を用い、これを図６（ｂ）に示すよ
うにタブ１ｅ、めっき阻止用ダム部１ｋおよび各リード
１ａの表裏面に配置した後、開口部８ａを介して銀めっ
き６を吹き付け（噴流させ）、これにより、リード１ａ
のワイヤ接合部１ｄに銀めっき６を形成する。First, as shown in FIG. 6 (a), silver having openings 8a formed only at portions corresponding to the wire bonding portions 1d of the leads 1a where silver plating 6 (see FIG. 3) is formed. As shown in FIG. 6B, the plating mask 8 is used to dispose the plating mask 8 on the tab 1e, the plating prevention dam 1k, and the front and back surfaces of each lead 1a, and then spray the silver plating 6 through the opening 8a ( Jetting), whereby the lead 1a
The silver plating 6 is formed on the wire joint 1d.
【００７０】その際、タブ１ｅの外周に沿ってタブ１ｅ
とリード１ａとの間にめっき阻止用ダム部１ｋが設けら
れていることにより、めっき阻止用ダム部１ｋが壁とな
ってタブ１ｅの側面への銀めっき６の付着を防止でき
る。At this time, the tab 1e extends along the outer periphery of the tab 1e.
The provision of the plating prevention dam portion 1k between the lead 1a and the lead 1a prevents the plating prevention dam portion 1k from acting as a wall to prevent the silver plating 6 from adhering to the side surface of the tab 1e.
【００７１】したがって、本実施の形態のＱＦＮ７の製
造では、タブ１ｅの側面に銀めっき６が付着していない
リードフレーム１を用いることができ、このリードフレ
ーム１を用いてＱＦＮ７を組み立てる。Therefore, in manufacturing the QFN 7 of the present embodiment, the lead frame 1 having no silver plating 6 attached to the side surface of the tab 1e can be used, and the QFN 7 is assembled using the lead frame 1.
【００７２】なお、図１に示すリードフレーム１は、１
枚のリードフレーム１から複数個のＱＦＮ７を製造する
ことが可能な長尺状の細長い多連のものである。The lead frame 1 shown in FIG.
This is a long and narrow multiple unit capable of manufacturing a plurality of QFNs 7 from a single lead frame 1.
【００７３】つまり、１枚のリードフレーム１には、１
個のＱＦＮ７に対応したパッケージ領域が複数個形成さ
れている。That is, one lead frame 1 has 1
A plurality of package regions corresponding to the QFNs 7 are formed.
【００７４】一方、図３（ａ）に示すような主面２ｂに
半導体集積回路が形成された半導体チップ２を準備し、
続いて、ステップＳ２によって半導体チップ２の供給を
行う。On the other hand, a semiconductor chip 2 having a semiconductor integrated circuit formed on a main surface 2b as shown in FIG.
Subsequently, the semiconductor chip 2 is supplied in step S2.
【００７５】その後、ステップＳ３により、リードフレ
ーム１のタブ１ｅと半導体チップ２の裏面２ｃとを接合
する。Thereafter, in step S3, the tab 1e of the lead frame 1 and the back surface 2c of the semiconductor chip 2 are joined.
【００７６】すなわち、図３に示すように、リードフレ
ーム１のタブ１ｅのみにペ付け材５を塗布し、主面２ｂ
を上方に向けて半導体チップ２を固定するチップマウン
ト（ダイボンディングまたはペレットボンディングとも
いう）を行う。That is, as shown in FIG. 3, the padding material 5 is applied only to the tab 1e of the lead frame 1, and the main surface 2b
Is mounted upward to fix the semiconductor chip 2 (also referred to as die bonding or pellet bonding).
【００７７】その際、本実施の形態のＱＦＮ７では、め
っき阻止用ダム部１ｋにはペ付け材５を塗布せずに半導
体チップ２をタブ１ｅのみに固定する。At this time, in the QFN 7 of the present embodiment, the semiconductor chip 2 is fixed only to the tab 1e without applying the padding material 5 to the plating prevention dam portion 1k.
【００７８】さらに、ＱＦＮ７は、小タブ構造であるた
め、半導体チップ２をタブ１ｅに搭載した際には、めっ
き阻止用ダム部１ｋは半導体チップ２の裏面２ｃ側にこ
れと対向して配置される。ただし、半導体チップ２とめ
っき阻止用ダム部１ｋとは接合されずに配置されてい
る。Further, since the QFN 7 has a small tab structure, when the semiconductor chip 2 is mounted on the tab 1e, the plating prevention dam portion 1k is arranged on the back surface 2c side of the semiconductor chip 2 so as to face the same. You. However, the semiconductor chip 2 and the plating prevention dam portion 1k are arranged without being joined.
【００７９】その後、半導体チップ２の表面電極２ａと
これに対応する各リード１ａのワイヤ接合部１ｄとを金
線であるボンディング用のワイヤ４を用いてワイヤボン
ディング（ステップＳ４）し、これにより、半導体チッ
プ２の表面電極２ａと各リード１ａとを電気的に接続す
る。Thereafter, the front surface electrode 2a of the semiconductor chip 2 and the corresponding wire bonding portion 1d of each lead 1a are wire-bonded using the gold bonding wire 4 (step S4). The surface electrode 2a of the semiconductor chip 2 and each lead 1a are electrically connected.
【００８０】この際、リード１ａのワイヤ接合部１ｄに
は銀めっき６が形成されているため、ワイヤ４とリード
１ａとの接合力を増加させることができる。At this time, since the silver plating 6 is formed on the wire bonding portion 1d of the lead 1a, the bonding strength between the wire 4 and the lead 1a can be increased.
【００８１】その後、ステップＳ５に示すように、モー
ルドによる半導体チップ２の樹脂封止を行う。Thereafter, as shown in step S5, resin sealing of the semiconductor chip 2 by molding is performed.
【００８２】ここでは、半導体チップ２を封止用樹脂９
を使用したモールドによって樹脂封止する。その際、各
リード１ａの一部すなわちワイヤ接合部１ｄ側を樹脂封
止するとともに、各リード１ａの被実装面１ｂが、封止
部３の裏面３ａ内にこの裏面３ａとほぼ同一面となって
露出するように樹脂封止して封止部３を形成する。Here, the semiconductor chip 2 is sealed with the sealing resin 9.
Is sealed with a resin using a mold. At this time, a part of each of the leads 1a, that is, the wire bonding portion 1d side is sealed with resin, and the mounting surface 1b of each of the leads 1a is substantially flush with the back surface 3a in the back surface 3a of the sealing portion 3. To form a sealing portion 3 so as to be exposed.
【００８３】さらに、樹脂封止の際に、半導体チップ２
の裏面２ｃ（タブ接合面）に対向して配置されためっき
阻止用ダム部１ｋとタブ１ｅとの間に封止用樹脂９を通
過させながら樹脂封止する。Further, at the time of resin sealing, the semiconductor chip 2
The resin is sealed while passing the sealing resin 9 between the plating prevention dam portion 1k and the tab 1e which are arranged to face the back surface 2c (tab joining surface) of the resin.
【００８４】すなわち、半導体チップ２とめっき阻止用
ダム部１ｋとは接合していないため、封止用樹脂９の注
入時には両者の間隙に封止用樹脂９が入り込んだ状態と
なり、その結果、封止用樹脂９の硬化後には、図３
（ａ）に示すように、半導体チップ２とめっき阻止用ダ
ム部１ｋとの間に封止用樹脂９が介在した構造となる。That is, since the semiconductor chip 2 and the plating prevention dam portion 1k are not joined, when the sealing resin 9 is injected, the sealing resin 9 enters the gap between the two, and as a result, the sealing After the stopping resin 9 is cured, FIG.
As shown in (a), a structure in which a sealing resin 9 is interposed between the semiconductor chip 2 and the dam portion 1k for preventing plating is obtained.
【００８５】なお、図４に、樹脂封止後の封止部３と半
導体チップ２を透過して封止部３の内部構造を示す。FIG. 4 shows the internal structure of the sealing portion 3 after passing through the sealing portion 3 and the semiconductor chip 2 after resin sealing.
【００８６】その後、封止部３の裏面３ａに露出した各
リード１ａの被実装面１ｂに半田めっき層を形成する半
田めっき（ステップＳ６）を行う。Thereafter, solder plating (step S6) for forming a solder plating layer on the mounting surface 1b of each lead 1a exposed on the back surface 3a of the sealing portion 3 is performed.
【００８７】続いて、各リード１ａおよびタブ吊りリー
ド１ｌをリードフレーム１の枠部１ｆから切断によって
切り離すリード切断（ステップＳ７）を行って、リード
フレーム１の枠部１ｆから封止部３を含む各リード１ａ
を分離して図２（ａ),（ｂ)に示す形状とする。Subsequently, the lead 1a and the tab suspension lead 11 are cut off from the frame 1f of the lead frame 1 by cutting (step S7), and the lead frame 1f and the sealing portion 3 are cut off. Each lead 1a
Are separated into the shapes shown in FIGS. 2 (a) and 2 (b).
【００８８】これにより、図２、図３および図４に示す
ＱＦＮ７を完成させる（ステップＳ８）。Thus, the QFN 7 shown in FIGS. 2, 3 and 4 is completed (step S8).
【００８９】本実施の形態の半導体装置（ＱＦＮ７）お
よびその製造方法によれば、以下のような作用効果が得
られる。According to the semiconductor device (QFN7) of this embodiment and the method of manufacturing the same, the following operation and effect can be obtained.
【００９０】すなわち、薄形のＱＦＮ７において、タブ
１ｅの周囲にめっき阻止用ダム部１ｋが設けられたた
め、リード１ａのワイヤ接合部１ｄへの銀めっき形成時
の銀めっき６のタブ１ｅへの付着を阻止することができ
る。That is, in the thin QFN 7, the plating prevention dam portion 1k is provided around the tab 1e, so that the silver plating 6 adheres to the tab 1e when silver plating is formed on the wire bonding portion 1d of the lead 1a. Can be prevented.
【００９１】また、リード１ａへの銀めっき形成によっ
て、図３（ｂ）に示すように、めっき阻止用ダム部１ｋ
の外側側面に銀めっき６が付着した場合に、温度サイク
ルテストなどの信頼性テストでめっき阻止用ダム部１ｋ
の外側側面に応力が掛かっても、めっき阻止用ダム部１
ｋは、その外内両側に封止用樹脂９が配置されているた
め、めっき阻止用ダム部１ｋと封止用樹脂９との密着性
は確保できる。Further, by forming silver plating on the lead 1a, as shown in FIG.
When silver plating 6 adheres to the outer side surface of the steel plate, the damping portion 1k for preventing plating is subjected to a reliability test such as a temperature cycle test.
Even if stress is applied to the outer side surface of the plating
As for k, the sealing resin 9 is arranged on both the outer and inner sides thereof, so that the adhesion between the plating prevention dam portion 1k and the sealing resin 9 can be ensured.
【００９２】したがって、めっき阻止用ダム部１ｋによ
ってタブ１ｅへの銀めっき６の付着を阻止できるととも
に、めっき阻止用ダム部１ｋの外側側面に掛かる前記応
力を緩和することができる。Therefore, the plating prevention dam portion 1k can prevent the silver plating 6 from adhering to the tab 1e, and can alleviate the stress applied to the outer side surface of the plating prevention dam portion 1k.
【００９３】これにより、温度サイクルテストなどの信
頼性テストにおける熱ストレスによる応力を緩和させる
ことができる。Thus, stress due to thermal stress in a reliability test such as a temperature cycle test can be reduced.
【００９４】その結果、銀めっき形成用の特別治具を用
いずにリード１ａのワイヤ接合部１ｄへの銀めっき形成
を行うことができ、したがって、製造コストをアップさ
せることなくＱＦＮ７の封止部３にパッケージクラック
が形成されることを防止できる。As a result, silver plating can be formed on the wire joint 1d of the lead 1a without using a special jig for forming silver plating. Therefore, the sealing portion of the QFN 7 can be formed without increasing the manufacturing cost. 3 can be prevented from forming a package crack.
【００９５】これにより、ＱＦＮ７の信頼性を向上させ
ることができる。Thus, the reliability of the QFN 7 can be improved.
【００９６】また、めっき阻止用ダム部１ｋがタブ１ｅ
の外周に沿って十分に細長く幅狭に形成されていること
により、めっき阻止用ダム部１ｋの外側側面に銀めっき
６が付着した際にもこの銀めっき６の影響を抑制するこ
とができる。すなわち、熱ストレスによって発生する応
力を緩和することができ、これにより、パッケージクラ
ックの発生を防止できる。Further, the plating prevention dam portion 1k is provided with a tab 1e.
Is formed to be sufficiently elongated and narrow along the outer periphery of the silver plating 6, the effect of the silver plating 6 can be suppressed even when the silver plating 6 adheres to the outer side surface of the plating prevention dam portion 1k. That is, the stress generated by the thermal stress can be reduced, thereby preventing the occurrence of the package crack.
【００９７】さらに、ＱＦＮ７のタブ１ｅがこれに組み
込まれる半導体チップ２よりも遙に小さく形成されてい
る（小タブ構造）ことにより、半導体チップ２の裏面２
ｃ（タブ接合面）と封止用樹脂９との接触面積を増やす
ことができる。Further, since the tab 1e of the QFN 7 is formed much smaller than the semiconductor chip 2 incorporated therein (small tab structure), the back surface 2 of the semiconductor chip 2 is formed.
The contact area between c (tab joining surface) and the sealing resin 9 can be increased.
【００９８】これにより、半導体チップ２と封止用樹脂
９との密着性を向上できるとともに、タブ１ｅと封止用
樹脂９との密着性も向上できる。Thus, the adhesion between the semiconductor chip 2 and the sealing resin 9 can be improved, and the adhesion between the tab 1e and the sealing resin 9 can be improved.
【００９９】したがって、タブ１ｅおよびめっき阻止用
ダム部１ｋにかかる応力をさらに緩和させることがで
き、その結果、パッケージクラックの発生をさらに防止
できる。Therefore, the stress applied to the tab 1e and the plating prevention dam portion 1k can be further reduced, and as a result, the occurrence of package cracks can be further prevented.
【０１００】また、図３（ａ）に示すように、半導体チ
ップ２がペ付け材５によってタブ１ｅのみに固定され、
めっき阻止用ダム部１ｋと半導体チップ２とは固定され
ずにタブ１ｅとめっき阻止用ダム部１ｋとの間に封止用
樹脂９が介在されていることにより、めっき阻止用ダム
部１ｋに自由度を持たすことができる。Further, as shown in FIG. 3A, the semiconductor chip 2 is fixed only to the tab 1e by the pad material 5,
The plating prevention dam portion 1k and the semiconductor chip 2 are not fixed, and the sealing resin 9 is interposed between the tab 1e and the plating prevention dam portion 1k, so that the plating prevention dam portion 1k is free. You can have a degree.
【０１０１】これにより、めっき阻止用ダム部１ｋと封
止用樹脂９との剥離を防ぐことができ、その結果、パッ
ケージクラックの発生をさらに防止できる。As a result, it is possible to prevent the plating prevention dam portion 1k from separating from the sealing resin 9, and as a result, it is possible to further prevent the occurrence of package cracks.
【０１０２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the embodiments of the invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.
【０１０３】例えば、前記実施の形態では、めっき阻止
用ダム部１ｋが、図４に示すように、隣あった２本のタ
ブ吊りリード１ｌによって支持され、かつ隣あった２本
のタブ吊りリード１ｌ間で繋がった形状となっている場
合を説明した。For example, in the above embodiment, as shown in FIG. 4, the plating prevention dam portion 1k is supported by two adjacent tab suspending leads 11 and two adjacent tab suspending leads 11l. The case where the shapes are connected between 1 l has been described.
【０１０４】しかし、めっき阻止用ダム部１ｋの形状
は、図７に示す他の実施の形態のような細長いバー状の
中央付近で分離した形状のものであってもよい。However, the shape of the plating prevention dam portion 1k may be such that it is separated in the vicinity of the center of an elongated bar like another embodiment shown in FIG.
【０１０５】この場合、めっき阻止用ダム部１ｋの応力
緩和作用をさらに増加させることができ、パッケージク
ラックの発生をさらに抑制できる。In this case, the stress relieving action of the plating prevention dam portion 1k can be further increased, and the occurrence of package cracks can be further suppressed.
【０１０６】なお、めっき阻止用ダム部１ｋは、タブ吊
りリード１ｌによって支持されていなくてもよく、タブ
１ｅによって支持されていてもよい。さらに、めっき阻
止用ダム部１ｋの形状は、リード１ａへのめっき形成時
にタブ１ｅへのめっきの付着を阻止できるものであれ
ば、図４および図７に示す形状以外のものであってもよ
い。The plating prevention dam portion 1k may not be supported by the tab suspension lead 11 but may be supported by the tab 1e. Further, the shape of the plating prevention dam portion 1k may be any shape other than the shapes shown in FIGS. 4 and 7 as long as it can prevent the plating from adhering to the tab 1e during the formation of the plating on the lead 1a. .
【０１０７】また、ワイヤボンディングに用いられるワ
イヤ４は、金線に限らず、例えば、銅線などであっても
よく、その際、リード１ａのワイヤ接合部１ｄに形成さ
れるめっきは、銀めっき６ではなく、銅線用の他のめっ
きとなる。The wire 4 used for wire bonding is not limited to a gold wire, but may be, for example, a copper wire. In this case, the plating formed on the wire bonding portion 1d of the lead 1a is silver plating. 6 instead of another plating for copper wire.
【０１０８】さらに、前記実施の形態および前記他の実
施の形態では、ＱＦＮ７が小タブ構造の場合について説
明したが、ＱＦＮ７は小タブ構造ではなく、半導体チッ
プ２とほぼ同等の大きさのタブ１ｅを有したものであっ
てもよい。Further, in the above-described embodiment and the other embodiments, the case where the QFN 7 has the small tab structure has been described. However, the QFN 7 does not have the small tab structure, and the tab 1e having substantially the same size as the semiconductor chip 2. May be provided.
【０１０９】また、前記実施の形態および前記他の実施
の形態では、半導体装置がＱＦＮ７の場合について説明
したが、前記半導体装置は、タブ１ｅとリード１ａとの
間にめっき阻止用ダム部１ｋが設けられるとともに、ワ
イヤボンディングが行われる樹脂封止形で、かつ比較的
薄形のものであれば、ＱＦＮ７以外の半導体装置、例え
ば、ＴＳＯＰ（Thin Small Outline Package) などであ
ってもよい。In the above-described embodiment and the other embodiments, the case where the semiconductor device is the QFN 7 has been described. However, in the semiconductor device, the plating prevention dam portion 1k is provided between the tab 1e and the lead 1a. A semiconductor device other than the QFN7, for example, a TSOP (Thin Small Outline Package) may be used as long as it is a resin-sealed type that is provided and wire-bonded and is relatively thin.
【０１１０】[0110]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【０１１１】（１）．薄形の半導体装置において、タブ
の周囲にめっき阻止用ダム部が設けられたことにより、
リードへのめっき形成時のめっきのタブへの付着を阻止
することができる。また、めっき阻止用ダム部は、その
外内両側に封止用樹脂が配置されているため、めっき阻
止用ダム部と封止用樹脂との密着性を確保できる。した
がって、めっき阻止用ダム部によってタブへのめっきの
付着を阻止できるとともに、めっき阻止用ダム部の外側
側面への応力を緩和できる。これにより、温度サイクル
テストなどの信頼性テストにおける熱ストレスによる応
力を緩和させることができる。(1). In a thin semiconductor device, a plating dam is provided around the tab,
It is possible to prevent the plating from adhering to the tab when the plating is formed on the lead. Further, since the sealing resin is disposed on both the outer and inner sides of the plating prevention dam portion, the adhesion between the plating prevention dam portion and the sealing resin can be ensured. Therefore, plating can be prevented from adhering to the tab by the plating prevention dam portion, and the stress on the outer side surface of the plating prevention dam portion can be reduced. Thus, stress due to thermal stress in a reliability test such as a temperature cycle test can be reduced.
【０１１２】（２）．前記（１）により、めっき形成用
の特別治具を用いずにリードへのめっき形成を行うこと
ができるため、製造コストをアップさせることなく半導
体装置の封止部にパッケージクラックが形成されること
を防止できる。これにより、半導体装置の信頼性を向上
させることができる。(2). According to the above (1), plating can be formed on the lead without using a special jig for forming a plating, so that a package crack is formed in the sealing portion of the semiconductor device without increasing the manufacturing cost. Can be prevented. Thereby, the reliability of the semiconductor device can be improved.
【図１】本発明の実施の形態の半導体装置であるＱＦＮ
に用いられるリードフレームの構造の一例を示す部分平
面図である。FIG. 1 is a QFN as a semiconductor device according to an embodiment of the present invention.
FIG. 4 is a partial plan view showing an example of the structure of a lead frame used for the present invention.
【図２】（ａ),（ｂ) は本発明の半導体装置であるＱＦ
Ｎの構造の実施の形態の一例を示す図であり、（ａ）は
平面図、（ｂ）は側面図である。FIGS. 2A and 2B are QFs, which are semiconductor devices of the present invention.
It is a figure which shows an example of embodiment of structure of N, (a) is a top view, (b) is a side view.
【図３】（ａ),（ｂ),（ｃ）は図２に示すＱＦＮの構造
を示す図であり、（ａ）は断面図、（ｂ）は（ａ）のＡ
部を示す部分拡大断面図、（ｃ）は（ａ）のＢ部を示す
部分拡大断面図である。3 (a), (b), and (c) are views showing the structure of the QFN shown in FIG. 2, (a) is a cross-sectional view, and (b) is A in (a).
FIG. 3C is a partially enlarged cross-sectional view illustrating a portion B of FIG.
【図４】図２に示すＱＦＮにおける封止部と半導体チッ
プを透過して封止部の内部構造を示す平面図である。FIG. 4 is a plan view showing an internal structure of the sealing portion in the QFN shown in FIG. 2 through a sealing portion and a semiconductor chip.
【図５】図２に示すＱＦＮの製造方法の実施の形態の一
例を示す製造プロセスフロー図である。FIG. 5 is a manufacturing process flow chart showing an example of an embodiment of the method for manufacturing the QFN shown in FIG. 2;
【図６】図２に示すＱＦＮの製造方法におけるめっき形
成方法の一例を示す図であり、（ａ）は平面図、（ｂ）
は断面図である。6A and 6B are diagrams showing an example of a plating method in the method of manufacturing the QFN shown in FIG. 2, wherein FIG. 6A is a plan view and FIG.
Is a sectional view.
【図７】本発明の他の実施の形態における半導体装置
（ＱＦＮ）の封止部と半導体チップを透過して封止部の
内部構造を示す平面図である。FIG. 7 is a plan view showing an internal structure of a sealing portion of a semiconductor device (QFN) according to another embodiment of the present invention, which penetrates a sealing portion and a semiconductor chip.
１ リードフレーム １ａ リード １ｂ 被実装面 １ｃ ワイヤ接合側端部 １ｄ ワイヤ接合部 １ｅ タブ １ｆ 枠部 １ｇ ガイド用長孔 １ｈ 位置決め孔 １ｉ チップ支持面 １ｊ 裏面 １ｋ めっき阻止用ダム部 １ｌ タブ吊りリード １ｍ 隙間 ２ 半導体チップ ２ａ 表面電極 ２ｂ 主面 ２ｃ 裏面（タブ接合面） ３ 封止部 ３ａ 裏面 ４ ワイヤ ５ ペ付け材 ６ 銀めっき（めっき） ７ ＱＦＮ（半導体装置） ８ 銀めっきマスク ８ａ 開口部 ９ 封止用樹脂 DESCRIPTION OF SYMBOLS 1 Lead frame 1a Lead 1b Mounting surface 1c Wire bonding side end 1d Wire bonding part 1e Tab 1f Frame 1g Guide long hole 1h Positioning hole 1i Chip supporting surface 1j Back surface 1k Plating prevention dam 1l Tab suspension lead 1m gap 2 Semiconductor chip 2a Surface electrode 2b Main surface 2c Back surface (tab junction surface) 3 Sealing portion 3a Back surface 4 Wire 5 Pegging material 6 Silver plating (plating) 7 QFN (semiconductor device) 8 Silver plating mask 8a Opening 9 Sealing Resin
Claims (8)
向かって延在する複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを電気的に接続するボンディング用のワイヤと、 前記半導体チップおよび前記ワイヤを樹脂封止して形成
された封止部と、 前記タブと前記リードのワイヤ接合側端部との間に配置
され、前記リードのワイヤ接合部へのめっき形成時に、
前記めっきの前記タブへの付着を阻止するめっき阻止用
ダム部とを有することを特徴とする半導体装置。1. A resin-encapsulated semiconductor device, comprising: a tab for supporting a semiconductor chip; a plurality of leads arranged around the tab and extending outward from the periphery of the tab; A bonding wire for electrically connecting a surface electrode of a semiconductor chip and the corresponding lead; a sealing portion formed by resin-sealing the semiconductor chip and the wire; a tab and the lead; It is arranged between the wire bonding side end of the lead, when plating on the wire bonding portion of the lead,
A damping portion for preventing plating from adhering to the tab.
記めっき阻止用ダム部は、前記タブの外周に沿って細長
く形成されていることを特徴とする半導体装置。2. The semiconductor device according to claim 1, wherein said dam portion for preventing plating is elongated along an outer periphery of said tab.
って、前記タブが前記半導体チップよりも遙に小さく形
成されていることを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein said tab is formed much smaller than said semiconductor chip.
であって、前記めっき阻止用ダム部が前記半導体チップ
のタブ接合面と対向して配置され、前記タブと前記めっ
き阻止用ダム部との間に前記封止部を形成する封止用樹
脂が介在されていることを特徴とする半導体装置。4. The semiconductor device according to claim 1, wherein said dam portion for preventing plating is arranged to face a tab joining surface of said semiconductor chip, and said tab and said dam portion for preventing plating. A sealing resin for forming the sealing portion is interposed between the semiconductor device and the semiconductor device.
装置であって、前記ワイヤが金線であり、前記めっきと
して銀めっきが前記リードの前記ワイヤ接合部に形成さ
れていることを特徴とする半導体装置。5. The semiconductor device according to claim 1, wherein the wire is a gold wire, and silver plating is formed on the wire joint of the lead as the plating. Characteristic semiconductor device.
って、 半導体チップを支持可能なタブとその周囲に設けられた
複数のリードのワイヤ接合側端部との間に配置されため
っき阻止用ダム部を備え、前記リードのワイヤ接合部へ
のめっき形成時の前記めっきの前記タブへの付着が前記
めっき阻止用ダム部によって阻止されたリードフレーム
を準備する工程と、 前記リードフレームの前記タブと前記半導体チップとを
接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドとをボンディング用のワイヤによって電気的に接続す
る工程と、 前記リードの一部を露出させて前記半導体チップおよび
前記ワイヤを樹脂封止して封止部を形成する工程と、 複数の前記リードおよび前記タブを前記リードフレーム
の枠部から分離する工程とを有することを特徴とする半
導体装置の製造方法。6. A method for manufacturing a resin-encapsulated semiconductor device, comprising: a plating step disposed between a tab capable of supporting a semiconductor chip and a wire bonding side end of a plurality of leads provided around the tab. A step of preparing a lead frame having a blocking dam portion, wherein the plating is prevented from adhering to the tab when the plating is formed on the wire bonding portion of the lead by the plating blocking dam portion; Bonding the tab and the semiconductor chip, electrically connecting a surface electrode of the semiconductor chip and the corresponding lead by a bonding wire, exposing a part of the lead Forming a sealing portion by resin-sealing the semiconductor chip and the wire; and separating the plurality of leads and the tab from a frame portion of the lead frame. The method of manufacturing a semiconductor device characterized by a step.
あって、前記樹脂封止の際に、前記半導体チップのタブ
接合面に対向して配置された前記めっき阻止用ダム部と
前記タブとの間に封止用樹脂を介在させて樹脂封止する
ことを特徴とする半導体装置の製造方法。7. The method for manufacturing a semiconductor device according to claim 6, wherein said plating prevention dam portion and said tab are disposed so as to face a tab joining surface of said semiconductor chip during said resin sealing. And sealing the resin with a sealing resin interposed therebetween.
造方法であって、前記ワイヤとして金線を用いるととも
に前記めっきとして銀めっきを用い、前記リードのワイ
ヤ接合部への銀めっき形成時の前記銀めっきの前記タブ
への付着が前記めっき阻止用ダム部によって阻止された
前記リードフレームを使用して前記半導体装置を組み立
てることを特徴とする半導体装置の製造方法。8. The method for manufacturing a semiconductor device according to claim 6, wherein a gold wire is used as said wire, silver plating is used as said plating, and silver plating is applied to a wire joint of said lead. A method of manufacturing a semiconductor device, comprising: assembling the semiconductor device using the lead frame in which the silver plating is prevented from adhering to the tab by the plating blocking dam portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11215335A JP2001044351A (en) | 1999-07-29 | 1999-07-29 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11215335A JP2001044351A (en) | 1999-07-29 | 1999-07-29 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001044351A true JP2001044351A (en) | 2001-02-16 |
Family
ID=16670603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11215335A Pending JP2001044351A (en) | 1999-07-29 | 1999-07-29 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001044351A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108364873A (en) * | 2017-01-17 | 2018-08-03 | 株式会社三井高科技 | The manufacturing method and lead frame of lead frame |
| IT201900025009A1 (en) * | 2019-12-20 | 2021-06-20 | St Microelectronics Srl | LEADFRAME FOR SEMICONDUCTOR DEVICES, SEMICONDUCTOR PRODUCT AND CORRESPONDING PROCEDURE |
-
1999
- 1999-07-29 JP JP11215335A patent/JP2001044351A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108364873A (en) * | 2017-01-17 | 2018-08-03 | 株式会社三井高科技 | The manufacturing method and lead frame of lead frame |
| CN108364873B (en) * | 2017-01-17 | 2023-07-07 | 株式会社三井高科技 | Method for manufacturing lead frame and lead frame |
| IT201900025009A1 (en) * | 2019-12-20 | 2021-06-20 | St Microelectronics Srl | LEADFRAME FOR SEMICONDUCTOR DEVICES, SEMICONDUCTOR PRODUCT AND CORRESPONDING PROCEDURE |
| EP3840040A1 (en) * | 2019-12-20 | 2021-06-23 | STMicroelectronics S.r.l. | A leadframe for semiconductor devices, corresponding semiconductor product and method |
| US11557547B2 (en) | 2019-12-20 | 2023-01-17 | Stmicroelectronics S.R.L. | Leadframe for semiconductor devices, corresponding semiconductor product and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192760B1 (en) | Method for manufacturing bga package using metal carrier frame | |
| JP3839321B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003023134A (en) | Semiconductor device and its manufacturing method | |
| WO2004004005A1 (en) | Semiconductor device and its manufacturing method | |
| JP3470111B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JPH09312375A (en) | Lead frame, semiconductor device and manufacture thereof | |
| JP2001077287A (en) | Lead frame for semiconductor device | |
| JP2001044351A (en) | Semiconductor device and manufacture thereof | |
| TWI387080B (en) | Qfn package structure and method | |
| JP4066050B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JP3013810B2 (en) | Method for manufacturing semiconductor device | |
| JP2001077285A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| JP2954108B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4764608B2 (en) | Semiconductor device | |
| JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
| JP2006216993A (en) | Resin sealed semiconductor device | |
| JP4109995B2 (en) | Semiconductor device | |
| JP3915338B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
| JP2001077136A (en) | Manufacture of plastic molded semiconductor device | |
| JP2002305267A (en) | Semiconductor device and its manufacturing method | |
| JP2003007953A (en) | Resin-sealing semiconductor device and manufacturing method therefor | |
| JP2003110079A (en) | Semiconductor device and its producing method | |
| JP2002124595A (en) | Semiconductor device and production method therefor | |
| JP2001077271A (en) | Lead frame and manufacture of resin sealed semiconductor device using the same |