JP2018116995A - Method for manufacturing power module - Google Patents
Method for manufacturing power module Download PDFInfo
- Publication number
- JP2018116995A JP2018116995A JP2017005685A JP2017005685A JP2018116995A JP 2018116995 A JP2018116995 A JP 2018116995A JP 2017005685 A JP2017005685 A JP 2017005685A JP 2017005685 A JP2017005685 A JP 2017005685A JP 2018116995 A JP2018116995 A JP 2018116995A
- Authority
- JP
- Japan
- Prior art keywords
- power module
- semiconductor element
- layer
- lead frame
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Die Bonding (AREA)
Abstract
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュールの製造方法に関する。 The present invention relates to a method for manufacturing a power module used in a semiconductor device that controls a large current and a high voltage.
大電流、高電圧を制御する半導体装置に用いられるパワーモジュールでは、大電流容量への対応、配線抵抗の低減を可能とするため、例えば特許文献1に示されるように、半導体素子に接続される配線が、銅からなるリードフレームによって形成され、また、エポキシ樹脂等によって半導体素子及びリードフレームの接合部分を樹脂封止する構造が採用されている。 In a power module used in a semiconductor device that controls a large current and a high voltage, it is connected to a semiconductor element, for example, as shown in Patent Document 1 in order to cope with a large current capacity and reduce wiring resistance. The wiring is formed by a lead frame made of copper, and a structure in which the junction between the semiconductor element and the lead frame is sealed with an epoxy resin or the like is employed.
また、この種のパワーモジュールには、例えば特許文献2に示されるように、窒化アルミニウムを始めとするセラミックス基板の一方の面に、アルミニウム板等からなる回路層が接合されるとともに、他方の面にアルミニウム板等からなる放熱層が接合されたパワーモジュール用基板が用いられる。また、このパワーモジュール用基板の放熱層に、銅等からなるヒートシンクが接合されることにより、ヒートシンク付きパワーモジュール用基板が製造される。 In addition, in this type of power module, for example, as shown in Patent Document 2, a circuit layer made of an aluminum plate or the like is bonded to one surface of a ceramic substrate including aluminum nitride, and the other surface. A power module substrate is used in which a heat dissipation layer made of an aluminum plate or the like is bonded. Further, a power module substrate with a heat sink is manufactured by bonding a heat sink made of copper or the like to the heat dissipation layer of the power module substrate.
このパワーモジュール用基板に半導体素子及びリードフレームを接合してパワーモジュールを製造する方法としては、例えば、セラミックス基板の両面に回路層及び放熱層を接合したパワーモジュール用基板の回路層上に、半導体素子を銀焼結接合あるいははんだ付けなどの方法により接合した後、その半導体素子の上に銅からなるリードフレームをはんだ付けなどによって接合している。 As a method of manufacturing a power module by bonding a semiconductor element and a lead frame to the power module substrate, for example, a semiconductor is formed on a circuit layer of a power module substrate in which a circuit layer and a heat dissipation layer are bonded to both surfaces of a ceramic substrate. After the elements are bonded by a method such as silver sintering or soldering, a lead frame made of copper is bonded onto the semiconductor element by soldering or the like.
上述した製造方法において、半導体素子を搭載した後には、パワーモジュール用基板の片面に線膨張係数の小さい半導体素子が接合されているため、反りが発生することがある。この反りが発生することにより、例えば特許文献1に示すような銅からなるリードフレームを半導体素子上に接合する工程において、接合不良や半導体素子自体の損傷等が生じるおそれがある。 In the manufacturing method described above, after a semiconductor element is mounted, warping may occur because a semiconductor element having a small linear expansion coefficient is bonded to one side of the power module substrate. When this warpage occurs, for example, in a process of bonding a lead frame made of copper as shown in Patent Document 1 onto a semiconductor element, there is a possibility that a bonding failure or damage to the semiconductor element itself may occur.
本発明は、このような事情に鑑みてなされたもので、反りの発生を抑制し、接合不良や半導体素子の損傷等を生じることなく半導体素子及びリードフレームを接合して、簡単にパワーモジュールを製造することを目的とする。 The present invention has been made in view of such circumstances, suppresses the occurrence of warpage, and joins a semiconductor element and a lead frame without causing poor bonding or damage to the semiconductor element, and thus a power module can be easily obtained. The purpose is to manufacture.
本発明のパワーモジュールの製造方法は、セラミックス基板の一方の面にアルミニウム又はアルミニウム合金からなる回路層が接合されたパワーモジュール用基板における前記回路層に半導体素子が接合されるとともに、該半導体素子に銅又は銅合金からなるリードフレームが接合されてなるパワーモジュールの製造方法であって、
前記パワーモジュール用基板の前記回路層と前記半導体素子との間、及び前記半導体素子と前記リードフレームとの間にそれぞれ銀ペースト層を介在させた状態で、前記パワーモジュール用基板、前記半導体素子、前記リードフレームを積層し、これらを積層方向に1MPa以上20MPa以下の加圧力を作用させた状態で180℃以上350℃以下の温度に加熱することにより前記銀ペースト層を焼結させて、前記回路層と前記半導体素子との間、及び該半導体素子と前記リードフレームとの間をそれぞれ接合する。
In the method for manufacturing a power module of the present invention, a semiconductor element is bonded to the circuit layer in the power module substrate in which a circuit layer made of aluminum or an aluminum alloy is bonded to one surface of the ceramic substrate. A power module manufacturing method in which a lead frame made of copper or a copper alloy is joined,
With the silver paste layer interposed between the circuit layer of the power module substrate and the semiconductor element and between the semiconductor element and the lead frame, the power module substrate, the semiconductor element, The lead frame is laminated, and the silver paste layer is sintered by heating the lead frame to a temperature of 180 ° C. or more and 350 ° C. or less in a state where a pressure of 1 MPa or more and 20 MPa or less is applied in the lamination direction, and the circuit A layer is bonded to the semiconductor element, and the semiconductor element is bonded to the lead frame.
この製造方法では、パワーモジュール用基板の回路層に半導体素子を実装する際に、リードフレームも一括して接合するものである。このため、半導体素子は、比較的剛性が高くて変形しにくいパワーモジュール用基板とリードフレームとの間に挟まれた状態で接合され、かつ加圧されることから、反りの発生が抑制される。
この場合、接合材がはんだの場合であると、加熱によって液相が生じるので、加圧すると各部材の間から溶融はんだが流出してしまうおそれがあり、このため、加圧しないで接合することになり、均一に接合することは難しい。銀ペースト層を用いた接合の場合、液相が生成せず、焼結することによって接合されるので、十分な加圧力を作用させることができ、また、接合温度も低いので、反り発生防止に有効である。
In this manufacturing method, when the semiconductor element is mounted on the circuit layer of the power module substrate, the lead frames are also bonded together. For this reason, since the semiconductor element is bonded and pressed in a state of being sandwiched between the power module substrate and the lead frame, which are relatively rigid and difficult to deform, occurrence of warpage is suppressed. .
In this case, if the bonding material is solder, a liquid phase is generated by heating, so there is a risk that molten solder may flow out from between the members when pressed, so join without pressing. Therefore, it is difficult to join uniformly. In the case of joining using a silver paste layer, a liquid phase is not generated, and joining is performed by sintering. Therefore, sufficient pressurizing force can be applied, and the joining temperature is low, thus preventing warpage. It is valid.
加圧力は1MPa未満であると接合が十分でなく、20MPaを超えると半導体素子等を破損するおそれがある。加熱温度は180℃未満では銀ペースト層を十分に焼結させることができず、350℃を超えると半導体素子を破壊するおそれがある。なお、回路層がアルミニウム又はアルミニウム合金からなるので、加圧力に対して緩衝作用を有しており、半導体素子を破損することなく20MPaまでの比較的大きい加圧力を作用させることができる。 If the applied pressure is less than 1 MPa, bonding is not sufficient, and if it exceeds 20 MPa, the semiconductor element or the like may be damaged. If the heating temperature is less than 180 ° C., the silver paste layer cannot be sufficiently sintered, and if it exceeds 350 ° C., the semiconductor element may be destroyed. Since the circuit layer is made of aluminum or an aluminum alloy, it has a buffering action against the applied pressure, and a relatively large applied pressure of up to 20 MPa can be applied without damaging the semiconductor element.
本発明のパワーモジュールの製造方法において、前記パワーモジュール用基板には、前記回路層とは反対側にアルミニウム又はアルミニウム合金からなる放熱層を介して銅又は銅合金からなるヒートシンクが接合されているものとしてもよい。 In the method for manufacturing a power module of the present invention, the power module substrate is bonded to a heat sink made of copper or a copper alloy on the side opposite to the circuit layer through a heat radiating layer made of aluminum or an aluminum alloy. It is good.
このパワーモジュール用基板には、接合される半導体素子やリードフレームとは反対側に剛性の高いヒートシンクが設けられているので、より反りの発生を抑制することができる。 Since this power module substrate is provided with a highly rigid heat sink on the side opposite to the semiconductor element and lead frame to be joined, the occurrence of warpage can be further suppressed.
本発明のパワーモジュールの製造方法において、銅又は銅合金からなるスペーサを前記回路層と前記半導体素子との間又は前記半導体素子と前記リードフレームとの間の少なくともいずれかに銀ペースト層を介して介在させ、前記回路層、前記半導体素子、前記リードフレームとともに前記スペーサを同時に接合するとよい。 In the method for manufacturing a power module of the present invention, a spacer made of copper or a copper alloy is interposed between the circuit layer and the semiconductor element or between the semiconductor element and the lead frame via a silver paste layer. The spacers may be bonded together with the circuit layer, the semiconductor element, and the lead frame.
スペーサによってリードフレームの高さ位置(積層方向の位置)を調整することができ、適切な位置でリードフレームを引き出すことができる。また、このスペーサは半導体素子に接合されるので、半導体素子の熱を速やかに放散する効果もある。 The height position (position in the stacking direction) of the lead frame can be adjusted by the spacer, and the lead frame can be pulled out at an appropriate position. Further, since the spacer is bonded to the semiconductor element, there is also an effect of quickly dissipating the heat of the semiconductor element.
本発明によれば、回路層、半導体素子、リードフレームを一括して接合するので、反りの問題が解消され、接合不良や半導体素子の損傷等を生じることなく接合することができ、しかも、これらを積層して一度に接合できるので、製造も容易になる。 According to the present invention, since the circuit layer, the semiconductor element, and the lead frame are bonded together, the problem of warpage can be solved, and bonding can be performed without causing bonding failure or damage to the semiconductor element. Can be laminated and bonded at a time, so that the manufacture is facilitated.
以下、本発明の実施形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1.第1実施形態
<全体構造>
第1実施形態で用いられるパワーモジュール用基板10は、図2(b)に示すように、絶縁層であるセラミックス基板11と、その一方の面に形成された回路層12と、他方の面に形成された放熱層13とを備える。そして、図3に示すように、このパワーモジュール用基板10の回路層12の表面にスペーサ20を介して半導体素子30が搭載され、半導体素子30にはリードフレーム40が接合され、さらに半導体素子30とパワーモジュール用基板10とリードフレーム40とをエポキシ樹脂等からなるモールド樹脂50により封止することで、パワーモジュール100が構成される。
1. First Embodiment <Overall Structure>
As shown in FIG. 2B, the
パワーモジュール用基板10を構成するセラミックス基板11は、例えばAlN(窒化アルミニウム)、Si3N4(窒化珪素)等の窒化物系セラミックス、もしくはAl2O3(アルミナ)等の酸化物系セラミックスを用いることができ、厚さは0.2mm〜1.5mmの範囲内に設定される。
The
回路層12及び放熱層13は、純度99.00質量%以上の純アルミニウム((いわゆる2Nアルミニウム))や純度99.99質量%以上の純アルミニウム(いわゆる4Nアルミニウム)又はアルミニウム合金により形成され、例えば0.1mm〜5.0mmの厚みとされ、通常はセラミックス基板11よりも小さい平面形状の矩形状に形成されている。そして、回路層12と放熱層13とは、セラミックス基板11にAl‐Si系、Al‐Ge系、Al‐Cu系、Al‐Mg系、又はAl‐Mn系等の合金のろう材により接合されている。なお、回路層12と放熱層13は、それぞれプレス加工により所望の外形に打ち抜いたものをセラミックス基板11に接合するか、あるいは平板状のものをセラミックス基板11に接合した後に、エッチング加工により所望の外形に形成するか、いずれかの方法により、所望の形状に形成されている。
The
スペーサ20は、導電性を有する銅又は銅合金からなるブロックにより形成されており、回路層12と半導体素子30との間の間隔を調整するために、これらの間に介在され、これらを電気的に接続している。
半導体素子30は半導体を備えた電子部品であり、必要とされる機能に応じて、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の種々の半導体素子が選択される。
このような半導体素子30には、上面及び下面に電極が設けられており、回路層12とリードフレーム40との間で電気的接続状態とされる。
The
The
Such a
リードフレーム40は、無酸素銅やタフピッチ銅当の純銅、又は、りん青銅等の銅合金からなる帯板状に形成されており、厚みが0.05mm以上3.0mm以下とされる。
そして、パワーモジュール用基板10の回路層12の上に、スペーサ20、半導体素子30、リードフレーム40がそれぞれ銀焼結接合層71を介して接合されている。この銀焼結接合層71により接合するために、回路層12の接合面には、金、銀、ニッケル等からなる下地金属層60が形成される。なお、スペーサ20、半導体素子30、リードフレーム40のそれぞれの接合予定面にも、金、銀、ニッケル等からなる下地金属層をめっきやスパッタリング等によって形成してもよい。 モールド樹脂50は、エポキシ系樹脂等からなり、パワーモジュール用基板10の放熱層13の裏面を除き、その側面、セラミックス基板11、回路層12、スペーサ20、半導体素子30及びリードフレーム40の半導体素子30への接続部分の周辺を一体に封止している。リードフレーム40の端部は、モールド樹脂50から外部に引き出されている。
The
The
<第1実施形態の製造方法>
次に、このように構成されたパワーモジュール100を製造する方法について説明する。このパワーモジュール製造方法は、図1に示すように、パワーモジュール用基板10を形成し[パワーモジュール用基板形成工程]、そのパワーモジュール用基板10の回路層12の接合予定面に下地金属層60を形成[下地金属層形成工程]した後、回路層12にスペーサ20、半導体素子30、リードフレーム40を順に積層し、これらを一括して接合[一括接合工程]した後、モールド樹脂50によって樹脂封止する[樹脂封止工程]ことにより形成される。以下、工程順に説明する。
<The manufacturing method of 1st Embodiment>
Next, a method for manufacturing the
[パワーモジュール用基板形成工程]
図2(a)に示すように、セラミックス基板11の各面にろう材15を介して回路層12となるアルミニウム板12´と放熱層13となるアルミニウム板13´とを積層し、これらの積層構造体を積層方向に加圧した状態で加熱し、ろう材15を溶融させることによってそれぞれのアルミニウム板12´,13´とセラミックス基板11とを接合し、回路層12と放熱層13とを有するパワーモジュール用基板10を形成する(図2(b)参照)。具体的には、積層構造体を加圧したまま炉に入れて、真空雰囲気中で610℃以上650℃以下の温度で1分〜60分加熱する。
[Power Module Substrate Formation Process]
As shown in FIG. 2 (a), an aluminum plate 12 'serving as the
[下地金属層形成工程]
一括接合の前に、回路層12の接合予定面に金、銀、ニッケル等からなる下地金属層60を形成する。
この下地金属層15は、金、銀、ニッケル等をめっきやスパッタリングによって薄膜状に形成することにより得ることができる。また、回路層12の表面の下地金属層60は、ガラス含有銀ペーストを塗布して焼成することによっても形成することができる。
[Base metal layer formation process]
Prior to the collective bonding, a
The
(ガラス含有銀ペーストによる下地金属層形成方法)
回路層12の表面にガラス含有銀ペーストによって下地金属層60を形成する方法を説明しておくと、ガラス含有銀ペーストは、銀粉末と、ガラス(無鉛ガラス)粉末と、樹脂と、溶剤と、分散剤とを含有しており、銀粉末とガラス粉末とからなる粉末成分の含有量が、ガラス含有銀ペースト全体の60質量%以上90質量%以下とされ、残部が樹脂、溶剤、分散剤とされている。銀粉末は、その粒径が0.05μm以上1.0μm以下とされており、例えば平均粒径0.8μmのものが好適である。ガラス粉末は、主成分として酸化ビスマス(Bi2O3)、酸化亜鉛(ZnO)、酸化ホウ素(B2O3)、酸化鉛(PbO2)、酸化リン(P2O5)のいずれか1種または2種以上を含むものとされており、そのガラス転移温度が300℃以上450℃以下、軟化温度が600℃以下、結晶化温度が450℃以上とされている。例えば、酸化鉛と酸化亜鉛と酸化ホウ素とを含有し、平均粒径0.5μmのガラス粉末が好適である。
また、銀粉末の重量Aと、ガラス粉末の重量Gとの重量比A/Gは、80/20から99/1の範囲内、例えばA/G=80/5に調整される。
溶剤は、沸点が200℃以上のものが適しており、例えば、ジエチレングリコールジブチルエーテルが用いられる。
樹脂は、ガラス含有銀ペーストの粘度を調整するものであり、350℃以上で分解されるものが適している。例えば、エチルセルロースが用いられる。
また、ジカルボン酸系の分散剤が適宜添加される。分散剤を添加することなくガラス含有銀ペーストを構成してもよい。
(Formation method of base metal layer with glass-containing silver paste)
The method of forming the
The weight ratio A / G between the weight A of the silver powder and the weight G of the glass powder is adjusted within the range of 80/20 to 99/1, for example, A / G = 80/5.
A solvent having a boiling point of 200 ° C. or higher is suitable. For example, diethylene glycol dibutyl ether is used.
The resin is used to adjust the viscosity of the glass-containing silver paste, and those that decompose at 350 ° C. or higher are suitable. For example, ethyl cellulose is used.
In addition, a dicarboxylic acid-based dispersant is appropriately added. You may comprise a glass-containing silver paste, without adding a dispersing agent.
このガラス含有銀ペーストは、銀粉末とガラス粉末とを混合した混合粉末と、溶剤と樹脂とを混合した有機混合物とを、分散剤とともにミキサーによって予備混合し、得られた予備混合物をロールミル機によって練り込みながら混合した後、得られた混練物をぺ-ストろ過機によってろ過することによって製出される。このガラス含有銀ペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整される。 This glass-containing silver paste is prepared by premixing a mixed powder obtained by mixing silver powder and glass powder and an organic mixture obtained by mixing a solvent and a resin together with a dispersant using a mixer, and the resulting premixed mixture is obtained using a roll mill. After mixing while kneading, the resulting kneaded product is produced by filtering with a paste filter. The viscosity of the glass-containing silver paste is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.
このガラス含有銀ペーストをスクリーン印刷法等によって回路層12の接合予定面に塗布し、乾燥後に350℃以上645℃以下の温度で1分以上60分以下の時間をかけて焼成すると、図4に示すように、接合予定面側に形成されたガラス層61と、このガラス層61上に形成された銀層62との二層構造の下地金属層60が形成される。このとき、ガラス層61が形成される際に、回路層12の表面に自然発生していたアルミニウム酸化被膜12aが溶融除去されることになり、回路層12に直接ガラス層61が形成され、このガラス層61の上に銀層62が形成される。このガラス層61が回路層12に強固に固着されることにより、回路層12の上に銀層62が確実に保持固定される。
ガラス層61には銀又はアルミニウムの少なくとも一方を含有する導電性粒子(結晶性粒子)63が分散されるが、焼成の際にガラス層61内部に析出したものと推測されている。また、銀層62の内部にも微細なガラス粒子64が分散される。このガラス粒子64は、銀粒子の焼成が進行していく過程で、残存したガラス成分が凝集したものと推測される。
When this glass-containing silver paste is applied to the bonding planned surface of the
Although conductive particles (crystalline particles) 63 containing at least one of silver and aluminum are dispersed in the
このようにして形成される下地金属層60における銀層62の平均結晶粒径が0.5μm以上3.0μm以下の範囲内に調整される。
ここで、加熱温度が350℃未満及び加熱温度での保持時間が1分未満の場合には、焼成が不十分となり、下地金属層60を十分に形成することができないおそれがある。一方、加熱温度が645℃を超える場合及び加熱温度での保持時間が60分を超える場合には、焼成が進行し過ぎて、熱処理後に形成される下地金属層60における銀層62の平均結晶粒径が0.5μm以上3.0μm以下の範囲内とならないおそれがある。
なお、下地金属層60を確実に形成するためには、熱処理時の加熱温度の下限を400℃以上とすることが好ましく、450℃以上とすることがより好ましい。また、加熱温度での保持時間は5分以上とすることが好ましく、10分以上とすることがより好ましい。
一方、焼成の進行を確実に抑制するためには、熱処理時の加熱温度を600℃以下とすることが好ましく、575℃以下とすることがより好ましい。また、加熱温度での保持時間を45分以下とすることが好ましく、30分以下とすることがより好ましい。
The average crystal grain size of the
Here, when the heating temperature is less than 350 ° C. and the holding time at the heating temperature is less than 1 minute, the firing becomes insufficient and the
In order to reliably form the
On the other hand, in order to surely suppress the progress of firing, the heating temperature during the heat treatment is preferably 600 ° C. or lower, more preferably 575 ° C. or lower. Further, the holding time at the heating temperature is preferably 45 minutes or less, and more preferably 30 minutes or less.
(銀ペースト層)
下地金属層60を形成した回路層12、スペーサ20、半導体素子30、リードフレーム40の間に銀ペースト層70を介在させた状態で、これらを積層する。
銀ペースト層70は、粒径0.05μm〜100μmの銀粉末と、樹脂と、溶剤と、を含有してなるペーストを塗布して形成した層である。
銀ペーストに用いられる樹脂としては、エチルセルロース等を用いることができる。銀ペーストに用いられる溶剤としては、α―テルピネオール等を用いることができる。
銀ペーストの組成としては、銀粉末の含有量が銀ペースト全体の60質量%以上92質量%以下とし、樹脂の含有量が銀ペースト全体の1質量%以上10質量%以下とし、残部が溶剤とするとよい。
また、銀ペーストに、蟻酸銀、酢酸銀、プロピオン酸銀、安息香酸銀、シュウ酸銀などのカルボン酸系金属塩等の有機金属化合物粉末を銀ペースト全体の0質量%以上10質量%以下含有させることもできる。また、必要に応じて、アルコールや有機酸等の還元剤を銀ペースト全体に対して、0質量%以上10質量%以下含有させることもできる。
なお、この銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
この銀ペーストを回路層12の下地金属層60の上、スペーサ20の表面、リードフレーム40の表面にそれぞれ、例えばスクリーン印刷法等によって塗布して、乾燥することにより、銀ペースト層70となる。この銀ペースト層70は、接合時に対向する接合予定面のいずれかの表面に形成されていればよい。図2(c)に示す例では、回路層12の表面、スペーサ20の半導体素子30に対向する側の表面、リードフレーム40の半導体素子30に対向する側の表面にそれぞれ銀ペースト層70が形成されている。
(Silver paste layer)
These are laminated in a state where the
The
As the resin used for the silver paste, ethyl cellulose or the like can be used. As a solvent used for the silver paste, α-terpineol or the like can be used.
The composition of the silver paste is such that the silver powder content is 60% by mass or more and 92% by mass or less of the entire silver paste, the resin content is 1% by mass or more and 10% by mass or less of the entire silver paste, and the balance is the solvent. Good.
In addition, the silver paste contains an organic metal compound powder such as carboxylic acid metal salt such as silver formate, silver acetate, silver propionate, silver benzoate, silver oxalate, etc. It can also be made. Moreover, 0 mass% or more and 10 mass% or less of reducing agents, such as alcohol and an organic acid, can also be contained with respect to the whole silver paste as needed.
The silver paste has a viscosity adjusted to 10 Pa · s to 100 Pa · s, more preferably 30 Pa · s to 80 Pa · s.
This silver paste is applied onto the
なお、銀ペースト層70として、銀粉末を酸化銀粉末に代えた酸化銀ペーストを用いることもできる。酸化銀ペーストは、酸化銀粉末と、還元剤と、樹脂と、溶剤と、を含有しており、これらに加えて有機金属化合物粉末を含有している。酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上92質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされている。
As the
[一括接合工程]
図2(c)に示すように、回路層12の銀ペースト層70の上にスペーサ20を重ね、そのスペーサ20の銀ペースト層70の上に半導体素子30を重ね、その半導体素子30の上にリードフレーム40の銀ペースト層70を重ねるようにして、これらを積層状態とする。
そして、積層方向に1MPa以上20MPa以下の加圧力を作用させた状態で、180℃以上350℃以下の温度に加熱する。その温度の保持時間は1分以上60分以下の範囲内であればよい。この熱処理によって、銀ペースト層70が焼結して、回路層12、スペーサ20、半導体素子30、リードフレーム40の相互間で銀接合層71を形成し、この銀接合層71によって回路層12、スペーサ20、半導体素子30、リードフレーム40が一体に接合される。
[Batch joining process]
As shown in FIG. 2C, the
And it heats to the temperature of 180 degreeC or more and 350 degrees C or less in the state which made the pressurization force of 1 MPa or more and 20 MPa or less act on the lamination direction. The holding time of the temperature should just be in the range of 1 minute or more and 60 minutes or less. By this heat treatment, the
なお、酸化銀と還元剤とを含む酸化銀ペーストからなる銀ペースト層70を用いた場合、接合(焼成)時に、酸化銀が還元することにより析出する還元銀粒子が、例えば粒径10nm〜1μmと非常に微細であることから、緻密な銀接合層71を形成して、より強固に接合することができる。
In addition, when the
[樹脂封止工程]
以上のようにして、パワーモジュール用基板10にスペーサ20、半導体素子30及びリードフレーム40を接合した後、パワーモジュール基板10の放熱層13の下面を除き、パワーモジュール用基板10、スペーサ20、半導体素子30及びリードフレーム40の接続部付近を一体にモールド樹脂50によって封止する。
具体的には、例えばエポキシ樹脂等からなる封止材を用いてトランスファーモールディング方法によってモールド樹脂50を形成し封止する。リードフレーム40の外側端部はモールド樹脂50から露出させておく。
[Resin sealing process]
After the
Specifically, the
このようにして製造されるパワーモジュール100は、半導体素子30が、剛性の高いパワーモジュール用基板10とリードフレーム40との間に挟まれた状態で接合され、かつ加圧されることから、反りの発生が抑制され、このため、半導体素子30等を破損させることなく良好な接合状態を得ることができる。また、パワーモジュール用基板10にスペーサ20、半導体素子30、リードフレーム40を一度に接合することができ、製造も容易になる。
The
2.第2実施形態
図5は、パワーモジュール用基板10にヒートシンク80を備えた第2実施形態を示している。
このヒートシンク80を備えたパワーモジュール用基板10は、第1実施形態と同様のパワーモジュール用基板10の放熱層13に、無酸素銅やタフピッチ銅等の純銅、又は、Cu−Zr合金等の銅合金からなるヒートシンク80が接合されたものである。
このヒートシンク80は、平板状の天板部81と、その天板部81の一方の面に一体に突出形成された多数のピン状フィン82とを有している。天板部81の厚さは0.6mm以上6.0mm以下とされる。
そして、このヒートシンク80の天板部81のピン状フィン82とは反対側の表面と放熱層13とが接合される。これらヒートシンク80と放熱層13とは拡散接合によって接合される。この拡散接合では、積層方向に0.3MPa以上10MPa以下の加圧力を作用させて400℃以上550℃以下の温度に加熱することにより行われる。
2. Second Embodiment FIG. 5 shows a second embodiment in which the
In the
The
And the surface on the opposite side to the pin-shaped
このヒートシンク80を備えるパワーモジュール用基板10の場合も、第1実施形態と同様に、回路層12、スペーサ20、半導体素子30、リードフレーム40の間に銀ペースト層70を介在させた状態でこれらを積層し、積層方向に1MPa以上20MPa以下の加圧力を作用させた状態で、180℃以上350℃以下の温度に1分以上60分以下の保持時間で加熱することにより、これらを一括して接合する。なお、アルミニウム又はアルミニウム合金からなる回路層12には一括接合の前に金、銀、ニッケル等からなる下地金属層60が形成される。スペーサ20、半導体素子30、リードフレーム40は下地金属層60を設ける必要はないが、それぞれの接合予定面に金、銀、ニッケル等からなる下地金属層を形成しておいてもよい。
そして、一括接合後に、ヒートシンク80の天板部81の上面までをモールド樹脂50によって一体に封止することにより、パワーモジュール101が製造される。
Also in the case of the
Then, after the collective joining, the
このヒートシンク80を備えるパワーモジュール101の場合、ヒートシンク80の剛性が高いので、反りを防止する効果がより高くなる。
図5に示す例では、ヒートシンク80は天板部81にピン状フィン82を有する構造としたが、ピン状フィン82に代えて板状フィンを有するもの、冷却流路を仕切り壁を介して複数設けた多穴管状のもの、一つの扁平な流路内に波板状のフィンを設けたもの、あるいは、フィンを有しない平板状の天板部81のみからなるもの等としてもよい。
In the case of the
In the example shown in FIG. 5, the
その他、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、いずれの実施形態においても、スペーサを設けたが、リードフレームの位置調整が不要な場合等にはスペーサを設けなくてもよい。
In addition, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, although the spacer is provided in any of the embodiments, the spacer may not be provided when the position adjustment of the lead frame is unnecessary.
スペーサを設けずに、パワーモジュール用基板の回路層の上に半導体素子、リードフレームを一括で接合したもの(実施形態1)、パワーモジュール用基板の回路層の上にスペーサを介して半導体素子、リードフレームを一括して接合したもの(実施形態2)、ヒートシンクを備えるパワーモジュール用基板の回路層の上にスペーサを介して半導体素子、リードフレームを一括して接合したもの(実施形態3)の三種類を作製した。 Without providing a spacer, a semiconductor element and a lead frame joined together on the circuit layer of the power module substrate (Embodiment 1), a semiconductor element via a spacer on the circuit layer of the power module substrate, A lead frame joined together (Embodiment 2), and a semiconductor element and a lead frame joined together via a spacer on a circuit layer of a power module substrate having a heat sink (Embodiment 3) Three types were made.
いずれも、パワーモジュール用基板は、セラミックス基板として厚さ0.635mmの窒化アルミニウム、回路層として厚さ0.4mmの純度99.99%のアルミニウム、スペーサとして厚さ2.0mmの無酸素銅、半導体素子として厚さ0.15mmのシリコンチップ、リードフレームとして厚さ1.0mmの無酸素銅を用いた。回路層表面の下地金属層は、上述したガラス含有銀ペーストを用いて形成し、図2(c)に示すように銀ペーストを塗布した後、積層して一括接合した。接合時の温度と接合時の荷重を変えて複数の試料を作製し、接合性、部材の破損、半導体素子の破損(素子の破損)の有無を確認した。 In either case, the power module substrate is made of aluminum nitride having a thickness of 0.635 mm as a ceramic substrate, aluminum having a purity of 99.99% as a circuit layer, oxygen-free copper having a thickness of 2.0 mm as a spacer, A silicon chip having a thickness of 0.15 mm was used as the semiconductor element, and an oxygen-free copper having a thickness of 1.0 mm was used as the lead frame. The base metal layer on the surface of the circuit layer was formed using the glass-containing silver paste described above, and after applying the silver paste as shown in FIG. A plurality of samples were prepared by changing the temperature at the time of bonding and the load at the time of bonding, and the presence or absence of bondability, member damage, or semiconductor element damage (element damage) was confirmed.
接合性は、インサイト株式会社製超音波画像測定機を用い、接合界面の超音波探傷像を取得し、接合率が90%以上であった場合を○、90%未満であった場合を×とした。
部材の破損の有無は、回路層の変形度合を観察し、正常の場合を○、端部に潰れが認められる場合を×とした。
半導体素子の破損の有無は、インサイト株式会社製超音波画像測定機を用い、半導体素子にクラックが認められる確率が10%以下の場合を○、半導体素子にクラックが認められる確率が10%を超える場合を×とした。
これらの結果を表1に示す。
Bondability is obtained by using an ultrasonic image measuring machine manufactured by Insight Co., Ltd., when an ultrasonic flaw detection image of the bonding interface is obtained, and when the bonding rate is 90% or more, ○, when it is less than 90% It was.
The presence / absence of breakage of the member was determined by observing the degree of deformation of the circuit layer.
The presence or absence of damage to the semiconductor element is determined by using an ultrasonic image measuring machine manufactured by Insight Co., Ltd., when the probability that a crack is recognized in the semiconductor element is 10% or less, and the probability that a crack is recognized in the semiconductor element is 10%. When exceeding, it was set as x.
These results are shown in Table 1.
この表1からわかるように、1MPa以上20MPa以下の加圧力を作用させた状態で180℃以上350℃以下の温度で一括接合することにより、接合性が良好で、部材の破損や半導体素子の破損は確認できなかった。 As can be seen from Table 1, by joining at a temperature of 180 ° C. or higher and 350 ° C. or lower while applying a pressure of 1 MPa or more and 20 MPa or less, the bonding property is good, the member is damaged, or the semiconductor element is damaged. Could not be confirmed.
10 パワーモジュール用基板
11 セラミックス基板
12 回路層
13 放熱層
15 ろう材
20 スペーサ
30 半導体素子
40 リードフレーム
50 モールド樹脂
60 下地金属層
61 ガラス層
62 銀層
70 銀ペースト層
71 銀接合層
80 ヒートシンク
100,101 パワーモジュール
DESCRIPTION OF
Claims (3)
前記パワーモジュール用基板の前記回路層と前記半導体素子との間、及び前記半導体素子と前記リードフレームとの間にそれぞれ銀ペースト層を介在させた状態で、前記パワーモジュール用基板、前記半導体素子、前記リードフレームを積層し、これらを積層方向に1MPa以上20MPa以下の加圧力を作用させた状態で180℃以上350℃以下の温度に加熱することにより前記銀ペースト層を焼結させて、前記回路層と前記半導体素子との間、及び該半導体素子と前記リードフレームとの間をそれぞれ接合することを特徴とするパワーモジュールの製造方法。 A semiconductor element is bonded to the circuit layer of the power module substrate in which a circuit layer made of aluminum or an aluminum alloy is bonded to one surface of the ceramic substrate, and a lead frame made of copper or a copper alloy is bonded to the semiconductor element. A power module manufacturing method comprising:
With the silver paste layer interposed between the circuit layer of the power module substrate and the semiconductor element and between the semiconductor element and the lead frame, the power module substrate, the semiconductor element, The lead frame is laminated, and the silver paste layer is sintered by heating the lead frame to a temperature of 180 ° C. or more and 350 ° C. or less in a state where a pressure of 1 MPa or more and 20 MPa or less is applied in the lamination direction, and the circuit A method of manufacturing a power module, comprising bonding a layer and the semiconductor element, and joining the semiconductor element and the lead frame.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005685A JP6853435B2 (en) | 2017-01-17 | 2017-01-17 | Power module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005685A JP6853435B2 (en) | 2017-01-17 | 2017-01-17 | Power module manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018116995A true JP2018116995A (en) | 2018-07-26 |
JP6853435B2 JP6853435B2 (en) | 2021-03-31 |
Family
ID=62985397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017005685A Active JP6853435B2 (en) | 2017-01-17 | 2017-01-17 | Power module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6853435B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020075549A1 (en) * | 2018-10-09 | 2020-04-16 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
WO2020241739A1 (en) * | 2019-05-29 | 2020-12-03 | 国立大学法人大阪大学 | Method for producing connection structure and connection structure |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352080A (en) * | 2005-05-16 | 2006-12-28 | Fuji Electric Holdings Co Ltd | Semiconductor device and its manufacturing method |
JP2010267579A (en) * | 2009-05-18 | 2010-11-25 | Mitsubishi Electric Corp | Conductive adhesive, method of manufacturing semiconductor device using the same, and semiconductor device |
JP2012094873A (en) * | 2006-12-28 | 2012-05-17 | Hitachi Ltd | Bonding method and bonding material using metal particle |
JP2014022579A (en) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | Power module semiconductor device |
WO2016021565A1 (en) * | 2014-08-06 | 2016-02-11 | 富士電機株式会社 | Semiconductor device |
WO2016199621A1 (en) * | 2015-06-11 | 2016-12-15 | 三菱電機株式会社 | Manufacturing method for power semiconductor device, and power semiconductor device |
-
2017
- 2017-01-17 JP JP2017005685A patent/JP6853435B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352080A (en) * | 2005-05-16 | 2006-12-28 | Fuji Electric Holdings Co Ltd | Semiconductor device and its manufacturing method |
JP2012094873A (en) * | 2006-12-28 | 2012-05-17 | Hitachi Ltd | Bonding method and bonding material using metal particle |
JP2010267579A (en) * | 2009-05-18 | 2010-11-25 | Mitsubishi Electric Corp | Conductive adhesive, method of manufacturing semiconductor device using the same, and semiconductor device |
JP2014022579A (en) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | Power module semiconductor device |
WO2016021565A1 (en) * | 2014-08-06 | 2016-02-11 | 富士電機株式会社 | Semiconductor device |
WO2016199621A1 (en) * | 2015-06-11 | 2016-12-15 | 三菱電機株式会社 | Manufacturing method for power semiconductor device, and power semiconductor device |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020075549A1 (en) * | 2018-10-09 | 2020-04-16 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
JPWO2020075549A1 (en) * | 2018-10-09 | 2021-09-09 | ローム株式会社 | Semiconductor devices and manufacturing methods for semiconductor devices |
US11710705B2 (en) | 2018-10-09 | 2023-07-25 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP7322054B2 (en) | 2018-10-09 | 2023-08-07 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
WO2020241739A1 (en) * | 2019-05-29 | 2020-12-03 | 国立大学法人大阪大学 | Method for producing connection structure and connection structure |
JPWO2020241739A1 (en) * | 2019-05-29 | 2020-12-03 | ||
JP7154655B2 (en) | 2019-05-29 | 2022-10-18 | 国立大学法人大阪大学 | Bonded structure manufacturing method and bonded structure |
Also Published As
Publication number | Publication date |
---|---|
JP6853435B2 (en) | 2021-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6750404B2 (en) | Thermoelectric conversion module, thermoelectric conversion device, and method for manufacturing thermoelectric conversion module | |
KR102163532B1 (en) | Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method | |
WO2019180913A1 (en) | Method for manufacturing electronic-component-mounted module | |
KR20140127250A (en) | Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer | |
JP6417834B2 (en) | Power module substrate with cooler and method for manufacturing power module substrate with cooler | |
JP6146007B2 (en) | Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module | |
JP6907546B2 (en) | Power module | |
TWI726048B (en) | Metal member with ag base layer, insulated circuit substrate with ag base layer, semiconductor devices, insulated circuit substrate with heat sink, and method for producing metal member with ag base layer | |
WO2017150096A1 (en) | Semiconductor device | |
JP6853435B2 (en) | Power module manufacturing method | |
WO2017047627A1 (en) | Thermoelectric conversion module and thermoelectric conversion device | |
WO2019180914A1 (en) | Electronic-component-mounted module | |
JP5954374B2 (en) | Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device | |
JP2013125779A (en) | Solder joint structure, power module, substrate for power module with radiation plate, and substrate for power module with cooler | |
TWI733011B (en) | Manufacturing method of electronic component mounting module | |
JP2014160707A (en) | Method for manufacturing conjugant, method for manufacturing power module, and power module | |
TWI745572B (en) | Electronic parts installation module | |
JP5630375B2 (en) | Insulating substrate, manufacturing method thereof, semiconductor module, and semiconductor device | |
JP2017118061A (en) | Circuit board production method, circuit board, and semiconductor device | |
JP2014029964A (en) | Joint body manufacturing method, power module manufacturing method, and power module | |
JP2015135850A (en) | Manufacturing method of circuit board for power module with heat sink |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6853435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |