JP2018113606A - 固体撮像装置、固体撮像装置の駆動方法、および電子機器 - Google Patents

固体撮像装置、固体撮像装置の駆動方法、および電子機器 Download PDF

Info

Publication number
JP2018113606A
JP2018113606A JP2017003245A JP2017003245A JP2018113606A JP 2018113606 A JP2018113606 A JP 2018113606A JP 2017003245 A JP2017003245 A JP 2017003245A JP 2017003245 A JP2017003245 A JP 2017003245A JP 2018113606 A JP2018113606 A JP 2018113606A
Authority
JP
Japan
Prior art keywords
signal
pixel
unit
photoelectric conversion
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017003245A
Other languages
English (en)
Other versions
JP6859553B2 (ja
Inventor
俊徳 大高
Toshinori Otaka
俊徳 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brillnics Japan Inc
Original Assignee
Brillnics Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brillnics Japan Inc filed Critical Brillnics Japan Inc
Priority to JP2017003245A priority Critical patent/JP6859553B2/ja
Priority to CN201810024745.XA priority patent/CN108307132B/zh
Priority to US15/868,128 priority patent/US10368019B2/en
Publication of JP2018113606A publication Critical patent/JP2018113606A/ja
Application granted granted Critical
Publication of JP6859553B2 publication Critical patent/JP6859553B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】用途に応じた充分に低い寄生光感度を実現でき、しかもセットリングエラーを抑制でき、画素固定パターンを低減することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供する。【解決手段】画素信号ストレージとしての信号保持部２１２に、電圧モードで、画素信号を全画素で同時にサンプリングし、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１に保持された読み出し信号に対応する変換信号を第１の信号線ＬＳＧＮ１１に読み出すとともに、読み出しリセット信号に対応する変換信号を第２の信号線ＬＳＧＮ１２に同時並列的に読み出し、差動の信号としてカラム読み出し回路４０に供給する。【選択図】図３

Description

本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。
ところで、ＣＭＯＳイメージセンサでは、フォトダイオードで生成しかつ蓄積した光電荷を、画素毎あるいは行毎に順次走査して読み出す動作が行われる。
この順次走査、すなわち、電子シャッタとしてローリングシャッタを採用した場合は、光電荷を蓄積する露光の開始時間、および終了時間を全ての画素で一致させることができない。そのため、順次走査の場合、動被写体の撮像時に撮像画像に歪みが生じるという問題がある。
そこで、画像歪みが許容できない、高速に動く被写体の撮像や、撮像画像の同時性を必要とするセンシング用途では、電子シャッタとして、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタが採用される。
電子シャッタとしてグローバルシャッタを採用したＣＭＯＳイメージセンサは、画素内に、たとえば、光電変換読み出し部から読み出された信号を信号保持キャパシタに保持する信号保持部が設けられている。
グローバルシャッタを採用したＣＭＯＳイメージセンサでは、フォトダイオードから電荷を電圧信号として一斉に信号保持部の信号保持キャパシタに蓄積し、そののち順次読み出すことにより、画像全体の同時性を確保している（たとえば、非特許文献１参照）。
また、このＣＭＯＳイメージセンサは、光電変換読み出し部の出力を、信号保持部をバイパスして信号線に転送するバイパススイッチを有しており、グローバルシャッタ機能に加えてローリングシャッタ機能を併せ持つように構成されている。
図１は、グローバルシャッタを採用したＣＭＯＳイメージセンサの画素の従来例を示す回路図である。
図１の画素１は、光電変換読み出し部２および信号保持部３を含んで構成されている。
画素１の光電変換読み出し部２は、フォトダイオード（光電変換素子）と画素内アンプとを含んで構成される。
そして、光電変換読み出し部２は、たとえば光電変換素子であるフォトダイオードＰＤ１に対して、転送トランジスタｔｇ１−Ｔｒ、リセットトランジスタｒｓｔ１−Ｔｒ、ソースフォロワトランジスタｓｆ１−Ｔｒ、および出力ノードｎｄ１を有する。
ソースフォロワトランジスタｓｆ１−Ｔｒのソース側により出力ノードｎｄ１が形成されている。
ソースフォロワトランジスタｓｆ１−ＴｒのゲートにはフローティングディフュージョンＦＤ１が接続されている。
この出力ノードｎｄ１と信号保持部３の入力部間の信号線ｌｓｇｎ１は、たとえば信号保持部３の入力部に配置された定電流源Ｉ１により駆動される。
ソースフォロワトランジスタｓｆ１−ＴｒはフローティングディフュージョンＦＤ１の電荷を電荷量（電位）に応じた電圧信号に変換した列出力の読み出し信号（ＶＳＩＧ）および読み出しリセット信号（ＶＲＳＴ）を出力ノードｎｄ１に出力する。
画素１の信号保持部３は、基本的に、バイアストランジスタｂｓ１−Ｔｒにより形成された定電流源Ｉ１が接続されている入力部３−１、サンプルホールド部３−２、出力部３−３、ノードｎｄ２〜ｎｄ４を含んで構成されている。
サンプルホールド部３−２は、グローバルシャッタ期間に、サンプルホールド部３−２の信号保持キャパシタを光電変換読み出し部２の出力ノードｎｄ１と選択的に接続するスイッチ素子ＳＷ１、画素１の光電変換読み出し部２の出力ノードｎｄ１から出力される信号を保持可能な信号保持キャパシタＣ１，Ｃ２と、ノードｎｄ４をリセットするためのリセットトランジスタｒｓｔ３−Ｔｒを有する。
スイッチ素子ＳＷ１は、入力ノードｎｄ２とサンプルホールド部３−２側と接続されたノードｎｄ３との間に接続されている。
スイッチ素子ＳＷ１は、たとえば信号ＳＨがハイレベル（Ｈレベル）の期間に導通状態となる。
信号保持キャパシタＣ１は、ノードｎｄ３とノードｎｄ４との間に接続されている。
信号保持キャパシタＣ２は、ノードｎｄ４と基準電位ＶＳＳとの間に接続されている。
リセットトランジスタｒｓｔ３−Ｔｒは、電源電圧ＶＤＤの電源線Ｖｄｄとノードｎｄ４との間に接続され、制御線を通じてゲートに印加される制御信号ｒｓｔ３により制御される。
リセットトランジスタｒｓｔ３−Ｔｒは、制御信号ｒｓｔ３がＨレベルのリセット期間に選択されて導通状態となり、ノードｎｄ４（およびキャパシタＣ１、Ｃ２）を電源電圧ＶＤＤの電源線Ｖｄｄの電位にリセットする。
出力部３−３は、グローバルシャッタ期間に信号保持キャパシタＣ１、Ｃ２に保持された信号を保持電圧に応じて出力するソースフォロワトランジスタｓｆ３−Ｔｒを含み、保持した信号を選択的に選択トランジスタｓｅｌ３−Ｔｒを介して定電流源により駆動される垂直信号線ＬＳＧＮ１に出力する。
ソースフォロワトランジスタｓｆ３−Ｔｒと選択トランジスタｓｅｌ３−Ｔｒは、電源線Ｖｄｄと垂直信号線ＬＳＧＮ１の間に直列に接続されている。
ソースフォロワトランジスタｓｆ３−Ｔｒのゲートにはノードｎｄ４が接続され、選択トランジスタｓｅｌ３−Ｔｒは制御線を通じてゲートに印加される制御信号ｓｅｌ３により制御される。
選択トランジスタｓｅｌ３−Ｔｒは、制御信号ｓｅｌ３がＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタｓｆ３−Ｔｒは信号保持キャパシタＣ１、Ｃ２の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ，ＶＳＩＧ）を垂直信号線ＬＳＧＮ１に出力する。
また、非特許文献１に記載された積層型ＣＭＯＳイメージセンサにおいては、第１の基板（Pixel die）と第２の基板（ASIC die）とがマイクロバンプ（接続部）を通して接続された積層構造を有する。そして、第１の基板には各画素の光電変換読み出し部が形成され、第２の基板には各画素の信号保持部、信号線、垂直走査回路、水平走査回路、カラム読み出し回路等が形成されている。
J. Aoki, et al., "A Rolling-Shutter Distortion-Free 3D Stacked Image Sensor with -160dB Parasitic Light Sensitivity In-Pixel Storage Node"ISSCC 2013 / SESSION 27 / IMAGE SENSORS / 27.3. Yusuke Oike, et. al.,"An 8.3M-pixel 480fps Global-Shutter CMOS Image Sensor with Gain-Adaptive Column ADCs and 2-on-1 Stacked Device Structure", 2016 Symposium on VLSI Circuits and Digest of Technical Papers. Toru Kondo, et. al.,"3-D-Stacked 16-Mpixel Global Shutter CMOS Image Sensor Using Reliable In-Pixel Four Million Microbump Interconnections With 7.6-μm Pitch", ISSCC 2016. Guy Meynants, et. al.,"Backside illuminated global shutter CMOS image sensors", IISW 2011. Yannick De Wit, et. al.,"A Low Noise Low Power Global Shutter CMOS Pixel Having Single Readout Capability And Good Shutter Efficiency", IISW 2011.
ところが、上述した従来のグローバルシャッタ機能を備えるＣＭＯＳイメージセンサでは、２つのキャパシタＣ１、Ｃ２によるチャージ分割により信号保持を実現しているため、サンプリング利得が通常の容量構成では０．５倍になってしまう問題がある。利得が０．５倍になると光電変換された結果の信号振幅が半減することになり、後段のカラムアンプやＡＤ変換器の雑音との比（Ｓ／Ｎ比）が低減することになり、一般的に画質（Image Quality: IQ）が低減してしまう不利益がある。
また、従来のＣＭＯＳイメージセンサでグローバルシャッタ機能を実現するには、フォトダイオードで光電変換した光信号電荷を隣接する信号保持部のストレージノードに転送し保存している。
しかし、光電変換部と電荷保存部が同一のフォーカルプレーンに存在するため、高感度化を実現する裏面照射型の画素を用いると、寄生光感度（Parasitic Light Sensitivity: PLS）が著しく劣化するという問題がある。
また、表面照射型の画素であっても、何度も配線層で反射された光がストレージノードに入射する現象、もしくは基板深部で光電変換した電荷が確率的にストレージノードに混入し、カメラの特定応用用途として充分なＰＬＳ性能を実現できないという問題がある。
たとえば、非特許文献２に示す先行技術では、画素と隣接してストレージノードが作られている。ストレージノードでは、画素で発生した電荷を全て保持する必要があるため、ストレージノード自体も大きく作る必要があり、画素開口率（感度）とフォトダイオード自体の飽和電子数を低下させる。
また、画素に強い光が入射した時の電荷漏れを誘導するオーバーフロードレイントランジスタが追加されているが、このトランジスタによっても感度と飽和電子数の低下を招く。
飽和電子数を大きくとりたければ、大きなストレージノードが必要となる。しかし、ストレージノード面積を増加させることによってストレージノードが保持できる電子数は増加するが、逆にフォトダイオードの飽和電子数と感度は低下し、ＰＬＳも劣化する。つまり、感度、ＰＬＳ、飽和電子数がトレードオフの状態になっているという大きな問題がある。
さらに、これらの画素は、従来開発されてきたローリングシャッタ用画素とは構造構成が大きく異なり、二重の画素開発が必要となる、つまり、ローリングシャッタ用画素で開発した良好な画素をそのまま用いることができないなど、開発コストの面についても問題がある。
一方、非特許文献３に示す先行技術では、ＣＭＯＳイメージセンサを積層化し、光が入射するダイ（ＣＩＳダイ）には裏面照射型の画素を実装し、その下のダイ（ＡＳＩＣダイ）は画素からの出力電圧をサンプリングする回路を実現している。
この構成において、ＣＩＳダイとＡＳＩＣダイは画素レベルでのダイ間ビア（ＶＩＡ）で電気的接続を実現している。
また、ＡＳＩＣダイのサンプリング回路をメタル配線層で遮光することで、ＣＩＳダイから透過した光を完全に遮ることができる。その結果、-１６０ｄＢものＰＬＳ性能を実現しており、従来のカメラにおけるメカニカルシャッタと同等以上の性能を、チップ構造と電子シャッタで実現する優れたイメージセンサである。
しかしながら、非特許文献３のサンプリング回路構成では、サンプリング利得が通常の容量構成では０．５倍になってしまう問題がある。利得が０．５倍になると光電変換された結果の信号振幅が半減することになり、後段のカラムアンプやＡＤ変換器の雑音との比（Ｓ／Ｎ比）が低減することになり、一般的に画質（Image Quality: IQ）が低減してしまうデメリットがある。
一方、容量結合とサンプリングの容量比を４:１にすることで利得を０．８倍まで高めることができるが、サンプリング容量が減少することで、各行ごとに信号保存期間が異なることが原因の縦シェーディングの影響を強く受け、画質劣化を招く。
また、非特許文献４に示すサンプリング回路構成においても、縦シェーディングに対する耐性は強いが、サンプリング利得が<０．５倍になってしまう問題が残る。
２つのサンプリング容量を短絡するときに、スイッチトランジスタのチャネル容量と対ゲート端子容量によって利得が下がり、かつ製造バラつきによる画素固定パターン雑音を増加させてしまう。
さらに、非特許文献３、４において、ＣＩＳダイのソースフォロアアンプを定電流源で駆動している。この場合、画素毎に定電流源を持つことになるため、たとえは０．１μＡという小さな電流でも、１０Ｍ画素ある場合は１Ａが瞬間的に流れることになる。
このような大電流が流れる場合、ダイとパッケージ間のリードフレームや配線における寄生インダクタンスによるdi/dt雑音や、寄生バイポーラトランジスタによるラッチアップが問題となる。
たとえば非特許文献５に示す先行技術では、サンプリング容量を０Ｖにリセットし、そのサンプリング容量をダイナミックな電流源として用い画素ソースフォロアアンプを駆動している。これにより瞬間的な電流を抑えることができ、かつ低消費電力となる。
ただし、ＦＤリセット電圧を駆動しているときの負荷容量とＰＤ光信号電圧を駆動しているときの負荷容量が異なるため、セットリングにおけるオフセットの違い（セットリングエラー）が発生してしまい、それが画素毎に異なるため画素固定パターンとなり画質劣化を招く。緩和させるためには、サンプリング期間を長くすればよいが、マシンビジョン用途に必要とされるグローバルシャッタでは、高フレームレートが要求されるため、サンプリング期間を長くすることは問題となる。
本発明は、用途に応じた充分に低い寄生光感度を実現でき、しかもセットリングエラーを抑制でき、画素固定パターンを低減することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
本発明の第１の観点の固体撮像装置は、光電変換読み出し部および信号保持部を含む画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記信号保持部の保持信号が出力される第１の信号線および第２の信号線と、を有し、前記画素から読み出される前記画素信号は、少なくとも、前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、前記画素の前記光電変換読み出し部は、少なくとも、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、前記信号保持部は、入力ノードと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタと、前記第１の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第１のスイッチ素子と、前記第２の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第２のスイッチ素子と、前記第１の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第２のソースフォロワ素子を含み、変換した信号を選択的に前記第１の信号線に出力する第１の出力部と、前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第３のソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する第２の出力部と、を含む。
本発明の第２の観点は、光電変換読み出し部および信号保持部を含む画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記信号保持部の保持信号が出力される第１の信号線および第２の信号線と、を有し、前記画素から読み出される前記画素信号は、少なくとも、前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、前記画素の前記光電変換読み出し部は、少なくとも、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、前記信号保持部は、入力ノードと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタと、前記第１の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第１のスイッチ素子と、前記第２の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第２のスイッチ素子と、前記第１の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第２のソースフォロワ素子を含み、変換した信号を選択的に前記第１の信号線に出力する第１の出力部と、前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第３のソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する第２の出力部と、を含む固体撮像装置の駆動方法であって、前記画素の画素信号を読み出す場合、前記第１のソースフォロワ素子のドレイン側を電源電位に接続し、前記画素から画素信号として読み出し信号を読み出すときは、前記信号保持部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させ、前記画素から画素信号として読み出しリセット信号を読み出すときは、前記信号保持部の前記第２のスイッチ素子を他の所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、前記第１のスイッチ素子および第２のスイッチ素子が非導通状態に保持された状態で、前記第１の出力部により読み出し信号に対応する変換信号を前記第１の信号線に読み出すとともに、前記第２の出力部により読み出しリセット信号に対応する変換信号を前記第２の信号線に同時並列的に読み出す。
本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換読み出し部および信号保持部を含む画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記信号保持部の保持信号が出力される第１の信号線および第２の信号線と、を有し、前記画素から読み出される前記画素信号は、少なくとも、前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、前記画素の前記光電変換読み出し部は、少なくとも、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、前記信号保持部は、入力ノードと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタと、前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタと、前記第１の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第１のスイッチ素子と、前記第２の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第２のスイッチ素子と、前記第１の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第２のソースフォロワ素子を含み、変換した信号を選択的に前記第１の信号線に出力する第１の出力部と、前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第３のソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する第２の出力部と、を含む。
本発明によれば、用途に応じた充分に低い寄生光感度を実現でき、しかもセットリングエラーを抑制でき、画素固定パターンを低減することができる。
グローバルシャッタを採用したＣＭＯＳイメージセンサの画素の従来例を示す回路図である。 本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。 本発明の第１の実施形態に係る固体撮像装置の画素の一例を示す回路図である。 本発明の第１の実施形態に係る固体撮像装置の画素部における画素アレイについて説明するための図である。 本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。 本第１の実施形態に係る固体撮像装置の積層構造について説明するための図である。 本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における読み出し動作を説明するためのタイミングチャートである。 本発明の第２の実施形態に係る固体撮像装置の画素の構成例を示す図である。 本発明の第３の実施形態に係る固体撮像装置の画素の構成例を示す図である。 本発明の第４の実施形態に係る固体撮像装置の画素の構成例を示す図である。 本発明の第５の実施形態に係る固体撮像装置の画素の構成例を示す図である。 本発明の第６の実施形態に係る固体撮像装置の画素の構成例を示す図である。 本第６の実施形態に係る固体撮像装置のグローバルシャッタモード時の主として画素部における読み出し動作を説明するためのタイミングチャートである。 本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
以下、本発明の実施形態を図面に関連付けて説明する。
（第１の実施形態）
図２は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
この固体撮像装置１０は、図２に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
本第１の実施形態において、固体撮像装置１０は、画素部２０において、画素として光電変換読み出し部および信号保持部を含み、グローバルシャッタの動作機能を持つ、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
本第１の実施形態に係る固体撮像装置１０において、後で詳述するように、画素信号ストレージとしての信号保持部に、電圧モードで、画素信号を全画素で同時にサンプリングし、第１および第２の信号保持キャパシタに保持された読み出し信号に対応する変換信号を第１の信号線に読み出すとともに、読み出しリセット信号に対応する変換信号を第２の信号線に同時並列的に読み出し、差動の信号としてカラム読み出し回路４０に供給する。
以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の構成および機能、それらに関連した読み出し処理、並びに、画素部２０と読み出し部７０の積層構造等について詳述する。
（画素並びに画素部２０の構成）
図３は、本発明の第１の実施形態に係る固体撮像装置１０の画素の一例を示す回路図である。
画素部２０に配置される画素２１は、光電変換読み出し部２１１および信号保持部２１２を含んで構成されている。
そして、本第１の実施形態の画素部２０においては、画素２１に対応して、あるいは、複数の画素２１に対応して電源切り替え部２２が配置されている。
画素２１の光電変換読み出し部２１１は、フォトダイオード（光電変換素子）と画素内アンプとを含んで構成される。
具体的には、この光電変換読み出し部２１１は、たとえば光電変換素子であるフォトダイオードＰＤ２１を有する。
このフォトダイオードＰＤ２１に対して、転送素子としての転送トランジスタＴＧ１−Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ１−Ｔｒ、第１のソースフォロワ素子としてのソースフォロワトランジスタＳＦ１−Ｔｒ、および出力ノードＮＤ２１をそれぞれ一つずつ有する。
このように、第１の実施形態に係る画素２１の光電変換読み出し部２１１は、転送トランジスタＴＧ１−Ｔｒ、リセットトランジスタＲＳＴ１−Ｔｒ、およびソースフォロワトランジスタＳＦ１−Ｔｒの３トランジスタ（３Ｔｒ）を含んで構成されている。
本第１の実施形態に係る光電変換読み出し部２１１は、出力ノードＮＤ２１が画素２１の信号保持部２１２の入力部に接続されている。
光電変換読み出し部２１１は、グローバルシャッタモード時に画素信号としての読み出し信号(信号電圧)（ＶＳＩＧ）および読み出しリセット信号(信号電圧)（ＶＲＳＴ）を信号保持部２１２に出力する。
本第１の実施形態において、第１の垂直信号線ＬＳＧＮ１１および第２の垂直信号線ＬＳＧＮ１２はグローバルシャッタモード時に定電流源Ｉｂｉａｓにより駆動される。
フォトダイオードＰＤ２１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオードおよび転送トランジスタ間で、各トランジスタを共有している場合にも有効である。
光電変換読み出し部２１１の転送トランジスタＴＧ１−Ｔｒは、フォトダイオードＰＤ２１とフローティングディフュージョンＦＤ２１の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧにより制御される。
転送トランジスタＴＧ１−Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ２１に転送する。
リセットトランジスタＲＳＴ１−Ｔｒは、電源電圧ＶＤＤの電源線ＶｄｄとフローティングディフュージョンＦＤ２１の間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
リセットトランジスタＲＳＴ１−Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ２１を電源電圧ＶＤＤの電源線Ｖｄｄの電位にリセットする。
第１のソースフォロワ素子としてのソースフォロワトランジスタＳＦ１−Ｔｒは、ソースが出力ノードＮＤ２１に接続され、ドレイン側が電源線Ｖｄｄｐｉｘを介して電源切り替え部２２に接続され、ゲートがフローティングディフュージョンＦＤ２１に接続されている。
この出力ノードＮＤ２１と信号保持部２１２の入力部間の信号線ＬＳＧＮ１３は、たとえば信号保持部２１２に配置されたキャパシタや定電流源により駆動される。
ソースフォロワトランジスタＳＦ１−Ｔｒは、画素信号を読み出す場合は、ソースが電源切り替え部２２により電源電位ＶＤＤの電源線Ｖｄｄに接続される。
この場合、ソースフォロワトランジスタＳＦ１−ＴｒはフローティングディフュージョンＦＤ２１の電荷を電荷量（電位）に応じた電圧信号に変換した列出力の読み出し信号（ＶＳＩＧ１）および読み出しリセット信号（ＶＲＳＴ１）を出力ノードＮＤ２１に出力する。
ソースフォロワトランジスタＳＦ１−Ｔｒは、信号保持部２１２の第１の信号保持キャパシタおよび第２の信号保持キャパシタをクリアする場合、ドレイン側が電源切り替え部２２により基準電位ＶＳＳ（たとえばグランドレベルの０Ｖ）に接続される。
この場合、ソースフォロワトランジスタＳＦ１−Ｔｒのゲート（フローティングディフュージョンＦＤ２１）はリセットトランジスタＲＳＴ１−Ｔｒにより電源線Ｖｄｄの電位にリセットされる。すなわち、信号保持部２１２の第１の信号保持キャパシタおよび第２の信号保持キャパシタをクリアする場合、ソースフォロワトランジスタＳＦ１−Ｔｒは単なるスイッチとして機能する。
画素２１の信号保持部２１２は、基本的に、入力ノードＮ２２を含む入力部２１２１、サンプルホールド部２１２２、第１の出力部２１２３、第２の出力部２１２４、および保持ノードＮＤ２３，ＮＤ２４を含んで構成されている。
入力部２１２１は、光電変換読み出し部２１１の出力ノードＮＤ２１と第３の信号線ＬＳＧＮ１３を介して接続され、出力ノードＮＤ２１から出力される読み出し信号（ＶＳＩＧ１）および読み出しリセット信号（ＶＲＳＴ１）をサンプルホールド部２１２２に入力する。
サンプルホールド部２１２２は、第１のスイッチ素子としての第１のサンプリングトランジスタＳＨＳ１−Ｔｒ、第２のスイッチ素子としての第２のサンプリングトランジスタＳＨＲ１−Ｔｒ、第１の信号保持キャパシタＣＳ２１、および第２の信号保持キャパシタＣＲ２１を含んで構成されている。
第１のサンプリングトランジスタＳＨＳ１−Ｔｒは、第３の信号線ＬＳＧＮ１３に接続された入力ノードＮＤ２２と保持ノードＮＤ２３との間に接続されている。
第１のサンプリングトランジスタＳＨＳ１−Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２１２２の第１の信号保持キャパシタＣＳ２１を、保持ノードＮＤ２３を介して光電変換読み出し部２１１の出力ノードＮＤ２１と選択的に接続する。
第１のサンプリングトランジスタＳＨＳ１−Ｔｒは、たとえば制御信号ＳＨＳがハイレベルに期間に導通状態となる。
第１の信号保持キャパシタＣＳ２１は、保持ノードＮＤ２３と基準電位ＶＳＳとの間に接続されている。
第２のサンプリングトランジスタＳＨＲ１−Ｔｒは、第３の信号線ＬＳＧＮ１３に接続された入力ノードＮＤ２２と保持ノードＮＤ２４との間に接続されている。
第２のサンプリングトランジスタＳＨＲ１−Ｔｒは、グローバルシャッタ期間または信号保持キャパシタのクリア期間に、サンプルホールド部２１２２の第２の信号保持キャパシタＣＲ２１を、保持ノードＮＤ２４を介して光電変換読み出し部２１１の出力ノードＮＤ２１と選択的に接続する。
第２のサンプリングトランジスタＳＨＲ１−Ｔｒは、たとえば制御信号ＳＨＲがハイレベルに期間に導通状態となる。
第２の信号保持キャパシタＣＲ２１は、保持ノードＮＤ２４と基準電位ＶＳＳとの間に接続されている。
なお、第１のサンプリングトランジスタＳＨＳ１−Ｔｒおよび第２のサンプリングトランジスタＳＨＲ１−Ｔｒは、ＭＯＳトランジスタ、たとえばｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタにより形成される。
第１の出力部２１２３は、グローバルシャッタ期間に、基本的に第１の信号保持キャパシタＣＳ２１に保持された信号を保持電圧に応じて出力する第２のソースフォロワ素子としてのソースフォロワトランジスタＳＦ２Ｓ−Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ１Ｓ−Ｔｒを介して定電流源Ｉｂｉａｓにより駆動される第１の垂直信号線ＬＳＧＮ１１に出力する。
ソースフォロワトランジスタＳＦ２Ｓ−Ｔｒと選択トランジスタＳＥＬ１Ｓ−Ｔｒは、電源線Ｖｄｄと第１の垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
ソースフォロワトランジスタＳＦ２Ｓ−Ｔｒのゲートには保持ノードＮＤ２３が接続され、選択トランジスタＳＥＬ１Ｓ−Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ１により制御される。
選択トランジスタＳＥＬ１Ｓ−Ｔｒは、制御信号ＳＥＬ１がＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ２Ｓ−Ｔｒは第１の信号保持キャパシタＣＳ２１の保持電圧に応じた列出力の読み出し電圧（ＶＳＩＧ）を第１の垂直信号線ＬＳＧＮ１１に出力する。
第２の出力部２１２４は、グローバルシャッタ期間に、基本的に第２の信号保持キャパシタＣＲ２１に保持された信号を保持電圧に応じて出力する第３のソースフォロワ素子としてのソースフォロワトランジスタＳＦ３Ｒ−Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ２Ｒ−Ｔｒを介して定電流源Ｉｂｉａｓにより駆動される第２の垂直信号線ＬＳＧＮ１２に出力する。
ソースフォロワトランジスタＳＦ３Ｒ−Ｔｒと選択トランジスタＳＥＬ２Ｒ−Ｔｒは、電源線Ｖｄｄと第２の垂直信号線ＬＳＧＮ１２の間に直列に接続されている。
ソースフォロワトランジスタＳＦ３Ｒ−Ｔｒのゲートには保持ノードＮＤ２４が接続され、選択トランジスタＳＥＬ２Ｒ−Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ１により制御される。
選択トランジスタＳＥＬ２Ｒ−Ｔｒは、制御信号ＳＥＬ１がＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ３Ｒ−Ｔｒは第２の信号保持キャパシタＣＲ２１の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ）を第２の垂直信号線ＬＳＧＮ１２に出力する。
このように、本第１の実施形態に係る固体撮像装置１０においては、画素信号ストレージとしての信号保持部２１２に、電圧モードで、画素信号を全画素で同時にサンプリングし、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１に保持された読み出し信号に対応する変換信号を第１の垂直信号線ＬＳＧＮ１１に読み出すとともに、読み出しリセット信号に対応する変換信号を第２の垂直信号線ＬＳＧＮ１２に同時並列的に読み出し、差動の信号としてカラム読み出し回路４０に供給する。
なお、本第１の実施形態に係る固体撮像装置１０においては、光電変換読み出し部２１１の出力ノードＮＤ２１と信号保持部２１２の入力部間の第３の信号線ＬＳＧＮ１３を駆動する定電流源が、たとえば信号保持部２１２の入力部２１２１に配置されておらず、第３の信号線ＬＳＧＮ１３は、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１により提供されるダイナミックな電流源により駆動される。
第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１の両キャパシタは、クリア期間に０Ｖにクリアされ、光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒと接続状態にあるとき、電子は第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１により提供される。
したがって、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１は、ダイナミックな電流源として機能する。
電源切り替え部２２は、出力が光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒのドレインに接続された電源線Ｖｄｄｐｉｘに接続されており、制御信号ＲＤＳＥＬに応じて電源線Ｖｄｄｐｉｘを電源電位ＶＤＤの電源線Ｖｄｄまたは基準電位ＶＳＳに接続する。
たとえばクリア期間には制御信号ＲＤＳＥＬはＬレベルに設定され、電源切り替え部２２は、電源線Ｖｄｄｐｉｘを基準電位ＶＳＳに接続する。
一方、グローバルシャッタ期間には制御信号ＲＤＳＥＬはＨレベルに設定され、電源切り替え部２２は、電源線Ｖｄｄｐｉｘを電源電位ＶＤＤの電源線Ｖｄｄに接続する。
本第１の実施形態に係る画素部２０は、以上のような構成を有する画素２１が、たとえば図４に示すように、画素アレイとして配列され、複数の画素アレイが組み合わされて構成されている。
図４は、本発明の第１の実施形態に係る固体撮像装置１０の画素部２０における画素アレイについて説明するための図である。
第１の実施形態に係る固体撮像装置１０の画素部２０は、画素アレイ２３０および保持部アレイ２４０を含んで構成されている。
画素アレイ２３０は、複数の画素２１の光電変換読み出し部２１１がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
画素アレイ２３０は、たとえば１６：９のアスペクト比の画像が出力可能なように、複数の画素２１の光電変換読み出し部２１１がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
保持部アレイ２４０は、複数の画素２１の信号保持部２１２が、画素アレイ２３０に対応してＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
保持部アレイ２４０は、画素アレイ２３０と同様に、たとえば１６：９のアスペクト比の画像が出力可能なように、複数の画素２１の信号保持部２１２がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
固体撮像装置１０が、後述するように、第１の基板（上基板）と第２の基板（下基板）の積層構造を有する場合、第１の基板に画素アレイ２３０が形成され、第２の基板に保持部アレイ２４０が画素アレイ２３０と対向するように形成される。
この場合、保持部アレイ２４０は、完全にメタル配線層で遮光されていてもよい。
画素部２０は、読み出し部７０の制御の下、グローバルシャッタモード時には、画素アレイ２３０および保持部アレイ２４０をアクティブにして画素信号の読み出しが行われる。
画素部２０において、全画素同時にリセットトランジスタＲＳＴ１−Ｔｒと転送トランジスタＴＧ１−Ｔｒを使ってフォトダイオードをリセットすることで、全画素同時並列的に露光を開始する。また、所定の露光期間が終了した後、転送トランジスタＴＧ１−Ｔｒを使って光電変換読み出し部からの出力信号を信号保持部２１２でサンプリングすることで、全画素同時並列的に露光を終了する。これにより、完全なシャッタ動作を電子的に実現する。
画素部２０には、画素が（Ｎ＋２Ｐ）行×Ｍ列配置されているので、各制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＧはそれぞれ（Ｎ＋２Ｐ）本、第１の垂直信号線ＬＳＧＮ１１および第２の垂直信号線ＬＳＧＮ１２はそれぞれＭ本ある。
図２においては、各行制御線を１本の行走査制御線として表している。同様に、各垂直信号線ＬＳＧＮ１１，ＬＳＧＮ１２を１本の垂直信号線として表している。
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッタ行および読み出し行において行走査制御線を通して画素２１の光電変換読み出し部２１１および信号保持部２１２の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。
カラム読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列(カラム)信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。
カラム読み出し回路４０は、グローバルシャッタモード時に、第１の垂直信号線ＬＳＧＮ１１および第２の垂直信号線ＬＳＧＮ１２に、画素２１の信号保持部２１２から読み出された差動の画素信号ｐｉｘｏｕｔ（ＶＳＬ）に対して、増幅処理およびＡＤ変換処理を行う。
ここで、画素信号ｐｉｘｏｕｔ（ＶＳＬ）は、グローバルシャッタモード時に画素（本例では画素２１の光電変換読み出し部２１１、さらに信号保持部２１２）から順に読み出される読み出し信号ＶＳＩＧおよび読み出しリセット信号ＶＲＳＴを含む画素読み出し信号をいう。
本第１の実施形態に係る固体撮像装置１０において、カラム読み出し回路４０は、動作モードや読み出し信号の信号形態(シングルエンドや差動等の信号)にかかわらず一つの回路構成で共用することが可能に形成されている。
カラム読み出し回路４０は、たとえば図５に示すように、アンプ（ＡＭＰ，増幅器）４１およびＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）４２を含んで構成される。
水平走査回路５０は、カラム読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
本第１の実施形態において、読み出し部７０は、たとえばグローバルシャッタモード時に、画素アレイ２３０および保持部アレイ２４０をアクティブにして、差動の画素信号ｐｉｘｏｕｔの読み出しを行う。
（固体撮像装置１０の積層構造）
次に、本第１の実施形態に係る固体撮像装置１０の積層構造について説明する。
図６は、本第１の実施形態に係る固体撮像装置１０の積層構造について説明するための図である。
本第１の実施形態に係る固体撮像装置１０は、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
固体撮像装置１０は、たとえばウェハレベルで貼り合わせた後、ダイシングで切り出した積層構造の撮像装置として形成される。
本例では、第２の基板１２０上に第１の基板１１０が積層された構造を有する。
第１の基板１１０には、その中央部を中心として画素部２０の各画素２１の光電変換読み出し部２１１が配列された画素アレイ２３０（領域１１１）が形成されている。
そして、画素アレイ２３０の周囲、図６の例では、図中の上側および下側にカラム読み出し回路４０の一部用の領域１１２，１１３が形成されている。なお、カラム読み出し回路４０の一部は、画素アレイ２３０の領域１１１の上側および下側のいずれかに配置されるように構成してもよい。
このように、本第１の実施形態においては、第１の基板１１０には、基本的に、画素２１の光電変換読み出し部２１１が行列状に形成されている。
第２の基板１２０には、その中央部を中心として画素アレイ２３０の各光電変換読み出し部２１１の出力ノードＮＤ２１と接続される各画素２１の信号保持部２１２がマトリクス状に配列された保持部アレイ２４０（領域１２１）、並びに第１の垂直信号線ＬＳＧＮ１１および第２の垂直信号線ＬＳＧＮ１２が形成されている。
保持部アレイ２４０は、完全にメタル配線層で遮光されていてもよい。
そして、保持部アレイ２４０の周囲、図６の例では、図中の上側および下側にカラム読み出し回路４０用の領域１２２，１２３が形成されている。なお、カラム読み出し回路４０は、保持部アレイ２４０の領域１２１の上側および下側のいずれかに配置されるように構成してもよい。
また、保持部アレイ２４０の側部側に垂直走査回路３０用の領域や、デジタル系や出力系の領域が形成されてもよい。
また、第２の基板１２０には、垂直走査回路３０、水平走査回路５０、およびタイミング制御回路６０も形成されてもよい。
このような積層構造において、第１の基板１１０の画素アレイ２３０の各光電変換読み出し部２１１の出力ノードＮＤ２１と第２の基板１２０の各画素２１の信号保持部２１２の入力ノードＮＤ２２とが、たとえば図３に示すように、それぞれビア（Ｄｉｅ−ｔｏ−Ｄｉｅ Ｖｉａ）やマイクロバンプ等を用いて電気的な接続が行われている。
また、第１の基板１１０のソースフォロワトランジスタＳＦ１−Ｔｒのドレイン側の電源線ｖｄｄｐｉｘと第２の基板１２０の電源切り替え部２２の出力側とが、たとえば図３に示すように、それぞれビア（Ｄｉｅ−ｔｏ−Ｄｉｅ Ｖｉａ）やマイクロバンプ等を用いて電気的な接続が行われている。
（固体撮像装置１０の読み出し動作）
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の差動の画素信号の読み出し動作等について詳述する。
図７は、本第１の実施形態に係る固体撮像装置の所定シャッタモード時の主として画素部における読み出し動作を説明するためのタイミングチャートである。
図７（Ａ）は画素２１の光電変換読み出し部２１１のリセットトランジスタＲＳＴ１−Ｔｒの制御信号ＲＳＴを示している。図７（Ｂ）は画素２１の光電変換読み出し部２１１の転送トランジスタＴＧ１−Ｔｒの制御信号ＴＧを示している。
図７（Ｃ）は電源切り替え部２２の制御信号ＲＤＳＥＬを示している。
図７（Ｄ）は画素２１の信号保持部２１２の第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲを示している。図７（Ｅ）は画素２１の信号保持部２１２の第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳを示している。
図７（Ｆ）は画素２１の信号保持部２１２の選択トランジスタＳＥＬ１Ｓ−Ｔｒ，ＳＥＬ２Ｒ−Ｔｒの制御信号ＳＥＬ１を示している。
図７（Ｇ）は画素２１の信号保持部２１２のノードＮＤ２３，ＮＤ２４および電源電位のレベルを示している。
図７において、時刻ｔ１までは信号保持部２１２の第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１のクリア期間ＣＬＲである。
クリア期間ＣＬＲにおいては、画素２１の光電変換読み出し部２１１のリセットトランジスタＲＳＴ１−Ｔｒが、図７（Ａ）に示すように、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤが電源線Ｖｄｄの電位にリセットされる。
そして、図７（Ｃ）に示すように、電源切り替え部２２の制御信号ＲＤＳＥＬがＬレベルに設定され、光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒのドレイン側の電源線Ｖｄｄｐｉｘが基準電位ＶＳＳに接続された状態にある。
この場合、ソースフォロワトランジスタＳＦ１−Ｔｒのゲート（フローティングディフュージョンＦＤ２１）はリセットトランジスタＲＳＴ１−Ｔｒにより電源線Ｖｄｄの電位にリセットされていることから、ソースフォロワトランジスタＳＦ１−Ｔｒは単なるスイッチとして機能する。
また、図７（Ｄ）および（Ｅ）に示すように、信号保持部２１２の第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲおよび第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳがＨレベルに設定され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒおよび第２のサンプリングトランジスタＳＨＲ１−Ｔｒは導通状態にある。
これにより、信号保持部２１２の第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１は０Ｖにクリアされる。
そして、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１の両キャパシタは、クリア期間に０Ｖにクリアされ、光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒと接続状態にあるとき、電子は第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１により提供される。
したがって、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１は、ダイナミックな電流源として機能する。
次に、時刻ｔ２に電源切り替え部２２の制御信号ＲＤＳＥＬがＨレベルに切り替えられ、光電変換読み出し部２１１のソースフォロワトランジスタＳＦ１−Ｔｒのドレイン側の電源線Ｖｄｄｐｉｘが電源電位ＶＤＤの電源線Ｖｄｄに接続された状態となる。
これにより、ソースフォロワトランジスタＳＦ１−Ｔｒは通常の第１のソースフォロワ素子として機能するようになる。
このような状態で、時刻ｔ２を含むリセット期間において、リセットトランジスタＲＳＴ１−Ｔｒが、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となっている。
そして、制御信号ＲＳＴがＨレベル期間中に、フローティングディフュージョンＦＤ２１が電源線Ｖｄｄの電位にリセットされる。
光電変換読み出し部２１１では、ソースフォロワトランジスタＳＦ１−Ｔｒにより、フローティングディフュージョンＦＤ２１の電荷が電荷量（電位）に応じた電圧信号に変換され、列出力の読み出しリセット信号ＶＲＳＴとして出力ノードＮＤ２１から出力される。
その後、リセットトランジスタＲＳＴ１−Ｔｒの制御信号ＲＳＴがＬレベルに切り替えられて、リセットトランジスタＲＳＴ１−Ｔｒは非導通状態となる。
そして、信号保持部２１２において、時刻ｔ３を含む所定期間に制御信号ＳＨＲがＨレベルに切り替えられて第２のサンプリングトランジスタＳＨＲ１−Ｔｒが導通状態となる。
これにより、光電変換読み出し部２１１の出力ノードＮＤ２１から出力される読み出しリセット信号ＶＲＳＴは、第３の信号線ＬＳＧＮ１３を通して対応する信号保持部２１２に伝送され、第２のサンプリングトランジスタＳＨＲ１−Ｔｒを通して第２の信号保持キャパシタＣＲ２１に保持される。ただし、時刻ｔ２とｔ３は同時でも構わない。
第２の信号保持キャパシタＣＲ２１に読み出しリセット信号ＶＲＳＴを保持した後、時刻ｔ４に制御信号ＳＨＲがＬレベルに切り替えられて、第２のサンプリングトランジスタＳＨＲ１−Ｔｒが非導通状態となる。
次に、時刻ｔ４〜ｔ５間の所定期間が転送期間となる。
転送期間には、各光電変換読み出し部２１１において、転送トランジスタＴＧ１−Ｔｒが、制御信号ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤ２１に転送される。
転送期間が終了すると、転送トランジスタＴＧ１−Ｔｒの制御信号ＴＧがＬレベルに切り替えられ、転送トランジスタＴＧ１−Ｔｒが非導通状態となる。
光電変換読み出し部２１１では、ソースフォロワトランジスタＳＦ１−Ｔｒにより、フローティングディフュージョンＦＤ２１の電荷が電荷量（電位）に応じた電圧信号に変換され、列出力の読み出し信号ＶＳＩＧとして出力ノードＮＤ２１から出力される。
また、保持部アレイ２４０のすべての信号保持部２１２では、次の制御が行われる。
信号保持部２１２において、時刻ｔ５を含む所定期間に制御信号ＳＨＳがＨレベルに切り替えられて第１のサンプリングトランジスタＳＨＳ１−Ｔｒが導通状態となるように制御される。
これにより、光電変換読み出し部２１１の出力ノードＮＤ２１から出力される読み出し信号ＶＳＩＧは、第３の信号線ＬＳＧＮ１３を通して対応する信号保持部２１２に伝送され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒを通して第１の信号保持キャパシタＣＳ２１に保持される。
第１の信号保持キャパシタＣＳ２１に読み出し信号ＶＳＩＧを保持した後、制御信号ＳＨＳがＬレベルに切り替えられて、第１のサンプリングトランジスタＳＨＳ１−Ｔｒが非導通状態となる。
この状態で保持した信号を読み出すため、時刻ｔ７〜ｔ９間の所定期間に、保持部アレイ２４０の中のある一行を選択するために、その選択された行の各選択トランジスタＳＥＬ１Ｓ−Ｔｒ，ＳＥＬ２Ｒ−Ｔｒの制御信号ＳＥＬ１がＨレベルに設定されて、その選択トランジスタＳＥＬ１Ｓ−ＴｒおよびＳＥＬ２Ｒ−Ｔｒが導通状態となる。
そして、第１の信号保持キャパシタＣＳ２１に保持された読み出し信号ＶＳＩＧの読み出し、並びに、第２の信号保持キャパシタＣＲ２１に保持された読み出しリセット信号ＶＲＳＴの読み出しが並行して行われる。
このとき、各信号保持部２１２においては、ゲートがノードＮＤ２３に接続されたソースフォロワトランジスタＳＦ２Ｓ−Ｔｒにより、ノードＮＤ２３に接続された第１の信号保持キャパシタＣＳ２１の保持電圧に応じて、列出力の読み出し信号ＶＳＩＧとして第１の垂直信号線ＬＳＧＮ１１に出力され、読み出し回路４０に供給される。
これと並行して、信号保持部２１２においては、ゲートがノードＮＤ２４に接続されたソースフォロワトランジスタＳＦ３Ｒ−Ｔｒにより、ノードＮＤ２４に接続された第２の信号保持キャパシタＣＲ２１の保持電圧に応じて、列出力の読み出しリセット信号ＶＲＳＴとして第２の垂直信号線ＬＳＧＮ１２に出力され、読み出し回路４０に供給される。
この時刻ｔ７〜ｔ９間の読み出し期間において、制御信号ＲＳＴがＨレベルに切り替えられ、リセットトランジスタＲＳＴ１−Ｔｒが導通状態に保持される。
また、時刻ｔ８に、信号保持部２１２の第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲおよび第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳがＨレベルに設定され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒおよび第２のサンプリングトランジスタＳＨＲ１−Ｔｒは導通状態に保持される。
これにより、カラム読み出し回路４０におけるＣＤＤ処理を可能とし、ソースフォロワ素子（ソースフォロワアンプ）のオフセットを除去できるとともに、１／ｆのような低周波数ノイズを除去できる。
そして、たとえば読み出し部７０の一部を構成するカラム読み出し回路４０において、差動で同時並列的に供給される画素信号ｐｉｘｏｕｔの読み出しリセット信号ＶＲＳＴと読み出し信号ＶＳＩＧに対する増幅処理、ＡＤ変換処理が行われ、また、両信号の差分｛ＶＲＳＴ−ＶＳＩＧ｝がとられてＣＤＳ処理が行われる。
以上説明したように、本第１の実施形態によれば、画素部２０は、複数の画素２１の光電変換読み出し部２１１が行列状に配置された画素アレイ２３０と、複数の画素２１の信号保持部２１２が行列状に配置された保持部アレイ２４０と、を含む、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
そして、画素信号ストレージとしての信号保持部２１２に、電圧モードで、画素信号を全画素で同時にサンプリングし、第１の信号保持キャパシタＣＳ２１および第２の信号保持キャパシタＣＲ２１に保持された読み出し信号に対応する変換信号を第１の信号線ＬＳＧＮ１１に読み出すとともに、読み出しリセット信号に対応する変換信号を第２の信号線ＬＳＧＮ１２に同時並列的に読み出し、差動の信号としてカラム読み出し回路４０に供給する。
したがって、本第１の実施形態の固体撮像装置１０によれば、用途に応じた充分な寄生光感度を実現でき、しかもセットリングエラーを抑制でき、画素固定パターンを低減することが可能となる。
より具体的には、保持部アレイ２４０を、メタル配線層で遮光し、さらに電圧モードでサンプリングすることでＰＤの光信号電荷より増加した電子数で保存するため、格段に寄生光感度（Parasitic Light Sensitivity: PLS）を低減することができる。
また、サンプリング回路における利得の減少を防ぐことができ、利得が０．５倍であった従来構成よりも、特に暗時（シャドー）部のＳ/Ｎ比を各段に高めることができ、ひいては高画質化を図ることができる。
また、従来８個必要であったトランジスタ数を、６個にまで削減でき、小型化を図ることができる。
画素のソースフォロワトランジスタをドライブする定電流源をなくし、サンプリング容量によってダイナミックに駆動することができることから、小型化、消費電力の低減を図ることができる。
ダイナミックに駆動する場合においても、セットリングエラーによる画素固定パターンの発生を抑制することができ、ひいては高画質化を図ることができる。
また、画素のソースフォロワトランジスタを経由してサンプリング容量をリセットすることができ、小型化を図ることができる。
また、画素のソースフォロワトランジスタを経由して、読み出し時の相関二重サンプリング動作を行うことができ、小型化、高画質化を図ることができる。
ＰＬＳ特性を劣化させず従来の高感度で飽和電子数を多くとれる高性能な裏面照射型4-Tr ＡＰＳ構成を画素に用いることができる。
また、画素から電荷モードで転送することで、画素におけるＰＤ面積を最大限にすることができ、量子化効率を高めることができ、ひいては高感度化を図ることができる。
また、カラム読み出し回路において、差動出力を行うことで、グランドと電源からの同相雑音（コモンモードノイズ）を無効にすることができる。
また、本第１の実施形態の固体撮像装置１０によれば、構成の複雑化を防止しつつ、レイアウト上の面積効率の低下を防止することができる。
また、本第１の実施形態に係る固体撮像装置１０は、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
したがって、本第１の実施形態において、第１の基板１１０側を、基本的に、ＮＭＯＳ系の素子だけで形成すること、および、画素アレイにより有効画素領域を最大限に拡大することにより、コストあたりの価値を最大限に高めることができる。
（第２の実施形態）
図８は、本発明の第２の実施形態に係る固体撮像装置の画素の構成例を示す図である。
本第２の実施形態に係る固体撮像装置１０Ａが、上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
本第２の実施形態に係る固体撮像装置１０Ａでは、信号保持部２１２Ａにおいて、入力ノードＮＤ２２と基準電位ＶＳＳとの間に定電流源として機能する電流源用トランジスタＣＳ１−Ｔｒが接続されている。
そして、電流源用トランジスタＣＳ１−Ｔｒのゲートには制御信号としてのバイアス信号ＶＧＳが供給される。
バイアス信号ＶＧＳは、電流源用トランジスタＣＳ１−Ｔｒを定電流源として機能させるときに所定のレベルで供給され、定電流源として機能させない（使用しない）ときばＬレベル（０Ｖ）で供給される。
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
（第３の実施形態）
図９は、本発明の第３の実施形態に係る固体撮像装置の画素の構成例を示す図である。
本第３の実施形態に係る固体撮像装置１０Ｂが上述した第１の実施形態に係る固体撮像装置１０と異なる点は、次のとおりである。
本第３の実施形態に係る固体撮像装置１０Ｂでは、第１の垂直信号線ＬＳＧＮ１１、第２の垂直信号線ＬＳＧＮ１２の他に、カラム読み出し回路４０に接続された第４の垂直信号線（他の信号線）ＬＳＧＮ１４を配置し、信号保持部２１２Ｃにおいて、入力ノードＮＤ２２と第４の垂直信号線ＬＳＧＮ１４との間にバイパススイッチ部として機能するバイパストランジスタＢＳ１−Ｔｒが接続されている。
そして、バイパストランジスタＢＳ１−Ｔｒのゲートには制御信号ＲＳＥＬが供給される。
制御信号ＲＳＥＬは、ローリングシャッタモード時に読み出し画素信号を、信号保持部２１２Ｂのグローバルシャッタモード機能をバイパスして第４の垂直信号線ＬＳＧＮ１４に転送するときに、所定のレベルで供給され、グローバルシャッタモード時はＬレベル（０Ｖ）で供給される。
なお、バイパストランジスタＢＳ１−Ｔｒ１は、入力ノードＮＤ２２と新たに設けた第４の垂直信号線ＬＳＧＮ１４との間ではなく、第１の垂直信号線ＬＳＧＮ１１または第２の垂直信号線ＬＳＧＮ１２との間に接続するように構成することも可能である。
本第３の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る固体撮像装置の画素の構成例を示す図である。
本第４の実施形態に係る固体撮像装置１０Ｃが上述した第１、第２および第３の実施形態に係る固体撮像装置１０，１０Ａ，１０Ｂと異なる点は、次のとおりである。
本第４の実施形態に係る固体撮像装置１０Ｃでは、画素の光電変換読み出し部２１１側（第１の基板１１０）に第５の垂直信号線ＬＳＧＮ１５を配置し、光電変換読み出し部２１１Ｃにおいて、出力ノードＮＤ２１と第５垂直信号線ＬＳＧＮ１５との間に選択素子として機能する選択トランジスタＳＥＬ３−Ｔｒが接続されている。
そして、選択トランジスタＳＥＬ３−Ｔｒのゲートには制御信号ＲＳＥＬ２が供給される。
制御信号ＲＳＥＬ２は、ローリングシャッタモード時に読み出し画素信号を第５の垂直信号線ＬＳＧＮ１５に転送するときに、所定のレベルで供給され、グローバルシャッタモード時はＬレベル（０Ｖ）で供給される。
本第４の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
（第５の実施形態）
図１１は、本発明の第５の実施形態に係る固体撮像装置の画素の構成例を示す図である。
本第５の実施形態に係る固体撮像装置１０Ｄが上述した第１、第２、第３および第４の実施形態に係る固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃと異なる点は、次のとおりである。
本第４の実施形態に係る固体撮像装置１０Ｄでは、画素の光電変換読み出し部２１１の
リセットトランジスタＲＳＴ１−Ｔｒおよび第１のソースフォロワ素子としてのソースフォロワトランジスタＳＦ１−Ｔｒを第１の基板１１０側ではなく、信号保持部２１２Ｄ側に配置し、第２の基板１２０に形成されている。
したがって、第１の基板１１０には、フォトダイオードＰＤ２１と、転送トランジスタＴＧ１−Ｔｒのみが配置されている。
本第５の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得られることはもとより、第１の基板１１０に１つのトランジスタが形成されるのみであることから、より高い量子効率を実現する個とが可能となる。
（第６の実施形態）
図１２は、本発明の第６の実施形態に係る固体撮像装置の画素の構成例を示す図である。
本第６の実施形態に係る固体撮像装置１０Ｅが上述した第１、第２、第３、第４および第５の実施形態に係る固体撮像装置１０，１０Ａ，１０Ｂ，１０Ｃ、１０Ｄと異なる点は、次のとおりである。
本第６の実施形態に係る固体撮像装置１０Ｅでは、保持ノードＮＤ２３と保持ノードＮＤ２４との間に、平均化部としての平均化用トランジスタＡＶ１−Ｔｒが接続されている。
そして、平均化用トランジスタＡＶ１−Ｔｒのゲートには制御信号ＣＫＳＴが供給される。
制御信号ＣＫＳＴは、１の信号保持キャパシタＣＳ２１に保持された読み出し信号ＶＳＩＧの読み出し、並びに、第２の信号保持キャパシタＣＲ２１に保持された読み出しリセット信号ＶＲＳＴの差動の読み出しが並行して行われた後、Ｈレベルで供給され、この後、平均化された信号の差動の読み出しが並行して行われる。
（差動のグローバルシャッタモード時の読み出し動作）
次に、第６の実施形態に係る固体撮像装置１０Ｅにおける差動のグローバルシャッタモード時の読み出し動作について説明する。
図１３は、本第６の実施形態に係る固体撮像装置のグローバルシャッタモード時の主として画素部における読み出し動作を説明するためのタイミングチャートである。
図１３（Ａ）は画素２１の光電変換読み出し部２１１の転送トランジスタＴＧ１−Ｔｒの制御信号ＴＧを示している。図１３（Ｂ）は画素２１の光電変換読み出し部２１１のリセットトランジスタＲＳＴ１−Ｔｒの制御信号ＲＳＴを示している。
図１３（Ｃ）は画素２１の信号保持部２１２Ｅの第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＲを示している。図１３（Ｄ）は画素２１の信号保持部２１２Ｅの第１のサンプリングトランジスタＳＨＳ１−Ｔｒの制御信号ＳＨＳを示している。図１３（Ｅ）は電源切り替え部２２の制御信号ＲＤＳＥＬを示している。
図１３（Ｆ）は画素２１の信号保持部２１２Ｅの平均化用トランジスタＡＶ１−Ｔｒの制御信号ＣＫＳＴを示している。図１３（Ｇ）は画素２１の信号保持部２１２Ｅの選択トランジスタＳＥＬ１Ｓ−Ｔｒ，ＳＥＬ２Ｒ−Ｔｒの制御信号ＳＥＬ１を示している。
なお、電源切り替え部２２の制御信号ＲＤＳＥＬは全行同時並列的に動作する（切り替えられる）。
グローバルシャッタモード時には、画素アレイ２３０は、アクティブ状態であり、出力ノードＮＤ２１からの電圧信号の信号保持部２１２Ｅへの出力可能状態となっている。
図１３において、時刻ｔ１１〜ｔ１２は、画素アレイ２３０のすべての光電変換読み出し部２１１におけるフォトダイオードＰＤ２１およびフローティングディフュージョンＦＤ２１のリセット期間および電荷の蓄積期間Ｔｉｎｔである。
なお、このリセット期間においては、保持部アレイ２４０のすべての信号保持部２１２Ｅの駆動を制御する、第１のサンプリングトランジスタＳＨＳ１−Ｔｒ、第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＳ、ＳＨＲはＨレベル設定され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒおよび第２のサンプリングトランジスタＳＨＲ１−Ｔｒは導通状態に制御されている。
一方、平均化用トランジスタＡＶ１−Ｔｒの制御信号ＣＫＳＴ、選択トランジスタＳＥＬ１Ｓ−Ｔｒ，ＳＥＬ２Ｒ−Ｔｒを制御する制御信号ＳＥＬ１はＬレベルに設定され、平均化用トランジスタＡＶ１−Ｔｒ、選択トランジスタＳＥＬ１Ｓ−Ｔｒ，ＳＥＬ２Ｒ−Ｔｒが非導通状態に制御されている。
また、電源切り替え部２２を制御する制御信号ＲＤＳＥＬはＬレベルに設定され、電源切り替え部２２により電源線Ｖｄｄｐｉｘが基準電位ＶＳＳに接続される。
このような状態で、リセット期間において、リセットトランジスタＲＳＴ１−Ｔｒが、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となる。
そして、制御信号ＲＳＴがＨレベル期間中に、転送トランジスタＴＧ１−Ｔｒが、制御信号ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）の蓄積ノードがフローティングディフュージョンＦＤ２１と導通状態となり、フォトダイオードＰＤ２１およびフローティングディフュージョンＦＤ２１が電源線Ｖｄｄの電位にリセットされる。
フォトダイオードＰＤ２１のリセット後、転送トランジスタＴＧ１−Ｔｒの制御信号ＴＧがＬレベルに切り替えられ、転送トランジスタＴＧ１−Ｔｒが非導通状態となり、フォトダイオードＰＤ２１では光電変換された電荷の蓄積が開始される。
このとき、リセットトランジスタＲＳＴ１−Ｔｒの制御信号ＲＳＴはＨレベルに保持されており、フローティングディフュージョンＦＤ２１が電源線Ｖｄｄの電位にリセットされたままの状態に保持される。
そして、リセット期間の終了のため、リセットトランジスタＲＳＴ１−Ｔｒの制御信号ＲＳＴはＬレベルに切り替えられ、リセットトランジスタＲＳＴ１−Ｔｒは非導通状態となる。
また、光電変換読み出し部２１１において、リセットトランジスタＲＳＴ１−Ｔｒの制御信号ＲＳＴがＬレベルに切り替えられる制御と同時並列的に、信号保持部２１２Ｅでは、第１のサンプリングトランジスタＳＨＳ１−Ｔｒ、第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＳ、ＳＨＲがＬレベルに切り替えられる。そして、リセット期間が終了後、電源切り替え部２２、並びに保持部アレイ２４０のすべての信号保持部２１２Ｅでは、次の制御が行われる。
第１のサンプリングトランジスタＳＨＳ１−Ｔｒ、第２のサンプリングトランジスタＳＨＲ１−Ｔｒの制御信号ＳＨＳ、ＳＨＲがＬレベルに切り替えられた後、電源切り替え部２２では、制御信号ＲＤＳＥＬがＨレベルに切り替えられ、電源線Ｖｄｄｐｉｘが電源電位ＶＤＤの電源線Ｖｄｄに接続される。
そして、信号保持部２１２Ｅにおいて、時刻ｔ１２を含む所定期間に制御信号ＳＨＲがＨレベルに切り替えられて第２のサンプリングトランジスタＳＨＲ１−Ｔｒが導通状態となるように制御される。
これにより、時刻ｔ１２において、各光電変換読み出し部２１１の出力ノードＮＤ２１から出力される読み出しリセット信号ＶＲＳＴは、第３の信号線ＬＳＧＮ１３を通して対応する信号保持部２１２Ｅに伝送され、第２のサンプリングトランジスタＳＨＲ１−Ｔｒを通して第２の信号保持キャパシタＣＲ２１に保持される。
第２の信号保持キャパシタＣＲ２１に読み出し信号ＶＲＳＴを保持した後、制御信号ＳＨＲがＬレベルに切り替えられて、第２のサンプリングトランジスタＳＨＲ１−Ｔｒが非導通状態となる。
ここで、時刻ｔ１３を含む所定期間が転送期間となる。
転送期間には、各光電変換読み出し部２１１において、転送トランジスタＴＧ１−Ｔｒが、制御信号ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤ２１に転送される。
転送期間が終了すると、転送トランジスタＴＧ１−Ｔｒの制御信号ＴＧがＬレベルに切り替えられ、転送トランジスタＴＧ１−Ｔｒが非導通状態となる。
次に、保持部アレイ２４０のすべての信号保持部２１２Ｅでは、次の制御が行われる。
信号保持部２１２Ｅにおいて、時刻ｔ１４を含む所定期間に制御信号ＳＨＳがＨレベルに切り替えられて第１のサンプリングトランジスタＳＨＳ１−Ｔｒが導通状態となるように制御される。
これにより、時刻ｔ１４において、各光電変換読み出し部２１１の出力ノードＮＤ２１から出力される読み出し信号ＶＳＩＧは、第３の信号線ＬＳＧＮ１３を通して対応する信号保持部２１２Ｅに伝送され、第１のサンプリングトランジスタＳＨＳ１−Ｔｒを通して第１の信号保持キャパシタＣＳ２１に保持される。
第１の信号保持キャパシタＣＳ２１に読み出し信号ＶＳＩＧを保持した後、制御信号ＳＨＳがＬレベルに切り替えられて、第１のサンプリングトランジスタＳＨＳ１−Ｔｒが非導通状態となる。
その後、電源切り替え部２２では、制御信号ＲＤＳＥＬがＬレベルに切り替えられ、電源線Ｖｄｄｐｉｘが基準電位ＶＳＳに接続される。
この状態で保持した信号を読み出すため、保持部アレイ２４０の中のある一行を選択するために、その選択された行の各選択トランジスタＳＥＬ１Ｓ−Ｔｒ，ＳＥＬ２Ｒ−Ｔｒの制御信号ＳＥＬ１がＨレベルに設定されて、その選択トランジスタＳＥＬ１Ｓ−ＴｒおよびＳＥＬ２Ｒ−Ｔｒが導通状態となる。
そして、時刻ｔ１５において、第１の信号保持キャパシタＣＳ２１に保持された読み出し信号ＶＳＩＧの読み出し、並びに、第２の信号保持キャパシタＣＲ２１に保持された読み出しリセット信号ＶＲＳＴの読み出しが並行して行われる。
このとき、各信号保持部２１２Ｅにおいては、ゲートがノードＮＤ２３に接続されたソースフォロワトランジスタＳＦ２Ｓ−Ｔｒにより、ノードＮＤ２３に接続された第１の信号保持キャパシタＣＳ２１の保持電圧に応じて、列出力の読み出し信号ＶＳＩＧとして第１の垂直信号線ＬＳＧＮ１１に出力され、差動の信号として読み出し回路４０に供給される。
これと並行して、各信号保持部２１２Ｅにおいては、ゲートがノードＮＤ２４に接続されたソースフォロワトランジスタＳＦ３Ｒ−Ｔｒにより、ノードＮＤ２４に接続された第２の信号保持キャパシタＣＲ２１の保持電圧に応じて、列出力の読み出しリセット信号ＶＲＳＴとして第２の垂直信号線ＬＳＧＮ１２に出力され、差動の信号として読み出し回路４０に供給される。
次に、信号保持部２１２Ｅにおいて、時刻ｔ１６を含む所定期間に制御信号ＣＫＳＴがＨレベルに切り替えられて平均化用トランジスタＡＶ１−Ｔｒが導通状態となる。
これにより、選択行のリセットレベルと信号レベルの平均化が行われる。
そして、時刻ｔ１７において、第１の信号保持キャパシタＣＳ２１に保持された読み出し信号ＶＳＩＧ、並びに、第２の信号保持キャパシタＣＲ２１に保持された読み出しリセット信号ＶＲＳＴを平均化して信号の読み出しが並行して行われる。
このとき、各信号保持部２１２Ｅにおいては、ゲートがノードＮＤ２３に接続されたソースフォロワトランジスタＳＦ２Ｓ−Ｔｒにより、ノードＮＤ２３における平均化電圧に応じて、列出力の平均化信号として第１の垂直信号線ＬＳＧＮ１１に出力され、カラム読み出し回路４０に供給される。
これと並行して、各信号保持部２１２Ｅにおいては、ゲートがノードＮＤ２４に接続されたソースフォロワトランジスタＳＦ３Ｒ−Ｔｒにより、ノードＮＤ２４における平均化電圧に応じて、列出力の平均化信号ＡＶＳＲとして第２の垂直信号線ＬＳＧＮ１２に出力され、カラム読み出し回路４０に供給される。
ここで、信号保持部２１２Ｅから読み出される信号レベルＶＳとリセットレベルＶＲを出力するソースフォロワトランジスタＳＦ２Ｓ−Ｔｒ、ＳＦ３Ｒ−ＴｒのオフセットをそれぞれＶＯＳ１，ＶＯＳ２とすると、次の関係式が得られる。
（数１）
ＶＯＵＴＲ（ｔ１５）−ＶＯＵＴＳ（ｔ１５）＝ＶＲ＋ＶＯＳ２−（ＶＳ＋ＶＯＳ１）

ＶＯＵＴＲ（ｔ１７）−ＶＯＵＴＳ（ｔ１７）＝
（ＶＲ＋ＶＳ）／２＋ＶＯＳ２−（（ＶＲ＋ＶＳ）／２＋ＶＯＳ１）

ＶＯＵＴＲ（ｔ１５）−ＶＯＵＴＳ（ｔ１５）―｛ＶＯＵＴＲ（ｔ１７）−ＶＯＵＴＳ（ｔ１７）｝ ＝ＶＲ−ＶＳ
ここで、ＶＯＵＴＲ（ｔ１５）は時刻ｔ１５に読み出されるリセット信号電圧を、ＶＯＵＴＳ（ｔ１５）は時刻ｔ１５に読み出されるリセット信号電圧を、ＶＯＵＴＲ（ｔ１７）は時刻ｔ１７に読み出されるリセット信号電圧を、ＶＯＵＴＳ（ｔ１７）は時刻ｔ１７に読み出されるリセット信号電圧を、それぞれ示している。
以上より、後段回路で差動信号をＣＤＳ処理することで、ソースフォロワトランジスタＳＦ２Ｓ−Ｔｒ、ＳＦ３Ｒ−Ｔｒのオフセットを除去することができる。
そして、たとえば読み出し部７０の一部を構成するカラム読み出し回路４０において、時刻ｔ１５に同時並列的に読み出された読み出し信号ＶＳＩＧおよび読み出しリセット信号ＶＲＳＴ、並びに時刻ｔ１７に読み出される平均化信号ＡＶＳＲと、第２の画素信号ｐｉｘｏｕｔ２として並列に供給される。
たとえば読み出し部７０の一部を構成するカラム読み出し回路４０において、読み出し信号ＶＳＩＧと読み出しリセット信号ＶＲＳＴ，および平均化信号ＡＶＳＲに対する増幅処理、ＡＤ変換処理が行われ、また、両信号の差分｛ＶＲＳＴ−ＶＳＩＧ−ＡＶＳＲ）｝がとられてＣＤＳ処理が行われる。
以上説明した固体撮像装置１０，１０Ａ〜１０Ｅは、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
図１４は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
本電子機器３００は、図１４に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）２２０を有する。
電子機器２００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。
信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０，１０Ａ〜１０Ｅを搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
１０，１０Ａ〜１０Ｅ・・・固体撮像装置、２０，２０Ａ〜２０Ｅ・・・画素部、ＰＤ２１・・・フォトダイオード、ＴＧ１−Ｔｒ・・・転送トランジスタ、ＲＳＴ１−Ｔｒ・・・リセットトランジスタ、ＳＦ１−Ｔｒ・・・ソースフォロワトランジスタ、ＦＤ２１・・・フローティングディフュージョン、２１・・・画素、２１１・・・光電変換読み出し部、２１２，２１２Ａ，２１２Ｂ，２１２Ｄ，２１２Ｅ・・・信号保持部、ＮＤ２２・・・入力ノード、２１２１・・・入力部、２１２２・・・サンプルホールド部、２１２３・・・第１の出力部、２１２４・・・第２の出力部、ＮＤ２３，ＮＤ２４・・・保持ノード、ＣＳ２１・・・第１の信号保持キャパシタ、ＣＲ２１・・・第２の信号保持キャパシタ、ＳＨＳ１−Ｔｒ・・・第１のサンプリングトランジスタ、ＳＨＲ１−Ｔｒ・・・第２のサンプリングトランジスタ、垂直走査回路、４０・・・読み出し回路（カラム読み出し回路）、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、３００・・・電子機器、３１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。

Claims (13)

  1. 光電変換読み出し部および信号保持部を含む画素が配置された画素部と、
    前記画素部から画素信号の読み出しを行う読み出し部と、
    前記信号保持部の保持信号が出力される第１の信号線および第２の信号線と、を有し、
    前記画素から読み出される前記画素信号は、少なくとも、
    前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、
    前記画素の前記光電変換読み出し部は、少なくとも、
    出力ノードと、
    蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
    前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
    前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、
    リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
    前記信号保持部は、
    入力ノードと、
    前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタと、
    前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタと、
    前記第１の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第１のスイッチ素子と、
    前記第２の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第２のスイッチ素子と、
    前記第１の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第２のソースフォロワ素子を含み、変換した信号を選択的に前記第１の信号線に出力する第１の出力部と、
    前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第３のソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する第２の出力部と、を含む
    固体撮像装置。
  2. 前記信号保持部は、
    前記第１の信号保持キャパシタに保持された信号と前記第２の信号保持キャパシタに保持された信号とを選択的に平均化可能な平均化部を含む
    請求項１記載の固体撮像装置。
  3. 前記信号保持部は、
    前記入力ノードに定電流源が接続されている
    請求項１または２記載の固体撮像装置。
  4. 前記信号保持部は、
    前記入力ノードと前記第１の信号線または前記第２の信号線または他の信号線との間を選択的に接続するバイパススイッチ部を含む
    請求項１から３のいずれか一に記載の固体撮像装置。
  5. 前記光電変換読み出し部の読み出し信号が出力される第３の信号線を有し、
    前記画素の前記光電変換読み出し部は、
    前記出力ノードを前記第３の信号線と電気的に接続する選択素子を含む
    請求項１から４のいずれか一に記載の固体撮像装置。
  6. 前記光電変換読み出し部の前記第１のソースフォロワ素子のドレイン側は、電源電位または基準電位に選択的に接続可能である
    請求項１から５のいずれか一に記載の固体撮像装置。
  7. 前記読み出し部は、
    前記信号保持部の前記第１の信号保持キャパシタおよび前記第２の信号保持キャパシタをクリアする場合、
    前記第１のソースフォロワ素子のドレイン側を基準電位に接続し、
    前記リセット素子により前記フローティングディフュージョンを所定の電位にリセットして、前記第１のソースフォロワ素子をスイッチとして機能させ、
    前記信号保持部の第１のスイッチ素子および第２のスイッチ素子を導通状態に保持する
    請求項６記載の固体撮像装置。
  8. 前記読み出し部は、
    前記画素の画素信号を読み出す場合、
    前記第１のソースフォロワ素子のドレイン側を電源電位に接続し、
    前記画素から画素信号として読み出し信号を読み出すときは、前記信号保持部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させ、
    前記画素から画素信号として読み出しリセット信号を読み出すときは、前記信号保持部の前記第２のスイッチ素子を他の所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、
    前記第１のスイッチ素子および第２のスイッチ素子が非導通状態に保持された状態で、前記第１の出力部により読み出し信号に対応する変換信号を前記第１の信号線に読み出すとともに、前記第２の出力部により読み出しリセット信号に対応する変換信号を前記第２の信号線に同時並列的に読み出す
    請求項６または７記載の固体撮像装置。
  9. 第１の基板と、
    第２の基板と、を含み、
    前記第１の基板と前記第２の基板は接続部を通して接続された積層構造を有し、
    前記第１の基板には、
    少なくとも、前記画素の前記光電変換読み出し部の少なくとも一部が形成され、
    前記第２の基板には、
    少なくとも、前記信号保持部、前記第１の信号線、前記第２の信号線、および前記読み出し部の少なくとも一部が形成されている
    請求項１から８のいずれか一に記載の固体撮像装置。
  10. 前記画素の前記光電変換読み出し部は、
    前記光電変換素子および前記転送素子が前記第１の基板に形成され、
    前記フローティングディフュージョン、前記第１のソースフォロワ素子、前記リセット素子、および前記出力ノードが前記第２の基板に形成されている
    請求項９記載の固体撮像装置。
  11. 前記光電変換読み出し部の前記第１のソースフォロワ素子のドレイン側は、電源電位または基準電位に選択的に接続可能であり、当該接続電位の切り替え部が前記読み出し部の一部として前記第２の基板に形成されている
    請求項９または１０記載の固体撮像装置。
  12. 光電変換読み出し部および信号保持部を含む画素が配置された画素部と、
    前記画素部から画素信号の読み出しを行う読み出し部と、
    前記信号保持部の保持信号が出力される第１の信号線および第２の信号線と、を有し、
    前記画素から読み出される前記画素信号は、少なくとも、
    前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、
    前記画素の前記光電変換読み出し部は、少なくとも、
    出力ノードと、
    蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
    前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
    前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、
    リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
    前記信号保持部は、
    入力ノードと、
    前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタと、
    前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタと、
    前記第１の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第１のスイッチ素子と、
    前記第２の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第２のスイッチ素子と、
    前記第１の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第２のソースフォロワ素子を含み、変換した信号を選択的に前記第１の信号線に出力する第１の出力部と、
    前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第３のソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する第２の出力部と、を含む
    固体撮像装置の駆動方法であって、
    前記画素の画素信号を読み出す場合、
    前記第１のソースフォロワ素子のドレイン側を電源電位に接続し、
    前記画素から画素信号として読み出し信号を読み出すときは、前記信号保持部の前記第１のスイッチ素子を所定期間導通させて、当該読み出し信号を前記第１の信号保持キャパシタに保持させ、
    前記画素から画素信号として読み出しリセット信号を読み出すときは、前記信号保持部の前記第２のスイッチ素子を他の所定期間導通させて、当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、
    前記第１のスイッチ素子および第２のスイッチ素子が非導通状態に保持された状態で、前記第１の出力部により読み出し信号に対応する変換信号を前記第１の信号線に読み出すとともに、前記第２の出力部により読み出しリセット信号に対応する変換信号を前記第２の信号線に同時並列的に読み出す
    固体撮像装置の駆動方法。
  13. 固体撮像装置と、
    前記固体撮像装置に被写体像を結像する光学系と、を有し、
    前記固体撮像装置は、
    光電変換読み出し部および信号保持部を含む画素が配置された画素部と、
    前記画素部から画素信号の読み出しを行う読み出し部と、
    前記信号保持部の保持信号が出力される第１の信号線および第２の信号線と、を有し、
    前記画素から読み出される前記画素信号は、少なくとも、
    前記画素から読み出される読み出し信号および読み出しリセット信号を含む画素信号であり、
    前記画素の前記光電変換読み出し部は、少なくとも、
    出力ノードと、
    蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
    前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
    前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
    前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力する第１のソースフォロワ素子と、
    リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
    前記信号保持部は、
    入力ノードと、
    前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出し信号を保持可能な第１の信号保持キャパシタと、
    前記画素の前記光電変換読み出し部の出力ノードから出力され、前記入力ノードに入力される読み出しリセット信号を保持可能な第２の信号保持キャパシタと、
    前記第１の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第１のスイッチ素子と、
    前記第２の信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続する第２のスイッチ素子と、
    前記第１の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第２のソースフォロワ素子を含み、変換した信号を選択的に前記第１の信号線に出力する第１の出力部と、
    前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力する第３のソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する第２の出力部と、を含む
    電子機器。
JP2017003245A 2017-01-12 2017-01-12 固体撮像装置、固体撮像装置の駆動方法、および電子機器 Active JP6859553B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017003245A JP6859553B2 (ja) 2017-01-12 2017-01-12 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN201810024745.XA CN108307132B (zh) 2017-01-12 2018-01-10 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US15/868,128 US10368019B2 (en) 2017-01-12 2018-01-11 Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003245A JP6859553B2 (ja) 2017-01-12 2017-01-12 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Publications (2)

Publication Number Publication Date
JP2018113606A true JP2018113606A (ja) 2018-07-19
JP6859553B2 JP6859553B2 (ja) 2021-04-14

Family

ID=62783768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003245A Active JP6859553B2 (ja) 2017-01-12 2017-01-12 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Country Status (3)

Country Link
US (1) US10368019B2 (ja)
JP (1) JP6859553B2 (ja)
CN (1) CN108307132B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021215093A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
WO2022102433A1 (ja) * 2020-11-12 2022-05-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2023042415A1 (ja) * 2021-09-15 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法、および、電子装置
WO2023062935A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643523B (zh) * 2017-07-14 2022-01-14 深圳市汇顶科技股份有限公司 像素电路以及图像传感系统
US10270992B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sampling device and method for reducing noise
US10574912B2 (en) * 2018-03-22 2020-02-25 Semiconductor Components Industries, Llc Method and apparatus for an image sensor capable of simultaneous integration of electrons and holes
CN109167942A (zh) * 2018-09-04 2019-01-08 深圳阜时科技有限公司 一种模数转换器和控制方法及成像装置
WO2020073626A1 (en) * 2018-10-09 2020-04-16 Shenzhen GOODIX Technology Co., Ltd. Image sensor with dynamic charge-domain sampling
CN110351500B (zh) * 2019-07-09 2021-08-31 西安微电子技术研究所 一种兼容两种曝光模式的cmos图像传感器读出电路
EP4243405A4 (en) * 2020-11-09 2024-01-10 Sony Semiconductor Solutions Corporation IMAGING DEVICE AND IMAGING METHOD
KR20220082566A (ko) 2020-12-10 2022-06-17 삼성전자주식회사 이미지 센서
CN115278122B (zh) * 2022-07-15 2024-02-13 杭州海康微影传感科技有限公司 一种像素单元电路、信号采集装置和信号采集方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000504489A (ja) * 1996-01-22 2000-04-11 カリフォルニア インスティチュート オブ テクノロジー 電子的シャッタ作用を備えた能動ピクセルセンサアレイ
JP2002344809A (ja) * 2001-05-18 2002-11-29 Canon Inc 撮像装置、撮像装置の駆動方法、放射線撮像装置及びそれを用いた放射線撮像システム
JP2011176761A (ja) * 2010-02-25 2011-09-08 Panasonic Corp 固体撮像装置及びカメラシステム
JP2016026412A (ja) * 2015-11-02 2016-02-12 株式会社ニコン 撮像素子
US20160381308A1 (en) * 2015-06-24 2016-12-29 Stmicroelectronics (Research & Development) Limited Optical electronic device including enhanced global shutter pixel array and related methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949483A (en) * 1994-01-28 1999-09-07 California Institute Of Technology Active pixel sensor array with multiresolution readout
US8610046B2 (en) * 2011-06-16 2013-12-17 Forza Silicon Corporation Image readout circuit with capacitor that is shared between sample and hold and buffer
CN102623476B (zh) * 2012-04-17 2014-11-26 中国科学院上海高等研究院 自供能cmos图像传感器
CN103928485B (zh) * 2014-05-08 2016-05-11 重庆大学 一种高输出幅度的x射线图像传感器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000504489A (ja) * 1996-01-22 2000-04-11 カリフォルニア インスティチュート オブ テクノロジー 電子的シャッタ作用を備えた能動ピクセルセンサアレイ
JP2002344809A (ja) * 2001-05-18 2002-11-29 Canon Inc 撮像装置、撮像装置の駆動方法、放射線撮像装置及びそれを用いた放射線撮像システム
JP2011176761A (ja) * 2010-02-25 2011-09-08 Panasonic Corp 固体撮像装置及びカメラシステム
US20160381308A1 (en) * 2015-06-24 2016-12-29 Stmicroelectronics (Research & Development) Limited Optical electronic device including enhanced global shutter pixel array and related methods
JP2016026412A (ja) * 2015-11-02 2016-02-12 株式会社ニコン 撮像素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021215093A1 (ja) * 2020-04-21 2021-10-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
US11974057B2 (en) 2020-04-21 2024-04-30 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device
WO2022102433A1 (ja) * 2020-11-12 2022-05-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2023042415A1 (ja) * 2021-09-15 2023-03-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の制御方法、および、電子装置
WO2023062935A1 (ja) * 2021-10-15 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法

Also Published As

Publication number Publication date
CN108307132B (zh) 2021-05-07
US20180198997A1 (en) 2018-07-12
CN108307132A (zh) 2018-07-20
JP6859553B2 (ja) 2021-04-14
US10368019B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
JP6859553B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN110771155B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
CN109587412B (zh) 固体摄像装置、固体摄像装置的驱动方法以及电子设备
US11350044B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9961262B2 (en) Solid-state imaging device having a switchable conversion gain in the floating diffusion, method for driving solid-state imaging device, and electronic apparatus
US11050966B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP6144426B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
WO2021201000A1 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP6043002B1 (ja) 固体撮像装置およびその駆動方法、電子機器
US11671730B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP2021068758A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
EP4213492A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
TWI843392B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
US20240022836A1 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20171219

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20190920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210129

R150 Certificate of patent or registration of utility model

Ref document number: 6859553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250