JP2018107340A - 基板、及びその基板を備える発光素子 - Google Patents
基板、及びその基板を備える発光素子 Download PDFInfo
- Publication number
- JP2018107340A JP2018107340A JP2016253999A JP2016253999A JP2018107340A JP 2018107340 A JP2018107340 A JP 2018107340A JP 2016253999 A JP2016253999 A JP 2016253999A JP 2016253999 A JP2016253999 A JP 2016253999A JP 2018107340 A JP2018107340 A JP 2018107340A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- sio
- crystal
- convex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Led Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】高収率でデバイスを作製するためのSiO2パターン基板を提供する。
【解決手段】SiO2結晶からなるパターン基板を用いることで、SiO2凸部の寸法バラつきやパターン異常を持つエリアが低減し、デバイスの品質バラつきを低減することができる。SiO2結晶はトリディマイト、石英、クリストバライトのいずれかであり、XPS分析においてO1Sのピークが531.5eV以上533.5eV以下の範囲に検出される。また、凹凸パターンのパターン異常の割合が基板面内において15%以下である。
【選択図】図1
【解決手段】SiO2結晶からなるパターン基板を用いることで、SiO2凸部の寸法バラつきやパターン異常を持つエリアが低減し、デバイスの品質バラつきを低減することができる。SiO2結晶はトリディマイト、石英、クリストバライトのいずれかであり、XPS分析においてO1Sのピークが531.5eV以上533.5eV以下の範囲に検出される。また、凹凸パターンのパターン異常の割合が基板面内において15%以下である。
【選択図】図1
Description
本発明は、基板、及びその基板を備える発光素子に関する。
GaN系発光ダイオード(LED)は近年、省エネルギーデバイスとして注目されており、一般照明や信号機、ディスプレイのバックライトなどに広く用いられている。GaN系LEDの更なる応用展開においては、LEDの高効率化、すなわち内部量子効率(IQE)と光取り出し効率(LEE)の改善が要求されていた。まずIQEについては、GaN結晶中の転位密度に依存する。GaN結晶は一般的に、サファイア基板上に成膜して作製されるが、このサファイア基板とGaNの格子定数差や熱膨張係数差が大きいために、LED結晶中に多くの転位が導入される。転位は非発光再結合としてはたらくため、IQEが低くなってしまう。また、LEEについては、LEDとLED外部の屈折率差に依存するパラメータである光取り出し角度の大きさによって決まる。光取り出し角度とは、LED外部に光を取り出すことができる、LED界面への光の入射角度であり、LED結晶の屈折率が大きいほど、取出し角度は小さくなる。GaNの場合、屈折率が2.4と非常に大きいことから、光取り出し角度が小さくなり、LEEが低いことが課題とされている。
これらの課題を解決するために、基板表面に凹凸パターンを形成したパターン基板が知られている。サファイア基板そのものに凹凸パターンを形成したものがパターン加工サファイア基板(PSS)で、サファイア基板表面に凹凸パターンを形成することにより、GaNの横方向成長が可能となり、その結果、転位密度を低減しIQEを改善できる。さらに、この凹凸パターンがLED内部で発光した光を様々な方向に反射するために、光取り出し角度に光が入射する確率を向上させ、LEEを改善することが可能になる。
PSSはサファイア基板表面にエッチングマスクとなる膜を成膜し、その膜面上にフォトリソグラフィなどでレジストマスクを加工し、さらに膜面をパターン形状にエッチングし、そのパターン形状の膜をマスクにサファイア基板をエッチングすることで作製される。サファイアは非常に安定な物質であり、サファイアエッチングの際に反応性の高いエッチングガスやエッチング液を使用するためプロセスコストが高く、またスループットも低かった。そこで、SiO2の凹凸パターンをサファイア基板上に形成し、PSSと同様の機能、すなわちLEDのIQEとLEEを改善する技術が開発されている(非特許文献1など)。この技術によるパターン基板をSiO2パターン基板といい、この場合、SiO2膜をサファイア基板上に成膜したのち、フォトリソグラフィなどでレジストマスクを加工し、そのマスクを用いてSiO2をエッチングするが、このエッチング工程におけるエッチングレートがサファイアよりもSiO2の方が速いために、高スループット、低コスト化が可能であることが利点である。
Physica status solidi(c)5,No.9,3060-3062(2008)
SiO2パターン基板の凹凸パターンの加工の工程は主にSiO2成膜工程、フォトリソグラフィ工程とエッチング工程に分けられるが、特にエッチング工程においては、SiO2膜がアモルファス状であることに起因して、エッチングの際に凹凸パターンの最小単位のサイズの不均一化やパターン異常の発生が多くなっていた。SiO2パターンを持つ基板において、これら基板を用いた発光素子の収率を向上するためには、パターン加工の均一化やパターン異常を低減することが求められる。本発明は上記の事情を鑑みてなされたものである。
本発明者らは課題を解決する手段として、以下の本発明を提供するに至った。
(1)その面上に凹凸パターンが形成された基板であって、該凹凸パターンの少なくとも凸部はSiO2結晶から構成されるものであることを特徴とする基板。
(2)前記SiO2結晶がトリディマイト、石英、クリストバライトのいずれかであることを特徴とする(1)に記載の基板。
(3)前記SiO2結晶が、XPS分析においてO1Sのピークが531.5eV以上533.5eV以下の範囲に検出されるものであることを特徴とする(1)または(2)に記載の基板。
(4)前記凹凸パターンのパターン異常の割合が基板面内において15%以下であることを特徴とする(1)から(3)のいずれかに記載の基板。
(5)前記凹凸パターンはパターン最小単位が面内方向に周期的に繰り返される構造を有するものであることを特徴とする(1)から(4)の何れかに記載の基板。
(6)前記基板面内における、前記パターン最小単位の幾何学的代表寸法の平均値に対するその最大値と最小値の差分が、14%以下であることを特徴とする(5)に記載の基板。
(7)(1)から(6)のいずれかに記載の前記基板を用いて製造した発光素子。
(2)前記SiO2結晶がトリディマイト、石英、クリストバライトのいずれかであることを特徴とする(1)に記載の基板。
(3)前記SiO2結晶が、XPS分析においてO1Sのピークが531.5eV以上533.5eV以下の範囲に検出されるものであることを特徴とする(1)または(2)に記載の基板。
(4)前記凹凸パターンのパターン異常の割合が基板面内において15%以下であることを特徴とする(1)から(3)のいずれかに記載の基板。
(5)前記凹凸パターンはパターン最小単位が面内方向に周期的に繰り返される構造を有するものであることを特徴とする(1)から(4)の何れかに記載の基板。
(6)前記基板面内における、前記パターン最小単位の幾何学的代表寸法の平均値に対するその最大値と最小値の差分が、14%以下であることを特徴とする(5)に記載の基板。
(7)(1)から(6)のいずれかに記載の前記基板を用いて製造した発光素子。
発明者たちが独自に行った実験の結果、SiO2結晶により構成されるSiO2膜を用いて基板上にSiO2凹凸パターン加工を施すことにより、基板面内のパターンの最小単位のサイズや寸法のバラつきやパターン異常を低減可能であることを見出した。発明した加工技術を用いることで、デバイスの収率向上・品質バラつきの低減に貢献することができる。
まず、SiO2凹凸パターンを形成するための下地基板を用意する。下地基板の材質、直径、厚み、表面粗さについては特に限定されないが、サファイア基板、またはシリコン基板を用いることが望ましい。
次に、SiO2結晶を下地基板上に成膜する。SiO2結晶を成膜することにより、パターン基板の最小単位のサイズや、寸法のバラつきやパターン異常の面積の割合を低減することが可能になる。成膜の手法については、スパッタや化学気層成長法、スピンオングラスを用いたコーティング法などを用いることが望ましい。また、パターン基板の面内のパターン寸法の誤差やパターン異常の面積の割合をより低減するためには、結晶性の高いSiO2が必要となるため、成膜したSiO2結晶が、トリディマイト、石英、クリストバライトの結晶のいずれかを含むことが望ましい。さらに、結晶性の高いSiO2を得て、パターン基板の面内のパターン寸法の誤差やパターン異常の面積の割合を低減する際には、XPSで分析した際に、O1Sのピークが531.5〜533.5eVに検出されるSiO2結晶を用いることが望ましい。
SiO2結晶の成膜後、SiO2をエッチングするためのマスクを膜面上に作製する。マスクはフォトレジストを用いることが望ましい。マスクの形成方法としては、SiO2結晶を均一にエッチングするために、フォトリソグラフィ、インプリント、インクジェットなどを用いることが望ましい。また、エッチング用のマスクのデザインは、用途に合わせて適宜選択される。
SiO2成膜面上にエッチング用のマスクを作製したのちにSiO2結晶をエッチングして図1に示すようなパターン基板1を得る。点状(図2a)、ストライプ状(図2b)又は格子状(図2c)など最小単位が周期的に繰り返される凸部2を形成することが望ましい。尚、図2a〜図2cにおいてハッチング部が凸部を示す。
凸部が図2a上段に示す点状である場合、代表寸法としてその直径をとることができる。図示していないが、凸部が三角、四角などの多角形形状である場合はその辺の長さ、或いは対角線の長さなどを代表寸法とすることができる。図2b上段、図2c上段に示す、ストライプ上、格子状の場合には、ストライプや格子の幅、それらの間隔などを代表寸法とすることができる。代表寸法としては、幾何学的に定義できかつ、その凸部の形状を特徴付けるものであればよい。さて、このようなパターン形状やその配置は、設計的には一義的に決まっているものであり、特にフォトリソグラフィ法によってこれらパターンを形成する場合には、フォトリソグラフィ工程に使用する光学マスクの設計値によって、これらは一義的に定まる。従って、図2a〜図2cに各種示すパターン形状においても、設計上の凸部の総面積(これをSdとする)は一義的に定まっている。本明細書にいう、パターン異常の割合とは、基板外観検査装置等の測定装置によって実測された、凸部総面積の実測値(これをSmとする)とより、100−Sm/Sd*100(1)によって定義される値(単位は%)とする。SiO2のエッチング工程におけるエッチング反応ムラに起因し、図2a中段及び下段、又は図2b下段や図2c下段等に2点鎖線で示すように凸部パターンの部分的な消失(パターン異常)5が発生し、凸部総面積の実測値がその設計値よりも小さくなる場合がある。
エッチングはウェットエッチングやドライエッチングを用いることが望ましいが、特に限定されない。
前述の通り、本発明においては、SiO2分子が規則的に配列したSiO2結晶をパターン形成に用いるため、結晶化していないSiO2を用いる場合と比較すれば、エッチング装置の構造上生じるエッチングムラなどに起因するエッチング反応のムラを低減できるために、パターン最小単位寸法のバラつき、およびパターン異常の面積を低減することができる。
次に、図3に示す発光素子3の製造方法について説明する。これまで説明した製造方法により製造された、所望のパターンを面上に有する基板(パターン基板1)をまず用意し、パターン基板1上に、GaN層(n-GaN層4a、p型GaNコンタクト層4d)、AlN層(p型AlGaNクラッド層4c)、InN層(InGaN発光層4b)4の少なくとも一層を形成することで、発光素子3を製造する。
GaN層は、例えばエピタキシャル成長法等の公知の方法で成長させれば良いし、又は、GaN層の各層毎に異なる成膜方法および/または成膜条件を採用して成膜しても良い。エキタピシャル成長とは、ホモエキタピシャル成長、ヘテロエキタピシャル成長を含む。
まず、パターン基板1の面上に、図示しないGaNまたはAlNからなるバッファ層を成膜し、n-GaN層4a、InGaN発光層4b、p型AlGaNクラッド層4c、及びp型GaNコンタクト層4dをこの順に成膜形成する。その後、所定の後加工を行うことで発光素子3を得る。
前述の通り、InGaN層で発光した光はパターン基板1上で反射し、LEEを改善する。発明者らは実験の結果、パターン表面積が大きいほどLEEの改善効果が高いことを見出した。すなわち、パターン寸法のバラつきが大きいほど、パターン表面積のバラつきも大きくなり、パターン基板1上に製造された発光素子3の光取り出し効率のバラつきが大きくなる。また、パターン異常の面積が大きいほど、パターン表面積は小さくなり、パターン基板1上に製造された発光素子3の光取り出し効率が低くなる。すなわち、パターン寸法のバラつきおよびパターン異常の面積を低減することにより、発光素子3の収率を改善することができる。
(0001)面を主面とする2インチφ0.4mm厚みのサファイア基板を用意した。サファイア基板の成膜面の表面粗さは0.1nmであった。
スパッタリング法を用いてサファイア基板上にSiO2膜を成膜した。まず基板を成長装置チャンバー内に入れて、真空引きする。次にチャンバーを600℃まで昇温し、その後Arガスをチャンバー内に流し、プラズマをSiO2ターゲットと基板の間に発生させ、SiO2を基板にスパッタリングした。成膜時間は60分、チャンバー内の圧力は0.2Paとした。成膜終了後、チャンバー内を降温し、基板を取り出した。得られたSiO2膜の結晶性を測定するために、X線回折のθ-2θスキャンによる分析を行った。得られた回折スペクトルを図4に示す。2θ=20.5°の位置に回折ピークが確認され、SiO2がトリディマイト結晶構造を持つことが確認された。さらに、得られたSiO2膜の結晶性を測定するために、X線光電子分光(XPS)による分析を行った。O1Sのピークが532.2eVの位置に検出され、高品位なSiO2結晶構造を持つことが確認された。
得られたSiO2/サファイア基板上にフォトリソグラフィ法によりレジストパターンを形成した。レジストパターンのデザインは円柱上の凸部を千鳥格子で配置されたものとした。まず、HMDSを基板表面に塗布し、次に、スピンコーターを用いてフォトレジストをコートした。フォトレジストはAZエレクトロニックマテリアルズ製のAZ5214Eを用いた。フォトレジストのプリベーク後、ステッパーを用いて露光し、現像液(TMAH 2.38%)を用いて現像した。得られたレジストパターンの寸法の基板面内の寸法誤差を評価した。評価には原子間力顕微鏡(AFM)を用いた。基板の外周4点において凸部の寸法を測定し、その直径の平均値、および最大値と最小値の差分を誤差として、計算した。結果を表1に示す。パターン寸法は直径の平均値が0.66μmに対して、誤差が0.04μmであることが確認された。
次に、得られたレジストパターンのパターン異常の面積の割合を評価した。評価には基板外観検査装置を用いた。結果を表1に示す。その結果、パターン異常の面積の割合は、2インチ基板の面積に対して10%であった。
レジストパターンをマスクとしてSiO2結晶のウェットエッチングを実施した。濃度5%のHF液に2分間浸漬し、その後、純水で洗浄した。フォトレジストリムーバーを用いて、レジストを除去し、SiO2結晶パターン基板を得た。
得られたパターン基板のパターンの寸法の基板面内の寸法誤差を評価した。評価にはAFMを用いた。基板の外周4点において凸部の寸法を測定し、その直径の平均値、および最大値と最小値の差分を誤差として、計算した。結果を表1に示す。パターン寸法は直径の平均値が0.70μmに対して、誤差が0.10μmであることが確認された。パターン寸法の平均値に対する寸法誤差は14%であった。
次に、得られたパターン基板のパターン異常の面積の割合を評価した。評価には基板外観検査装置を用いた。結果を表1に示す。その結果、パターン異常の面積の割合は、2インチ基板の面積に対して15%であった。
(比較例1)
実施例1と同じ条件のサファイア基板を用意し、SiO2膜を成膜した。成膜にはスパッタリング法を用いた。成膜時のチャンバー内の圧力を0.5Paとした点以外は、実施例1と同様の条件で成膜した。得られたSiO2膜の結晶性を測定するために、X線回折のθ-2θスキャンによる分析を行った。得られた回折スペクトルを図5に示す。回折ピークは確認されず、SiO2がアモルファス構造であることが分かった。さらに、得られたSiO2膜の結晶性を測定するために、XPSによる分析を行った。O1Sのピークが530.7eVの位置に検出され、SiO2の結晶化は確認されなかった。
実施例1と同じ条件のサファイア基板を用意し、SiO2膜を成膜した。成膜にはスパッタリング法を用いた。成膜時のチャンバー内の圧力を0.5Paとした点以外は、実施例1と同様の条件で成膜した。得られたSiO2膜の結晶性を測定するために、X線回折のθ-2θスキャンによる分析を行った。得られた回折スペクトルを図5に示す。回折ピークは確認されず、SiO2がアモルファス構造であることが分かった。さらに、得られたSiO2膜の結晶性を測定するために、XPSによる分析を行った。O1Sのピークが530.7eVの位置に検出され、SiO2の結晶化は確認されなかった。
得られたSiO2/サファイア基板上にフォトリソグラフィ法によりレジストパターンを形成した。条件は実施例1と同様とした。得られたレジストパターンの寸法の基板面内の寸法誤差を評価した。評価にはAFMを用いた。その結果を表1に示す。パターン寸法は直径の平均値が0.65μmに対して、誤差が0.05μmであることが確認された。
次に、得られたレジストパターンのパターン異常の面積の割合を評価した。評価には基板外観検査装置を用いた。結果を表1に示す。その結果、パターン異常の面積の割合は、2インチ基板の面積に対して11%であった。
その後、実施例1と同様の手段にてSiO2パターンを得た。得られたパターン基板のパターンの寸法の基板面内の寸法誤差を評価した。評価にはAFMを用いた。基板の外周4点において凸部の寸法を測定し、その直径の平均値、および最大値と最小値の差分を誤差として、計算した。結果を表1に示す。パターン寸法は直径の平均値が0.76μmに対して、誤差が0.20μmであることが確認された。パターン寸法の平均値に対する寸法誤差は26%であった。
次に、得られたパターン基板のパターン異常の面積の割合を評価した。評価には実施例1と同様に基板外観検査装置を用いた。結果を表1に示す。その結果、パターン異常の面積の割合は、2インチ基板の面積に対して30%であった。
上記の通り、SiO2結晶で構成されるパターン基板を作製することにより、パターンの寸法の基板面内の寸法誤差とパターン異常の面積の割合を低減できることが分かった。本発明を用いることにより、パターンサイズが均一でかつパターン異常の少ないSiO2パターン基板を得ることができる。
実施例1及び比較例で得られた基板上にLEDを成膜し、チップサイズ300μmで加工し、そのデバイス収率を評価した。デバイス収率の評価指標としては、発光強度がパターンのない基板と比べて1.2倍以上の発光強度を達成したLEDを良品として、収率を評価した。その結果、実施例1の基板上に作製したLEDにおいては良品の割合が82%、比較例で得られた基板上に作製したLEDにおいては良品の割合が70%であった。以上の評価結果から、本実施例がLEDの収率を改善できることを確認した。
1 パターン基板
2 凸パターン
3 発光素子
4a n-GaN層
4b InGaN発光層
4c p型AlGaNクラッド層
4d p型GaNコンタクト層
5 凸部パターンの部分的な消失(パターン異常の部分)
2 凸パターン
3 発光素子
4a n-GaN層
4b InGaN発光層
4c p型AlGaNクラッド層
4d p型GaNコンタクト層
5 凸部パターンの部分的な消失(パターン異常の部分)
Claims (7)
- その面上に凹凸パターンが形成された基板であって、該凹凸パターンの少なくとも凸部はSiO2結晶から構成されるものであることを特徴とする基板。
- 前記SiO2結晶がトリディマイト、石英、クリストバライトのいずれかであることを特徴とする請求項1に記載の基板。
- 前記SiO2結晶が、XPS分析においてO1Sのピークが531.5eV以上533.5eV以下の範囲に検出されるものであることを特徴とする請求項1または2に記載の基板。
- 前記凹凸パターンのパターン異常の割合が基板面内において15%以下であることを特徴とする請求項1から3の何れかに記載の基板。
- 前記凹凸パターンはパターン最小単位が面内方向に周期的に繰り返される構造を有するものであることを特徴とする請求項1乃至4のいずれかに記載の基板。
- 前記基板面内における、前記パターン最小単位の幾何学的代表寸法の平均値に対するその最大値と最小値の差分が、14%以下であることを特徴とする請求項5に記載の基板。
- 請求項1から6のいずれかに記載の前記基板を用いて製造した発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016253999A JP2018107340A (ja) | 2016-12-27 | 2016-12-27 | 基板、及びその基板を備える発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016253999A JP2018107340A (ja) | 2016-12-27 | 2016-12-27 | 基板、及びその基板を備える発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018107340A true JP2018107340A (ja) | 2018-07-05 |
Family
ID=62788090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016253999A Pending JP2018107340A (ja) | 2016-12-27 | 2016-12-27 | 基板、及びその基板を備える発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018107340A (ja) |
-
2016
- 2016-12-27 JP JP2016253999A patent/JP2018107340A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10069049B2 (en) | Semiconductor light emitting element and method for manufacturing the same | |
JP5196403B2 (ja) | サファイア基板の製造方法、および半導体装置 | |
JP5571503B2 (ja) | 基板構造体及びその製造方法 | |
TWI464903B (zh) | 外延襯底及其製備方法、外延襯底作為生長外延層的應用 | |
JP6060348B2 (ja) | 結晶性膜付き単結晶基板の製造方法、及び素子製造方法 | |
JP2007019318A (ja) | 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法 | |
CN110797442A (zh) | 一种图形化衬底、led外延片及图形化衬底制备方法 | |
JP2007273746A (ja) | 固体表面の微細加工方法および発光素子 | |
WO2017067333A1 (zh) | 图形化衬底、制备方法及发光二极管 | |
JP2009054882A (ja) | 発光装置の製造方法 | |
CN101192635A (zh) | 网格状分立的发光二极管外延片及其制造方法 | |
CN102522467A (zh) | 一种蓝宝石衬底上亚微米级的图形的制备方法 | |
TW202030777A (zh) | 複合式基板及其製造方法 | |
CN104134733B (zh) | 一种用于生长半导体薄膜的图形化衬底的制备方法 | |
JP2015129057A (ja) | 凹凸構造を有する結晶基板 | |
JP2018107340A (ja) | 基板、及びその基板を備える発光素子 | |
JP2017077978A (ja) | 結晶成長基板及びその製造方法並びに検査方法 | |
TWI395847B (zh) | 針對藍寶石基板之蝕刻方法及圖案化藍寶石基板 | |
CN102856442A (zh) | 一种提高蓝宝石衬底氮化镓外延层均匀性的方法 | |
WO2016173359A1 (zh) | 一种发光二极管结构及其制备方法 | |
JP2008294156A (ja) | 半導体成膜用基板の製造方法 | |
CN113921662B (zh) | 一种图形化复合衬底、制备方法及led外延片 | |
WO2019127422A1 (zh) | 一种led结构及其制备方法 | |
CN112736173B (zh) | 一种复合衬底、其制备方法及半导体器件 | |
KR101039122B1 (ko) | 질화물 반도체의 이종 단결정 성장용 사파이어 기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170127 |