JP2018101682A - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP2018101682A
JP2018101682A JP2016246430A JP2016246430A JP2018101682A JP 2018101682 A JP2018101682 A JP 2018101682A JP 2016246430 A JP2016246430 A JP 2016246430A JP 2016246430 A JP2016246430 A JP 2016246430A JP 2018101682 A JP2018101682 A JP 2018101682A
Authority
JP
Japan
Prior art keywords
ground conductor
slit
multilayer substrate
wiring region
circuit patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016246430A
Other languages
English (en)
Other versions
JP6414191B2 (ja
Inventor
吉田 誠
Makoto Yoshida
吉田  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP2016246430A priority Critical patent/JP6414191B2/ja
Priority to EP17205638.4A priority patent/EP3340748B1/en
Priority to US15/840,598 priority patent/US10206281B2/en
Publication of JP2018101682A publication Critical patent/JP2018101682A/ja
Application granted granted Critical
Publication of JP6414191B2 publication Critical patent/JP6414191B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0039Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/006Casings specially adapted for signal processing applications, e.g. CATV, tuner, antennas amplifier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09327Special sequence of power, ground and signal layers in multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09354Ground conductor along edge of main surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、電子部品を静電気から保護すると共に、ノイズの影響を受け難い基板を提供することを目的とする。
【解決手段】多層基板は複数層の回路パターンを有する。各回路パターンは、導線パターンが設けられた配線領域を囲む接地導体を備える。各接地導体は、多層基板の外側と配線領域との間を結ぶスリットを備える。多層基板では、隣接する2層の回路パターンの一方に設けられた接地導体におけるスリットと、他方に設けられた接地導体におけるスリットとが、互いに重ならない位置に形成されている。すなわち、これらのスリットは、上下方向の見通しを遮る位置に形成されている。各接地導体のスリットの形状は、多層基板の端面側から配線領域側を見通せない形状である。
【選択図】図2

Description

本発明は、多層基板に関し、特に、各層に設けられた接地導体の構造に関する。
スマートホン、タブレットコンピュータ等の携帯情報端末が広く用いられている。携帯情報端末は、プロセッサ、無線通信回路、オーディオ回路等の電子回路を備える。これらの電子回路の相互間の電気的または磁気的な干渉を抑制するため、これらの電子回路は個別に設けられた基板に分離して実装されたり、個別に設けられた接地導体に接地されたりする。また、電子部品を静電気から保護するため、基板に設けられた接地導体は電子部品が実装される領域を囲む形状とされることがある。例えば、工場の作業者が基板を手で搬送する場合、作業者が接地導体の部分を持つようにすることで、帯電した手から電子部品が保護される。
各電子回路が実装される基板には多層基板が用いられることが多い。多層基板は、導体による回路パターンが複数層に亘って積み重ねられたものである。隣接層の回路パターンの間には絶縁体層が設けられる。また、異なる層の間は、導体で形成された筒であるビアホールによって電気的に接続されている。以下の特許文献1および2には、多層基板に関する技術が開示されている。
特開2000−164999号公報 特開2011−014692号公報
電子部品を静電気から保護するために、電子回路が実装されている領域を接地導体で囲むと、接地導体はループ状となる。このループ状の接地導体にノイズ電磁波が到来すると、接地導体には誘導起電力が発生しノイズ電流が流れる。これによって、接地導体に接続された電子回路にノイズ電圧が発生し、あるいは、ノイズ電流が流れる。電子回路が音声信号をイヤホンやスピーカに出力するオーディオ回路である場合には、イヤホンまたはスピーカからノイズが出力される。
本発明は、電子部品を静電気から保護すると共に、ノイズの影響を受け難い基板を提供することを目的とする。
本発明は、複数層の回路パターンを有する多層基板であって、各前記回路パターンに設けられ、導線パターンが設けられた配線領域を囲む接地導体と、各前記回路パターンにおける接地導体に設けられ、前記多層基板の外側と前記配線領域との間を結ぶ欠損部と、隣接する2層の前記回路パターンの一方に設けられた接地導体における欠損部と、他方に設けられた接地導体における欠損部とが、互いに重ならない位置に形成されていることを特徴とする。
望ましくは、隣接する2層の前記回路パターンの一方に設けられた接地導体における欠損部と、他方に設けられた接地導体における欠損部とが、これら2つの欠損部の間に層間接続路が設けられない距離を隔てて設けられている。
望ましくは、隣接する2層の前記回路パターンの一方に設けられた接地導体における欠損部と、他方に設けられた接地導体における欠損部との間に挟まれない領域であって、各接地導体における欠損部の近傍の領域に設けられた層間接続路を備える。
望ましくは、各前記回路パターンに設けられた接地導体の欠損部の形状は、前記多層基板の端面側から前記配線領域側を見通せない形状である。
本発明によれば、電子部品を静電気から保護すると共に、ノイズの影響を受け難い基板を構成することができる。
本発明の実施形態に係る多層基板を示す図である。 多層基板に含まれる接地導体の構造を示す図である。 各スリットの位置を模式的に示す図である。 スリットの両側に設けられたビアホールによってスリットが隣接層を介して短絡される構造を示す図である。 スリット近接構造の例を示す図である。 多層基板の最上層の回路パターンの例を示す図である。 スリットのその他の例を示す図である。
図1には本発明の実施形態に係る多層基板が示されている。多層基板は、第1層回路パターンL1〜第4層回路パターンL4が積み重ねられた構造を有する。各層の間には絶縁体層が設けられている。すなわち、第1層回路パターンL1と第2層回路パターンL2との間には第1絶縁体層D1が設けられている。また、第2層回路パターンL2と第3層回路パターンL3との間には第2絶縁体層D2が設けられ、第3層回路パターンL3と第4層回路パターンL4との間には第3絶縁体層D3が設けられている。
各回路パターンは、配線領域10とその領域を囲む接地導体12を備える。配線領域10には複数の電子部品の間を接続する導線パターン11が形成されている。最上の第1層回路パターンL1の配線領域10には電子部品が配置され、電子部品は導線パターン11によって接続されて電子回路を構成する。第2層回路パターンL2〜第4層回路パターンL4のそれぞれの配線領域10にも導線パターンが設けられてもよい。異なる層の間は、電子回路の構成に応じてビアホールによって接続されてもよい。ビアホールは、異なる層の回路パターンを接続する層間接続路である。ビアホールは、例えば、筒状に開けられた穴の壁面に導体を付着させることで形成される。層間接続路には、ビアホールの他、線状の導線が用いられてもよい。
図2には、多層基板に含まれる接地導体の構造が示されている。この接地導体構造は、第1接地導体12−1、第2接地導体12−2、第3接地導体12−3および第4接地導体12−4を含む。第1接地導体12−1〜第4接地導体12−4は、それぞれ、図1の第1層回路パターンL1〜第4層回路パターンL4の接地導体12を構成する。各接地導体は各配線領域10を囲んでいる。多層基板の右奥側には、第1接地導体12−1から下方向に伸びて第2接地導体12−2および第3接地導体12−3を貫通して第4接地導体12−4に至り、第1接地導体12−1〜第4接地導体12−4を電気的に接続するビアホール16が設けられている。
第1接地導体12−1〜第4接地導体12−4には、多層基板の外側と配線領域との間を結ぶ欠損部としてのスリット14−1〜14−4がそれぞれ形成されている。欠損部である各スリットは、導体が設けられない領域であり、各スリットはクランク形状を有する。すなわち、スリット14−1〜14−4のそれぞれは、配線領域10から図2の手前方向(y軸負方向)に伸び、図2の左方向(x軸負方向)に折れ曲がって伸びた後、手前方向に折れ曲がって再び手前方向に伸びて多層基板の外側に至る。
ただし、隣接する2枚の接地導体における各スリットは重ならない位置、すなわち、図2の上下方向の見通しを遮る位置に形成されている。好ましくは、第1接地導体12−1〜第4接地導体12−4における各スリットは、1つのスリット内の位置において他層の少なくとも3枚の接地導体が重なるような位置に形成される。
図3(a)〜(d)には、それぞれ、第1接地導体12−1〜第4接地導体12−4に形成されるスリットの位置が模式的に示されている。これらの図には、各スリットの幅が同一である例が示されている。第2接地導体12−2のスリット14−2は、第1接地導体12−1のスリット14−1に対し、スリット幅以上の距離だけ右側にずれた位置に形成されている。第3接地導体12−3のスリット14−3は、第2接地導体12−2のスリット14−2に対し、スリット幅以上の距離だけ右側にずれた位置に形成されている。第4接地導体12−4のスリット12−4は、第3接地導体12−3のスリット14−3に対し、スリット幅以上の距離だけ右側に移動した位置に形成されている。
スリット14−1〜14−4のそれぞれの近傍には、上側または下側に隣接する接地導体に至るビアホールが設けられてもよい。クランク形状のスリットの近傍は接地導体の面積が狭くなり、接地導体が有するインピーダンスが大きくなる傾向が強い。そのため、多層基板に実装された電子回路にノイズが発生したり、ノイズ電磁波が放射されたりすることがある。そこで、隣接する2つの接地導体を接続するビアホールをスリットの近傍に設けることで、スリット近傍の接地導体のインピーダンスを小さくしてもよい。
上下に隣接する2つの接地導体の一方に形成されたスリットと、他方に形成されたスリットとの間の距離は、これらのスリットの間にビアホール(層間接続路)を設けることができない程度に小さくする。仮に、これらのスリットの間にビアホールが設けられると、次に説明するように、スリットの両側に設けられたビアホールによってスリットが隣接層を介して短絡される可能性が高くなる。
図4には、2つのビアホール18および20によってスリット141が短絡される構造の例が示されている。第j接地導体121には、クランク形状のスリット141が形成されている。すなわち、スリット141は、配線領域10から図の手前方向(y軸負方向)に伸び、図の左方向(x軸負方向)に折れ曲がって伸びた後、手前方向に折れ曲がって再び手前方向に伸びる。第j接地導体の直下の第j+1接地導体122にも、同一形状のスリット142が形成されている。第j接地導体121に形成されたスリット141の右側と、第j+1接地導体122に形成されたスリット142の左側との間の隙間距離dは、ビアホールが設けられるのに十分である。ここで、スリット間の隙間距離dは、スリット141およびスリット142をxy平面に投影した場合における、これらのスリットの投影図形の間の距離をいう。スリット141の左側にはビアホール18が設けられている。スリット141とスリット142との間にはビアホール20が設けられている。
このような構造では、第j接地導体121からビアホール18を経て第j+1接地導体122に至り、さらに、ビアホール20を経て第j接地導体121に至る経路が形成される。これによって、第j接地導体121のスリット141の左側と右側とが短絡され、スリット141が設けられた意義が乏しくなる。
このような問題を防ぐため、設計においてはスリットが短絡される位置にビアホールを設けないように注意が払われる。しかし、上述のように、スリットの近傍には上下に隣接する接地導体に至るビアホールを設けることが望ましい場合がある。
そこで、上下に隣接する2つの接地導体の一方に形成されたスリットと、他方に形成されたスリットとの間の隙間距離は、これらのスリットの間にビアホールを設けることができない程度に小さくする。すなわち、隣接する2層の回路パターンの一方に設けられた接地導体におけるスリット(欠損部)と、他方に設けられた接地導体におけるスリットとは、これら2つのスリットの間にビアホール(層間接続路)が設けられない距離を隔てて設けられるものとする。このようなスリット近接構造によって、スリットの両側に設けられたビアホールによってそのスリットが短絡されることが回避される。
図5には、スリット近接構造の例が示されている。スリット141の右側とスリット142の左側との間の隙間距離dはビアホールの径よりも短い。スリット141の左側に設けられたビアホール18は、スリット142の左側に接続され、スリット141の右側に設けられたビアホール20は、スリット142の右側に接続されている。
このように、第j接地導体121におけるスリット141と第j+1接地導体122におけるスリット142との間に挟まれない各スリットの近傍の領域に、これらの接地導体の間を接続するビアホール20が設けられている。
第j接地導体121からビアホール18を経て第j+1接地導体122に至る経路と、第j接地導体121からビアホール20を経て第j+1接地導体122に至る経路とは、第j+1接地導体122に設けられたスリット142によって絶縁されている。これによって、第j接地導体121に設けられたスリット141が短絡されることが回避される。
本発明の実施形態に係る多層基板によれば、各回路パターンにおける配線領域が接地導体によって囲まれ、複数の電子部品の間を接続する導線パターンが接地導体によって囲まれている。これによって各電子部品が静電気から保護される。また、各層の接地導体には、多層基板の外側と配線領域との間を結ぶスリットが形成されている。そのため、接地導体はループを形成せず、多層基板の外部から到来した電磁波によるノイズ電流が接地導体に流れ難くなる。
さらに、隣接する2枚の接地導体における各スリットは、一方の面側から他方の面側への見通しを遮る位置に形成されている。そして、各スリットは、クランク形状等、多層基板の端面側から配線領域側を見通せない形状を有している。例えば図2のクランク形状の各スリットでは、図2の左方向(x軸負方向)に折れ曲がって伸びる中間部分の長さが、少なくともスリット幅よりも長くなれば、配線領域10から図2の手前方向(y軸負方向)に伸びる部分と、手前方向に折れ曲がって再び手前方向に伸びる部分との距離が離れて、多層基板の端面側から配線領域側を見通せなくなる。これによって、スリットを設けながらも各電子部品を静電気から保護する効果が維持される。
本発明の実施形態に係る多層基板は、スマートホン、タブレットコンピュータ等の携帯情報端末のオーディオ回路を実装する基板として用いてもよい。これらの携帯情報端末には、WiFi(登録商標)、WiMAX(登録商標)、Bluetooth(登録商標)等の規格に準拠した無線回路が内蔵されることが多い。一般に、無線回路からは様々な周波数の電磁波が放射され、オーディオ回路にノイズ電圧またはノイズ電流を生じさせることがある。本実施形態に係る多層基板における接地導体はノイズを発生し難い構造を有しており、オーディオ回路から出力されるノイズが抑制される。
図6には、多層基板の最上層の回路パターンが例示されている。図中の破線は、電子部品が配置される領域を示している。接地導体12は、配線領域10を囲んでおり、クランク形状のスリット14が形成されている。スリット14の近傍には、その他の領域よりも短い間隔でビアホールが設けられている。配線領域10には、各電子部品の端子が半田付けされるパッド22が表面に形成されている。各パッド22は、第2層以下の配線領域における導線パターンにビアホールによって接続されてもよい。
上記では、接地導体にクランク形状のスリットが形成された実施形態について説明した。スリットは、多層基板の端面側から配線領域側を見通せないその他の形状を有していてもよい。例えば、図7に示されているように、矩形状に配線領域10を囲む接地導体12については、接地導体12の外縁に対して斜め方向に伸びて、多層基板の外側と配線領域10とを結ぶスリット24が設けられてもよい。配線領域10を臨むスリット24の開口の位置と、多層基板の外側を臨むスリット24の開口の位置は、スリット24の幅以上の距離だけ左右にずれており、多層基板の端面側から配線領域10側を見通せないようになっている。破線で示されているように下層の接地導体も同様の形状に形成される。これによって、多層基板の端面方向にある静電荷による影響が抑制される。
上記では4層構造の多層基板について説明した。本発明は、2層、3層または5層以上の多層基板に用いてもよい。なお、最下層の回路パターンの下に1層の絶縁体層を設け、多層基板の下面に回路パターンではなく、絶縁体層の下面が現れる構造を採用してもよい。
10 配線領域、12 接地導体、12−1 第1接地導体、12−2 第2接地導体、12−3 第3接地導体、12−4 第4接地導体、121 第j接地導体、122 第j+1 接地導体、14,14−1〜14−4,141,142,24 スリット、16,18,20 ビアホール、22 パッド、L1 第1層回路パターン、L2 第2層回路パターン、L3 第3層回路パターン、L4 第4層回路パターン、D1 第1絶縁体層、D2 第2絶縁体層、D3 第3絶縁体層。

Claims (4)

  1. 複数層の回路パターンを有する多層基板であって、
    各前記回路パターンに設けられ、導線パターンが設けられた配線領域を囲む接地導体と、
    各前記回路パターンにおける接地導体に設けられ、前記多層基板の外側と前記配線領域との間を結ぶ欠損部と、
    隣接する2層の前記回路パターンの一方に設けられた接地導体における欠損部と、他方に設けられた接地導体における欠損部とが、互いに重ならない位置に形成されていることを特徴とする多層基板。
  2. 請求項1に記載の多層基板において、
    隣接する2層の前記回路パターンの一方に設けられた接地導体における欠損部と、他方に設けられた接地導体における欠損部とが、これら2つの欠損部の間に層間接続路が設けられない距離を隔てて設けられていることを特徴とする多層基板。
  3. 請求項1または請求項2に記載の多層基板において、
    隣接する2層の前記回路パターンの一方に設けられた接地導体における欠損部と、他方に設けられた接地導体における欠損部との間に挟まれない領域であって、各接地導体における欠損部の近傍の領域に設けられた層間接続路を備えることを特徴とする多層基板。
  4. 請求項1から請求項3のいずれか1項に記載の多層基板において、
    各前記回路パターンに設けられた接地導体の欠損部の形状は、前記多層基板の端面側から前記配線領域側を見通せない形状であることを特徴とする多層基板。
JP2016246430A 2016-12-20 2016-12-20 多層基板 Expired - Fee Related JP6414191B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016246430A JP6414191B2 (ja) 2016-12-20 2016-12-20 多層基板
EP17205638.4A EP3340748B1 (en) 2016-12-20 2017-12-06 Multilayer substrate
US15/840,598 US10206281B2 (en) 2016-12-20 2017-12-13 Multilayer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016246430A JP6414191B2 (ja) 2016-12-20 2016-12-20 多層基板

Publications (2)

Publication Number Publication Date
JP2018101682A true JP2018101682A (ja) 2018-06-28
JP6414191B2 JP6414191B2 (ja) 2018-10-31

Family

ID=60627465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016246430A Expired - Fee Related JP6414191B2 (ja) 2016-12-20 2016-12-20 多層基板

Country Status (3)

Country Link
US (1) US10206281B2 (ja)
EP (1) EP3340748B1 (ja)
JP (1) JP6414191B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149588A1 (ko) * 2019-01-14 2020-07-23 삼성전자 주식회사 슬릿을 구비한 인쇄회로기판을 포함하는 전자 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10537019B1 (en) * 2019-06-27 2020-01-14 Nxp Usa, Inc. Substrate dielectric crack prevention using interleaved metal plane
US20230103147A1 (en) * 2021-09-30 2023-03-30 Nvidia Corporation Low stress plane design for ic package substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297969A (ja) * 2002-01-31 2003-10-17 Sumitomo Bakelite Co Ltd 多層配線板および半導体デバイス
JP2005019730A (ja) * 2003-06-26 2005-01-20 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2011014692A (ja) * 2009-07-01 2011-01-20 Alps Electric Co Ltd 電子回路ユニット

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610088B2 (ja) * 1994-03-31 2005-01-12 キヤノン株式会社 多層プリント配線板
JP2000164999A (ja) 1998-11-27 2000-06-16 Murata Mach Ltd 印刷回路基板
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
JP4343254B1 (ja) * 2008-06-02 2009-10-14 株式会社東芝 多層プリント配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297969A (ja) * 2002-01-31 2003-10-17 Sumitomo Bakelite Co Ltd 多層配線板および半導体デバイス
JP2005019730A (ja) * 2003-06-26 2005-01-20 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2011014692A (ja) * 2009-07-01 2011-01-20 Alps Electric Co Ltd 電子回路ユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149588A1 (ko) * 2019-01-14 2020-07-23 삼성전자 주식회사 슬릿을 구비한 인쇄회로기판을 포함하는 전자 장치
US11765812B2 (en) 2019-01-14 2023-09-19 Samsung Electronics Co., Ltd. Electronic device comprising printed circuit board with slits

Also Published As

Publication number Publication date
EP3340748A1 (en) 2018-06-27
JP6414191B2 (ja) 2018-10-31
US10206281B2 (en) 2019-02-12
US20180177040A1 (en) 2018-06-21
EP3340748B1 (en) 2019-08-21

Similar Documents

Publication Publication Date Title
JP5817950B2 (ja) 通信端末装置および通信端末装置用カバー
US9444192B2 (en) Communication connector and electronic device using communication connector
US9553382B2 (en) Headphone socket assembly and electronic equipment including same
JP5776868B1 (ja) アンテナ装置および電子機器
JP6414191B2 (ja) 多層基板
JP5940175B2 (ja) タッチパネル
JP5928621B2 (ja) アンテナ装置および通信端末装置
JP2012064338A (ja) 同軸ケーブルの端末構造、コネクタ及び基板ユニット
CN108780696A (zh) 用于无线电力传输系统的电磁屏蔽装置
US9590288B2 (en) Multilayer circuit substrate
JP6129091B2 (ja) アンテナ装置及びこれを用いた携帯電子機器
CN105101700B (zh) 一种移动终端和柔性电路板
JPWO2014199862A1 (ja) アンテナ装置および通信端末装置
US10524355B2 (en) Printed circuit board and method of manufacturing the same
JP6244958B2 (ja) 半導体装置
CN112187970B (zh) 摄像头模组及其电子装置
JP6528576B2 (ja) コネクタ付きケーブル
CN107623989B (zh) 印刷电路板及移动终端
WO2018229978A1 (ja) プリント配線板
US9526165B2 (en) Multilayer circuit substrate
US10709045B2 (en) High frequency module
JP6425632B2 (ja) プリント基板
JP6680428B1 (ja) アンテナ装置及び電子機器
JP2016219639A (ja) プリント基板
JP2021096932A (ja) コネクタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180326

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180330

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180917

R150 Certificate of patent or registration of utility model

Ref document number: 6414191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees