JP2018093385A - Ｐｗｍ信号検出回路 - Google Patents

Abstract

【課題】発信元のＰＷＭ信号のパルス幅を正確に検出することができるようにしたＰＷＭ信号検出回路を提供する。【解決手段】親ＥＣＵの出力回路１２は、ＰＷＭ信号Ｓ１を出力トランジスタ１３から出力する。子ＥＣＵ２０の入力回路２２は、信号線Ｌを介して入力信号Ｓ２を受信する。車載電源ＶＢでプルアップした信号Ｓ２を、ダイオード２５を介して直流電源ＶＤの信号Ｓ３にレベル変換する。信号Ｓ３は、コンパレータ２６の反転入力端子に抵抗２７を介した信号Ｓ４として、非反転入力端子にローパスフィルタ２８を介した信号Ｓ５として入力される。コンパレータ２６は、ローパスフィルタ２８によって遅れる信号Ｓ５で、ＰＷＭ信号Ｓ１のレベルが変化すると、エッジタイミングで出力信号Ｓ６を得ることができる。【選択図】図１

Description

本発明は、ＰＷＭ信号検出回路に関する。

車両などで複数のＥＣＵ（Electronic Control Unit）が設けられる環境では、ＥＣＵ間で通信を行うものがある。通信で用いる信号の受信では、バッテリの電源電圧を利用したコンパレータを用い、電源電圧の１／２のレベルを閾値としてハイレベル、ローレベルの判定をしている。

この場合、送信側のＥＣＵから通信路を介して受信側のＥＣＵに信号を送信する際に、各ＥＣＵの入力部にノイズ吸収用のコンデンサが設けられるものでは、この部分がフィルタとして機能するため、信号の立ち上がりが鈍ることがある。このため、受信側のＥＣＵでは誤差が生ずる。特に、ＰＷＭ信号を授受する通信においては、ＰＷＭ信号のパルス幅が誤差を生ずることとなり、通信精度が要求される場合には正確な受信が行えなくなることがある。

特開平５−２９２０４２号公報

本発明は、上記事情を考慮してなされたもので、その目的は、発信元のＰＷＭ信号のパルス幅を正確に検出することができるようにしたＰＷＭ信号検出回路を提供することにある。

請求項１に記載のＰＷＭ信号受信回路は、外部から通信路を介して受信するＰＷＭ信号を受信して出力するＰＷＭ信号受信回路であって、前記受信するＰＷＭ信号のレベルを変換するレベルシフト部と、前記受信するＰＷＭ信号を、２つの入力端子の一方にフィルタを介さずに入力し、他方に前記第１ローパスフィルタを介して入力することで前記ＰＷＭ信号のレベル変化を検出するコンパレータとを備えている。

上記構成を採用することにより、外部から通信路を介してＰＷＭ信号を受信すると、レベルシフト部により受信したＰＷＭ信号のレベルを変換して出力する。コンパレータは、レベル変換されたＰＷＭ信号を、一方の入力端子にフィルタを介さずに入力され、他方の入力端子に第１ローパスフィルタを介して入力される。レベル変換されたＰＷＭ信号が直接入力された入力端子では、外部から入力されたＰＷＭ信号の変化とほぼ同じタイミングでレベルが変化する。一方、レベル変換されたＰＷＭ信号が第１ローパスフィルタを介して入力される他方の入力端子では、急激な変化に追随しない緩やかな変化でレベルが変化する。これにより、コンパレータでは、両入力端子から入力されるレベル変換されたＰＷＭ信号のレベルの変化が異なることで差が発生し、外部から入力したＰＷＭ信号が変化するタイミングとほぼ同じタイミングで変化する出力信号を得ることができる。したがって、発信元のＰＷＭ信号のパルス幅を正確に検出してデューティ比を精度良く検出することができる。

第１実施形態を示す電気的構成図 全体のブロック構成図 各部の信号変化を示すタイムチャート 第２実施形態を示す電気的構成図 各部の信号変化を示すタイムチャート 第３実施形態を示す電気的構成図 第４実施形態を示す電気的構成図

（第１実施形態）
以下、本発明の第１実施形態について、図１〜図３を参照して説明する。
ＥＣＵ間での通信環境を示す図２において、親ＥＣＵ１０は、ＣＰＵ１１およびＣＰＵ１１で作成されたＰＷＭ信号を出力する出力回路１２を備えている。ＣＰＵ１１は、他のＥＣＵで用いるＰＷＭ信号を生成し、出力回路１２に出力する。出力回路１２は、信号線Ｌを介して他のＥＣＵである子ＥＣＵ２０にＰＷＭ信号を送信する。

子ＥＣＵ２０は、例えばＣＰＵ２１および信号線Ｌを介して入力されるＰＷＭ信号を受信するＰＷＭ信号検出回路である入力回路２２を備える。なお、ＣＰＵ２１に代えて、ＡＳＩＣ（application specific integrated circuit）を用いる構成でも良い。入力回路２２は、受信したＰＷＭ信号のレベルを調整すると共に信号波形を整形してＰＷＭ信号を検出し、ＣＰＵ２１に出力する。

図１は出力回路１２および入力回路２２の具体的な回路構成を示している。出力回路１２は、入力端子ＡにＣＰＵ１１からＰＷＭ信号Ｓ１が入力される。ｎｐｎ型の出力トランジスタ１３は、ベースが抵抗１４を介して入力端子Ａに接続され、抵抗１５を介してエミッタと共通にしてグランドに接続されている。また、トランジスタ１３のコレクタは抵抗１６を介して出力端子Ｂに接続されている。出力端子Ｂは、コンデンサ１７を介してグランドに接続されている。

出力回路１２の出力端子Ｂは、信号線Ｌを介して入力回路２２の入力端子Ｃに接続されている。入力回路２２において、入力端子Ｃは、プルアップ抵抗２３を介して例えば１２Ｖの車載電源ＶＢにプルアップされ、コンデンサ２４を介してグランドに接続されている。ダイオード２５は、レベルシフト部とし機能するもので、カソードが入力端子Ｃに接続され、アノードがコンパレータ２６の反転入力端子に抵抗２７を介して接続されている。ここで、ダイオード２５のアノードはノードＤとする。

コンパレータ２６は、ＰＷＭ信号のレベル変化を検出するためのもので、車載電源ＶＢよりも低い電圧例えば５Ｖの直流電源ＶＤで駆動される。コンパレータ２６の非反転入力端子は、第１ローパスフィルタとしてのローパスフィルタ２８を介してダイオード２５のアノードに接続される。ローパスフィルタ２８は、抵抗２９ａおよびコンデンサ２９ｂを有する。抵抗２９ａはノードＤとコンパレータ２６の非反転入力端子との間に接続され、コンデンサ２９ｂはコンパレータ２６の非反転入力端子とグランドとの間に接続される。ノードＤは、プルアップ抵抗３０を介して直流電源ＶＤに接続される。コンパレータ２６の出力端子は入力回路２２の出力端子Ｅに接続されると共に、抵抗３１を介して直流電源ＶＤに接続されている。

入力回路２２の出力端子ＥはＣＰＵ２１に接続される。ＣＰＵ２１内部には、入力インターフェースとしてデューティ検出回路４０が設けられ、ＰＷＭ信号のデューティを検出する。デューティ検出回路４０は、ＣＰＵ内部でソフト的に検出するようにすることもできる。

次に、上記構成の作用について図３も参照して説明する。この場合、親ＥＣＵ１０のＣＰＵ１１で生成されるＰＷＭ信号をＳ１とし、出力回路１２の入力端子Ａに入力されるものとする。出力回路１２は、図３（ａ）に示すようなＰＷＭ信号Ｓ１が入力されると、出力トランジスタ１３がオンオフ動作して出力端子Ｂにレベル反転した信号を出力する。

この場合、出力トランジスタ１３は、時刻ｔ１までのＰＷＭ信号Ｓ１がハイレベルの状態では、オン状態となってコレクタがローレベルになり、出力端子Ｂにローレベルの信号を出力する。また、出力トランジスタ１３は、時刻ｔ１からｔ２の期間のＰＷＭ信号Ｓ１がローレベルの状態ではオフ状態となってコレクタがオープン状態となり、出力端子Ｂはコンデンサ１７を介してグランドに接続された状態となる。出力トランジスタ１３がオフ状態では、コンデンサ１７は信号線Ｌを介して充電されるので、出力端子Ｂの信号Ｓ２はハイレベル状態となる。

そして、この後時刻ｔ２からｔ３の期間ではＰＷＭ信号Ｓ１が再びハイレベルの状態となり、出力トランジスタ１３はオン状態となってコレクタがローレベルになり、コンデンサ１７の電荷が放電されて出力端子Ｂはローレベルの信号Ｓ２を出力する状態となる。

これに対して、子ＥＣＵ２０の入力回路２２においては、入力端子Ｃはプルアップ抵抗２３により車載電源ＶＢにプルアップされているので、入力信号Ｓ２すなわちダイオード２５のカソード側の信号レベルは次のようになる。図３（ｂ）に示すように、出力回路１２の出力トランジスタ１３がオン状態の時刻ｔ１までの期間では、ＰＷＭ信号Ｓ１がハイレベルで出力信号Ｓ２がローレベルであるから、コンデンサ２４の電荷が放電されて入力端子Ｃはローレベルである。

一方、出力回路１２の出力トランジスタ１３がオフ状態の時刻ｔ１からｔ２までの期間すなわちＰＷＭ信号Ｓ１がローレベルになる期間では、入力端子Ｃは車載電源ＶＢからコンデンサ２４および信号線Ｌを介してコンデンサ１７に充電することでハイレベルになる。このとき、入力端子Ｃの電圧は、プルアップ抵抗２３を介して充電されるコンデンサ２４の端子電圧であるから、図３（ｂ）に示しているように、プルアップ抵抗２３の抵抗値によって決まる時定数で立ち上がりが遅れる。

この後、ＰＷＭ信号Ｓ１がハイレベルに戻り、出力回路１２の出力トランジスタ１３がオン状態となる時刻ｔ２からｔ３までの期間では、コンデンサ１７および２４の電荷がオン状態の出力トランジスタ１３を介して放電されるので入力端子Ｃはローレベルになる。

これに対して、ダイオード２５のアノード側のノードＤでは、プルアップ抵抗３０を介して直流電源ＶＤに接続されているので、入力端子Ｃがハイレベルの状態では、電位が車載電源ＶＢのレベルまで上昇しないで、直流電源ＶＤのレベルまで上昇することでレベル変換される。この場合、図３（ｃ）に示すように、時刻ｔ１までの期間の入力端子Ｃがローレベルの状態では、信号Ｓ３はローレベルである。

そして、時刻ｔ１からｔ２の間の入力端子Ｃがハイレベルに変化する状態では、ダイオード２５が介在することで、信号Ｓ３のレベルは信号Ｓ２とともに上昇し、直流電源ＶＤのレベルに達すると上昇が停止する。また、時刻ｔ２からｔ３の間の入力端子Ｃがローレベルに変化する状態では、ダイオード２５が順方向に介在することで、信号Ｓ３のレベルは信号Ｓ２とともに下降してグランドレベルまで低下する。

次に、コンパレータ２６においては、時刻ｔ１までの期間では、ノードＤの信号Ｓ３がローレベルであり、この状態では、信号Ｓ４およびＳ５の両入力がローレベルである。前回の状態で例えばハイレベルを出力した場合には、この状態が継続されるので出力信号Ｓ６はハイレベルの状態である。

この後、時刻ｔ１からｔ２の間での信号Ｓ３の変化に伴い、コンパレータ２６の反転入力端子への入力信号Ｓ４は、図３（ｄ）に示すように、信号Ｓ３の変化に追随して上昇する。一方、コンパレータ２６の非反転入力端子への入力信号Ｓ５は、同じく図３（ｄ）に示すように、ローパスフィルタ２８のコンデンサ２９ｂへの充電による電位の上昇の変化をするので、信号Ｓ３の変化よりも遅れて上昇する。

この結果、コンパレータ２６においては、反転入力端子に入力される信号Ｓ４のレベルが、非反転入力端子に入力される信号Ｓ５のレベルよりも高い状態で変化していくので、時刻ｔ１からｔ２の期間においては、図３（ｅ）に示すようにローレベルの出力信号Ｓ６を出力する。時刻ｔ１からｔ２の期間の後半では、コンパレータ２６は、両入力信号が同レベルとなるので、出力信号Ｓ６の状態はローレベルに保持される。

これにより、入力端子Ｃの信号Ｓ２の波形は、時刻ｔ１で時間遅れを伴って上昇するが、入力信号Ｓ４が速く立ち上がり、入力信号Ｓ５が遅れを伴って上昇するようにしているので、コンパレータ２６は、ほぼ時刻ｔ１の時点つまり立ち上がりエッジでレベルがローレベルに変化する出力信号Ｓ６を得ることができる。

さらにこの後、時刻ｔ２からｔ３の期間になると、時刻ｔ２で信号Ｓ３が比較的急峻にローレベルに変化する。これにより、コンパレータ２６の反転入力端子への入力信号Ｓ４は、図３（ｄ）に示すように、信号Ｓ３の変化に応じて比較的速く下降する。一方、コンパレータ２６の非反転入力端子への入力信号Ｓ５は、同じく図３（ｄ）に示すように、ローパスフィルタ２８のコンデンサ２９ｂの放電による電位の下降の変化をするので、信号Ｓ３の変化よりも遅れて下降する。

この結果、コンパレータ２６においては、非反転入力端子に入力される信号Ｓ５のレベルが、反転入力端子に入力される信号Ｓ４のレベルよりも高い状態で変化していくので、時刻ｔ２からｔ３の期間においては、図３（ｅ）に示すようにハイレベルの出力信号Ｓ６を出力する。また、時刻ｔ２からｔ３の期間の後半では、コンパレータ２６は、両入力信号が同レベルとなるので、出力信号Ｓ６の状態はハイレベルに保持される。

これにより、入力端子Ｃの信号Ｓ２の波形は、時刻ｔ２でローレベルに変化し、これに応じて、入力信号Ｓ４が速く立ち下がり、入力信号Ｓ５が遅れを伴って下降するようにしているので、コンパレータ２６は、ほぼ時刻ｔ２の時点つまり立ち下がりエッジでレベルがハイレベルに変化する出力信号Ｓ６を得ることができる。

この結果、ＰＷＭ信号Ｓ１のレベル変化に追随してコンパレータ２６の出力信号Ｓ６をエッジで変化させる信号として出力することができるようになり、デューティ検出回路４０においてＰＷＭ信号Ｓ１のパルス幅を精度良く検出することができる。

このような本実施形態によれば、入力回路２２として、信号線Ｌから入力する信号Ｓ２を、ダイオード２５を設けてレベルシフトを行い、コンパレータ２６の一方の入力を抵抗２９ａ、コンデンサ２９ｂからなるローパスフィルタ２８を介して入力する構成とした。

これにより、コンパレータ２６の出力信号Ｓ６を、ＰＷＭ信号Ｓ１のエッジタイミングに近いタイミングで出力することができ、簡単な構成としながら、パルス幅を正確に検出してデューティ比を精度良く検出することができる。

（第２実施形態）
図４および図５は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、子ＥＣＵ２０の入力回路２２に代えて入力回路５０を設ける構成としている。この実施形態では、実用上において確実な動作を確保できるように構成を付加している。

例えば、この実施形態では、第１実施形態において出力回路１２の出力トランジスタ１３がオンした時点で、入力回路２２側のコンパレータ２６の入力信号Ｓ４、Ｓ５の差が出にくくなって出力信号Ｓ６の変化が遅れることを改善している。

また、この実施形態では、第１実施形態においてコンパレータ２６が有するオフセットの影響で信号レベルが理想的なレベルとならない場合でもこれを精度良くレベル変化させることができるように改善している。

さらに、この実施形態では、第１実施形態においてＰＷＭ信号Ｓ１や信号線Ｌに、コンパレータ２６で除去しきれない高周波ノイズが重畳される場合でも、これを除去することができるように改善している。

入力回路５０において、ダイオード２５に並列にコンデンサ５１が接続されている。コンパレータ２６に代えてヒステリシス付きコンパレータ５２が設けられている。コンパレータ５２の出力端子はフィルタ５３を介して出力端子Ｅに接続されている。ＣＲフィルタ５３はノイズを含む高周波信号を除去するローパスフィルタを構成するもので、第２ローパスフィルタとして機能する。

次に、上記構成の作用について図５も参照して説明する。
この実施形態においては、ダイオード２５に並列にコンデンサ５１を接続していることで、出力トランジスタ１３がオン動作した時点で信号Ｓ４のレベルを瞬時的に負側に変化させることができる。これによって、時刻ｔ２で出力トランジスタ１３がオン動作したタイミングでコンパレータ５２の出力信号Ｓ６を迅速に変化させることができる。

同様にして、出力トランジスタ１３がオフ動作した時点においてもコンデンサ５１を介して信号Ｓ４を瞬時的に変化させることができるので、時刻ｔ１で出力トランジスタ１３がオフ動作したタイミングでコンパレータ５２の出力信号Ｓ６を迅速に変化させることができる。

また、ヒステリシス機能付きのコンパレータ５２を用いることで、コンパレータ５２がオフセットを有する場合でも、レベル変化を確実に行わせることができる。これは、例えば、図５（ｄ）に示すように、信号Ｓ４とＳ５が同じレベルであってもオフセット分だけずれていると、場合によってはローパスフィルタ２８を介していても時間がたつと反転してしまうことがある。コンパレータ５２は、オフセット分を見込んだヒステリシス機能を用いることで、このようなレベルの反転が発生しないようにすることができる。

そして、このような親ＥＣＵ１０と子ＥＣＵ２０との間の通信では、ＰＷＭ信号Ｓ１に高周波ノイズが重畳していたり、途中の過程で進入するとこれによっても誤動作を生じてしまうことがあるのに対して、この実施形態ではＣＲフィルタ５３をコンパレータ５２の後段に設けているので、出力端子Ｅの回路出力信号Ｓ７は、高周波ノイズを除去した状態でＰＷＭ信号Ｓ１に近い状態の信号として出力することができる。

このような第２実施形態によれば、ダイオード２５にコンデンサ５１を並列に設けることで、プルアップ抵抗３０の抵抗値を必要以上に小さくすることなくＰＷＭ信号Ｓ１のエッジ検出を精度良く行うことができる。また、ヒステリシス機能付きのコンパレータ５２を設けることでノイズやオフセットによる誤動作を防止できる。さらに、ＣＲフィルタ５３を設けることで、高周波ノイズによりコンパレータ５２によるヒステリシス幅を超えて変動する出力信号Ｓ６がある場合でも、変動を抑制して安定した動作を行わせることができる。この結果、実用上においても、より確実に精度を向上した状態で動作させることができる。

（第３実施形態）
図６は第３実施形態を示すもので、第２実施形態と異なるところは、図６に示すように、ＣＲフィルタ５３に代えて、第２ローパスフィルタとしてデジタルフィルタ５４を設ける構成としたところである。このデジタルフィルタ５４は、コンパレータ５２の出力信号をデジタル信号に変換した上で、フィルタリング処理を行って高周波成分を除去するものである。
したがって、このような第３実施形態によっても第２実施形態と同様の効果を得ることができる。

（第４実施形態）
図７は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、レベルシフト部として設けていたダイオード２５に代えて、入力回路６０では、レベルシフト部およびコンパレータの機能を兼ね備えたコンパレータ６１を設けると共に、ダイオード２５の部分に抵抗６２を接続する構成としている。

コンパレータ６１は車載電源ＶＢを電源として駆動されるもので、ノードＤに入力する信号Ｓ３を抵抗２７、ローパスフィルタ２８を介して直接入力することができる。また、コンパレータ６１の出力端子は、プルアップ抵抗３１により直流電源ＶＤに接続されているので、コンパレータ６１の出力信号Ｓ６は、ここでレベルシフトされた信号として得ることができる。
したがって、このような第４実施形態によっても、第１実施形態とほぼ同様の効果を得ることができる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

第２実施形態では、実用上の利点を考慮して、コンデンサ５１、コンパレータ５２およびＣＲフィルタ５３を設ける構成のものとして示したが、第１実施形態の構成に、これらの構成のうちのいずれか１個または２個を選択的に設けることもできる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１２は出力回路、１３は出力トランジスタ、２２、５０、６０は入力回路（ＰＷＭ信号検出回路）、２３はプルアップ抵抗、２５はダイオード（レベルシフト部）、２６、５２はコンパレータ、２８はローパスフィルタ（第１ローパスフィルタ）、３０はプルアップ抵抗、４０はデューティ検出回路、５３はＣＲフィルタ（第２ローパスフィルタ）、５４はデジタルフィルタ（第２ローパスフィルタ）、６１はコンパレータ（レベルシフト部、コンパレータ）である。

Claims (7)

1. 外部から通信路を介して受信するＰＷＭ信号を受信して出力するＰＷＭ信号受信回路であって、
   前記受信するＰＷＭ信号のレベルを変換するレベルシフト部（２５、６１）と、
   前記受信するＰＷＭ信号を通過させる第１ローパスフィルタ（２８）と、
   前記受信するＰＷＭ信号を、２つの入力端子の一方にフィルタを介さずに入力し、他方に前記第１ローパスフィルタを介して入力することで前記ＰＷＭ信号のレベル変化を検出するコンパレータ（２６、５２、６１）と、
   を備えたＰＷＭ信号受信回路。
2. 前記レベルシフト部（２５）は、ダイオードである請求項１に記載のＰＷＭ信号受信回路。
3. 前記コンパレータ（５２）は、ヒステリシス機能を付与したものである請求項２に記載のＰＷＭ信号受信回路。
4. 前記ダイオードに並列にコンデンサ（５１）を設けた請求項３に記載のＰＷＭ信号受信回路。
5. 前記コンパレータの出力をフィルタリングする第２ローパスフィルタ（５３、５４）を設けた請求項３または４に記載のＰＷＭ信号受信回路。
6. 前記第２ローパスフィルタ（５３）は、ＣＲフィルタである請求項５に記載のＰＷＭ信号受信回路。
7. 前記第２ローパスフィルタ（５４）は、デジタルフィルタである請求項５に記載のＰＷＭ信号受信回路。

Images