JP2018093184A - Semiconductor device and semiconductor device manufacturing method - Google Patents

Semiconductor device and semiconductor device manufacturing method Download PDF

Info

Publication number
JP2018093184A
JP2018093184A JP2017205248A JP2017205248A JP2018093184A JP 2018093184 A JP2018093184 A JP 2018093184A JP 2017205248 A JP2017205248 A JP 2017205248A JP 2017205248 A JP2017205248 A JP 2017205248A JP 2018093184 A JP2018093184 A JP 2018093184A
Authority
JP
Japan
Prior art keywords
high resistance
resistance region
semiconductor substrate
resistivity
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017205248A
Other languages
Japanese (ja)
Other versions
JP7125257B2 (en
Inventor
井上 剛
Takeshi Inoue
剛 井上
宏親 八木
Hirochika Yagi
宏親 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shi Atex Co Ltd
Original Assignee
Shi Atex Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shi Atex Co Ltd filed Critical Shi Atex Co Ltd
Priority to TW106141097A priority Critical patent/TWI662598B/en
Publication of JP2018093184A publication Critical patent/JP2018093184A/en
Application granted granted Critical
Publication of JP7125257B2 publication Critical patent/JP7125257B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To form a high-resistance region capable of withstanding a heat treatment at a temperature equal to or higher than 200°C.SOLUTION: A manufacturing method of a semiconductor device 10 comprises the steps of: irradiating a p type semiconductor substrate 12 where a semiconductor element is formed with hydrogen(H) ion to form a high resistance region 30 which is a region with a hydrogen density of not less than 2×10cmand not more than 2×10cmand has a resistivity higher than that of the p type semiconductor substrate 12 before ion irradiation; and heating at a temperature not less than 200°C and not more than 400°C, the p type semiconductor substrate 12 where the high resistance region 30 is formed.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置および半導体装置の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

近年、CMOS技術が向上し、アナログ回路とデジタル回路を混載させたSoC(System on a Chip)が様々な用途に用いられている。このような混載チップでは、アナログ回路の特性向上のために半導体基板内に高抵抗領域が形成される。例えば、素子領域の裏側から加速エネルギーを変えながらイオン照射を複数回行うことにより、ノイズ低減のための高抵抗領域が形成される(例えば、特許文献1参照)。   In recent years, CMOS technology has improved, and SoC (System on a Chip) in which an analog circuit and a digital circuit are mixedly mounted is used for various applications. In such a hybrid chip, a high resistance region is formed in the semiconductor substrate in order to improve the characteristics of the analog circuit. For example, a high resistance region for noise reduction is formed by performing ion irradiation a plurality of times while changing acceleration energy from the back side of the element region (see, for example, Patent Document 1).

特開2015−119039号公報JP2015-1119039A

上述の文献では、イオン照射により形成した高抵抗領域に200℃以上の熱処理を加えると、抵抗率の顕著な低下が生じることが報告されており、抵抗率の安定化を目的として200℃以下の熱処理を加えることが望ましい旨が記載されている。しかしながら、半導体装置の製造工程では、200℃以上の熱処理を伴う後工程が実行されることがあり、その場合、イオン照射により得られた高抵抗率を維持できなくなってしまう。   In the above-mentioned document, it is reported that when a heat treatment at 200 ° C. or higher is applied to a high resistance region formed by ion irradiation, a remarkable decrease in resistivity occurs, and for the purpose of stabilizing the resistivity, 200 ° C. or lower is reported. It describes that it is desirable to add heat treatment. However, in the manufacturing process of the semiconductor device, a post process involving a heat treatment at 200 ° C. or higher may be performed, and in that case, the high resistivity obtained by ion irradiation cannot be maintained.

本発明のある態様の例示的な目的のひとつは、200℃以上の熱処理に耐えうる高抵抗領域を形成する技術を提供することにある。   An exemplary object of an embodiment of the present invention is to provide a technique for forming a high resistance region that can withstand heat treatment at 200 ° C. or higher.

本発明のある態様の半導体装置の製造方法は、半導体素子が形成されたp型半導体基板に水素(H)イオンを照射し、水素密度が2×1015cm−3以上2×1017cm−3以下となる領域であってイオン照射前のp型半導体基板よりも抵抗率が高い高抵抗領域を形成することと、高抵抗領域が形成されたp型半導体基板を200℃以上400℃以下の温度で加熱することと、を備える。 In a method for manufacturing a semiconductor device according to an embodiment of the present invention, a hydrogen (H) ion is irradiated to a p-type semiconductor substrate on which a semiconductor element is formed, and a hydrogen density is 2 × 10 15 cm −3 or more and 2 × 10 17 cm −. 3 and that the following become a region to form a high resistance region is higher resistivity than the p-type semiconductor substrate before ion irradiation, high-resistance region is formed a p-type semiconductor substrate 400 ° C. below 200 ° C. or higher Heating at a temperature.

本発明の別の態様は、半導体装置である。この装置は、p型半導体基板と、p型半導体基板上に設けられる半導体素子と、p型半導体基板内に設けられる高抵抗領域と、を備える。高抵抗領域は、水素密度が2×1015cm−3以上2×1017cm−3以下となる領域であってp型半導体基板よりも抵抗率が高い領域である。 Another embodiment of the present invention is a semiconductor device. This apparatus includes a p-type semiconductor substrate, a semiconductor element provided on the p-type semiconductor substrate, and a high resistance region provided in the p-type semiconductor substrate. The high resistance region is a region where the hydrogen density is 2 × 10 15 cm −3 or more and 2 × 10 17 cm −3 or less and has a higher resistivity than the p-type semiconductor substrate.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.

本発明によれば、200℃以上の熱処理に耐えうる高抵抗領域を形成できる。   According to the present invention, a high resistance region that can withstand heat treatment at 200 ° C. or higher can be formed.

実施の形態に係る半導体装置の構造を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the semiconductor device which concerns on embodiment. 比較例に係るヘリウム(He)イオン照射および熱処理による抵抗率変化の一例を示すグラフである。It is a graph which shows an example of the resistivity change by helium (He) ion irradiation and heat processing which concern on a comparative example. 実施例に係る水素(H)イオン照射および熱処理による抵抗率変化の一例を示すグラフである。It is a graph which shows an example of the resistivity change by hydrogen (H) ion irradiation and heat processing which concern on an Example. 別の実施例に係る水素(H)イオン照射および熱処理による抵抗率変化の一例を示すグラフである。It is a graph which shows an example of the resistivity change by hydrogen (H) ion irradiation and heat processing which concern on another Example. 熱処理による水素の活性化率を示すグラフである。It is a graph which shows the activation rate of hydrogen by heat processing. 熱処理によるキャリア濃度変化を模式的に示すグラフである。It is a graph which shows typically carrier concentration change by heat processing. 水素密度と熱処理による抵抗率変化との関係の一例を示すグラフである。It is a graph which shows an example of the relationship between the hydrogen density and the resistivity change by heat processing. 水素イオン照射のドーズ量と水素密度の関係の一例を示すグラフである。It is a graph which shows an example of the relationship between the dose of hydrogen ion irradiation, and hydrogen density. 半導体装置の製造方法を模式的に示すフローチャートである。3 is a flowchart schematically showing a method for manufacturing a semiconductor device.

以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下の説明において参照する各断面図において、半導体基板やその他の層の厚みや大きさは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。   Hereinafter, embodiments for carrying out the present invention will be described in detail. In addition, the structure described below is an illustration and does not limit the scope of the present invention at all. In the description of the drawings, the same elements are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. In each cross-sectional view referred to in the following description, the thickness and size of the semiconductor substrate and other layers are for convenience of description, and do not necessarily indicate actual dimensions and ratios.

図1は、実施の形態に係る半導体装置10の構造を模式的に示す断面図である。半導体装置10は、システムLSIやシステム・オン・チップといった集積回路(IC)である。半導体装置10は、半導体基板12と配線層18とを備える。   FIG. 1 is a cross-sectional view schematically showing the structure of a semiconductor device 10 according to an embodiment. The semiconductor device 10 is an integrated circuit (IC) such as a system LSI or a system-on-chip. The semiconductor device 10 includes a semiconductor substrate 12 and a wiring layer 18.

半導体基板12は、抵抗率が100Ω・cm以下の低抵抗の半導体基板であり、抵抗率が1〜100Ω・cm程度の半導体基板である。半導体基板12は、例えば、チョクラルスキー(CZ)法により作製されたp型のシリコン(Si)ウェハである。CZ法により作製されたウェハは、フローティングゾーン(FZ)法等により作製された高抵抗ウェハと比較して抵抗率が低く、安価である。ある実施例において、半導体基板12の抵抗率は4Ω・cmであり、p型キャリア濃度が3.4×1015cm−3である。 The semiconductor substrate 12 is a low-resistance semiconductor substrate having a resistivity of 100 Ω · cm or less, and is a semiconductor substrate having a resistivity of about 1 to 100 Ω · cm. The semiconductor substrate 12 is, for example, a p-type silicon (Si) wafer manufactured by the Czochralski (CZ) method. A wafer manufactured by the CZ method has a lower resistivity and is less expensive than a high resistance wafer manufactured by a floating zone (FZ) method or the like. In one embodiment, the resistivity of the semiconductor substrate 12 is 4 Ω · cm and the p-type carrier concentration is 3.4 × 10 15 cm −3 .

半導体基板12の主面14には、第1素子領域22と第2素子領域24が設けられる。例えば、第1素子領域22にはデジタル回路用の第1半導体素子26が設けられ、第2素子領域24にはアナログ回路用の第2半導体素子28が設けられる。第1半導体素子26および第2半導体素子28は、例えば、トランジスタやダイオードなどである。第1素子領域22および第2素子領域24のそれぞれには、半導体素子を形成するためのウェル領域、ソース/ドレイン領域、コンタクト領域などの不純物拡散層が設けられる。   A first element region 22 and a second element region 24 are provided on the main surface 14 of the semiconductor substrate 12. For example, a first semiconductor element 26 for a digital circuit is provided in the first element region 22, and a second semiconductor element 28 for an analog circuit is provided in the second element region 24. The first semiconductor element 26 and the second semiconductor element 28 are, for example, a transistor or a diode. Each of the first element region 22 and the second element region 24 is provided with an impurity diffusion layer such as a well region, a source / drain region, and a contact region for forming a semiconductor element.

本明細書において、半導体基板12の主面14に直交する方向を上下方向または深さ方向ということがある。また、半導体基板12の内部において、主面14に向かう方向を上方向または上側、主面14と反対の裏面16に向かう方向を下方向または下側ということがある。また、主面14に平行する方向を横方向または水平方向ということがある。   In this specification, a direction orthogonal to the main surface 14 of the semiconductor substrate 12 may be referred to as a vertical direction or a depth direction. In the semiconductor substrate 12, the direction toward the main surface 14 may be referred to as an upward direction or the upper side, and the direction toward the back surface 16 opposite to the main surface 14 may be referred to as a downward direction or a lower side. In addition, a direction parallel to the main surface 14 may be referred to as a horizontal direction or a horizontal direction.

半導体基板12の内部には、高抵抗領域30が設けられる。高抵抗領域30は、半導体基板12のボティ部分よりも抵抗率が高い領域である。高抵抗領域30は、100Ω・cm以上の抵抗率を有し、例えば500Ω・cm以上の抵抗率を有し、好ましくは1kΩ・cm以上である。高抵抗領域30は、トレンチ型高抵抗領域32とプレーナ型高抵抗領域34とを含む。   A high resistance region 30 is provided inside the semiconductor substrate 12. The high resistance region 30 is a region having a higher resistivity than the body portion of the semiconductor substrate 12. The high resistance region 30 has a resistivity of 100 Ω · cm or more, for example, a resistivity of 500 Ω · cm or more, and preferably 1 kΩ · cm or more. The high resistance region 30 includes a trench type high resistance region 32 and a planar type high resistance region 34.

トレンチ型高抵抗領域32は、第1素子領域22と第2素子領域24の間の分離領域20に設けられ、半導体基板12の主面14から裏面16に向けてある程度の深さを持つように形成される。トレンチ型高抵抗領域32の深さは、20μm以上であり、好ましくは50μm〜200μm程度である。トレンチ型高抵抗領域32は、第1素子領域22や第2素子領域24に形成される不純物拡散層よりも深い位置に到達するように形成される。トレンチ型高抵抗領域32は、例えば、デジタル回路からアナログ回路に向かうノイズを遮断してアナログ回路の特性を向上させる機能を有する。   The trench type high resistance region 32 is provided in the isolation region 20 between the first element region 22 and the second element region 24 and has a certain depth from the main surface 14 to the back surface 16 of the semiconductor substrate 12. It is formed. The depth of the trench type high resistance region 32 is 20 μm or more, preferably about 50 μm to 200 μm. The trench type high resistance region 32 is formed so as to reach a position deeper than the impurity diffusion layer formed in the first element region 22 and the second element region 24. The trench type high resistance region 32 has a function of improving the characteristics of the analog circuit by blocking noise from the digital circuit toward the analog circuit, for example.

プレーナ型高抵抗領域34は、第2素子領域24において水平方向に延在する。プレーナ型高抵抗領域34は、分離領域20から第2素子領域24にわたって水平方向に延在し、トレンチ型高抵抗領域32と連続した高抵抗領域を形成するように設けられてもよい。プレーナ型高抵抗領域34は、アナログ回路の直下に形成されることでアナログ回路の特性向上に寄与する。   The planar high resistance region 34 extends in the horizontal direction in the second element region 24. The planar type high resistance region 34 may be provided so as to extend in the horizontal direction from the isolation region 20 to the second element region 24 and form a high resistance region continuous with the trench type high resistance region 32. The planar high resistance region 34 is formed immediately below the analog circuit, thereby contributing to improvement of the characteristics of the analog circuit.

図示する例では、半導体基板12の内部にトレンチ型高抵抗領域32とプレーナ型高抵抗領域34の双方が形成されているが、変形例においては、トレンチ型高抵抗領域32およびプレーナ型高抵抗領域34のいずれか一方のみが設けられてもよい。   In the illustrated example, both the trench type high resistance region 32 and the planar type high resistance region 34 are formed inside the semiconductor substrate 12, but in the modification, the trench type high resistance region 32 and the planar type high resistance region 34 are formed. Only one of 34 may be provided.

高抵抗領域30は、低抵抗基板である半導体基板12のボディ部分に水素(H)イオンを照射することにより形成される。ウェハにイオン照射がなされると、イオンの加速エネルギーに応じた深さまでイオンが到達する。その際、到達した領域を含む近傍では格子欠陥が形成され、結晶の規則性(周期性)が乱れた状態となる。このような格子欠陥が多い領域ではキャリア(電子または正孔)が散乱されやすくなり、キャリアの移動が阻害される。その結果、イオン照射により局所的な格子欠陥が生じた領域では、照射前に比べて抵抗率が上昇する。   The high resistance region 30 is formed by irradiating the body portion of the semiconductor substrate 12 that is a low resistance substrate with hydrogen (H) ions. When the wafer is irradiated with ions, the ions reach a depth corresponding to the acceleration energy of the ions. At that time, lattice defects are formed in the vicinity including the reached region, and the regularity (periodicity) of the crystal is disturbed. In such a region with many lattice defects, carriers (electrons or holes) are easily scattered, and the movement of carriers is hindered. As a result, in a region where local lattice defects are generated by ion irradiation, the resistivity is increased as compared to before irradiation.

イオン照射によって抵抗率が上昇する深さ方向の位置や範囲は、イオン照射の加速エネルギーや照射量を適宜選択することで調整可能である。例えば、イオン照射する際のイオンの加速エネルギーを調整することで高抵抗領域が形成される深さ位置を調整できる。また、イオン照射の加速エネルギーを選択することで、高抵抗領域が形成される深さ位置、深さ方向の範囲(半値幅)や横方向の拡がり幅を調整できる。さらに、加速エネルギーを変化させながら複数回のイオン照射をすることで、深さ方向にわたってより厚い高抵抗領域を形成できる。   The position and range in the depth direction where the resistivity is increased by ion irradiation can be adjusted by appropriately selecting the acceleration energy and irradiation amount of ion irradiation. For example, the depth position where the high resistance region is formed can be adjusted by adjusting the acceleration energy of ions when ion irradiation is performed. Further, by selecting the acceleration energy of ion irradiation, the depth position where the high resistance region is formed, the range in the depth direction (half-value width), and the lateral spread width can be adjusted. Furthermore, a thicker high resistance region can be formed in the depth direction by performing ion irradiation a plurality of times while changing the acceleration energy.

本実施の形態では、水素(H)イオンを1MeV以上、100MeV以下の加速エネルギーで照射する。例えば、1価の水素イオン()を4MeV、8MeV、17MeVの加速エネルギーで照射する。このような加速エネルギーのイオンビームを照射する装置として、サイクロトロン方式やバンデグラフ方式の装置が用いられる。このような照射条件を用いることにより、シリコンウェハにおいて半導体基板12の主面14の近傍から深さ100μm以上の位置にまでイオンを到達させることができる。 In this embodiment mode, hydrogen (H) ions are irradiated with acceleration energy of 1 MeV or more and 100 MeV or less. For example, monovalent hydrogen ions ( 1 H + ) are irradiated with acceleration energy of 4 MeV, 8 MeV, and 17 MeV. As an apparatus for irradiating an ion beam with such acceleration energy, a cyclotron system or a bandegraph system is used. By using such irradiation conditions, ions can reach the position of a depth of 100 μm or more from the vicinity of the main surface 14 of the semiconductor substrate 12 in the silicon wafer.

イオン照射により形成される高抵抗領域の抵抗率は、生成される格子欠陥の密度(欠陥密度)に依存する。本発明者らの知見によれば、欠陥密度が1×1017cm−3以上であれば、1kΩ・cm以上の抵抗率を好適に得られることが分かっている。このような欠陥密度は、照射イオンの加速エネルギーが4MeV〜17MeVであれば、水素イオンの照射量(ドーズ量)を1×1013cm−2以上にすることで実現できる。 The resistivity of the high resistance region formed by ion irradiation depends on the density (defect density) of the generated lattice defects. According to the knowledge of the present inventors, it is known that if the defect density is 1 × 10 17 cm −3 or more, a resistivity of 1 kΩ · cm or more can be suitably obtained. Such a defect density can be realized by setting the irradiation amount (dose amount) of hydrogen ions to 1 × 10 13 cm −2 or more when the acceleration energy of irradiation ions is 4 MeV to 17 MeV.

このようにして形成される高抵抗領域は、熱処理を加えることにより抵抗率が低下することが知られている。発明者らの知見によれば、イオン照射後の半導体基板12を200℃以上に加熱することで抵抗率の低下が見られ、300℃以上または400℃以上に半導体基板12を加熱すると抵抗率が顕著に低下する。これは、熱処理によって格子欠陥が回復して欠陥密度が低下することが原因と考えられる。したがって、イオン照射により高抵抗領域を形成した場合、その後の工程において200℃以上の熱処理を加えないことが好ましいかもしれない。   It is known that the resistivity of the high resistance region formed in this way is lowered by applying heat treatment. According to the knowledge of the inventors, a decrease in resistivity is observed by heating the semiconductor substrate 12 after ion irradiation to 200 ° C. or higher, and when the semiconductor substrate 12 is heated to 300 ° C. or higher or 400 ° C. or higher, the resistivity is reduced. Remarkably reduced. This is considered to be because lattice defects are recovered by heat treatment and the defect density is lowered. Therefore, when a high resistance region is formed by ion irradiation, it may be preferable not to apply heat treatment at 200 ° C. or higher in the subsequent steps.

一方で、高抵抗領域30を分離領域20や第2素子領域24といった狙い通りの位置に形成するためには、ウェハをダイシングする前、つまり、半導体プロセスにおける後工程より前の段階でイオン照射を実行する必要がある。後工程では、ダイボンディングやワイヤボンディング、樹脂封止といった熱処理がなされ、これらの工程では200℃〜300℃程度の温度に半導体基板12が加熱されうる。そのため、後工程での熱処理により高抵抗領域の抵抗率が低下し、所望の抵抗率(例えば、500Ω・cm以上)を維持できないおそれがある。   On the other hand, in order to form the high resistance region 30 at the target positions such as the isolation region 20 and the second element region 24, ion irradiation is performed before dicing the wafer, that is, at a stage before the post-process in the semiconductor process. Need to run. In post processes, heat treatments such as die bonding, wire bonding, and resin sealing are performed. In these processes, the semiconductor substrate 12 can be heated to a temperature of about 200 ° C. to 300 ° C. For this reason, the resistivity of the high resistance region is lowered by the heat treatment in the subsequent process, and a desired resistivity (for example, 500 Ω · cm or more) may not be maintained.

そこで、本実施の形態では、イオン照射により半導体基板12に打ち込まれる水素を熱処理により活性化させることで、熱処理後であっても高抵抗領域の抵抗率が維持されるようにする。水素を熱処理により活性化させるとドナー化によりn型キャリア濃度が増えるため、p型である半導体基板12の多数キャリア(p型キャリア)が中性化されて導電率が低下する。例えば、水素の活性化により、半導体基板12のp型キャリア濃度と同程度のn型キャリア濃度が得られるようにすることで、半導体基板12を中性化して抵抗率を上げることができる。   Therefore, in this embodiment, hydrogen implanted into the semiconductor substrate 12 by ion irradiation is activated by heat treatment so that the resistivity of the high resistance region is maintained even after the heat treatment. When hydrogen is activated by heat treatment, the n-type carrier concentration increases due to donor formation, so that majority carriers (p-type carriers) of the semiconductor substrate 12 which is p-type are neutralized and the conductivity is lowered. For example, by activating hydrogen, an n-type carrier concentration comparable to the p-type carrier concentration of the semiconductor substrate 12 can be obtained, so that the semiconductor substrate 12 can be neutralized and the resistivity can be increased.

図2は、比較例に係るヘリウム(He)イオン照射および熱処理による抵抗率変化の一例を示すグラフである。比較例では、水素イオン()ではなく、ヘリウムイオン(He2+)を用いている。加速エネルギーは23MeVであり、ドーズ量は1.0×1013cm−2であり、照射対象は約4Ω・cmのp型シリコン基板である。図2は、イオン照射前、イオン照射後(熱処理前)および熱処理後(200℃、250℃、300℃)の基板の深さ方向の抵抗率分布を示している。図示されるように、熱処理前では60μm程度の深さまで1〜2kΩ・cm程度の高抵抗領域を形成できており、200℃の熱処理後においてもほぼ同様の抵抗率分布の高抵抗領域が維持できている。しかしながら、250℃の熱処理後では、高抵抗領域の抵抗率が1kΩ・cm未満、部分的には500Ω・cm未満となっており、300℃の熱処理後では高抵抗領域の抵抗率が100Ω・cm未満となっている。このようにヘリウムを用いてイオン照射した場合には、200℃を超える熱処理によって高抵抗領域の抵抗率が低下し、300℃以上の熱処理によって抵抗率が顕著に低下することが分かる。 FIG. 2 is a graph showing an example of resistivity change due to helium (He) ion irradiation and heat treatment according to a comparative example. In the comparative example, helium ions ( 3 He 2+ ) are used instead of hydrogen ions ( 1 H + ). The acceleration energy is 23 MeV, the dose is 1.0 × 10 13 cm −2 , and the irradiation target is a p-type silicon substrate of about 4 Ω · cm. FIG. 2 shows the resistivity distribution in the depth direction of the substrate before ion irradiation, after ion irradiation (before heat treatment) and after heat treatment (200 ° C., 250 ° C., 300 ° C.). As shown in the figure, a high resistance region of about 1 to 2 kΩ · cm can be formed up to a depth of about 60 μm before the heat treatment, and a high resistance region having almost the same resistivity distribution can be maintained even after the heat treatment at 200 ° C. ing. However, after the heat treatment at 250 ° C., the resistivity of the high resistance region is less than 1 kΩ · cm, partially less than 500 Ω · cm, and after the heat treatment at 300 ° C., the resistivity of the high resistance region is 100 Ω · cm. Is less than In this way, when ion irradiation is performed using helium, it is understood that the resistivity in the high resistance region is lowered by the heat treatment exceeding 200 ° C., and the resistivity is remarkably lowered by the heat treatment at 300 ° C. or higher.

図3は、実施例に係る水素(H)イオン照射および熱処理による抵抗率変化の一例を示すグラフである。本実施例は、水素イオン()を照射しており、加速エネルギーは8MeVであり、ドーズ量は1.0×1014cm−2であり、照射対象は約4Ω・cmのp型シリコン基板である。図3は、イオン照射前、イオン照射後(熱処理前)および熱処理後(250℃、400℃)の基板の深さ方向の抵抗率分布を示している。図示されるように、熱処理前では110μm程度の深さまで1kΩ・cm以上の高抵抗領域を形成できており、250℃の熱処理後においてもほぼ同様の抵抗率分布の高抵抗領域を維持できている。また、400℃の熱処理後においても10μm〜80μmの深さにおいて1kΩ・cm以上の高抵抗領域を維持することができている。このように、水素イオンを用いることで、200℃を超える熱処理または300℃以上の熱処理が加わる場合であっても、500Ω・cm以上、好ましくは1kΩ・cm以上の高抵抗領域を維持できる。 FIG. 3 is a graph showing an example of resistivity change by hydrogen (H) ion irradiation and heat treatment according to the example. In this example, hydrogen ions ( 1 H + ) are irradiated, the acceleration energy is 8 MeV, the dose is 1.0 × 10 14 cm −2 , and the irradiation target is a p-type of about 4 Ω · cm. It is a silicon substrate. FIG. 3 shows the resistivity distribution in the depth direction of the substrate before ion irradiation, after ion irradiation (before heat treatment) and after heat treatment (250 ° C., 400 ° C.). As shown in the figure, a high resistance region of 1 kΩ · cm or more can be formed up to a depth of about 110 μm before the heat treatment, and a high resistance region having substantially the same resistivity distribution can be maintained even after the heat treatment at 250 ° C. . Further, even after the heat treatment at 400 ° C., a high resistance region of 1 kΩ · cm or more can be maintained at a depth of 10 μm to 80 μm. In this way, by using hydrogen ions, a high resistance region of 500 Ω · cm or more, preferably 1 kΩ · cm or more can be maintained even when heat treatment exceeding 200 ° C. or heat treatment exceeding 300 ° C. is applied.

図4は、別の実施例に係る水素(H)イオン照射および熱処理による抵抗率変化の一例を示すグラフである。本実施例は、図3と同様に水素イオン()を照射しており、加速エネルギーは8MeVであり、照射対象は約4Ω・cmのp型シリコン基板である。本実施例は、図3とは異なるドーズ量を用いており、上述の実施例よりも高ドーズ量の2.6×10−14cm−2としている。図4は、イオン照射前、イオン照射後(熱処理前)および熱処理後(200℃、300℃、400℃)の基板の深さ方向の抵抗率分布を示している。図示されるように、熱処理前では45μm程度の深さまで1kΩ・cm以上の高抵抗領域を形成できており、200℃の熱処理後においてもほぼ同様の抵抗率分布の高抵抗領域を維持できている。しかしながら、300℃の熱処理後では深さ10〜30μm程度の抵抗率が1kΩ・cm未満となり、400℃の熱処理後では100Ω・cm未満となっている。これは、水素イオンのドーズ量を増やしたことにより、水素が過剰にドナー化されて導電型がp型からn型に反転し、多数キャリアとなったn型キャリア濃度の増大によって抵抗率が低下してしまうことが原因と考えられる。 FIG. 4 is a graph showing an example of resistivity change by hydrogen (H) ion irradiation and heat treatment according to another embodiment. In the present embodiment, hydrogen ions ( 1 H + ) are irradiated as in FIG. 3, the acceleration energy is 8 MeV, and the irradiation target is a p-type silicon substrate of about 4 Ω · cm. In this embodiment, a dose amount different from that in FIG. 3 is used, and the dose amount is 2.6 × 10 −14 cm −2 , which is higher than that in the above-described embodiment. FIG. 4 shows the resistivity distribution in the depth direction of the substrate before ion irradiation, after ion irradiation (before heat treatment) and after heat treatment (200 ° C., 300 ° C., 400 ° C.). As shown in the figure, a high resistance region of 1 kΩ · cm or more can be formed to a depth of about 45 μm before the heat treatment, and a high resistance region having substantially the same resistivity distribution can be maintained even after the heat treatment at 200 ° C. . However, after heat treatment at 300 ° C., the resistivity at a depth of about 10 to 30 μm is less than 1 kΩ · cm, and after heat treatment at 400 ° C., it is less than 100 Ω · cm. This is because, by increasing the dose amount of hydrogen ions, hydrogen is excessively donored, the conductivity type is reversed from p-type to n-type, and the resistivity decreases due to the increase of the n-type carrier concentration which has become majority carriers. The cause is thought to be.

以上の比較例および実施例から、200℃を超える熱処理後においても高抵抗率(500Ω・cm以上)を維持するためには、水素イオンのドーズ量および熱処理の温度を適切に制御することが必要と言える。   From the above comparative examples and examples, in order to maintain a high resistivity (500 Ω · cm or more) even after a heat treatment exceeding 200 ° C., it is necessary to appropriately control the dose amount of hydrogen ions and the temperature of the heat treatment. It can be said.

図5は、熱処理による水素の活性化率を示すグラフであり、温度と活性化率の関係を示している。図示されるように、200℃〜400℃の範囲は、水素の活性化率が低く、温度上昇による活性化率の増加も緩やかである。一方、400℃を超えると、温度上昇による活性化率の増加率が大きくなり、活性化率の値も10%を超える。したがって、温度上昇による活性化率の増加が緩やかな200℃〜400℃の範囲の熱処理を用いることで、後工程における熱処理の温度に個体差が生じる場合であっても、処理温度の違いによる抵抗率の顕著な変化を抑えることができる。   FIG. 5 is a graph showing the activation rate of hydrogen by heat treatment, and shows the relationship between temperature and activation rate. As shown in the drawing, in the range of 200 ° C. to 400 ° C., the activation rate of hydrogen is low, and the increase in the activation rate due to temperature rise is also gradual. On the other hand, when the temperature exceeds 400 ° C., the increase rate of the activation rate due to the temperature rise increases, and the value of the activation rate also exceeds 10%. Therefore, by using a heat treatment in the range of 200 ° C. to 400 ° C. where the increase in the activation rate due to the temperature rise is moderate, even if individual differences occur in the temperature of the heat treatment in the subsequent process, resistance due to the difference in the treatment temperature A significant change in rate can be suppressed.

図6は、熱処理によるキャリア濃度変化を模式的に示すグラフであり、異なる三つの水素密度について、熱処理によりドナー化されるn型キャリア濃度の値を模式的に示す。Aは、水素密度が5×1016cm−3であり、図3の実施例(エネルギー:8MeV,ドーズ量:1.0×1014cm−2)に対応する。Bは、水素密度が1.3×1017cm−3であり、図4の実施例(エネルギー:8MeV,ドーズ量:2.6×1014cm−2)に対応する。Cは、水素密度が5×1015cm−3であり、Dは、水素密度が2.5×1016cm−3である。なお、グラフ中の破線は、半導体基板中のp型キャリア濃度を示しており、3.4×1015cm−3である。 FIG. 6 is a graph schematically showing changes in carrier concentration due to heat treatment, and schematically shows values of n-type carrier concentration converted into donors by heat treatment for three different hydrogen densities. A has a hydrogen density of 5 × 10 16 cm −3 and corresponds to the example of FIG. 3 (energy: 8 MeV, dose: 1.0 × 10 14 cm −2 ). B has a hydrogen density of 1.3 × 10 17 cm −3 and corresponds to the example of FIG. 4 (energy: 8 MeV, dose: 2.6 × 10 14 cm −2 ). C has a hydrogen density of 5 × 10 15 cm −3 , and D has a hydrogen density of 2.5 × 10 16 cm −3 . The broken line in the graph indicates the p-type carrier concentration in the semiconductor substrate and is 3.4 × 10 15 cm −3 .

Aの場合、200℃においてn型キャリア濃度が1.0×1015cm−3程度となり、330℃程度において基板のp型キャリア濃度と同じ3.4×1015cm−3程度となり、400℃において6.0×1015cm−3程度となる。その結果、格子欠陥の回復による抵抗率低下が顕著となる250℃〜400℃の範囲で、p型キャリア濃度とn型キャリア濃度が同程度となり、基板の中性化による高抵抗率化を実現できる。その結果、図3に示すように、200℃〜400℃の熱処理を加えたとしても1kΩ・cm以上の高抵抗を維持できる。 In the case of A, the n-type carrier concentration is about 1.0 × 10 15 cm −3 at 200 ° C., and is about 3.4 × 10 15 cm −3 the same as the p-type carrier concentration of the substrate at about 330 ° C., and 400 ° C. In this case, it becomes about 6.0 × 10 15 cm −3 . As a result, the p-type carrier concentration and n-type carrier concentration are approximately the same in the range of 250 ° C to 400 ° C where the decrease in resistivity due to the recovery of lattice defects becomes significant, and high resistivity is achieved by neutralizing the substrate. it can. As a result, as shown in FIG. 3, even if heat treatment at 200 ° C. to 400 ° C. is applied, a high resistance of 1 kΩ · cm or more can be maintained.

Bの場合、200℃においてn型キャリア濃度が2.6×1015cm−3程度となり、230℃程度において基板のp型キャリア濃度と同じ3.4×1015cm−3程度となり、300℃程度において基板のp型キャリア濃度の2倍の6.8×1015cm−3程度となり、350℃以上において1.0×1016cm−3以上となる。その結果、図4に示すように、300℃以上の熱処理がなされると基板のn型反転により抵抗率が低下し、400℃の熱処理がなされると基板の抵抗率がさらに低下する。 In the case of B, the n-type carrier concentration is about 2.6 × 10 15 cm −3 at 200 ° C., and is about 3.4 × 10 15 cm −3 which is the same as the p-type carrier concentration of the substrate at about 230 ° C. About 6.8 × 10 15 cm −3, which is twice the p-type carrier concentration of the substrate, and 1.0 × 10 16 cm −3 or more at 350 ° C. or higher. As a result, as shown in FIG. 4, when the heat treatment at 300 ° C. or higher is performed, the resistivity is decreased by n-type inversion of the substrate, and when the heat treatment at 400 ° C. is performed, the resistivity of the substrate is further decreased.

Cの場合、水素密度がAの0.1倍であるため、水素のドナー化に起因するキャリア濃度が少なく、400℃以上の熱処理を加えても基板のp型キャリア濃度(3.4×1015cm−3)に達しない。その結果、200℃〜400℃の熱処理を加えたとしても基板の中性化は生じず、欠陥密度の減少による抵抗率の低下のみが生じると考えられる。Dの場合も同様、水素密度がAの0.5倍であり、200℃〜400℃の熱処理を加えたとしても基板のp型キャリア濃度(3.4×1015cm−3)に達しないため、基板の中性化が生じず、欠陥密度の減少による抵抗率の低下のみが生じると考えられる。 In the case of C, since the hydrogen density is 0.1 times that of A, the carrier concentration due to hydrogen donor formation is small, and the p-type carrier concentration (3.4 × 10 4) of the substrate even when heat treatment at 400 ° C. or higher is applied. 15 cm −3 ). As a result, even if heat treatment at 200 ° C. to 400 ° C. is applied, neutralization of the substrate does not occur, and it is considered that only a decrease in resistivity due to a decrease in defect density occurs. Similarly, in the case of D, the hydrogen density is 0.5 times that of A and does not reach the p-type carrier concentration (3.4 × 10 15 cm −3 ) of the substrate even when heat treatment at 200 ° C. to 400 ° C. is applied. Therefore, it is considered that the neutralization of the substrate does not occur, and only the resistivity decreases due to the decrease in defect density.

図7は、水素密度と熱処理による抵抗率変化との関係の一例を示すグラフであり、図6の条件A,B,C,Dに対応する抵抗率変化を示す。図示されるように、A(水素密度:5×1016cm−3)の場合、200℃〜400℃の範囲において1kΩ・cm以上の高抵抗を維持することができる。B(水素密度:1.3×1017cm−3)の場合、200℃〜300℃の範囲で500Ω・cm以上の高抵抗を維持できるが、350℃以上において抵抗率が200Ω・cm以下になってしまう。C(水素密度:5×1015cm−3)の場合、200℃の熱処理では1kΩ・cmの高抵抗を維持できているが、熱処理が200℃超えると抵抗率が顕著に低下し、250℃以上の熱処理後において10Ω・cm以下となってしまう。これは、水素密度が少ないために中性化のためのn型キャリア濃度が不足することが原因と考えられる。また、D(水素密度:2.5×1016cm−3)の場合、200℃〜230℃の範囲で500Ω・cm以上の高抵抗を維持できるが、250℃以上において抵抗率が200Ω・cm以下になってしまう。 FIG. 7 is a graph showing an example of the relationship between the hydrogen density and the resistivity change due to the heat treatment, and shows the resistivity change corresponding to the conditions A, B, C, and D in FIG. As illustrated, in the case of A (hydrogen density: 5 × 10 16 cm −3 ), a high resistance of 1 kΩ · cm or more can be maintained in the range of 200 ° C. to 400 ° C. In the case of B (hydrogen density: 1.3 × 10 17 cm −3 ), a high resistance of 500 Ω · cm or more can be maintained in the range of 200 ° C. to 300 ° C., but the resistivity becomes 200 Ω · cm or less at 350 ° C. or more. turn into. In the case of C (hydrogen density: 5 × 10 15 cm −3 ), a high resistance of 1 kΩ · cm can be maintained by the heat treatment at 200 ° C., but when the heat treatment exceeds 200 ° C., the resistivity is remarkably reduced to 250 ° C. After the above heat treatment, it becomes 10 Ω · cm or less. This is thought to be because the n-type carrier concentration for neutralization is insufficient because the hydrogen density is low. In the case of D (hydrogen density: 2.5 × 10 16 cm −3 ), a high resistance of 500 Ω · cm or more can be maintained in the range of 200 ° C. to 230 ° C., but the resistivity is 200 Ω · cm at 250 ° C. or more. It becomes the following.

以上の考察から、熱処理後でも高抵抗率を維持するためには、200℃〜400℃の温度範囲において半導体基板12のp型キャリア濃度と同程度のn型キャリア濃度を実現することが必要である。200℃〜400℃の熱処理による水素の活性化率は2%〜10%程度であるため、半導体基板12のp型キャリア濃度の10倍〜50倍程度の水素密度を実現すればよい。一般に、低抵抗(1〜100Ω・cm)のp型シリコン基板のp型キャリア濃度は、1014〜1016cm−3であることから、5×1015cm−3以上2×10−17cm−3以下の水素密度を実現できればよい。例えば、p型キャリア濃度が3.4×1015cm−3であれば、3.4×1016cm−3以上1.7×10−17cm−3以下の水素密度が好ましい。 From the above consideration, in order to maintain a high resistivity even after the heat treatment, it is necessary to realize an n-type carrier concentration comparable to the p-type carrier concentration of the semiconductor substrate 12 in the temperature range of 200 ° C. to 400 ° C. is there. Since the hydrogen activation rate by heat treatment at 200 ° C. to 400 ° C. is about 2% to 10%, a hydrogen density of about 10 to 50 times the p-type carrier concentration of the semiconductor substrate 12 may be realized. In general, since the p-type carrier concentration of a p-type silicon substrate having a low resistance (1 to 100 Ω · cm) is 10 14 to 10 16 cm −3 , 5 × 10 15 cm −3 to 2 × 10 −17 cm It is only necessary to realize a hydrogen density of −3 or less. For example, when the p-type carrier concentration is 3.4 × 10 15 cm −3 , a hydrogen density of 3.4 × 10 16 cm −3 or more and 1.7 × 10 −17 cm −3 or less is preferable.

なお、高抵抗領域30の少なくとも一部の導電型がn型に反転すると、高抵抗領域においてpn接合が形成され、半導体基板12に形成される回路素子の動作に影響を与えるおそれがある。このような影響を抑えるため、水素の活性化によるn型キャリア濃度が半導体基板12のp型キャリア濃度を超えないように水素密度の値を制御してもよい。つまり、高抵抗領域30の導電型がp型のままとなるように水素密度と熱処理温度を制御してもよい。   If the conductivity type of at least a part of the high resistance region 30 is inverted to the n type, a pn junction is formed in the high resistance region, which may affect the operation of the circuit elements formed on the semiconductor substrate 12. In order to suppress such an influence, the hydrogen density value may be controlled so that the n-type carrier concentration due to the activation of hydrogen does not exceed the p-type carrier concentration of the semiconductor substrate 12. That is, the hydrogen density and the heat treatment temperature may be controlled so that the conductivity type of the high resistance region 30 remains p-type.

図8は、水素イオン照射のドーズ量と水素密度の関係の一例を示すグラフであり、水素イオンの加速エネルギーを4MeV,8MeV,17MeVとした場合について示す。図示されるように、水素イオンのドーズ量と照射後の水素密度は比例関係にある。また、照射エネルギーが低いほど得られる水素密度は高い。これは、加速エネルギーが低いと水素イオンが注入される深さ方向の範囲が限定され、単位体積あたりの水素注入量が増えるためである。グラフより、5×1015cm−3以上2×10−17cm−3以下の水素密度を実現するためには、4MeVの場合に1×10−13cm−2以上2×10−14cm−2以下、8MeVの場合に1×10−13cm−2以上4×10−14cm−2以下、17MeVの場合に3.6×10−13cm−2以上1×10−15cm−2以下にすればよい。なお、これらのドーズ量でイオン照射をすれば、1×1017cm−3以上の欠陥密度が得られるため、熱処理前の状態においても500Ω・cm以上の高抵抗率を実現することができる。 FIG. 8 is a graph showing an example of the relationship between the dose of hydrogen ion irradiation and the hydrogen density, and shows the case where the acceleration energy of hydrogen ions is 4 MeV, 8 MeV, and 17 MeV. As shown in the figure, the dose amount of hydrogen ions and the hydrogen density after irradiation are in a proportional relationship. Also, the lower the irradiation energy, the higher the hydrogen density that can be obtained. This is because if the acceleration energy is low, the range in the depth direction in which hydrogen ions are implanted is limited, and the amount of hydrogen implantation per unit volume increases. From the graph, in order to realize a hydrogen density of 5 × 10 15 cm −3 or more and 2 × 10 −17 cm −3 or less, in the case of 4 MeV, 1 × 10 −13 cm −2 or more and 2 × 10 −14 cm − 2 or less, 1 × 10 −13 cm −2 or more and 4 × 10 −14 cm −2 or less in the case of 8 MeV, 3.6 × 10 −13 cm −2 or more and 1 × 10 −15 cm −2 or less in the case of 17 MeV You can do it. Note that if ion irradiation is performed with these doses, a defect density of 1 × 10 17 cm −3 or more can be obtained, so that a high resistivity of 500 Ω · cm or more can be realized even before the heat treatment.

つづいて、本実施の形態に係る半導体装置10の製造方法について述べる。図9は、半導体装置10の製造方法を模式的に示すフローチャートである。まず、p型の半導体基板12に種々の工程により素子を形成し(S10)、半導体基板12の上に配線層を形成し、形成した素子や配線を保護するための保護膜を形成する(S14)。S10〜S14の工程は、半導体プロセスにおいて「前工程」といわれる工程であり、熱酸化、熱拡散、CVD、アニールといった400℃以上の高温処理がなされうる。つづいて、半導体基板12に水素イオンを照射して高抵抗領域30を形成し(S16)、半導体基板12の裏面研磨がなされる(S18)。S16およびS18の工程は、いわゆる「中間工程」または「ポストパッシベーションプロセス(PPP;Post Passivation Process)」といわれる工程である。   Next, a method for manufacturing the semiconductor device 10 according to the present embodiment will be described. FIG. 9 is a flowchart schematically showing a method for manufacturing the semiconductor device 10. First, an element is formed on the p-type semiconductor substrate 12 by various processes (S10), a wiring layer is formed on the semiconductor substrate 12, and a protective film for protecting the formed element and wiring is formed (S14). ). Steps S10 to S14 are steps referred to as “previous steps” in the semiconductor process, and high-temperature treatment at 400 ° C. or higher such as thermal oxidation, thermal diffusion, CVD, and annealing can be performed. Subsequently, the semiconductor substrate 12 is irradiated with hydrogen ions to form the high resistance region 30 (S16), and the backside polishing of the semiconductor substrate 12 is performed (S18). Steps S16 and S18 are so-called “intermediate steps” or “post-passivation processes (PPPs)”.

つづいて、熱処理を含む後工程(S20)がなされ、半導体集積回路として完成する。S20の後工程では、例えば、ウェハをダイシングして個片化する工程、個片化されたチップを実装基板上に接着するダイボンド工程、実装基板とチップとをワイヤボンドで結線する工程、チップを樹脂で封止する工程などが含まれる。例えば、ダイボンド工程、ワイヤボンド工程および樹脂封止工程では、200℃〜300℃程度の熱処理がなされ、ある実施例において熱処理の最高温度は260℃程度である。なお、ボンディングや封止工程とは別に半導体装置10を加熱するアニール処理がなされてもよい。このアニール処理は、高抵抗領域30を200℃以上400℃以下の所定温度で加熱することにより、高抵抗領域30の抵抗率を安定化させてもよい。このアニール処理は、10分以下の比較的短い時間実行すれば十分であり、5分以下、1分以下、または、30秒以下の時間であってもよい。   Subsequently, a post-process (S20) including heat treatment is performed to complete a semiconductor integrated circuit. In the post-process of S20, for example, a step of dicing the wafer into individual pieces, a die bonding step of bonding the separated chips onto the mounting substrate, a step of connecting the mounting substrate and the chips by wire bonding, The process of sealing with resin is included. For example, in the die bonding step, the wire bonding step, and the resin sealing step, a heat treatment at about 200 ° C. to 300 ° C. is performed, and in a certain example, the maximum temperature of the heat treatment is about 260 ° C. An annealing process for heating the semiconductor device 10 may be performed separately from the bonding and sealing process. In the annealing treatment, the resistivity of the high resistance region 30 may be stabilized by heating the high resistance region 30 at a predetermined temperature of 200 ° C. or more and 400 ° C. or less. It is sufficient that this annealing treatment is performed for a relatively short time of 10 minutes or less, and may be a time of 5 minutes or less, 1 minute or less, or 30 seconds or less.

以上、本発明を実施の形態にもとづいて説明した。本発明は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。   The present invention has been described based on the embodiments. It is understood by those skilled in the art that the present invention is not limited to the above-described embodiment, and various design changes are possible, and various modifications are possible, and such modifications are within the scope of the present invention. It is a place.

上述の実施の形態では、水素イオンのみを照射して高抵抗領域30を形成することとした。変形例においては、水素以外のイオン照射を組み合わせることにより高抵抗領域を形成してもよい。例えば、水素イオン照射により上述の数値範囲の水素密度を実現するとともに、水素以外のイオン種を照射することにより上述の数値の欠陥密度を実現してもよい。ある変形例において、水素イオンとヘリウムイオンの照射を組み合わせることにより、200℃以上の熱処理が施されても高抵抗(500Ω・cm以上)が維持できる高抵抗領域を形成してもよい。   In the above-described embodiment, the high resistance region 30 is formed by irradiation with only hydrogen ions. In the modification, the high resistance region may be formed by combining ion irradiation other than hydrogen. For example, the hydrogen density in the above numerical range may be realized by hydrogen ion irradiation, and the above-described numerical defect density may be realized by irradiating ion species other than hydrogen. In a certain modification, a combination of irradiation with hydrogen ions and helium ions may form a high resistance region that can maintain high resistance (500 Ω · cm or more) even when heat treatment at 200 ° C. or higher is performed.

10…半導体装置、12…半導体基板、14…主面、16…裏面、18…配線層、20…分離領域、22…第1素子領域、24…第2素子領域、26…第1半導体素子、28…第2半導体素子、30…高抵抗領域、32…トレンチ型高抵抗領域、34…プレーナ型高抵抗領域。   DESCRIPTION OF SYMBOLS 10 ... Semiconductor device, 12 ... Semiconductor substrate, 14 ... Main surface, 16 ... Back surface, 18 ... Wiring layer, 20 ... Isolation region, 22 ... 1st element area | region, 24 ... 2nd element area | region, 26 ... 1st semiconductor element, 28 ... second semiconductor element, 30 ... high resistance region, 32 ... trench type high resistance region, 34 ... planar type high resistance region.

Claims (9)

半導体素子が形成されたp型半導体基板に水素(H)イオンを照射し、水素密度が5×1015cm−3以上2×1017cm−3以下となる領域であってイオン照射前の前記p型半導体基板よりも抵抗率が高い高抵抗領域を形成することと、
前記高抵抗領域が形成されたp型半導体基板を200℃以上400℃以下の温度で加熱することと、を備えることを特徴とする半導体装置の製造方法。
The p-type semiconductor substrate on which the semiconductor element is formed is irradiated with hydrogen (H) ions, and is a region where the hydrogen density is 5 × 10 15 cm −3 or more and 2 × 10 17 cm −3 or less before the ion irradiation. forming a high resistance region having a higher resistivity than the p-type semiconductor substrate;
Heating the p-type semiconductor substrate on which the high-resistance region is formed at a temperature of 200 ° C. or higher and 400 ° C. or lower.
前記高抵抗領域は、欠陥密度が1×1017cm−3以上となるように形成されることを特徴とする請求項1に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1, wherein the high resistance region is formed so that a defect density is 1 × 10 17 cm −3 or more. 前記高抵抗領域が形成されたp型半導体基板は、200℃以上300℃以下の温度で加熱されることを特徴とする請求項1または2に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the p-type semiconductor substrate on which the high resistance region is formed is heated at a temperature of 200 ° C. or more and 300 ° C. or less. 前記高抵抗領域は、照射エネルギーが4MeV以上17MeV以下、ドーズ量が2×1013cm−2以上2×1014cm−2以下の水素イオン照射により形成されることを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。 The high resistance region is formed by irradiation with hydrogen ions having an irradiation energy of 4 MeV to 17 MeV and a dose of 2 × 10 13 cm −2 to 2 × 10 14 cm −2. 4. A method for manufacturing a semiconductor device according to claim 3. 前記加熱する時間は、10分以下であることを特徴とする請求項1から4のいずれか一項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the heating time is 10 minutes or less. 前記イオン照射前のp型半導体基板の抵抗率は、100Ωcm以下であり、前記加熱後の前記高抵抗領域の抵抗率は、500Ωcm以上であることを特徴とする請求項1から5のいずれか一項に記載の半導体装置の製造方法。   6. The resistivity of the p-type semiconductor substrate before the ion irradiation is 100 Ωcm or less, and the resistivity of the high resistance region after the heating is 500 Ωcm or more. A method for manufacturing the semiconductor device according to the item. 前記高抵抗領域は、水素密度が前記イオン照射前のp型半導体基板のキャリア濃度の10倍以上50倍以下の値となるように形成されることを特徴とする請求項1から6のいずれか一項に記載の半導体装置の製造方法。   7. The high resistance region is formed so that the hydrogen density has a value of 10 to 50 times the carrier concentration of the p-type semiconductor substrate before the ion irradiation. A method for manufacturing a semiconductor device according to one item. 前記高抵抗領域は、前記加熱後の導電型がp型であることを特徴とする請求項1から7のいずれか一項に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the high-resistance region has a p-type conductivity after the heating. p型半導体基板と、前記p型半導体基板上に設けられる半導体素子と、前記p型半導体基板内に設けられる高抵抗領域と、を備え、
前記高抵抗領域は、水素密度が5×1015cm−3以上2×1017cm−3以下となる領域であって前記p型半導体基板よりも抵抗率が高い領域であることを特徴とする半導体装置。
a p-type semiconductor substrate, a semiconductor element provided on the p-type semiconductor substrate, and a high-resistance region provided in the p-type semiconductor substrate,
The high resistance region is a region having a hydrogen density of 5 × 10 15 cm −3 or more and 2 × 10 17 cm −3 or less and having a higher resistivity than the p-type semiconductor substrate. Semiconductor device.
JP2017205248A 2016-12-02 2017-10-24 Semiconductor device and method for manufacturing semiconductor device Active JP7125257B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106141097A TWI662598B (en) 2016-12-02 2017-11-27 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016234920 2016-12-02
JP2016234920 2016-12-02

Publications (2)

Publication Number Publication Date
JP2018093184A true JP2018093184A (en) 2018-06-14
JP7125257B2 JP7125257B2 (en) 2022-08-24

Family

ID=62566347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017205248A Active JP7125257B2 (en) 2016-12-02 2017-10-24 Semiconductor device and method for manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP7125257B2 (en)
TW (1) TWI662598B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043108A (en) * 2018-09-06 2020-03-19 住重アテックス株式会社 Manufacturing method of semiconductor device
JP2020107645A (en) * 2018-12-26 2020-07-09 住重アテックス株式会社 Method for manufacturing semiconductor device
JP2020107646A (en) * 2018-12-26 2020-07-09 住重アテックス株式会社 Semiconductor device and method for manufacturing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102161A (en) * 1991-07-15 1993-04-23 Toshiba Corp Manufacture of semiconductor device, and the semiconductor device
JP2000232212A (en) * 1998-12-07 2000-08-22 Denso Corp Manufacture of semiconductor device
WO2007055352A1 (en) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method for manufacturing same
JP2009194197A (en) * 2008-02-15 2009-08-27 Panasonic Corp Semiconductor device and its manufacturing method
JP2015119039A (en) * 2013-12-18 2015-06-25 住重試験検査株式会社 Semiconductor device manufacturing method and semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60202976A (en) * 1984-03-28 1985-10-14 Toshiba Corp Buried type semiconductor laser

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102161A (en) * 1991-07-15 1993-04-23 Toshiba Corp Manufacture of semiconductor device, and the semiconductor device
JP2000232212A (en) * 1998-12-07 2000-08-22 Denso Corp Manufacture of semiconductor device
WO2007055352A1 (en) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method for manufacturing same
JP2009194197A (en) * 2008-02-15 2009-08-27 Panasonic Corp Semiconductor device and its manufacturing method
JP2015119039A (en) * 2013-12-18 2015-06-25 住重試験検査株式会社 Semiconductor device manufacturing method and semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043108A (en) * 2018-09-06 2020-03-19 住重アテックス株式会社 Manufacturing method of semiconductor device
TWI717801B (en) * 2018-09-06 2021-02-01 日商住重愛特科思股份有限公司 Manufacturing method of semiconductor device
JP7094840B2 (en) 2018-09-06 2022-07-04 住重アテックス株式会社 Manufacturing method of semiconductor device
JP2020107645A (en) * 2018-12-26 2020-07-09 住重アテックス株式会社 Method for manufacturing semiconductor device
JP2020107646A (en) * 2018-12-26 2020-07-09 住重アテックス株式会社 Semiconductor device and method for manufacturing semiconductor device
TWI727422B (en) * 2018-12-26 2021-05-11 日商住重愛特科思股份有限公司 Semiconductor device and semiconductor device manufacturing method
JP7169871B2 (en) 2018-12-26 2022-11-11 住重アテックス株式会社 Semiconductor device manufacturing method
JP7169872B2 (en) 2018-12-26 2022-11-11 住重アテックス株式会社 Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW201834029A (en) 2018-09-16
TWI662598B (en) 2019-06-11
JP7125257B2 (en) 2022-08-24

Similar Documents

Publication Publication Date Title
CN107408576B (en) Semiconductor device and method for manufacturing semiconductor device
JP6237902B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6078961B2 (en) Manufacturing method of semiconductor device
JP5754545B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10431650B2 (en) Method of manufacturing semiconductor device
JP7125257B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20150357229A1 (en) Method of Manufacturing a Semiconductor Device Comprising Field Stop Zone
JP6611532B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20140151858A1 (en) Increasing the doping efficiency during proton irradiation
JP6099553B2 (en) Manufacturing method of semiconductor device
TWI682520B (en) Semiconductor device and method of manufacturing semiconductor device
JP6057534B2 (en) Manufacturing method of semiconductor device
JP2017117939A (en) Semiconductor device and semiconductor device manufacturing method
TWI717801B (en) Manufacturing method of semiconductor device
JP7169872B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7169871B2 (en) Semiconductor device manufacturing method
TW201814900A (en) Semiconductor device and manufacturing method of semiconductor device capable of improving the noise blocking characteristic among a plurality of circuit regions formed on a semiconductor substrate
JP6385488B2 (en) Manufacturing method of semiconductor device
JPWO2019017034A1 (en) Semiconductor device manufacturing method and semiconductor device
JP6164026B2 (en) Manufacturing method of semiconductor device
TW201227931A (en) Semiconductor apparatus and manufacturing method thereof
JP2017174963A (en) Method of manufacturing SOI substrate
JP2017041626A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20200413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220812

R150 Certificate of patent or registration of utility model

Ref document number: 7125257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150