JP2018082122A - 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置 - Google Patents

磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置 Download PDF

Info

Publication number
JP2018082122A
JP2018082122A JP2016225237A JP2016225237A JP2018082122A JP 2018082122 A JP2018082122 A JP 2018082122A JP 2016225237 A JP2016225237 A JP 2016225237A JP 2016225237 A JP2016225237 A JP 2016225237A JP 2018082122 A JP2018082122 A JP 2018082122A
Authority
JP
Japan
Prior art keywords
thin film
magnetic
skyrmion
closed path
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016225237A
Other languages
English (en)
Inventor
金子　良夫
Yoshio Kaneko
良夫 金子
十倉　好紀
Yoshinori Tokura
好紀 十倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RIKEN Institute of Physical and Chemical Research
Original Assignee
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN Institute of Physical and Chemical Research filed Critical RIKEN Institute of Physical and Chemical Research
Priority to JP2016225237A priority Critical patent/JP2018082122A/ja
Priority to PCT/JP2017/039834 priority patent/WO2018092611A1/ja
Publication of JP2018082122A publication Critical patent/JP2018082122A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】消費電力が小さく、誤書込みがなく、記憶データの検出感度のよい回路を有する高速大規模不揮発性スキルミオンフラッシュメモリを提供する。
【解決手段】スキルミオンの存在の可能な薄膜状の閉経路形状磁性体薄膜であって、薄膜平面上で幅Ｗと長さＬを有し、且つ、長さＬの両端部が接続され、スキルミオンを周回転送する１つの閉経路形状を有し、複数のスキルミオンが生成、転送、一括消去される閉経路形状磁性体薄膜と、閉経路形状磁性体薄膜に設けられた外周電極又は前記内周電極を選択するための第１トランジスタとスキルミオン生成部を選択するための第２トランジスタと、スキルミオン検出素子を選択するための第３トランジスタとの少なくとも一方を備える磁気素子を提供する。
【選択図】図４

Description

本発明は、スキルミオンを生成、転送、一括消去および検出可能な磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ＬＳＩ、データ記録装置、データ処理装置およびデータ通信装置に関する。
従来、スキルミオンを生成、転送および消去可能なスキルミオンメモリサーキットを有するスキルミオンメモリが知られている（例えば、特許文献１）。
［先行技術文献］
［特許文献］
［特許文献１］国際公開第２０１６／００２８０６号
しかしながら、従来のスキルミオンメモリサーキットではリークパスが生じるので、消費電力を低減できない。さらに誤書込が発生する問題点がある。また、スキルミオン検出回路は感度が低い問題がある。
本発明の第１の様態においては、スキルミオンが発生可能な薄膜状の閉経路形状磁性体薄膜であって、薄膜平面上で幅Ｗと長さＬを有し、且つ、長さＬの両端部が接続され、スキルミオンを周回転送する１つの閉経路形状を有し、複数のスキルミオンが生成、転送、一括消去される閉経路形状磁性体薄膜と、閉経路形状磁性体薄膜のスキルミオンを転送および一括消去するスキルミオン転送部と、閉経路形状磁性体薄膜にスキルミオンを生成するスキルミオン生成部と、スキルミオンを検出するための検出素子と、閉経路形状磁性体薄膜、スキルミオン転送部、生成部又は検出素子を選択するためのトランジスタ部とを備える磁気素子を提供する。
本発明の第２の様態においては、第１の態様に係る磁気素子をマトリックス状に配列した複数の磁気素子と、閉経路形状磁性体薄膜に対向して設けた、閉経路形状磁性体薄膜に磁場を印加可能な磁場発生部とを備えるスキルミオンメモリを提供する。
本発明の第３の態様においては、第２の態様に係るスキルミオンメモリと、中央情報処理演算用論理回路素子とを同一チップ内に有するスキルミオンメモリ搭載中央演算処理ＬＳＩを提供する。
本発明の第４の態様においては、第２の態様に係るスキルミオンメモリを備えるデータ記録装置を提供する。
本発明の第５の態様においては、第２の態様に係るスキルミオンメモリを備えるデータ処理装置を提供する。
本発明の第６の態様においては、第２の態様に係るスキルミオンメモリを備えるデータ通信装置を提供する。
閉経路形状磁性体薄膜１１に形成したスキルミオン４０の一例を示す。また、閉経路形状磁性体薄膜１１に流す電流方向とスキルミオン４０の転送方向との関係を示す。 スキルミオン数Ｎｓｋ＝−１で、ヘリシテイγ＝０の場合のスキルミオンを示す図である。 スキルミオン数Ｎｓｋ＝−１で、ヘリシテイγ＝π／２の場合のスキルミオン４０を示す図である。 スキルミオン数Ｎｓｋ＝−１で、ヘリシテイγ＝−π／２の場合のスキルミオン４０を示す図である。 スキルミオン数Ｎｓｋ＝−１で、ヘリシテイγ＝π／２の場合のスキルミオン４０を示す図である。 （ｘ、ｙ）平面への磁気モーメントの射影成分の強度を濃淡で示す。ｎｘ．ｎｙは単位ベクトルである。 閉経路形状磁性体薄膜１１に用いたカイラル磁性体磁性相の磁場依存性を示した相図である。 実施例１に係る磁気素子１０の構成の一例を示す。 実施例１に係る磁気素子１０のスキルミオン生成部３５の一例を示す。Ｕ字形状電流経路による局所磁場によるスキルミオン４０の生成を示す。 実施例１に係るスキルミオンメモリ１００の構成の一例を示す。 比較例１に係るスキルミオンメモリ６００の構成を示す。 実施例２に係る磁気素子１０の構成の一例を示す。 実施例２に係る磁気素子１０のスキルミオン生成部３５の一例を示す。生成電極８２による局所熱によるスキルミオン４０の生成を示す。 実施例２に係るスキルミオンメモリ１００の構成の一例を示す。 比較例２に係るスキルミオンメモリ６００を示す。 スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００の構成例を示す模式図である。 データ記録装置３００の構成例を示す模式図である。 データ処理装置４００の構成例を示す模式図である。 通信装置５００の構成例を示す模式図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明している特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
スキルミオンを形成できる磁性体の一例としてカイラル磁性体がある。カイラル磁性体は、外部磁場の印加がない場合の磁気モーメント配置が、磁気モーメントの進行方向に対して螺旋上に回転する磁気秩序相を伴う磁性体である。外部磁場を印加することにより、カイラル磁性体はスキルミオンが格子状に配列した結晶相を経て強磁性相になる。
図１は、閉経路形状磁性体薄膜１１に形成したスキルミオン４０の一例を示す。また、閉経路形状磁性体薄膜１１に流れる電流方向とスキルミオン４０の転送方向との関係を示す。図１において、各矢印は、スキルミオン４０における磁気モーメントの向きを示す。ｘ軸およびｙ軸は互いに直交する軸であり、ｚ軸はｘｙ平面に直交する軸である。
閉経路形状磁性体薄膜１１は、ｘｙ平面に平行な平面を有する。閉経路形状磁性体薄膜１１中に配置したあらゆる向きを向く磁気モーメントは、スキルミオン４０を構成する。本例では、閉経路形状磁性体薄膜１１に印加する磁場の向きはプラスｚ方向である。この場合に、本例のスキルミオン４０の最外周の磁気モーメントは、プラスｚ方向に向く。本例において最外周とは、図１に示した外部磁場と同一の方向を向く磁気モーメントの円周を指す。
スキルミオン４０において、磁気モーメントを最外周から内側へ向けて渦巻状に回転していくように配置する。さらに磁気モーメントの向きは、当該渦巻き状の回転に伴い渦の中心に向かって徐々にプラスｚ方向からマイナスｚ方向へ向きを変える。スキルミオン４０は、磁気モーメントの渦巻き構造を有するナノスケール磁気構造体である。
スキルミオン４０が存在する閉経路形状磁性体薄膜１１が薄い板状固体材料の場合、スキルミオン４０を構成する磁気モーメントはｚ方向において同一の磁気モーメントからなる。即ち、スキルミオン４０は閉経路形状磁性体薄膜１１の深さ方向（ｚ方向）には表面から裏面まで同じ向きの磁気モーメントからなる磁気構造を有する。
図２Ａから図２Ｄは、ヘリシテイγ（即ち、磁気モーメントの捻じれ方）が異なるスキルミオン４０を示す模式図である。特に、スキルミオン数Ｎｓｋ＝−１の場合の一例を図２Ａから図２Ｄに示す。スキルミオン数Ｎｓｋ＝−１の場合のスキルミオン４０はその中心部分が−ｚ方向の磁気モーメントをもつ。
図２Ｅは、磁気モーメントの座標の取り方（右手系）を示す。なお、右手系であるので、ｎｘ軸およびｎｙ軸に対してｎｚ軸は、紙面の裏から手前の向きに取る。また、濃淡と磁気モーメントの向きとの関係を、図２Ｅに示す。
スキルミオン数Ｎｓｋは、渦巻構造を有するナノスケール磁気構造体であるスキルミオン４０を特徴づける。以下の［数１］および［数２］は、スキルミオン数Ｎｓｋを表現する。［数２］において、磁気モーメントとｚ軸との間の極角Θ（ｒ）は、スキルミオン４０の中心からの距離ｒの連続関数である。極角Θ（ｒ）は、ｒを０から∞まで変化させたとき、πからゼロまでまたはゼロからπまで変化する。
ベクトル量ｎ（ｒ）は、位置ｒにおけるスキルミオン４０の磁気モーメントの向きを表す。
［数２］において、ｍはボルテシテイ、γはヘリシテイである。［数１］および［数２］から、Θ（ｒ）がｒを０から∞まで変化させ、πからゼロまで変化するときＮｓｋ＝−ｍとなる。
図２Ａから図２Ｄにおいて、濃淡は磁気モーメントの向きを示す。図２Ａから図２Ｄにおける各矢印は、スキルミオン４０の中心から予め定められた距離だけ離れた磁気モーメントを示す。図２Ａから図２Ｄに示す磁気構造体は、スキルミオン４０を定義する状態にある。図２Ａから図２Ｄの最外周のように、濃淡が最も淡い領域は、紙面の裏面から手前方向の磁気モーメントを示している。なお、図では当該磁気モーメントを白色で表す。図２Ａから図２Ｄの中心のように、濃淡が最も濃い領域は、紙面の手前から裏面方向の磁気モーメントを示している。
図２Ａ（γ＝０）の各磁気モーメントに対して、図２Ｂ（γ＝π）の各磁気モーメントの向きは、図２Ａの各磁気モーメントを１８０°回転した向きである。図２Ａ（γ＝０）の各磁気モーメントに対して、図２Ｃ（γ＝−π／２）の各磁気モーメントの向きは、図２Ａの各磁気モーメントを−９０度（右回りに９０度）回転した向きである。
図２Ａ（γ＝０）の各磁気モーメントに対して、図２Ｄ（γ＝π／２）の各磁気モーメントの向きは、図２Ａの各磁気モーメントを９０度（左回りに９０度）回転した向きである。なお、図２Ｄに示すヘリシテイγ＝π／２のスキルミオン４０が、図１のスキルミオン４０に相当する。
図２Ａ〜図２Ｄに図示した４例の磁気構造は異なるように見えるが、トポロジー的には同一の磁気構造体である。図２Ａ〜図２Ｄの構造を有するスキルミオン４０は、一度生成すると安定して存在し、外部磁場を印加した閉経路形状磁性体薄膜１１中で情報伝達を担うキャリアとして働く。
図３は、閉経路形状磁性体薄膜１１に用いたカイラル磁性体磁性相の磁場依存性を示した相図である。カイラル磁性体は磁場強度Ｈｓｋによりらせん磁性相からスキルミオン結晶相（ＳｋＸ）になり、さらに強い磁場強度Ｈｆでスキルミオン結晶相（ＳｋＸ）から強磁性相になる磁性体である。当該スキルミオン結晶相（ＳｋＸ）においては、複数のスキルミオン４０が最密構造に整列してｘｙ平面内に発生する。
次に、この磁性体の磁気交換相互作用の大きさをＪとして、この量で規格した値で各種の物理量を記述する。この場合、低磁場ではらせん状の磁気モーメントの磁気構造をもつカイラル相から磁場強度Ｈｓｋ＝０．００７５Ｊで、スキルミオン結晶相になる。スキルミオン４０の直径λは、λ＝２π√２・Ｊ×ａ／Ｄｍで示せる。ここで、ａは閉経路形状磁性体薄膜１１の格子定数であり、Ｄｍはジャロシンスキー・守谷相互作用の大きさで物質固有の物理常数である。したがって、スキルミオン直径λは物質固有常数となる。スキルミオン直径λは、例えば、ＦｅＧｅでは７０ｎｍ、ＭｎＳｉでは１８ｎｍである。
図１は、閉経路形状磁性体薄膜１１に流れる電流方向とスキルミオン４０の転送方向との関係を示す。閉経路形状磁性体薄膜１１中のスキルミオン４０の運動の機構を説明する。外周電極１２内から内周電極１４に向かう方向に、閉経路形状磁性体薄膜１１に電流を流す。スキルミオン４０の運動を考える場合、電流とは逆向きの電子流を考えるとよい。即ち、内周電極１４から外周電極１２に電子流を流す場合を考える。
スキルミオン４０は電子流により二つの力を受ける。一つは電子流と同じ向きの力である。もう一つは閉じ込め力とマグナス力のバランスが生み出す力である。電子流による第一の力は閉経路形状磁性体薄膜１１の外周側端部にスキルミオン４０を押し付ける。一方、第二の力はスキルミオン４０を電子流とは略垂直である矢印の転送方向に転送する。
スキルミオン４０の転送電流の方向と、スキルミオン４０の転送方向とが略垂直である配置を横転送配置と定義する。横転送配置の場合は、転送電流とスキルミオン４０の方向が略平行の場合の縦転送配置のスキルミオン４０の転送速度に対して１０〜１００倍の速度で転送できる。
スキルミオン４０の転送に必要な電流密度以上の予め定められた電流密度の電流を、閉経路形状磁性体薄膜１１に印加することにより、閉経路形状磁性体薄膜１１中に周回転送している複数のスキルミオン４０を一括消去できる。
例えば、外周電極１２から内周電極１４の方向に、閉経路形状磁性体薄膜１１に流れる電流を、スキルミオン４０の転送時よりも大きくすることで、閉経路形状磁性体薄膜１１に存在する１又は複数のスキルミオン４０を一括消去できる。スキルミオン４０は、閉経路形状磁性体薄膜１１に流れる電流とは逆方向に（即ち、電子の流れの方向に）、閉経路形状磁性体薄膜１１に流れる電流に応じた大きさの力を受ける。このため、閉経路形状磁性体薄膜１１に流れる電流を十分大きくすると、転送してきた全てのスキルミオン４０が外周電極１２と閉経路形状磁性体薄膜１１との境界におけるポテンシャル障壁を越えて消滅する。したがって、スキルミオン４０の転送時においては、スキルミオン４０が当該ポテンシャル障壁を越えない電流を閉経路形状磁性体薄膜１１に流す。スキルミオン４０の一括消去時においては、スキルミオン４０が当該ポテンシャル障壁を越える電流を閉経路形状磁性体薄膜１１に流す。即ち、外周電極１２および内周電極１４は、閉経路形状磁性体薄膜１１のスキルミオン４０を転送又は一括消去するスキルミオン転送部を構成する。
より具体的には、閉経路形状磁性体薄膜１１の磁気交換相互作用の大きさをＪとし、複数のスキルミオン４０を周回転送するときの電流の電流密度をＪｄとした場合、外周電極１２および内周電極１４の間に流す電流の電流密度ＪｃをＪｃ≧２・Ｊｄとすることにより、周回転送する複数のスキルミオン４０を一括消去する。
［実施例１］
図４は、実施例１に係る磁気素子１０の構成の一例を示す。図４に示した磁気素子１０は、スキルミオン４０の生成、周回転送、一括消去および検出が可能である。磁気素子１０は、スキルミオン４０を用いて情報を保存（記憶）する。例えば、閉経路形状磁性体薄膜１１の予め定められた位置におけるスキルミオン４０の有無が、１ビットの情報に対応する。本例では、スキルミオン４０の存在する位置を実線の丸印で示し、スキルミオン４０の存在しない位置を破線の丸印で示す。本例の磁気素子１０は、閉経路形状磁性体薄膜１１、外周電極１２、内周電極１４、電流経路１３、生成部３５、検出素子１５、非磁性絶縁体薄膜１６１およびトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を備える。また、磁気素子１０の外部には、図示していない磁場発生部が設けられている。なお、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３は、閉経路形状磁性体薄膜１１、外周電極１２および内周電極１４を有するスキルミオン転送部、生成部３５又は検出素子１５を選択するためのトランジスタ部の一例である。
外周電極１２は転送線１０１に接続する。内周電極１４は、転送線９９に接続する。一例において、外周電極１２と内周電極１４は、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｐｔ、Ａｕ等の導電性の非磁性体薄膜金属よりなる。なお、転送線１０１は第１の転送線の一例である。転送線９９は第２の転送線の一例である。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート端子は、共通のワード線９７に接続する。これにより該当する磁気素子１０の回路の構成要素を一括選択できる。図４に（ｘ、ｙ）座標を示す。
閉経路形状磁性体薄膜１１は、印加する磁場に応じて、少なくともスキルミオン結晶相および強磁性相を発現する。スキルミオン結晶相及び強磁性相を有する磁性体は、スキルミオン４０が閉経路形状磁性体薄膜１１に発生し得る磁性体であることの必要条件である。例えば、閉経路形状磁性体薄膜１１は、カイラル磁性体であり、Ｂ２０構造のＦｅＧｅやＭｎＳｉおよびβＭｎ構造のＣｏＺｎやＣｏＺｎＭｎで形成する。ＦｅＧｅやＭｎＳｉおよびＣｏＺｎで形成する。また、閉経路形状磁性体薄膜１１は磁性体と非磁性体の積層構造でもよい。磁性体薄膜と非磁性体薄膜との積層薄膜構造を有する磁性体薄膜は、非磁性体薄膜に接する磁性体薄膜の磁気モーメントを非磁性体薄膜のスピン軌道相互作用により変調した積層磁性体薄膜である。閉経路形状磁性体薄膜１１は、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）やスパッター等を用いて形成した磁性体薄膜に露光装置、エッチング装置、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）法を用いて形成できる。
閉経路形状磁性体薄膜１１は、薄膜形状を有する。閉経路形状磁性体薄膜１１は、薄膜平面上で幅Ｗと長さＬを有し、長さＬの両端部が接続した閉経路形状を有する。図１に示した閉経路形状磁性体薄膜１１の両端が延伸して接続する。本例において長さＬは、幅Ｗの中央を通り、閉経路を１周する長さである。
また、閉経路形状磁性体薄膜１１は、半導体プロセスで一般的に使用する非磁性絶縁性材料等により囲んでよい。閉経路形状磁性体薄膜１１と、隣接する磁気素子１０の閉経路形状磁性体薄膜１１との間に非磁性絶縁体薄膜１６１を設ける。閉経路形状磁性体薄膜１１は、例えば、スキルミオン４０の直径λの１０倍以下程度の厚みを有してよい。
閉経路形状磁性体薄膜１１の幅Ｗは、スキルミオン４０の直径をλとすると、Ｗ＞０．５λであることが好ましい。これよりも幅Ｗが小さいと、閉経路形状磁性体薄膜１１にスキルミオン４０が存在できない。閉経路形状磁性体薄膜１１の幅Ｗは、スキルミオン４０の直径λよりも大きくてよい。
外周電極１２と内周電極１４を閉経路形状磁性体薄膜１１の延展方向に接続する。本例において閉経路形状磁性体薄膜１１の延展方向とは、ｘｙ平面に平行な方向を指す。外周電極１２と内周電極１４は閉経路形状磁性体薄膜１１の端部に積層してもよい。外周電極１２と内周電極１４は薄層形状を有してよい。また、外周電極１２と内周電極１４は、閉経路形状磁性体薄膜１１と同一の厚みを有してよい。外周電極１２から内周電極１４に流す電流の向きを白抜き矢印で示す。スキルミオン４０は斜線付の矢印の方向に転送される。
トランジスタＴｒ１は、内周電極１４と転送線９９との間に設ける。例えば、トランジスタＴｒ１は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。トランジスタＴｒ１は、外周電極１２と転送線１０１との間に設けてもよい。転送線９９は、第２の転送線の一例である。転送線１０１は、第１の転送線の一例である。
図５は実施例１に係る磁気素子１０のスキルミオン生成部３５の一例を示す。Ｕ字形状電流経路による局所磁場によるスキルミオン４０の生成を示す。本例の磁気素子１０において、非磁性絶縁体薄膜１７は、電流経路１３と閉経路形状磁性体薄膜１１との間に形成する。本例の非磁性絶縁体薄膜１７は、第２の非磁性絶縁体薄膜の一例である。電流経路１３は非磁性金属薄膜を有する。電流経路１３の非磁性金属薄膜は、第３の非磁性金属薄膜の一例である。
本例の磁気素子１０において、閉経路形状磁性体薄膜１１にスキルミオン４０を生成するために電流経路１３を設ける。閉経路形状磁性体薄膜１１には下部の磁場発生部２０からの磁場により強磁性状態となっている。閉経路形状磁性体薄膜１１の磁気モーメントを矢印で示した。矢印は強磁性状態ではｚ方向を向いている。
本例の電流経路１３は、Ｕ字状に電流経路を形成したＵ字状電流経路を含む電流経路である。Ｕ字状の電流経路１３は閉経路形状磁性体薄膜１１の端部を含む端部領域を囲んで設けられる。Ｕ字状とは、角が丸い形状のみならず、本例のような直角を含む形状であってよい。Ｕ字状電流経路および端部の組み合わせが、閉経路形状磁性体薄膜１１の上層において閉じた領域を形成する。
また、電流経路１３は、書込線９５および書込線９６に接続される。書込線９５は、第１の書込線の一例であり、書込線９６は、第２の書込線の一例である。電流がＵ字状電流経路に流れることにより、閉経路形状磁性体薄膜１１に対して第２の磁場を発生させる。電流経路１３を、Ｃｕ、Ｗ、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、ＴｉＮ、ＡｌＳｉ等の非磁性金属材料により形成する。Ｕ字状電流経路は、スキルミオン４０を生成するための生成部３５の一例である。
本明細書において、閉経路形状磁性体薄膜１１の端部とＵ字状電流経路に囲まれた領域を閉経路形状磁性体薄膜１１の端部領域Ａと称する。端部領域Ａにおける磁場強度をＨａとする。本例の電流経路１３は、ｘｙ平面において、閉経路形状磁性体薄膜１１の端部を、非磁性体側から閉経路形状磁性体薄膜１１側に少なくとも１回横切り、且つ、閉経路形状磁性体薄膜１１側から非磁性体側に少なくとも１回横切る連続した導電路を有する。これによりＵ字状電流経路は、閉経路形状磁性体薄膜１１の端部を含む領域を囲む。図５に示した方向に電流経路１３に生成電流を流す。Ｕ字状生成電流は端部領域にマイナスｚ方向に第２の磁場を発生させる。Ｕ字状電流が誘起した第２の磁場は、磁場発生部２０からの一様の第１の磁場の方向とは逆方向であるので、端部領域のプラスｚ方向の磁場Ｈａを弱くする。この結果、端部領域Ａに磁気モーメントが渦状のスキルミオン４０を生成できる。電流経路１３が端部領域Ａを含まない場合はスキルミオン４０を生成できない。なお、電流経路１３の形状は、コイルのように多層回巻いたコイル状でもよい。
スキルミオンを生成するには、磁気素子１０の閉経路形状磁性体薄膜１１に１か所の端部領域Ａを形成すればよい。この結果、磁気素子１０にデータを書き込むための書込線９５の本数を少なくできる。スキルミオン４０は周回転送しているので、生成したスキルミオン４０が予め定められた距離だけ転送したタイミングで、次のスキルミオン４０を生成する。この結果、磁気素子１０の閉経路形状磁性体薄膜１１内に多数のスキルミオン４０の列を形成できる。
トランジスタＴｒ２は、生成部３５と書込線９５との間、又は生成部３５と書込線９６との間の少なくとも一方に設ける。本例のトランジスタＴｒ２は、電流経路１３の一端と書込線９６との間に設ける。例えば、トランジスタＴｒ２は、電界効果トランジスタである。トランジスタＴｒ２のゲート端子は、ワード線９７に接続する。本例の磁気素子１０は、トランジスタＴｒ２を有することにより、書込みの対象外の磁気素子１０にデータを誤って書き込むことを防止できる。
ここで、トランジスタＴｒ２を有さない場合、データを選択していない磁気素子１０に誤って書き込むことを防止するためには、閉経路形状磁性体薄膜１１の書込み位置にスキルミオン４０が存在している必要がある。例えば、書込みした閉経路形状磁性体薄膜１１のスキルミオン４０の位置を転送電流により書込み位置に転送する。この場合、スキルミオン４０を書込み位置に正確に配置することは困難である。少しでもスキルミオン４０の位置がずれると、スキルミオン４０を脇に排除して新たなスキルミオン４０が生成される。これにより、データが誤って書き込まれる場合がある。
検出素子１５は、トンネル磁気抵抗素子（ＴＭＲ素子）である。本例の検出素子１５は、閉経路形状磁性体薄膜１１上に外周電極１２と内周電極１４の間に設ける。検出素子１５は、閉経路形状磁性体薄膜１１上に形成された非磁性絶縁体薄膜１５１と、非磁性絶縁体薄膜１５１上に形成された磁性体金属薄膜１５２との積層構造を有する。検出素子１５の周囲は、非磁性絶縁体薄膜で覆ってよい。非磁性絶縁体薄膜は、非磁性絶縁体薄膜１５１および非磁性絶縁体薄膜１７と同一の材料で形成してよい。なお、非磁性絶縁体薄膜１５１は、第１の非磁性絶縁体薄膜の一例である。磁性体金属薄膜１５２は、第１の磁性体金属薄膜の一例である。
検出素子１５は、非磁性絶縁体薄膜１５１の抵抗の値を測定する。閉経路形状磁性体薄膜１１内にスキルミオン４０が存在する場合、非磁性絶縁体薄膜１５１の抵抗値は最大値を示し、スキルミオン４０が存在しない場合、非磁性絶縁体薄膜１５１の抵抗値は最小値を示す。検出素子１５の高抵抗（Ｈ）状態と低抵抗（Ｌ）状態は、スキルミオン４０の有無に対応し、メモリセルが記憶した情報「１」と「０」に対応する。
検出素子１５は、非磁性絶縁体薄膜１５１の抵抗値が上下層の二つの磁性体金属薄膜の磁気モーメントの状態に依存する効果を利用する。検出素子１５を構成している磁性体金属薄膜１５２は磁場発生部２０からの磁場によりｚ方向の磁気モーメントを有する。ここで、スキルミオン４０が存在する場合、閉経路形状磁性体薄膜１１の磁気モーメントは渦状である。非磁性絶縁体薄膜１５１を流れるトンネル電子流に及ぼす量子効果を低減させる。その結果、非磁性絶縁体薄膜１５１を流れるトンネル電流は小さくなる。即ち、非磁性絶縁体薄膜１５１の抵抗値は最大値を示す。スキルミオン４０が存在しない場合、閉経路形状磁性体薄膜１１には磁場発生部２０の磁場Ｈと同じｚ方向の磁気モーメントＭが発生している。また、磁性体金属薄膜１５２も磁場発生部２０の磁場Ｈと同じｚ方向の磁気モーメントＭが発生している。この場合、磁性体金属薄膜１５２と閉経路形状磁性体薄膜１１間の非磁性絶縁体薄膜１５１には量子効果によりトンネル電流が流れる。即ち、非磁性絶縁体薄膜１５１の抵抗値は最小値を示す。その結果、非磁性絶縁体薄膜１５１の抵抗値は、スキルミオン４０が存在する場合の方が、スキルミオン４０が存在しない場合よりも高くなる。この抵抗値を検出することにより、スキルミオン４０の有無を検知し、磁気素子１０に保存した情報を読み取ることができる。なお、磁性金属薄膜はＣｏ、Ｎｉ、Ｆｅなどの磁性体金属薄膜または、これら磁性体金属薄膜からなる積層磁性体金属薄膜である。
なお、本例の検出素子１５は、閉経路形状磁性体薄膜１１の上面に接して設けた。しかし、検出素子１５は、非磁性絶縁体薄膜１５１を磁性体薄膜と軟磁性体薄膜とで挟むように形成された検出素子であってもよい。軟磁性体薄膜の磁気モーメントの向きは閉経路形状磁性体薄膜１１の磁気構造に対応した磁気モーメントの向きとなる。この構造の検出素子を閉経路形状磁性体薄膜１１の直上に形成すればスキルミオン４０をより高感度に検出できる。
トランジスタＴｒ３は、検出素子１５とビット線９４との間に設ける。例えば、トランジスタＴｒ３は、電界効果トランジスタである。トランジスタＴｒ３のゲート端子は、ワード線９７に接続する。トランジスタＴｒ３は、対応する磁気素子１０が選択されていない場合に検出素子１５との間の抵抗値を無限大に大きくできる。これにより、選択した磁気素子１０の検出素子１５の抵抗値のみを読み出せる。データを読み出したい磁気素子１０の該当するビット線９４を選択し、このビット線９４に定電流を流す。この選択したビット線９４の電圧はトランジスタＴｒ３がオンしている磁気素子１０の検出素子１５が示す抵抗値で決まる。選択したビット線９４に接続している他のすべての磁気素子１０はトランジスタＴｒ３がオフしているので抵抗値は無限大である。その結果、選択したビット線９４の電圧は選択した磁気素子１０の検出素子１５の抵抗値のみによる電圧となる。
本例の磁気素子１０は、リーク電流防止、誤書込み防止、スキルミオンの有無の感度よい検出のために、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の全てを備えることが好ましい。また、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート端子は、共通のワード線９７に設ける。これにより、ワード線９７の本数を少なくできる。
図５は実施例１に係るスキルミオンメモリ１００の構成部分である磁場発生部２０を示す。図５に（ｘ、ｙ、ｚ）座標を示す。磁場発生部２０は、閉経路形状磁性体薄膜１１に第１の磁場を印加する。磁場発生部２０は、薄膜状の閉経路形状磁性体薄膜１１の表面に略垂直で、閉経路形状磁性体薄膜１１を強磁性相にする第１の磁場を、閉経路形状磁性体薄膜１１に印加する。本例において閉経路形状磁性体薄膜１１は、ｘｙ平面と平行な表面を有している。磁場発生部２０の磁気モーメントの向きを白抜き矢印で示す。白抜き矢印の磁気モーメントの向きはｚ方向である。この結果、磁場発生部２０より発生し閉経路形状磁性体薄膜１１に印加される第１の磁場の方向はプラスｚ方向となる。この第１の磁場はスキルミオン結晶相と強磁性相との境界であるＨ＝０．０２５２Ｊより少し大きいＨ=０．０３Ｊ程度とする。したがって、閉経路形状磁性体薄膜１１は強磁性相であり、その磁気モーメントはプラスｚ方向に向いた状態である。磁場発生部２０は、閉経路形状磁性体薄膜１１の裏面と対向して設けられてよい。磁場発生部２０は、閉経路形状磁性体薄膜１１と離間していてよく、接触していてもよい。磁場発生部２０が磁性金属の場合、磁場発生部２０は閉経路形状磁性体薄膜１１と離間していることが好ましい。
図６は、実施例１に係るスキルミオンメモリ１００の構成の一例を示す。本例のスキルミオンメモリ１００は、電流経路１３を用いてスキルミオン４０を生成および一括消去する磁気素子１０を用いる。本例の磁気素子１０は、電流誘起の局所磁場によりスキルミオン４０を生成する。
スキルミオンメモリ１００は、複数の磁気素子１０、複数の転送線９９、複数の転送線１０１、複数の書込線９５、複数の書込線９６、複数のビット線９４、複数のワード線９７、複数のスイッチ１８１、複数のスイッチ１８２、複数のスイッチ１８３、複数のスイッチ１８４、複数のスイッチ１８５、複数のスイッチ１８６および複数の検出回路９８を備える。
本例の転送線９９は、トランジスタＴｒ１を介して内周電極１４に接続されている。本例の転送線９９は、複数の磁気素子１０に共通に設ける。
転送線１０１は、外周電極１２に接続されている。本例の転送線１０１は、外周電極１２にトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を介さずに接続されている。なお、本例の転送線１０１は、複数の磁気素子１０に共通に設ける。
書込線９５は、トランジスタＴｒ２を介して生成部３５に接続されている。対応する磁気素子１０にスキルミオン４０を生成する生成用電流を供給する。即ち、書込線９５は、スキルミオン生成線として機能する。なお、本例の書込線９５は、複数の磁気素子１０に共通に設ける。
ビット線９４は、トランジスタＴｒ３を介して検出素子１５に接続されている。対応する磁気素子１０のスキルミオン４０の有無に応じた電圧を発生する。即ち、ビット線９４は、スキルミオン検出線として機能する。なお、本例のビット線９４は、複数の磁気素子１０に共通に設ける。
ワード線９７は、スキルミオン４０を生成、一括消去および検出する磁気素子１０を選択する。本例のワード線９７は、トランジスタＴｒ１、トランジスタＴｒ２およびトランジスタＴｒ３のそれぞれのゲート端子に接続されている。これにより該当磁気素子１０を一括選択でき、選択線を大幅に削減できる。なお、本例のワード線９７は、複数の磁気素子１０に共通に設ける。
スイッチ１８１は、それぞれのビット線９４に設ける。スイッチ１８２は、それぞれの書込線９５に設ける。スイッチ１８３は、それぞれの書込線９６に設ける。スイッチ１８４は、それぞれのワード線９７に設ける。スイッチ１８５は、それぞれの転送線１０１に設ける。スイッチ１８６は、それぞれの転送線９９に設ける。例えば、スイッチ１８１，１８２，１８３，１８４，１８５，１８６は、電界効果トランジスタである。
例えば、左上の磁気素子１０にビット情報を書き込むには左の転送線９９と上の転送線１０１のスイッチ１８６およびスイッチ１８５をオンする。また、上のワード線９７のスイッチ１８４を同時にオンする。左上の磁気素子１０のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３にゲート電圧が印加され、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３がオンする。左の書込線９５のスイッチ１８２もオンする。これらの操作により、上の転送線１０１からの転送電流は左上の磁気素子１０のみの外周電極１２と内周電極１４との間に流れる。上の転送線１０１に接続された右上の磁気素子１０には転送電流は流れない。右の転送線９９のスイッチ１８６はオフされている。また、右下の磁気素子１０にも転送電流は流れない。下のワード線９７に接続された右のスイッチ１８４はオフされているので、これに接続されたトランジスタＴｒ１、Ｔｒ２、Ｔｒ３はオフである。左上の磁気素子１０の外周電極１２から内周電極１４に電流が流れた予め定められた時間後に、左の書込線９５に書込用パルス電流を流す。この結果、左上の磁気素子１０にスキルミオン４０が形成される。この生成されたスキルミオン４０は閉経路形状磁性体薄膜１１を転送電流に応じた速度で転送する。書込用パルス電流をビット情報に応じたパルス電流間隔にすれば、ビット情報は閉経路形状磁性体薄膜１１上のスキルミオン４０の列に変換される。スキルミオン４０の列は転送電流によって閉経路形状磁性体薄膜１１上を周回する。スキルミオン４０の列のスキルミオン４０の間隔は一定である。書込みが終了したら、転送電流をオフする。スキルミオン４０の列のスキルミオン４０の間隔は一定のまま、周回転送は停止し、スキルミオン４０の状態を保持する。即ち、電流の供給なしにビット情報を保持し続ける。このように、スキルミオンメモリ１００は、不揮発性メモリとして機能する。
左上の磁気素子１０にビット情報を一括消去するには、左の転送線９９と上の転送線１０１のスイッチ１８６およびスイッチ１８５をオンする。また、上のワード線９７のスイッチ１８４を同時にオンする。左上の磁気素子１０のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３にゲート電圧が印加され、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３がオンする。予め定められた大きさの一括消去電流を、上の転送線１０１から印加する。左上の磁気素子１０の外周電極１２から内周電極１４に一括消去電流が流れる。これにより左上の磁気素子１０のすべてのスキルミオン４０を消去できる。この一括消去法は、選択した磁気素子１０のすべてのビット情報を一括消去でき、ビット情報の書き換えに必要な消去時間を短縮化する上で極めてすぐれた方法である。複数個の磁気素子１０を同時に一括消去することも可能である。この結果、スキルミオンメモリ１００は、短時間で初期化できる。
左上の磁気素子１０のビット情報を読み出すには、左の転送線９９と上の転送線１０１のスイッチ１８６およびスイッチ１８５をオンする。また、上のワード線９７のスイッチ１８４を同時にオンする。左上の磁気素子１０のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３にゲート電圧が印加され、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３がオンする。これらの操作により、上の転送線１０１からの転送電流は左上の磁気素子１０のみの外周電極１２と内周電極１４との間に流れる。左上の磁気素子１０のスキルミオン４０は転送周回する。左のビット線９４のスイッチ１８１をオンする。このビット線９４に予め定められた定電流を流す。左上の磁気素子１０のトランジスタＴｒ３はオンしているので、左上の磁気素子１０の検出素子１５の下を通過したスキルミオン４０に応じた電圧をビット線９４は発生する。これを左の検出回路９８で「０」、「１」に相応した電圧を読み出す。
また、本例の検出素子１５は、１つの磁気素子１０に対して少なくとも１つ設ければよい。これにより、検出素子１５および検出用ビット線を各段に少なくできる。
また、本例の検出素子１５は、生成部３５よりも、閉経路形状磁性体薄膜１１においてスキルミオン４０の転送方向に設ける。検出素子１５は、生成部３５においてスキルミオン４０を生成してから検出するまでの時間を短縮できる。これにより、磁気素子１０は、より効率的にスキルミオン４０を生成し、検出できる。
また、本例の検出回路９８は、ビット線９４に接続し、ビット線９４の電圧を検出する。検出回路９８は、それぞれのビット線９４に設けても、複数のビット線９４に共通に設けてもよい。
本例の検出回路９８は、ビット線９４の電圧を増幅して、スキルミオン４０の有無を検出する。検出回路９８は、入力抵抗Ｒｉｎ、帰還抵抗Ｒｆ、増幅回路Ｃ１および電圧比較回路Ｃ２を備える。ビット線９４の電圧を入力抵抗Ｒｉｎと帰還抵抗Ｒｆとの比で増幅する。電圧比較回路Ｃ２には、増幅回路Ｃ１の出力電圧および参照電圧Ｖｒｅｆの両方の電圧を入力することにより、差分電圧を増幅する。電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも大きい場合は「１」を出力する。一方、電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも小さい場合は「０」を出力する。
本例の検出回路９８は、ビット線９４の電圧値と、予め定められた基準電圧Ｖｒｅｆとを比較することにより、スキルミオン４０の有無を検出する絶対値読み込み方式である。そのため、本例の検出回路９８は、スキルミオン４０の検出精度が高い。特に、絶対値読み込み方式では、出力の増幅が容易であるのでノイズ耐性が向上する。
［比較例１］
図７は、比較例１に係るスキルミオンメモリ６００の構成を示す。本例のスキルミオンメモリ６００は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３を有さない。
比較例１のスキルミオンメモリ６００は、トランジスタＴｒ１を有さない。比較例１のスキルミオンメモリ６００は、転送電流の一部がリークする。比較例１のスキルミオンメモリ６００は、スイッチ１８５およびスイッチ１８６をオンすることにより、左上の磁気素子１０を選択し、スキルミオン４０を転送するために外周電極１２から内周電極１４の方向に転送電流を流す。転送電流は、黒塗の矢印で示している。これに対して、リーク電流は、白抜きの矢印で示している。黒塗り矢印の転送電流がながれると、右上の磁気素子１０の外周電極１２から閉経路形状磁性体薄膜１１を経由して内周電極１４にリーク電流が流れる。転送線９９と右上の内周電極１４および右下の内周電極１４との間にはスイッチを有さないので右下の磁気素子１０の内周電極１４にリーク電流が流れる。右下の磁気素子１０の内周電極１４から閉経路形状磁性体薄膜１１を経由して外周電極１２にリーク電流が流れる。左下の磁気素子１０に同様にリーク電流が流れ、スイッチ１８６を経由して転送線９９に流れる。選択していない磁気素子１０を流れるリーク電流を防ぐことが出来ない。即ち、左上の磁気素子１０にスキルミオン４０を転送するためにスイッチ１８６と１８５をオンすると、右上、右下、左下の磁気素子１０を経由してリーク電流が流れてしまう。本例のスキルミオンメモリ６００のリーク電流は電力を余分に消費する。特に、金属材料である閉経路形状磁性体薄膜１１の抵抗値は小さいので、リーク電流値が大きくなる。スキルミオンメモリ６００は、多数の磁気素子１０をマトリックス状に有するので、それぞれの磁気素子１０においてリークパスが生じるとスキルミオンメモリ６００全体として大きな電力を消費してしまう。
比較例１のスキルミオンメモリ６００は、トランジスタＴｒ２を有さない。スキルミオンメモリ６００は、スイッチ１８２をオンすることにより書込線９５を選択する。書込線９５の他方の端部はアースに接続されている。磁気素子１０にスキルミオン４０を生成するための生成電流を流す。このとき、書込線９５に接続されているが選択されていない磁気素子１０にスキルミオン４０が書き込まれることを防止するために、あらかじめ生成部３５に１個のスキルミオン４０を生成しておく必要がある。生成部３５にスキルミオン４０が存在すると、さらにスキルミオン４０を生成できない。信号の頭出しのために、選択した書込線９５に接続された全ての磁気素子１０にスキルミオン４０を生成した後、それぞれの磁気素子１０に書き込む。その後、信号の頭出し用スキルミオン４０を生成部３５に転送する。このようにすれば、該当している磁気素子１０にスキルミオン４０を生成し、選択していない磁気素子１０にスキルミオン４０を生成できないので、誤書込みはなくなる。しかし、信号頭出し用のスキルミオン４０の位置が外周電極１２や内周電極１４からのノイズ電流などにより生成部３５から移動すると、重複書込みが生じ得る。これに対して、磁気素子１０にトランジスタＴｒ２を設けたことにより生成電流は選択した磁気素子１０の生成部３５のみに流れるので誤書込みの可能性がなくなる。これにより、信号頭出し用のスキルミオン４０は生成部３５になくてもよい。
比較例１のスキルミオンメモリ６００は、トランジスタＴｒ３を有さない。スキルミオンメモリ６００は、スイッチ１８１をオンすることによりビット線９４を選択する。スキルミオンメモリ６００は、検出回路６９８を備える。
検出回路６９８は、入力された電流に応じて、ビット線９４毎の抵抗値を読み込む。検出回路６９８は、読み出す信号の変化に応じてビット情報を読み出す。即ち、本例のスキルミオンメモリ６００は、トランジスタＴｒ３を有さないので、検出素子１５はビット線９４に接続された全ての磁気素子１０を選択する。検出回路６９８は、ビット線の電流値を検出する。選択した磁気素子１０のスキルミオン４０の有無を検出する場合、外周電極１２から内周電極１４に電流を印加しスキルミオン４０を転送回転させる。このとき、検出素子１５の下部の閉経路形状磁性体薄膜１１の部位を通過するスキルミオン４０の有無を検出する。しかし検出した電流値は同一のビット線９４に接続された選択されていない磁気素子１０の検出素子１５の下部のスキルミオン４０の有無に依存する。検出回路６９８は増幅回路Ｃ１で電流を電圧に変換し、電圧比較回路Ｃ２で参照電圧Ｖｒｅｆと比較して「０」又は「１」を出力する。検出回路６９８は、絶対値ではなく微分値で変化する信号を検知するなどの対策が必要である。そのためには帰還抵抗Ｒｆと平行にキャパシタを必要とする。この結果、付加した微分回路はノイズ耐性を劣化させる。
磁気素子１０にトランジスタＴｒ３を設けることにより検出用定常電流は選択した磁気素子１０の検出素子１５のみに流れるので、選択した検出素子１５の抵抗値に応じた電圧のみをビット線９４に発生できる。検出回路９８での増幅回路Ｃ１は大きな増幅率を設定でき、電圧比較回路Ｃ２で精度よく「０」又は「１」を出力できる。これにより、雑音などの電気的信号に対して感度よくスキルミオン４０の有無を検出する回路を構成する。
以上の通り、本例のスキルミオンメモリ１００は、トランジスタＴｒ１、トランジスタＴｒ２およびトランジスタＴｒ３を有することにより、磁気素子１０を介したリークパスを遮断し、誤書込みを防ぎ、且つ、スキルミオン４０を感度よく検出できる。
スキルミオンメモリ１００を実際のデバイスに使う場合、１個の磁気素子１０には数百個から数千個のスキルミオン４０が転送周回することになる。さらに数百万個の磁気素子１０を平面状に配置し、数百Ｍビットから数Ｇビットの情報を記憶することで、大規模不揮発性メモリを実現できる。多くの磁気素子１０を使用するので、リーク電流遮断、誤書込み防止、スキルミオン４０を感度よく検出できる回路構成が必須である。
［実施例２］
図８は、実施例２に係る局所熱を用いた磁気素子１０の構成の一例を示す。また、図９は、実施例２に係る磁気素子１０のスキルミオン生成部３５の一例を示す。生成電極８２からの局所熱によるスキルミオン４０の生成を示す。
本例の磁気素子１０は、局所熱を閉経路形状磁性体薄膜１１に与えることにより、スキルミオン４０を生成する。本例の磁気素子１０は、スキルミオン４０を用いてビット情報を保存する。例えば、閉経路形状磁性体薄膜１１におけるスキルミオン４０の有無が、１ビットの情報に対応する。本例の磁気素子１０は、閉経路形状磁性体薄膜１１、外周電極１２、内周電極１４、非磁性絶縁体薄膜１６１、生成電極８２、検出素子１５、書込線９５、書込線９６、転送線９９、転送線１０１、ワード線９７およびトランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３を備える。（ｘ、ｙ）座標を示す。
トランジスタＴｒ１は、内周電極１４と転送線９９との間に設ける。例えば、トランジスタＴｒ１は、電界効果トランジスタである。トランジスタＴｒ１のゲート端子は、ワード線９７に接続する。トランジスタＴｒ１は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０を介してリーク電流が流れるのを阻止する。トランジスタＴｒ１は、外周電極１２と転送線１０１との間に設けてもよい。なお、転送線９９は、第２の転送線の一例である。転送線１０１は、第１の転送線の一例である。
本例の磁気素子１０において、閉経路形状磁性体薄膜１１にスキルミオン４０を生成するために生成電極８２を設ける。閉経路形状磁性体薄膜１１は、磁場発生部２０からの磁場により強磁性状態となっている。閉経路形状磁性体薄膜１１の磁気モーメントを矢印で示した。矢印は強磁性状態ではｚ方向を向いている。
生成電極８２は、閉経路形状磁性体薄膜１１の上部に接して設けられた非磁性絶縁体薄膜１７上に形成された非磁性金属薄膜１８からなる。閉経路形状磁性体薄膜１１は、生成電極８２と対向する電極として機能する。生成電極８２と閉経路形状磁性体薄膜１１との間にパルス的に電流を流す。パルス電流が非磁性絶縁体薄膜１７を流れるときに生ずるジュール熱により閉経路形状磁性体薄膜１１を加熱する。パルス熱のエネルギーを制御することにより、スキルミオン４０が生成する。非磁性絶縁体薄膜１７は第３の非磁性絶縁体薄膜の一例である。非磁性金属薄膜１８は第４の非磁性金属薄膜の一例である。
本例の生成電極８２は、四角形状の非磁性金属薄膜１８である。生成電極８２の四角形状の断面積が閉経路形状磁性体薄膜１１を加熱する面積である。四角形状は円形状でも長円形状であってもよい。生成電極８２の四角形状の１端の長さは局所熱エネルギーのスポットサイズ直径に相当する。なお、生成電極８２は、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｐｔ、Ａｕ等の導電性の非磁性金属薄膜１８よりなる。
トランジスタＴｒ２は、第３の電極である生成電極８２と書込線９５との間に設ける。例えば、トランジスタＴｒ２は、電界効果トランジスタである。トランジスタＴｒ２のゲート端子は、ワード線９７に接続する。トランジスタＴｒ２は、対応する磁気素子１０が選択されていない場合に当該磁気素子１０以外の磁気素子１０の生成電極８２に電流が流れることを防止し、誤書込みを防止する。これにより、信号頭出し用のスキルミオン４０は生成部３５になくてもよい。
検出素子１５は、実施例１と同様のトンネル磁気抵抗素子（ＴＭＲ素子）である。本例の検出素子１５は、閉経路形状磁性体薄膜１１上に外周電極１２と内周電極１４の間に設けることも実施例１と同様である。
トランジスタＴｒ３は、検出素子１５とビット線９４との間に設ける。例えば、トランジスタＴｒ３は、電界効果トランジスタである。トランジスタＴｒ３のゲート端子は、ワード線９７に接続する。トランジスタＴｒ３は、対応する磁気素子１０が選択されていない場合に検出素子１５との間の抵抗値を無限大に大きくできる。これにより、選択した磁気素子１０の検出素子１５の抵抗値のみを読み出せる。データを読み出したい磁気素子１０の該当するビット線９４を選択し、このビット線９４に定電流を流す。この選択したビット線９４の電圧はトランジスタＴｒ３がオンしている磁気素子１０の検出素子１５が示す抵抗値で決まる。選択したビット線９４に接続している他のすべての磁気素子１０はトランジスタＴｒ３がオフしているので抵抗値は無限大である。その結果、選択したビット線９４の電圧は選択した磁気素子１０のＴＭＲ素子のみの抵抗値による電圧となる。
本例の磁気素子１０は、リーク電流防止、誤書込み防止、スキルミオン４０の有無の精度よい検出のために、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３の全てを備えることが好ましい。また、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のゲート端子は、共通のワード線９７に設ける。これにより、ワード線９７の本数を少なくできる。
図１０は、スキルミオンメモリ１００の構成の一例を示す。本例のスキルミオンメモリ１００は、局所熱を閉経路形状磁性体薄膜１１に与える磁気素子１０を用いる点で実施例１に係るスキルミオンメモリ１００と相違する。
スキルミオンメモリ１００は、複数の磁気素子１０、複数の転送線９９、複数の転送線１０１、複数の書込線９５、複数のビット線９４、複数のワード線９７、複数のスイッチ１８１、複数のスイッチ１８２、複数のスイッチ１８４、複数のスイッチ１８５および複数の検出回路９８を備える。
転送線９９は、内周電極１４に接続されている。本例の転送線９９は、トランジスタＴｒ１を介して内周電極１４に接続されている。なお、本例の転送線９９は、複数の磁気素子１０に共通に設ける。
転送線１０１は、外周電極１２に接続されている。本例の転送線１０１は、外周電極１２にトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を介さずに接続されている。なお、本例の転送線１０１は、複数の磁気素子１０に共通に設ける。
書込線９５は、トランジスタＴｒ２を介して生成部３５に接続されている。対応する磁気素子１０にスキルミオン４０を生成する生成用電流を供給する。即ち、書込線９５は、スキルミオン生成線として機能する。なお、本例の書込線９５は、複数の磁気素子１０に共通に設ける。
ビット線９４は、トランジスタＴｒ３を介して検出素子１５に接続されている。対応する磁気素子１０のスキルミオン４０の有無に応じた電圧を発生する。即ち、ビット線９４は、スキルミオン検出線として機能する。なお、本例のビット線９４は、複数の磁気素子１０に共通に設ける。
ワード線９７は、スキルミオン４０を生成、一括消去および検出する磁気素子１０を選択する。本例のワード線９７は、トランジスタＴｒ１、トランジスタＴｒ２およびトランジスタＴｒ３のそれぞれのゲート端子に接続されている。これにより該当磁気素子１０を一括選択でき、選択線を大幅に削減できる。なお、本例のワード線９７は、複数の磁気素子１０に共通に設ける。
スイッチ１８１は、それぞれのビット線９４に設ける。スイッチ１８２は、それぞれの書込線９５に設ける。スイッチ１８４は、それぞれのワード線９７に設ける。スイッチ１８５は、それぞれの転送線１０１に設ける。スイッチ１８６は、それぞれの転送線９９に設ける。例えば、スイッチ１８１，１８２，１８４，１８５，１８６は、電界効果トランジスタである。
磁気素子１０にビット情報を書き込む方法は実施例１と基本的に同じである。選択した磁気素子１０に転送電流を印加する。選択した磁気素子１０の生成電極８２にパルス電圧を印加し、閉経路形状磁性体薄膜１１に熱パルスを印加し、閉経路形状磁性体薄膜１１にビット情報のスキルミオン４０の列を形成する。選択した磁気素子１０のスキルミオン４０の一括消去法は実施例１と同じである。選択した磁気素子１０に予め定められた一括消去用の電流を外周電極１２から内周電極１４に流せばよい。選択した磁気素子１０のビット情報を読み出す方法も実施例１と同じである。ビット線９４に予め定められた定電流を流せば、選択した磁気素子１０の検出素子１５の下を通過したスキルミオン４０に応じた電圧をビット線９４は発生する。これを左の検出回路９８で「０」、「１」に相応した電圧を読み出す。
また、本例の検出素子１５は、１つの磁気素子１０に対して少なくとも１つ有すればよい。これにより、検出素子１５および検出用ビット線を各段に少なくできる。
また、本例の検出素子１５は、生成部３５よりも、閉経路形状磁性体薄膜１１においてスキルミオン４０の転送方向に設けることも実施例１と同じである。検出素子１５は、生成部３５においてスキルミオン４０を生成してから検出するまでの時間を短縮できる。これにより、磁気素子１０は、より効率的にスキルミオン４０を生成し、検出できる。
検出回路９８は、ビット線９４に接続し、ビット線９４の電圧を検出する。検出回路９８は、それぞれのビット線９４に設けても、複数のビット線９４に共通に設けてもよい。
本例の検出回路９８は、ビット線９４の電圧を増幅して、スキルミオン４０の有無を検出する。検出回路９８は実施例１に用いたものと同じである。本例の検出回路９８は、ビット線９４の電圧値と、予め定められた基準電圧Ｖｒｅｆとを比較することにより、スキルミオン４０の有無を検出する絶対値読み込み方式である。そのため、本例の検出回路９８は、スキルミオン４０の検出精度が高い。特に、絶対値読み込み方式では、出力の増幅が容易であるのでノイズ耐性が向上する。
［比較例２］
図１１は、比較例２に係るスキルミオンメモリ６００を示す。本例のスキルミオンメモリ６００は、トランジスタＴｒ１、トランジスタＴｒ２およびトランジスタＴｒ３を有さない。
比較例２のスキルミオンメモリ６００は、トランジスタＴｒ１を有さない。比較例２のスキルミオンメモリ６００は、転送電流の一部がリークする。比較例２のスキルミオンメモリ６００は、スイッチ１８５およびスイッチ１８６をオンすることにより、左上の磁気素子１０を選択し、スキルミオン４０を転送するために外周電極１２から内周電極１４の方向に転送電流を流す。転送電流は、黒塗の矢印で示している。これに対して、リーク電流は、白抜きの矢印で示している。黒塗り矢印の転送電流がながれると、右上の磁気素子１０の外周電極１２から閉経路形状磁性体薄膜１１を経由して内周電極１４にリーク電流が流れる。転送線９９と右上の内周電極１４および右下の内周電極１４との間にはスイッチを持たないので右下磁気素子１０の内周電極１４に電流が流れる。右下の磁気素子１０の内周電極１４から閉経路形状磁性体薄膜１１を経由して外周電極１２にリーク電流が流れる。左下の磁気素子１０に同様にリーク電流が流れスイッチ１８６を経由して転送線９９に流れる。選択していない磁気素子１０を流れるリーク電流を防ぐことが出来ない。即ち、左上の磁気素子１０にスキルミオン４０を転送するためにスイッチ１８６と１８５をオンすると、右上、右下、左下の磁気素子１０を経由してリーク電流が流れてしまう。本例のスキルミオンメモリ６００のリーク電流は電力を余分に消費する。特に、金属材料である閉経路形状磁性体薄膜１１の抵抗値は小さいので、リーク電流値が大きくなる。スキルミオンメモリ６００は、多数の磁気素子１０をマトリックス状に有するので、それぞれの磁気素子１０においてリークパスが生じるとスキルミオンメモリ６００全体として大きな電力を消費してしまう。
比較例２のスキルミオンメモリ６００は、トランジスタＴｒ２を有さない。スキルミオンメモリ６００は、スイッチ１８２をオンすることにより書込線９５を選択する。書込線９５の他方の電極は外周電極１２もしくは内周電極１４となる。磁気素子１０にスキルミオン４０を生成するための生成電流を書込線９５に流す。このとき、書込線９５に接続された該当しない磁気素子１０にスキルミオンが書き込まれることを防止するために、予め生成部３５に１個のスキルミオン４０を生成しておく必要がある。生成部３５にスキルミオン４０が存在すると、さらにスキルミオン４０を生成できない。信号の頭出しのために、選択した書込線９５に接続されたすべての磁気素子１０にスキルミオン４０を生成部３５に生成した後に、各磁気素子１０に書き込む。その後、信号の頭出し用スキルミオン４０を生成部３５に転送する。このようにすれば、該当している磁気素子１０にスキルミオン４０を生成し、選択していない磁気素子１０にスキルミオン４０を生成できないので、誤書込みはなくなる。しかし、信号頭出し用のスキルミオン４０の位置が外周電極１２や内周電極１４からのノイズ電流などにより生成部３５から移動すると、重複書込みが生じ得る。これに対して、磁気素子１０にトランジスタＴｒ２を設けた場合、生成電流は選択した磁気素子１０の生成部３５のみに流れるので誤書込みの可能性がなくなる。これにより、信号頭出し用のスキルミオン４０は生成部３５になくてもよい。
比較例２のスキルミオンメモリ６００は、トランジスタＴｒ３を有さない。トランジスタＴｒ３を有さないので、検出素子１５はビット線９４に接続された全ての磁気素子１０を選択する。検出回路６９８は、ビット線に流れる電流値を電圧に変換し、参照電圧と比較してスキルミオン４０を検知する。ビット線に流れる電流値は同じビット線に接続されたすべての検出素子１５の抵抗値に依存する。該当磁気素子１０のスキルミオンの有無を検出する場合、検出した電流値は同一のビット線に接続された該当しない磁気素子１０の検出素子１５の下部のスキルミオン４０の有無に依存する。このため、微分回路を新たに設ける必要が生ずる。この結果、付加した微分回路はノイズ耐性を劣化させる。
実施例２の磁気素子１０はＴｒ３を設けることにより検出用定常電流は選択した磁気素子１０の検出素子１５のみに流れるので、選択した検出素子１５の抵抗値に応じた電圧のみをビット線に発生できる。検出回路９８での増幅回路Ｃ１は大きな増幅率を設定でき、電圧比較回路Ｃ２で精度よく「０」又は「１」を出力できる。このことは雑音などの電気的信号に対して感度よくスキルミオン４０の有無を検出できることとなる。
以上の通り、本例のスキルミオンメモリ１００は、トランジスタＴｒ１、トランジスタＴｒ２およびトランジスタＴｒ３を有することにより、磁気素子１０を介したリークパスを遮断し、誤書込みを防ぎ、スキルミオン４０を感度よく検出できる回路構成となる。
実際のデバイスに使う場合、１個の磁気素子１０にはスキルミオン数は数百個から数千個が転送周回することになる。さらに数百万個の磁気素子１０を平面状に配置し、数百Ｍビットから数Ｇビットの情報を記憶することで、大規模不揮発性メモリを実現できる。多くの磁気素子１０を使用することから、リーク電流遮断、誤書込み防止、スキルミオンを感度よく検出できる回路構成が必要であることは実施例１と同様である。
図１２は、スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００の構成例を示す模式図である。スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００は、スキルミオンメモリ１００と、中央演算処理回路２１０とを備える。中央演算処理回路２１０は、例えばＣＭＯＳ−ＬＳＩデバイスである。中央演算処理回路２１０は、スキルミオンメモリ１００へのデータの書込み、および、スキルミオンメモリ１００からのデータの読み出しの少なくとも一方の機能を有する。なお、スキルミオンメモリ１００は、スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００が有する電界効果トランジスタの上方に積層されてもよい。なお、中央演算処理回路２１０は、中央情報処理演算用論理回路素子の一例である。
図１３は、データ記録装置３００の構成例を示す模式図である。データ記録装置３００は、スキルミオンメモリ１００と、入出力装置３１０とを備える。データ記録装置３００は、例えばハードディスク、または、ＵＳＢメモリ等のメモリデバイスである。入出力装置３１０は、外部からスキルミオンメモリ１００へのデータの書込み機能、および、スキルミオンメモリ１００からデータを読み出して外部に出力する機能の少なくとも一方を有する。
図１４は、データ処理装置４００の構成例を示す模式図である。データ処理装置４００は、スキルミオンメモリ１００と、プロセッサ４１０とを備える。プロセッサ４１０は、例えばデジタル信号を処理するデジタル回路を有する。プロセッサ４１０は、スキルミオンメモリ１００へのデータの書込み、および、スキルミオンメモリ１００からのデータの読み出しの少なくとも一方の機能を有する。
図１５は、通信装置５００の構成例を示す模式図である。通信装置５００は、例えば携帯電話機、スマートフォン、タブレット型端末等の、外部との通信機能を有する装置全般を指す。通信装置５００は携帯型であってよく、非携帯型であってもよい。通信装置５００は、スキルミオンメモリ１００と、通信部５１０とを備える。通信部５１０は、通信装置５００の外部との通信機能を有する。通信部５１０は、無線通信機能を有してよく、有線通信機能を有してよく、無線通信および有線通信の双方の機能を有していてもよい。通信部５１０は、外部から受信したデータをスキルミオンメモリ１００に書き込む機能、スキルミオンメモリ１００から読み出したデータを外部に送信する機能、および、スキルミオンメモリ１００が記憶した制御情報に基づいて動作する機能の少なくとも一つを有する。
以上の通り、高速、且つ、低消費電力でスキルミオン４０を生成、一括消去、検出できる磁気素子およびこの磁気素子を応用したスキルミオンメモリ１００、スキルミオンメモリ搭載中央演算処理ＬＳＩ＿２００、データ記録装置３００、データ処理装置４００および通信装置５００を提供することができる。
本明細書に開示したスキルミオンメモリ１００は、複数の磁気素子１０から任意の磁気素子１０を選択し、スキルミオン４０の転送時に他の磁気素子１０が備えるトラックへのリーク電流を防止できる。また、本例のスキルミオンメモリ１００は、スキルミオン４０の一括消去時においてもリークパスを遮断できる。そのため、本明細書に開示したスキルミオンメモリ１００は、不要な消費電力を低減できる。本例のスキルミオンメモリ１００は、他の磁気素子１０のトラックへのビット誤書込みが発生しない。スキルミオンメモリ１００は、スキルミオンの有無を感度よく検知できる回路を提供する。更に、本明細書に開示したスキルミオンメモリ１００は、書込み部分と、センサ位置の相対位置を工夫したことにより、読み込みの速度を高め、制御性を向上させる。
１０・・・磁気素子、１１・・・閉経路形状磁性体薄膜、１２・・・外周電極、１３・・・電流経路、１４・・・内周電極、１５・・・検出素子、１７・・・非磁性絶縁体薄膜、１８・・・非磁性金属薄膜、２０・・・磁場発生部、３５・・・生成部、４０・・・スキルミオン、８２・・・生成電極、９４・・・ビット線、９５・・・書込線、９６・・・書込線、９７・・・ワード線、９８・・・検出回路、９９・・・転送線、１００・・・スキルミオンメモリ、１０１・・・転送線、１５１・・・非磁性絶縁体薄膜、１５２・・・磁性体金属薄膜、１６１・・・非磁性絶縁体薄膜、１６１・・・非磁性絶縁体薄膜、１８１・・・スイッチ、１８２・・・スイッチ、１８３・・・スイッチ、１８４・・・スイッチ、１８５・・・スイッチ、１８６・・・スイッチ、２００・・・スキルミオンメモリ搭載中央演算処理ＬＳＩ、２１０・・・中央演算処理回路、３００・・・データ記録装置、３１０・・・入出力装置、４００・・・データ処理装置、４１０・・・プロセッサ、５００・・・通信装置、５１０・・・通信部、６００・・・スキルミオンメモリ、６９８・・・検出回路、Ｔｒ１・・・トランジスタ、Ｒｉｎ・・・入力抵抗、Ｒｆ・・・帰還抵抗、Ｃ１・・・増幅回路、Ｃ２・・・電圧比較回路、Ｖｒｅｆ・・・参照電圧

Claims (21)

  1. スキルミオンが発生可能な薄膜状の閉経路形状磁性体薄膜であって、薄膜平面上で幅Ｗと長さＬを有し、且つ、前記長さＬの両端部が接続され、前記スキルミオンを周回転送する１つの閉経路形状を有し、複数のスキルミオンが生成、転送、一括消去される閉経路形状磁性体薄膜と、
    前記閉経路形状磁性体薄膜の前記スキルミオンを転送および一括消去するスキルミオン転送部と、
    前記閉経路形状磁性体薄膜に前記スキルミオンを生成するスキルミオン生成部と、
    前記スキルミオンを検出するための検出素子と、
    前記閉経路形状磁性体薄膜、前記スキルミオン転送部、前記生成部又は前記検出素子を選択するためのトランジスタ部と
    を備える磁気素子。
  2. 前記スキルミオン転送部は、
    前記閉経路形状磁性体薄膜の外周側端部に接する第１の非磁性金属薄膜からなる外周電極と、
    前記閉経路形状磁性体薄膜の内周側端部に接する第２の非磁性金属薄膜からなる内周電極と
    を備え、
    前記外周電極と前記内周電極との間に、予め定められた電流を流すことにより、前記閉経路形状磁性体薄膜上の複数のスキルミオンを転送し、且つ、複数のスキルミオンを一括消去する
    請求項１に記載の磁気素子。
  3. 前記トランジスタ部は、
    前記外周電極又は前記内周電極を選択するための第１トランジスタと、
    前記生成部を選択するための第２トランジスタと、
    前記検出素子を選択するための第３トランジスタと
    の少なくとも１つを備える
    請求項２に記載の磁気素子。
  4. 前記外周電極に接続した第１の転送線と、
    前記内周電極に接続した第２の転送線と、
    を備え、
    前記第１トランジスタは、前記外周電極と前記第１の転送線との間、又は前記内周電極と前記第２の転送線との間の少なくとも一方に設ける
    請求項３に記載の磁気素子。
  5. 前記生成部の一端に接続した第１の書込線と、
    前記生成部の他方の端部に接続した第２の書込線と
    を備え、
    前記第２トランジスタは、前記生成部と前記第１の書込線との間、又は前記生成部と前記第２の書込線との間の少なくとも一方に設ける
    請求項３又は４に記載の磁気素子。
  6. 前記検出素子からのデータを転送するビット線を備え、
    前記第３トランジスタは、前記ビット線と前記検出素子との間に設けられる
    請求項３から５のいずれか一項に記載の磁気素子。
  7. 前記第１トランジスタのゲート端子、前記第２トランジスタのゲート端子および前記第３トランジスタのゲート端子は、共通のワード線に接続される
    請求項３から６のいずれか一項に記載の磁気素子。
  8. 前記閉経路形状磁性体は、前記スキルミオンの直径λとして、
    Ｗ＞０．５λ
    となる前記幅Ｗを有する
    請求項１から７のいずれか一項に記載の磁気素子。
  9. 前記検出素子は、前記閉経路形状磁性体薄膜上に形成された第１の非磁性絶縁体薄膜と、前記第１の非磁性絶縁体薄膜上に形成された第１の磁性金属薄膜との積層構造を有する
    請求項１から８のいずれか一項に記載の磁気素子。
  10. 前記検出素子は、前記閉経路形状磁性体薄膜の外周電極と内周電極との間に設ける
    請求項１から９のいずれか一項に記載の磁気素子。
  11. 前記検出素子は、前記生成部よりも、前記閉経路形状磁性体において前記スキルミオンの転送方向に設ける
    請求項１から１０のいずれか一項に記載の磁気素子。
  12. 前記スキルミオン生成部は、
    前記閉経路形状磁性体薄膜の一面において、前記閉経路形状磁性体薄膜の端部を含む端部領域を囲んで設けた電流経路を備え、
    前記電流経路は、前記閉経路形状磁性体薄膜に形成された第２の非磁性絶縁体薄膜と、前記第２の非磁性絶縁体薄膜上に形成された第３の非磁性金属薄膜との積層構造を有する
    請求項１から１１のいずれか一項に記載の磁気素子。
  13. 第１の非磁性絶縁体薄膜および前記第２の非磁性絶縁体薄膜は、同一の非磁性絶縁体薄膜からなる
    請求項１２に記載の磁気素子。
  14. 前記スキルミオン生成部は、
    前記閉経路形状磁性体薄膜の面上に設けられた第３の非磁性絶縁体薄膜と、
    前記第３の非磁性絶縁体薄膜上に設けられた第４の非磁性金属薄膜と
    を備え、
    前記閉経路形状磁性体薄膜は、前記第３の非磁性絶縁体薄膜に印加した電流に応じたジュール熱により、前記スキルミオンを生成する
    請求項１から１１のいずれか一項に記載の磁気素子。
  15. 請求項１から１４のいずれか一項に記載の磁気素子をマトリックス状に配列した複数の磁気素子と、
    前記閉経路形状磁性体薄膜に対向して設けた、前記閉経路形状磁性体薄膜に磁場を印加可能な磁場発生部と
    を備えるスキルミオンメモリ。
  16. 前記スキルミオンを検出するためのビット線の電圧を増幅し、増幅された電圧を参照電圧と比較して前記スキルミオンの有無を検出する検出回路を更に備える
    請求項１５に記載のスキルミオンメモリ。
  17. 電界効果トランジスタの上方に積層される
    請求項１５又は１６に記載に記載のスキルミオンメモリ。
  18. 請求項１５から１７のいずれか一項に記載のスキルミオンメモリを備えるスキルミオンメモリと、中央情報処理演算用論理回路素子とを同一チップ内に有する
    スキルミオンメモリ搭載中央演算処理ＬＳＩ。
  19. 請求項１５から１７のいずれか一項に記載のスキルミオンメモリを備える
    データ記録装置。
  20. 請求項１５から１７のいずれか一項に記載のスキルミオンメモリを備える
    データ処理装置。
  21. 請求項１５から１７のいずれか一項に記載のスキルミオンメモリを備える
    データ通信装置。
JP2016225237A 2016-11-18 2016-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置 Pending JP2018082122A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016225237A JP2018082122A (ja) 2016-11-18 2016-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
PCT/JP2017/039834 WO2018092611A1 (ja) 2016-11-18 2017-11-02 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016225237A JP2018082122A (ja) 2016-11-18 2016-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置

Publications (1)

Publication Number Publication Date
JP2018082122A true JP2018082122A (ja) 2018-05-24

Family

ID=62146558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016225237A Pending JP2018082122A (ja) 2016-11-18 2016-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置

Country Status (2)

Country Link
JP (1) JP2018082122A (ja)
WO (1) WO2018092611A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021033579A (ja) * 2019-08-22 2021-03-01 国立大学法人大阪大学 演算装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202107173D0 (en) 2021-05-19 2021-06-30 Norwegian Univ Sci & Tech Ntnu Spin texture storage device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6677944B2 (ja) * 2014-07-04 2020-04-08 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置
EP3179477A4 (en) * 2014-08-07 2018-03-14 Riken Magnetic storage medium and data recording device
WO2016035579A1 (ja) * 2014-09-02 2016-03-10 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、固体電子デバイス、データ記録装置、データ処理装置およびデータ通信装置
KR102062369B1 (ko) * 2014-10-28 2020-01-03 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021033579A (ja) * 2019-08-22 2021-03-01 国立大学法人大阪大学 演算装置

Also Published As

Publication number Publication date
WO2018092611A1 (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US7835210B2 (en) Magnetic random access memory and data read method of the same
TW459227B (en) Magnetic random access memory with a reference memory array
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
JP5422665B2 (ja) 固定されていない基準層および一方向書込電流を有するスピントルクビットセル
WO2016067744A1 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置および通信装置
US8456895B2 (en) Magnonic magnetic random access memory device
KR20060122812A (ko) 복수-상태 자기 랜덤 액세스 메모리 셀로의 기록 방법
US20170372761A1 (en) Systems for Source Line Sensing of Magnetoelectric Junctions
WO2016035758A1 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置および通信装置
JPWO2016035579A1 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、固体電子デバイス、データ記録装置、データ処理装置およびデータ通信装置
JP2005203791A (ja) 軟基準４導体の磁気メモリ記憶デバイス
TW201110119A (en) Memory and write control method
JP2007087524A (ja) 不揮発性半導体記憶装置
TWI336079B (en) Magnetic random access memory and data reading circuit therefor
JP6712804B2 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
WO2007067832A2 (en) Mram with a write driver and method therefor
WO2018092611A1 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
JP4797795B2 (ja) 磁気メモリ
US8339843B2 (en) Generating a temperature-compensated write current for a magnetic memory cell
WO2003079364A1 (fr) Dispositif de stockage magnetique utilisant un element de jonction a effet tunnel ferromagnetique
JP5034318B2 (ja) 磁気メモリ
US7206223B1 (en) MRAM memory with residual write field reset
CN108701478B (zh) 存储设备、信息处理装置和存储设备控制方法
US20160336053A1 (en) Memory apparatus and memory device