JP2018074198A - 演算方法、基地局装置および演算回路 - Google Patents

演算方法、基地局装置および演算回路 Download PDF

Info

Publication number
JP2018074198A
JP2018074198A JP2016208023A JP2016208023A JP2018074198A JP 2018074198 A JP2018074198 A JP 2018074198A JP 2016208023 A JP2016208023 A JP 2016208023A JP 2016208023 A JP2016208023 A JP 2016208023A JP 2018074198 A JP2018074198 A JP 2018074198A
Authority
JP
Japan
Prior art keywords
correction coefficient
power amplifier
output
transmission signal
dpd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016208023A
Other languages
English (en)
Inventor
峻一 今野
Shunichi Konno
峻一 今野
明 豊間根
Akira Toyomane
明 豊間根
義廣 郷内
Yoshihiro Satouchi
義廣 郷内
武志 芥川
Takeshi Akutagawa
武志 芥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016208023A priority Critical patent/JP2018074198A/ja
Priority to US15/713,210 priority patent/US20180115288A1/en
Publication of JP2018074198A publication Critical patent/JP2018074198A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H03F1/304—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device and using digital means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/468—Indexing scheme relating to amplifiers the temperature being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

【課題】演算処理における消費電力と回路規模との増大を抑制する。【解決手段】演算方法は、パワーアンプの出力からフィードバックされた第１のフィードバック信号とパワーアンプに入力される前の入力信号とに基づいて、パワーアンプによる歪を補正するための第１の補正係数を演算する。また、演算方法は、パワーアンプの後段のフィルタの出力からフィードバックされた第２のフィードバック信号と入力信号とに基づいて、フィルタから出力される信号の位相および振幅を補正するための第２の補正係数を演算する。【選択図】図１

Description

本発明は、演算方法、基地局装置および演算回路に関する。
スマートフォンや携帯端末などの無線端末と無線通信を行なう基地局装置では、送信側にパワーアンプが使用される。パワーアンプの入出力特性は、出力が小さい場合は直線性を有し、出力が大きくなると飽和して非直線性を有する。例えば、パワーアンプを飽和領域近くの高効率で動作させる場合、パワーアンプの入出力特性は非直線性を有する。この場合、非線形性の歪みが発生する。非線形性の歪みの関数を歪関数ｆ（ｐ）で表した場合、パワーアンプから出力される送信信号の波形は、歪関数ｆ（０）周辺の周波数スペクトラムにおいて、サイドローブが持ち上がる。その結果、送信信号が隣接チャネルに漏洩してしまい、隣接妨害が生じる。すなわち、パワーアンプの非線形の歪特性により、隣接周波数チャネルに漏洩する送信波の電力が大きくなってしまう。そのため、ディジタルプリディストーション（ＤＰＤ；Digital Pre-Distortion）を行なう基地局装置が増えている。
ＤＰＤとは、パワーアンプによる歪特性を改善するために、パワーアンプに入力される前の送信信号に対して、パワーアンプによる歪特性とは逆特性の歪み成分を重畳する処理である。この送信信号に逆特性の歪み成分を重畳することによって、パワーアンプを通過した送信信号の歪みが抑制され、パワーアンプによる歪特性が補正される。例えば、ＤＰＤを実行するＤＰＤ機能部は、演算部と、補正部とを有し、演算部は、パワーアンプに入力される前の送信信号と、パワーアンプの出力からフィードバックパスを介してフィードバックされた送信信号との誤差を演算する。演算部は、演算した誤差に基づいて、パワーアンプによる歪特性を補正するための補正係数（補正値）を演算し、テーブルに格納する。補正部は、テーブルの補正係数を、パワーアンプに入力される前の送信信号に適用することにより、パワーアンプによる歪特性を補正する。
一方、基地局装置において、アンテナビームフォーミングが実施される場合がある。アンテナビームフォーミングとは、近接する基地局が同じ周波数帯域を使えるようにするために、電波に指向性を持たせる技術であり、電波の利用効率を大幅に高める効果がある。この技術により、基地局装置は、遠くまで電波を飛ばすことができる。また、基地局装置は、近接する基地局や端末が発する電波と干渉しないように電波を送ることができる。例えば、基地局装置は、無線通信を行なう無線端末の方向に対して電波を集中させ、他の基地局装置と無線通信を行なっている無線端末には電波が届かないようにすることが可能である。電波の集中送出は、複数のアンテナの各々が送り出す信号の位相や電力を変えることで実現される。このアンテナビームフォーミングにはアレイアンテナの原理が用いられている。送信側にアレイアンテナ機能を実現する場合、基地局装置は、複数のアンテナに対応した複数の送信部（ブランチ）を備えている。そのため、アンテナビームフォーミングを実施する場合、アンテナキャリブレーション（ＡＣＡＬ；Antenna Calibration）が行なわれる。
ＡＣＡＬとは、複数のアンテナから放射される電波の位相および振幅を調整する処理である。例えば、アンテナビームフォーミングを実施する場合、各アンテナ間で予め決められたビーム角度に対する位相差が設定される。位相差はアンテナ素子間の関係に基づいて設定される。この位相差を設定する前提として、ブランチ間の位相誤差がキャリブレーションされる。この位相は、環境温度の変動や電源電圧の変動などに伴って変動するため、ＡＣＡＬは一定周期にて実行され、送信信号の位相および振幅の変動分が補正される。例えば、ＡＣＡＬを実行するＡＣＡＬ機能部は、演算部と、補正部とを有し、演算部は、アナログ回路に入力される前の送信信号と、アナログ回路のバンドパスフィルタの出力からフィードバックパスを介してフィードバックされた送信信号との誤差を演算する。演算部は、演算した誤差に基づいて、アナログ回路で発生する送信信号の位相および振幅の変動分を補正するための補正係数（補正値）を演算し、テーブルに格納する。補正部は、テーブルの補正係数を、アナログ回路に入力される前の送信信号に適用することにより、アナログ回路で発生する送信信号の位相および振幅の変動分を補正する。
例えば、複数ブランチでＤＰＤおよびＡＣＡＬを実行する場合、各ブランチに対応した数だけのＤＰＤ機能部、ＡＣＡＬ機能部、およびフィードバックパスが設けられる。そのため、アナログ回路などの回路規模の増大が課題となる。その課題を解決するため、従来では、ＤＰＤ機能部とＡＣＡＬ機能部とのフィードバックパスを共通化しておき、フィードバックパスをスイッチなどで時分割に切り替える技術が提案されている。
特開２００６−０９４０４３号公報 特表２００６−５０３４８７号公報 特開２００２−２４６８２５号公報 特表２００１−５１０６６８号公報
しかしながら、上記の従来技術では、ＤＰＤ機能部とＡＣＡＬ機能部とのフィードバックパスを共通化しているため、演算処理によって消費する消費電力が増大してしまう。例えば、ＤＰＤ機能部とＡＣＡＬ機能部とでフィードバックする共通のポイントが、バンドパスフィルタの出力にあるものとする。この場合、ＡＣＡＬ機能部が、パワーアンプに入力される前の送信信号と、バンドパスフィルタの出力からフィードバックされた送信信号とを比較するので、ＡＣＡＬの性能は維持できる。しかし、送信信号がバンドパスフィルタを通過しているので、バンドパスフィルタの出力からフィードバックされた送信信号には、パワーアンプによる歪特性以外の歪みも含まれる。そのため、ＤＰＤ機能部が、パワーアンプに入力される前の送信信号と、バンドパスフィルタの出力からフィードバックされた送信信号とを比較しても、演算のループ処理が多くなってしまう。すなわち、補正係数が最適な補正係数の範囲内に収束するまでに、演算処理に時間がかかってしまう。その結果、演算処理によって消費する消費電力が増大してしまう。
また、従来技術では、複数ブランチでＤＰＤおよびＡＣＡＬを実行する場合、ＤＰＤ機能部およびＡＣＡＬ機能部の各々に演算回路（演算部）を設けることになるので、回路規模が増大してしまう。
本願に開示の技術は、演算処理によって消費する消費電力と回路規模との増大を抑制する。
１つの態様では、演算方法は、パワーアンプの出力からフィードバックされた第１のフィードバック信号とパワーアンプに入力される前の入力信号とに基づいて、パワーアンプによる歪を補正するための第１の補正係数を演算する。また、演算方法は、パワーアンプの後段のフィルタの出力からフィードバックされた第２のフィードバック信号と入力信号とに基づいて、フィルタから出力される信号の位相および振幅を補正するための第２の補正係数を演算する。
１つの側面では、演算処理によって消費する消費電力と回路規模との増大を抑制することができる。
図１は、実施例１に係る基地局装置の一例を示すブロック図である。 図２は、信号遅延の一例を示す図である。 図３は、演算部の一例を示すブロック図である。 図４は、ＤＰＤによる補正イメージの一例を示す図である。 図５は、ＤＰＤ後のＡＣＡＬによる補正イメージの一例を示す図である。 図６は、図５のＸ部分の拡大図である。 図７は、ＡＣＡＬの簡素化の一例を示す図である。 図８は、実施例１に係る基地局装置の処理の一例を示すフローチャートである。 図９は、図８のＤＰＤの一例を示すフローチャートである。 図１０は、図８のＢＰＦ補正処理の一例を示すフローチャートである。 図１１は、実施例２に係る基地局装置の一例を示すブロック図である。 図１２は、ＡＣＡＬの間欠処理を説明するための図である。 図１３は、実施例２に係る基地局装置の処理の一例を示すフローチャートである。 図１４は、基地局装置のハードウェア構成の一例を示す図である。
以下に、本願の開示する演算方法、基地局装置および演算回路の実施例を、図面に基づいて詳細に説明する。なお、以下の実施例は開示の技術を限定するものではない。
［基地局装置の構成］
図１は、実施例１に係る基地局装置１００の一例を示すブロック図である。基地局装置１００は、デジタル処理部１０１と、アナログ回路１０４と、アンテナ８と、スイッチ（ＳＷ）９、１０、１２と、遅延回路１１と、アナログデジタル変換器（ＡＤＣ）１３とを有している。
アナログ回路１０４は、デジタルアナログ変換器（ＤＡＣ）３と、パワーアンプ（ＰＡ）４と、サーキュレータ５、７と、バンドパスフィルタ（ＢＰＦ）６とを有している。
デジタル処理部１０１は、補正部１０５と、復調部１４と、演算部１５と、セレクタ１８と、スイッチ（ＳＷ）１９とを有している。補正部１０５は、適応フィルタ１、２と、ＤＰＤルックアップテーブル（ＤＰＤ ＬＵＴ）１６と、ＢＰＦルックアップテーブル（ＢＰＦ ＬＵＴ）１７と、スイッチ（ＳＷ）２０とを有している。
基地局装置１００は、更に、複数の送信部（ブランチ）を有している。複数のブランチの各々には補正部１０５、アナログ回路１０４、アンテナ８が設けられている。
適応フィルタ１は、デジタル信号である送信信号を受け取る。適応フィルタ１は、ＢＰＦ ＬＵＴ１７に格納されたＢＰＦ補正係数を送信信号に適用する。すなわち、ＢＰＦ ＬＵＴ１７に格納されたＢＰＦ補正係数と送信信号とが適応フィルタ１によって乗算される。これにより、ＢＰＦ６で発生する送信信号の位相および振幅の変動分が補正される。適応フィルタ１は、補正後の送信信号を適応フィルタ２に出力する。
適応フィルタ２は、適応フィルタ１から送信信号を受け取る。適応フィルタ２は、ＤＰＤ ＬＵＴ１６に格納されたＤＰＤ補正係数を送信信号に適用する。すなわち、ＤＰＤ ＬＵＴ１６に格納されたＤＰＤ補正係数と送信信号とが適応フィルタ２によって乗算される。これにより、ＰＡ４による非線形の歪特性と、ＰＡ４の出力端までに発生する送信信号の位相および振幅の変動分とが補正される。適応フィルタ２は、補正後の送信信号をＤＡＣ３に出力する。
ＤＡＣ３は、適応フィルタ２から送信信号を受け取る。ＤＡＣ３は、送信信号をアナログ信号に変換し、ＰＡ４に出力する。
ＰＡ４は、ＤＡＣ３から送信信号を受け取る。ＰＡ４は、送信信号の電力を増幅し、サーキュレータ５に出力する。
サーキュレータ５は、ＰＡ４から送信信号を受け取る。サーキュレータ５は、送信信号をＢＰＦ６に出力する。また、サーキュレータ５は、送信信号をＳＷ９、ＤＰＤフィードバックパス（ＤＰＤ ＦＢ）１０２を介してＳＷ１２に出力する。
ＳＷ９は、ＤＰＤ ＦＢ１０２上に設けられている。具体的には、ＳＷ９は、複数のブランチにそれぞれ対応する複数のスイッチ部を有し、各スイッチ部はＤＰＤ ＦＢ１０２上に設けられている。例えば、ＳＷ９において、複数のスイッチ部が順番にオンすることにより、各ブランチのＤＰＤ ＦＢ１０２が順番に有効になる。すなわち、各ブランチにおいて、サーキュレータ５とＳＷ１２とがＤＰＤ ＦＢ１０２を介して接続される。
ＢＰＦ６は、サーキュレータ５から送信信号を受け取る。ＢＰＦ６は、送信信号に対して特定の周波数帯域の信号を通過させ、それ以外の周波数帯域の信号を減衰させる。ＢＰＦ６を通過した信号は送信信号としてサーキュレータ７に出力される。
サーキュレータ７は、ＢＰＦ６から送信信号を受け取る。サーキュレータ７は、送信信号をアンテナ８に出力する。アンテナ８は、サーキュレータ７からの送信信号を送信する。また、サーキュレータ７は、送信信号をＳＷ１０、ＡＣＡＬフィードバックパス（ＡＣＡＬ ＦＢ）１０３、遅延回路１１を介してＳＷ１２に出力する。
ＳＷ１０は、ＡＣＡＬ ＦＢ１０３上に設けられている。具体的には、ＳＷ１０は、複数のブランチにそれぞれ対応する複数のスイッチ部を有し、各スイッチ部はＡＣＡＬ ＦＢ１０３上に設けられている。例えば、ＳＷ１０において、複数のスイッチ部が順番にオンすることにより、各ブランチのＡＣＡＬ ＦＢ１０３が順番に有効になる。すなわち、各ブランチにおいて、サーキュレータ７とＳＷ１２とがＡＣＡＬ ＦＢ１０３を介して接続される。
ＳＷ１２は、制御信号に応じてフィードバックパスを時分割に切り替える。制御信号は第１の値または第２の値を表す。例えば、制御信号が第１の値を表す場合、ＳＷ１２はＤＰＤ ＦＢ１０２を選択する。この場合、ＳＷ１２は、ＰＡ４の出力からサーキュレータ５、ＳＷ９、ＤＰＤ ＦＢ１０２を介してフィードバックされた送信信号をＡＤＣ１３に出力する。また、制御信号が第２の値を表す場合、ＳＷ１２はＡＣＡＬ ＦＢ１０３を選択する。この場合、ＳＷ１２は、ＢＰＦ６の出力からサーキュレータ７、ＳＷ１０、ＡＣＡＬ ＦＢ１０３を介してフィードバックされた送信信号をＡＤＣ１３に出力する。制御信号の切り替えタイミングは、処理遅延に基づいて決定される。
遅延回路１１は、ＡＣＡＬ ＦＢ１０３上に設けられている。具体的には、遅延回路１１は、ＡＣＡＬ ＦＢ１０３上でＳＷ１０とＳＷ１２との間に設けられている。遅延回路１１は、ＤＰＤ ＦＢ１０２とＡＣＡＬ ＦＢ１０３とを時分割で切り替える際に、ＢＰＦ６の出力からサーキュレータ７、ＳＷ１０、ＡＣＡＬ ＦＢ１０３を介してフィードバックされた送信信号を所定時間遅延させる。
図２は、信号遅延の一例を示す図である。例えば、所定時間Ｔｃは、処理時間Ｔａと処理時間Ｔｂとに基づいて決定される。具体的には、処理時間Ｔａは、演算部１５がＤＰＤを実行するときの処理時間を表し、処理時間Ｔｂは、送信信号がＢＰＦ６を通過するときの処理時間を表す。所定時間Ｔｃは、処理時間Ｔａから処理時間Ｔｂを減算した時間を表す。これにより、所定時間Ｔｃ遅延した送信信号は、ＰＡ４の出力からサーキュレータ５、ＳＷ９、ＤＰＤ ＦＢ１０２を介してフィードバックされた送信信号と同じタイミングの送信信号となる。
図１に示すように、ＡＤＣ１３は、ＳＷ１２から送信信号を受け取る。ＡＤＣ１３は、送信信号をデジタル信号に変換し、復調部１４に出力する。
復調部１４は、ＡＤＣ１３から送信信号を受け取る。復調部１４は、送信信号に対して復調を行ない、演算部１５に出力する。
セレクタ１８は、制御信号に応じて送信信号を選択する。例えば、制御信号が第１の値を表す場合、セレクタ１８は送信信号ＳＧ１１を選択する。制御信号が第２の値を表す場合、セレクタ１８は送信信号ＳＧ１２を選択する。送信信号ＳＧ１１は、適応フィルタ１から出力され、かつ、適応フィルタ２に入力される前の送信信号である。送信信号ＳＧ１２は、適応フィルタ１に入力される前の送信信号である。したがって、制御信号が第１の値を表す場合、セレクタ１８は送信信号ＳＧ１１を演算部１５に出力する。また、制御信号が第２の値を表す場合、セレクタ１８は送信信号ＳＧ１２を演算部１５に出力する。
ＳＷ１９は、演算部１５と補正部１０５との間に設けられている。具体的には、ＳＷ１９は、複数のブランチにそれぞれ対応する複数のスイッチ部を有している。例えば、ＳＷ１０において、複数のスイッチ部が順番にオンすることにより、各ブランチが順番に有効になる。すなわち、各ブランチにおいて、演算部１５と補正部１０５とが接続される。
補正部１０５のＳＷ２０は、制御信号に応じてルックアップテーブルを選択する。例えば、制御信号が第１の値を表す場合、ＳＷ２０はＤＰＤ ＬＵＴ１６を選択する。この場合、演算部１５とＤＰＤ ＬＵＴ１６とがＳＷ１９、２０を介して接続される。また、制御信号が第２の値を表す場合、ＳＷ２０はＢＰＦ ＬＵＴ１７を選択する。この場合、演算部１５とＢＰＦ ＬＵＴ１７とがＳＷ１９、２０を介して接続される。
演算部１５は、制御信号に応じて演算処理を実行する。例えば、制御信号が第１の値を表す場合、演算部１５は、演算処理としてＤＰＤを実行する。この場合、演算部１５は、セレクタ１８からの送信信号ＳＧ１１と、復調部１４からの第１の送信信号との誤差を演算する。復調部１４からの第１の送信信号は、ＰＡ４からサーキュレータ５、ＳＷ９、ＤＰＤ ＦＢ１０２、ＳＷ１２、ＡＤＣ１３、復調部１４を介してフィードバックされた送信信号である。演算部１５は、演算した誤差に基づいて、ＰＡ４による非線形の歪特性と、ＰＡ４の出力端までに発生する送信信号の位相および振幅の変動分（以下、第１の変動分と記載する）とを補正するためのＤＰＤ補正係数を演算する。ここで、制御信号が第１の値を表す場合、ＳＷ２０はＤＰＤ ＬＵＴ１６を選択する。したがって、演算部１５は、演算したＤＰＤ補正係数を、ＳＷ１９、ＳＷ２０を介してＤＰＤ ＬＵＴ１６に格納する。ＤＰＤ ＬＵＴ１６に格納されたＤＰＤ補正係数と送信信号とが適応フィルタ２によって乗算されることにより、ＰＡ４による歪特性と第１の変動分とが補正される。
また、制御信号が第２の値を表す場合、演算部１５は、演算処理としてＡＣＡＬを実行する。この場合、演算部１５は、セレクタ１８からの送信信号ＳＧ１２と、復調部１４からの第２の送信信号との誤差を演算する。復調部１４からの第２の送信信号は、ＢＰＦ６からサーキュレータ７、ＳＷ１０、ＡＣＡＬ ＦＢ１０３、遅延回路１１、ＳＷ１２、ＡＤＣ１３、復調部１４を介してフィードバックされた送信信号である。演算部１５は、演算した誤差に基づいて、ＢＰＦ６で発生する送信信号の位相および振幅の変動分（以下、第２の変動分と記載する）を補正するためのＢＰＦ補正係数を演算する。ここで、制御信号が第２の値を表す場合、ＳＷ２０はＢＰＦ ＬＵＴ１７を選択する。したがって、演算部１５は、演算したＢＰＦ補正係数を、ＳＷ１９、２０を介してＢＰＦ ＬＵＴ１７に格納する。ＢＰＦ ＬＵＴ１７に格納されたＢＰＦ補正係数と送信信号とが適応フィルタ１によって乗算されることにより、第２の変動分が補正される。
［演算部の構成］
図３は、演算部１５の一例を示すブロック図である。演算部１５は、ＬＭＳ演算処理部１５０１と、誤差抽出処理部１５０２と、セレクタ１５０３と、帯域制限部１５０４とを有している。演算部１５は演算回路の一例である。
帯域制限部１５０４は、復調部１４から送信信号を受け取る。帯域制限部１５０４は、送信信号に対してＢＰＦ６と同じ周波数帯域の信号を通過させ、それ以外の周波数帯域の信号を減衰させる。帯域制限部１５０４を通過した信号はセレクタ１５０３に出力される。
セレクタ１５０３は、制御信号に応じて送信信号を選択する。例えば、制御信号が第１の値を表す場合、セレクタ１５０３は送信信号ＳＧ２１を誤差抽出処理部１５０２に出力する。送信信号ＳＧ２１は、復調部１４からの第１の送信信号である。また、制御信号が第２の値を表す場合、セレクタ１５０３は送信信号ＳＧ２２を誤差抽出処理部１５０２に出力する。送信信号ＳＧ２２は、復調部１４からの第２の送信信号である。したがって、制御信号が第１の値を表す場合、復調部１４からの第１の送信信号が送信信号ＳＧ２１として選択される。制御信号が第２の値を表す場合、復調部１４から帯域制限部１５０４を通過した第２の送信信号が送信信号ＳＧ２２として選択される。
誤差抽出処理部１５０２は、セレクタ１８とセレクタ１５０３から送信信号を受け取る。例えば、制御信号が第１の値を表す場合、セレクタ１８は送信信号ＳＧ１１を誤差抽出処理部１５０２に出力し、セレクタ１５０３は送信信号ＳＧ２１を誤差抽出処理部１５０２に出力する。この場合、誤差抽出処理部１５０２は、セレクタ１８から送信信号ＳＧ１１を受け取り、セレクタ１５０３から送信信号ＳＧ２１を受け取る。誤差抽出処理部１５０２は、送信信号ＳＧ１１と送信信号ＳＧ２１との誤差を第１の誤差として抽出し、第１の誤差をＬＭＳ演算処理部１５０１に出力する。
また、制御信号が第２の値を表す場合、セレクタ１８は送信信号ＳＧ１２を誤差抽出処理部１５０２に出力し、セレクタ１５０３は送信信号ＳＧ２２を誤差抽出処理部１５０２に出力する。この場合、誤差抽出処理部１５０２は、セレクタ１８から送信信号ＳＧ１２を受け取り、セレクタ１５０３から送信信号ＳＧ２２を受け取る。誤差抽出処理部１５０２は、送信信号ＳＧ１２と送信信号ＳＧ２２との誤差を第２の誤差として抽出し、第２の誤差をＬＭＳ演算処理部１５０１に出力する。
ＬＭＳ演算処理部１５０１は、制御信号に応じて、ルックアップテーブルを更新する。例えば、制御信号が第１の値を表す場合、ＬＭＳ演算処理部１５０１はＤＰＤ ＬＵＴ１６を更新する。この場合、ＬＭＳ演算処理部１５０１は、誤差抽出処理部１５０２から第１の誤差を受け取る。ＬＭＳ演算処理部１５０１は、例えば誤差最小（ＬＭＳ：Least Mean Square）アルゴリズムを用いた演算処理により、第１の誤差が０になるようにＤＰＤ補正係数を演算する。ここで、制御信号が第１の値を表す場合、ＳＷ２０はＤＰＤ ＬＵＴ１６を選択する。したがって、ＬＭＳ演算処理部１５０１は、ＤＰＤ補正係数を、ＳＷ１９、２０を介してＤＰＤ ＬＵＴ１６に格納する。
また、制御信号が第２の値を表す場合、ＬＭＳ演算処理部１５０１はＢＰＦ ＬＵＴ１７を更新する。この場合、ＬＭＳ演算処理部１５０１は、誤差抽出処理部１５０２から第２の誤差を受け取る。ＬＭＳ演算処理部１５０１は、例えばＬＭＳアルゴリズムを用いた演算処理により、第２の誤差が０になるようにＢＰＦ補正係数を演算する。ここで、制御信号が第２の値を表す場合、ＳＷ２０はＢＰＦ ＬＵＴ１７を選択する。したがって、ＬＭＳ演算処理部１５０１は、ＢＰＦ補正係数を、ＳＷ１９、２０を介してＢＰＦ ＬＵＴ１７に格納する。
［補正イメージ］
図４は、ＤＰＤによる補正イメージの一例を示す図である。図５は、ＤＰＤ後のＡＣＡＬによる補正イメージの一例を示す図である。図６は、図５のＸ部分の拡大図である。
例えば、ＰＡ４を飽和領域近くの高効率で動作させる場合、ＰＡ４の入出力特性は非直線性を有する。この場合、非線形性の歪みが発生する。非線形性の歪みの関数を歪関数ｆ（ｐ）で表した場合、ＰＡ４から出力される送信信号の波形は、歪関数ｆ（０）周辺の周波数スペクトラムにおいて、図４の破線３０１で示すようにサイドローブが持ち上がる。その結果、送信信号が隣接チャネルに漏洩してしまい、隣接妨害が生じる。そこで、ＤＰＤを実行することによって、図４の破線３０１で示す特性に対して、図４の実線３０２で示すように帯域外の歪みが補正される。すなわち、ＰＡ４による歪特性が補正される。
例えば、アンテナビームフォーミングを実施する場合、各アンテナ間で予め決められたビーム角度に対する位相差が設定される。位相差はアンテナ素子間の関係に基づいて設定される。この位相差を設定する前提として、ブランチ間の位相誤差がキャリブレーションされる。この位相は、環境温度の変動や電源電圧の変動などに伴って変動する。そこで、ＤＰＤを実行することによって、ＰＡ４から出力される送信信号に対して、図４の実線３０２で示す特性のように帯域内の位相および振幅の変動分も補正される。すなわち、第１の変動分が補正される。
第１の変動分は、主に熱や電源電圧の変動などに伴って発生する。一方、ＢＰＦ６は主にパッシブ部品で形成されるため、ＢＰＦ６から出力される送信信号の位相および振幅の変動分は、環境温度の変動などに伴って発生する。ＤＰＤでは、ＰＡ４による歪特性を補正すると共に、第１の変動分を補正する。そのため、第１の変動分に関しては、ＡＣＡＬに流用することができる。すなわち、第１の変動分の補正は、ＤＰＤとＡＣＡＬとで共通化することができる。この共通化により、ＡＣＡＬを簡素化することができる。具体的には、ＤＰＤの実行後にＡＣＡＬを実行することによって、図５、６の破線３０３で示す特性（図４の実線３０２で示す特性に相当）に対して、図５、６の実線３０４で示す特性のように帯域内の位相および振幅の変動分が補正される。すなわち、第２の変動分が補正される。このように、ＡＣＡＬでは第２の変動分を補正すればよい。
図７は、ＡＣＡＬの簡素化の一例を示す図である。図７では、複数のブランチが４ブランチであり、無線フレームとして１サブフレームにおいて、４ブランチ分のＤＰＤおよびＡＣＡＬが実行される場合を例に説明する。
まず、ＡＣＡＬを簡素化しない場合、ＤＰＤでは、ＰＡ４による歪特性と第１の変動分とを補正するためのＤＰＤ補正係数が演算される。ＤＰＤ補正係数により、ＰＡ４による歪特性と第１の変動分とが補正される。次に、ＡＣＡＬでは、ＢＰＦ６の出力端までに発生する送信信号の位相および振幅の変動分（以下、第３の変動分と記載する）を補正するためのＡＣＡＬ補正係数が演算される。ＡＣＡＬ補正係数により、第３の変動分が補正される。しかし、第３の変動分は、ＤＰＤにより補正された第１の変動分と、第２の変動分とを含んでいる。したがって、ＡＣＡＬを簡素化しない場合、ＤＰＤにより補正された第１の変動分と、第２の変動分とに関して、演算処理が行なわれる。そのため、ＡＣＡＬ補正係数が最適な補正係数の範囲内に収束するまでに、演算処理に時間がかかってしまう。すなわち、演算のループ処理が多くなってしまう。その結果、演算処理によって消費する消費電力が増大してしまう。
次に、ＡＣＡＬを簡素化した場合、ＤＰＤでは、ＰＡ４による歪特性と第１の変動分とを補正するためのＤＰＤ補正係数が演算される。ＤＰＤ補正係数により、ＰＡ４による歪特性と第１の変動分とが補正される。次に、ＡＣＡＬ（ＢＰＦ補正処理）では、ＤＰＤの実行後に、第２の変動分を補正するためのＢＰＦ補正係数が演算される。ＢＰＦ補正係数により、第２の変動分が補正される。すなわち、ＡＣＡＬを簡素化した場合、第２の変動分に関して、演算処理が行なわれる。そのため、図７に示すように、ＡＣＡＬを簡素化した場合では、ＡＣＡＬを簡素化しない場合に比べて、ＢＰＦ補正係数が最適な補正係数の範囲内に収束するまでに演算処理にかかる時間は、時間Ｔだけ短縮できる。その結果、演算処理によって消費する消費電力の増大が抑制される。
［基地局装置の動作例］
次に、実施例１に係る基地局装置１００の処理について説明する。図８は、実施例１に係る基地局装置の処理の一例を示すフローチャートである。
まず、ＤＰＤが実行される（ステップＳ１０１）。ここで、ステップＳ１０１において、遅延回路１１による遅延処理が実行される。すなわち、遅延回路１１は、ＢＰＦ６の出力からサーキュレータ７、ＳＷ１０、ＡＣＡＬ ＦＢ１０３を介してフィードバックされた送信信号を所定時間Ｔｃ遅延させる。
次に、ＤＰＤの実行後に、ＡＣＡＬとしてＢＰＦ補正処理が実行される（ステップＳ１０２）。次に、ＳＷ９、１０、１９によりブランチの切り替えが行なわれ（ステップＳ１０３）、基地局装置１００の処理はステップＳ１０１に戻る。
図９は、図８のＤＰＤの一例を示すフローチャートである。まず、ＳＷ１２によりＤＰＤ ＦＢ１０２の径路が選択される（ステップＳ２０１）。この場合、セレクタ１８は送信信号ＳＧ１１を誤差抽出処理部１５０２に出力し、セレクタ１５０３は送信信号ＳＧ２１を誤差抽出処理部１５０２に出力する。また、ＳＷ２０はＤＰＤ ＬＵＴ１６を選択する。
誤差抽出処理部１５０２は、セレクタ１８から送信信号ＳＧ１１を受け取り、セレクタ１５０３から送信信号ＳＧ２１を受け取る。誤差抽出処理部１５０２は、送信信号ＳＧ１１と送信信号ＳＧ２１との誤差を第１の誤差として抽出する。ＬＭＳ演算処理部１５０１は、第１の誤差に対して、ＬＭＳアルゴリズムを用いた演算処理（以下、ＬＭＳ演算と記載する）を施す。このＬＭＳ演算により、ＰＡ４による非線形の歪特性と第１の変動分とを補正するためのＤＰＤ補正係数が演算される（ステップＳ２０２）。ＬＭＳ演算処理部１５０１は、ＤＰＤ補正係数を、ＳＷ１９、２０を介してＤＰＤ ＬＵＴ１６に格納することにより、ＤＰＤ ＬＵＴ１６を更新する（ステップＳ２０３）。ＤＰＤ ＬＵＴ１６に格納されたＤＰＤ補正係数と送信信号とが適応フィルタ２によって乗算されることにより、ＰＡ４による歪特性と第１の変動分とが補正される（ステップＳ２０４）。
図１０は、図８のＢＰＦ補正処理の一例を示すフローチャートである。まず、ＳＷ１２によりＡＣＡＬ ＦＢ１０３の径路が選択される（ステップＳ３０１）。この場合、演算部１５の帯域制限部１５０４は、所定時間Ｔｃ遅延した送信信号に対してＢＰＦ６と同じ周波数帯域の信号を通過させ、それ以外の周波数帯域の信号を減衰させる（ステップＳ３０２）。また、セレクタ１８は送信信号ＳＧ１２を誤差抽出処理部１５０２に出力し、セレクタ１５０３は、帯域制限部１５０４を通過した送信信号ＳＧ２２を誤差抽出処理部１５０２に出力する。また、ＳＷ２０はＢＰＦ ＬＵＴ１７を選択する。
誤差抽出処理部１５０２は、セレクタ１８から送信信号ＳＧ１２を受け取り、セレクタ１５０３から送信信号ＳＧ２２を受け取る。誤差抽出処理部１５０２は、送信信号ＳＧ１２と送信信号ＳＧ２２との誤差を第２の誤差として抽出する。ＬＭＳ演算処理部１５０１は、第２の誤差に対して、ＬＭＳ演算を施す。このＬＭＳ演算により、第２の変動分を補正するためのＢＰＦ補正係数が演算される（ステップＳ３０３）。ＬＭＳ演算処理部１５０１は、ＢＰＦ補正係数を、ＳＷ１９、２０を介してＢＰＦ ＬＵＴ１７に格納することにより、ＢＰＦ ＬＵＴ１７を更新する（ステップＳ３０４）。ＢＰＦ ＬＵＴ１７に格納されたＢＰＦ補正係数と送信信号とが適応フィルタ１によって乗算されることにより、第２の変動分が補正される（ステップＳ３０５）。
［実施例の効果］
以上の説明により、本実施例の基地局装置１００は、ＰＡ４と、ＰＡ４の後段のフィルタ（ＢＰＦ６）と、演算回路である演算部１５とを有している。演算部１５は、ＤＰＤとＡＣＡＬとを実行する。ＤＰＤでは、演算部１５は、ＰＡ４の出力からフィードバックされた第１のフィードバック信号と、ＰＡ４に入力される前の入力信号とに基づいて、ＰＡ４による歪を補正するための第１の補正係数（ＤＰＤ補正係数）を演算する。ＡＣＡＬでは、演算部１５は、ＢＰＦ６の出力からフィードバックされた第２のフィードバック信号と、入力信号とに基づいて、ＢＰＦ６から出力される信号の位相および振幅を補正するための第２の補正係数（ＢＰＦ補正係数）を演算する。ここで、ＤＰＤ補正係数による補正は、ＤＰＤとＡＣＡＬとで共通化することができるので、ＡＣＡＬが簡素化される。すなわち、ＡＣＡＬでは、ＢＰＦ補正係数による補正を行なえばよい。ＡＣＡＬを簡素化した場合では、ＡＣＡＬを簡素化しない場合に比べて、ＢＰＦ補正係数が最適な補正係数の範囲内に収束するまでに演算処理にかかる時間を短縮できる。その結果、本実施例によれば、演算処理によって消費する消費電力の増大を抑制することができる。また、本実施例の基地局装置１００は、ＤＰＤとＡＣＡＬとを１つの演算回路（演算部１５）により実行する。このため、本実施例によれば、回路規模の増大を抑制することができる。
また、本実施例の基地局装置１００は、スイッチ部（ＳＷ９、１０、１２）を更に有している。ＳＷ９、１０、１２は、ＰＡ４の出力をフィードバックするための第１のフィードバックパス（ＤＰＤ ＦＢ１０２）と、ＢＰＦ６の出力をフィードバックするための第２のフィードバックパス（ＡＣＡＬ ＦＢ１０３）と、を時分割に切り替える。これにより、第１の変動分をＤＰＤ補正係数により補正してから、第２の変動分をＢＰＦ補正係数により補正することができる。
また、本実施例の基地局装置１００は、遅延回路１１を更に有している。遅延回路１１は、ＤＰＤ ＦＢ１０２とＡＣＡＬ ＦＢ１０３とを時分割に切り替える際に、処理時間Ｔａと処理時間Ｔｂとに基づいて、ＢＰＦ６の出力からＡＣＡＬ ＦＢ１０３を介してフィードバックされた第２のフィードバック信号を所定時間Ｔｃ遅延させる。処理時間Ｔａは、演算部１５がＤＰＤを実行するときの処理時間を表し、処理時間Ｔｂは、ＰＡ４から出力された信号がＢＰＦ６を通過するときの処理時間を表す。所定時間Ｔｃは、処理時間Ｔａから処理時間Ｔｂを減算した時間を表す。これにより、所定時間Ｔｃ遅延させた第２のフィードバック信号を、ＰＡ４の出力からＤＰＤ ＦＢ１０２を介してフィードバックされた第１のフィードバック信号と同じタイミングの信号で演算を行なうことができる。
［基地局装置の構成］
図１１は、実施例２に係る基地局装置の一例を示すブロック図である。実施例２では、実施例１と同様の構成及び動作については説明を省略する。
実施例２に係る基地局装置１００は、更に、環境温度を計測する温度計１２１を有している。基地局装置１００のデジタル処理部１０１は、更に、判定部１２２を有している。
判定部１２２は、ＡＣＡＬとしてＢＰＦ補正処理が実行されたときに、ＢＰＦ補正係数が最適な補正係数の範囲内に収束しているか否かを判定する。ＢＰＦ補正係数が最適な補正係数の範囲内に収束している場合、判定部１２２は、温度変動値を算出する。温度変動値は、ＢＰＦ補正係数が最適な補正係数の範囲内に収束したときに温度計１２１により計測された環境温度と、温度計１２１により現在計測された環境温度との間の値である。判定部１２２は、温度変動値の絶対値が設定値以下であるか否かを判定し、その判定結果を演算部１５に出力する。
演算部１５は、判定部１２２から判定結果を受け取る。判定部１２２からの判定結果が、温度変動値が設定値以下であることを表している場合、演算部１５は、ＡＣＡＬを停止する。ＡＣＡＬの停止中に、判定部１２２からの判定結果が、温度変動値が設定値を超えることを表している場合、演算部１５は、ＡＣＡＬを再開する。
実施例１で説明したように、ＢＰＦ６は主にパッシブ部品で形成されるため、ＢＰＦ６から出力される送信信号の位相および振幅の変動分は、環境温度の変動などに伴って発生する。そこで、ＡＣＡＬの実行によりＢＰＦ補正係数が最適な補正係数の範囲内に収束したときに、環境温度の変動値が設定値以下である場合に、ＡＣＡＬを停止する。これにより、ＡＣＡＬを間欠的に実行することができる。
［ＡＣＡＬの間欠処理］
図１２は、ＡＣＡＬの間欠処理を説明するための図である。図１２に示すように、複数のブランチが４ブランチであり、無線フレームとして１サブフレームにおいて、４ブランチ分のＡＣＡＬが実行される場合を例にする。
まず、１番目のサブフレームからＮ番目のサブフレーム（Ｎは、４よりも大きい整数）において、ＡＣＡＬ（ＢＰＦ補正処理）が実行される。その結果、ＢＰＦ補正係数が最適な補正係数の範囲内に収束する。次に、（Ｎ＋１）番目のサブフレームから、（Ｍ＋１）番目のサブフレーム（Ｍは、Ｎ＋３よりも大きい整数）において、温度変動値が設定値以下であるため、ＡＣＡＬ（ＢＰＦ補正処理）が停止される。次に、（Ｍ＋２）番目のサブフレーム以降においては、温度変動値が設定値を超えるため、ＡＣＡＬ（ＢＰＦ補正処理）が実行される。ＡＣＡＬの間欠処理を実行した場合では、ＡＣＡＬの間欠処理を実行しない場合に比べて、（Ｎ＋１）番目のサブフレームから（Ｍ＋１）番目のサブフレームまでの時間においては、ＡＣＡＬの実行によって消費する消費電力を低減できる。
［基地局装置の動作例］
次に、実施例２に係る基地局装置の処理動作について説明する。図１３は、実施例２に係る基地局装置の処理の一例を示すフローチャートである。
まず、ＤＰＤ、および、遅延回路１１による遅延処理が実行される（ステップＳ１０１）。次に、ＢＰＦ補正係数が最適な補正係数の範囲内に収束していない場合（ステップＳ４０１：Ｎｏ）、ＡＣＡＬとしてＢＰＦ補正処理が実行される（ステップＳ１０２）。次に、ＳＷ９、１０、１９によりブランチの切り替えが行なわれ（ステップＳ１０３）、基地局装置１００の処理はステップＳ１０１に戻る。
一方、ＢＰＦ補正係数が最適な補正係数の範囲内に収束している場合（ステップＳ４０１：Ｙｅｓ）、判定部１２２は、ＢＰＦ補正係数が最適な補正係数の範囲内に収束したときの環境温度と、現在計測された環境温度との間の温度変動値を算出する。判定部１２２は、温度変動値の絶対値が設定値以下であるか否かを判定する（ステップＳ４０２）。
温度変動値の絶対値が設定値以下である場合（ステップＳ４０２：Ｙｅｓ）、ＢＰＦ補正処理が実行されない。次に、ＳＷ９、１０、１９によりブランチの切り替えが行なわれ（ステップＳ１０３）、基地局装置１００の処理はステップＳ１０１に戻る。
一方、温度変動値の絶対値が設定値を超える場合（ステップＳ４０２：Ｎｏ）、ＢＰＦ補正処理が実行される（ステップＳ１０２）。次に、ＳＷ９、１０、１９によりブランチの切り替えが行なわれ（ステップＳ１０３）、基地局装置１００の処理はステップＳ１０１に戻る。
以上の説明により、本実施例の基地局装置１００は、環境温度を計測する温度計１２１と、判定部１２２とを更に有している。判定部１２２は、ＢＰＦ補正係数を演算する処理が実行されたときにＢＰＦ補正係数が最適な補正係数の範囲内に収束しているか否かを判定する。判定部１２２は、ＢＰＦ補正係数が最適な補正係数の範囲内に収束したときの環境温度と、現在計測された環境温度との間の温度変動値が、設定値以下であるか否かを判定する。演算部１５は、温度変動値が設定値以下である場合、ＢＰＦ補正係数を演算する処理を停止する。演算部１５は、ＢＰＦ補正係数を演算する処理の停止中に温度変動値が設定値を超える場合、ＢＰＦ補正係数を演算する処理を再開する。このように、ＢＰＦ補正係数が最適な補正係数の範囲内に収束がしたときに温度変動値が設定値以下である場合に、ＡＣＡＬを停止することにより、ＡＣＡＬを間欠的に実行することができる。これにより、ＡＣＡＬの間欠処理を実行した場合では、ＡＣＡＬの間欠処理を実行しない場合に比べて、ＡＣＡＬの実行によって消費する消費電力を低減することができる。
［他の実施例］
実施例１、２で図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
さらに、各装置で行われる各種処理は、ＣＰＵ（Central Processing Unit）（又はＭＰＵ（Micro Processing Unit）、ＭＣＵ（Micro Controller Unit）等のマイクロ・コンピュータ）上で、その全部又は任意の一部を実行するようにしてもよい。また、各種処理は、ＣＰＵ（又はＭＰＵ、ＭＣＵ等のマイクロ・コンピュータ）で解析実行するプログラム上、又はワイヤードロジックによるハードウェア上で、その全部又は任意の一部を実行するようにしてもよい。
実施例１、２の基地局装置は、例えば、次のようなハードウェア構成により実現することができる。
図１４は、基地局装置のハードウェア構成の一例を示す図である。図１４に示すように、基地局装置２００は、プロセッサ２０１と、メモリ２０２と、アナログ回路２０３とを有している。プロセッサ２０１の一例としては、ＣＰＵ、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）等が挙げられる。また、メモリ２０２の一例としては、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等のＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリ等が挙げられる。
そして、実施例１、２の基地局装置１００で行われる各種処理は、不揮発性記憶媒体などの各種メモリに格納されたプログラムをプロセッサで実行することによって実現されてもよい。すなわち、デジタル処理部１０１によって実行される各処理に対応するプログラムがメモリ２０２に記録され、各プログラムがプロセッサ２０１で実行されてもよい。また、アナログ回路１０４は、アナログ回路２０３によって実現される。
なお、ここでは、実施例１、２の基地局装置１００で行われる各種処理がプロセッサ２０１によって実行されるものとしたが、これに限定されるものではなく、複数のプロセッサによって実行されてもよい。
１ 適応フィルタ
２ 適応フィルタ
３ デジタルアナログ変換器（ＤＡＣ）
４ パワーアンプ（ＰＡ）
５ サーキュレータ
６ バンドパスフィルタ（ＢＰＦ）
７ サーキュレータ
８ アンテナ
９ スイッチ（ＳＷ）
１０ スイッチ（ＳＷ）
１１ 遅延回路
１２ スイッチ（ＳＷ）
１３ アナログデジタル変換器（ＡＤＣ）
１４ 復調部
１５ 演算部（演算回路）
１６ ＤＰＤルックアップテーブル（ＤＰＤ ＬＵＴ）
１７ ＢＰＦルックアップテーブル（ＢＰＦ ＬＵＴ）
１８ セレクタ
１９ スイッチ（ＳＷ）
２０ スイッチ（ＳＷ）
１００ 基地局装置
１０１ デジタル処理部
１０２ ＤＰＤフィードバックパス（ＤＰＤ ＦＢ）
１０３ ＡＣＡＬフィードバックパス（ＡＣＡＬ ＦＢ）
１０４ アナログ回路
１０５ 補正部
１２１ 温度計
１２２ 判定部
２００ 基地局装置
２０１ プロセッサ
２０２ メモリ
２０３ アナログ回路
１５０１ ＬＭＳ演算処理部
１５０２ 誤差抽出処理部
１５０３ セレクタ
１５０４ 帯域制限部

Claims (6)

  1. 基地局装置が、
    パワーアンプの出力からフィードバックされた第１のフィードバック信号と前記パワーアンプに入力される前の入力信号とに基づいて、前記パワーアンプによる歪を補正するための第１の補正係数を演算し、
    前記パワーアンプの後段のフィルタの出力からフィードバックされた第２のフィードバック信号と前記入力信号とに基づいて、前記フィルタから出力される信号の位相および振幅を補正するための第２の補正係数を演算する、
    処理を実行することを特徴とする演算方法。
  2. 前記パワーアンプの出力をフィードバックするための第１のフィードバックパスと、前記フィルタの出力をフィードバックするための第２のフィードバックパスと、を時分割に切り替える、
    処理を更に実行し、
    フィードバックパスが前記第１のフィードバックパスに切り替えられた場合、前記第１の補正係数を演算する処理を実行し、
    前記フィードバックパスが前記第２のフィードバックパスに切り替えられた場合、前記第２の補正係数を演算する処理を実行する、
    ことを特徴とする請求項１に記載の演算方法。
  3. 前記第１のフィードバックパスと前記第２のフィードバックパスとを時分割に切り替える際に、前記第１の補正係数を演算する処理を実行するときの処理時間と、前記パワーアンプから出力された信号が前記フィルタを通過するときの処理時間とに基づいて、前記フィルタの出力から前記第２のフィードバックパスを介してフィードバックされた前記第２のフィードバック信号を所定時間遅延させる、
    処理を更に実行することを特徴とする請求項２に記載の演算方法。
  4. 環境温度を計測し、
    前記第２の補正係数を演算する処理が実行されたときに前記第２の補正係数が最適な補正係数の範囲内に収束しているか否かを判定し、
    前記第２の補正係数が最適な補正係数の範囲内に収束したときの前記環境温度と、現在計測された前記環境温度との間の温度変動値が、設定値以下であるか否かを判定し、
    前記温度変動値が設定値以下である場合、前記第２の補正係数を演算する処理を停止し、
    前記第２の補正係数を演算する処理の停止中に前記温度変動値が前記設定値を超える場合、前記第２の補正係数を演算する処理を再開する、
    処理を更に実行することを特徴とする請求項１から３のいずれか一項に記載の演算方法。
  5. パワーアンプと、
    前記パワーアンプの後段のフィルタと、
    前記パワーアンプの出力からフィードバックされた第１のフィードバック信号と前記パワーアンプに入力される前の入力信号とに基づいて、前記パワーアンプによる歪を補正するための第１の補正係数を演算し、前記フィルタの出力からフィードバックされた第２のフィードバック信号と前記入力信号とに基づいて、前記フィルタから出力される信号の位相および振幅を補正するための第２の補正係数を演算する演算部と、
    を具備することを特徴とする基地局装置。
  6. パワーアンプの出力からフィードバックされた第１のフィードバック信号と前記パワーアンプに入力される前の入力信号との誤差である第１の誤差を抽出し、前記パワーアンプの後段のフィルタの出力からフィードバックされた第２のフィードバック信号と前記入力信号との誤差である第２の誤差を抽出する抽出処理部と、
    前記第１の誤差に基づいて、前記パワーアンプによる歪を補正するための第１の補正係数を演算し、前記第２の誤差に基づいて、前記フィルタから出力される信号の位相および振幅を補正するための第２の補正係数を演算する演算処理部と、
    を具備することを特徴とする演算回路。
JP2016208023A 2016-10-24 2016-10-24 演算方法、基地局装置および演算回路 Pending JP2018074198A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016208023A JP2018074198A (ja) 2016-10-24 2016-10-24 演算方法、基地局装置および演算回路
US15/713,210 US20180115288A1 (en) 2016-10-24 2017-09-22 Arithmetic method, base station device, and arithmetic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016208023A JP2018074198A (ja) 2016-10-24 2016-10-24 演算方法、基地局装置および演算回路

Publications (1)

Publication Number Publication Date
JP2018074198A true JP2018074198A (ja) 2018-05-10

Family

ID=61969909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016208023A Pending JP2018074198A (ja) 2016-10-24 2016-10-24 演算方法、基地局装置および演算回路

Country Status (2)

Country Link
US (1) US20180115288A1 (ja)
JP (1) JP2018074198A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372526B1 (ko) * 2017-12-22 2022-03-10 삼성전자주식회사 무선 신호를 송수신하기 위한 전자 장치 및 그 전자 장치를 제어하는 방법
TWI700888B (zh) * 2019-08-30 2020-08-01 中磊電子股份有限公司 數位預失真電路及數位預失真方法
CN112511112A (zh) * 2019-09-16 2021-03-16 中磊电子股份有限公司 数字预失真电路及数字预失真方法
WO2024084629A1 (en) * 2022-10-19 2024-04-25 Tokyo Institute Of Technology System for compensating the non-linear distortion introduced by a radio power amplifier based on harmonic analysis

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617058A (en) * 1995-11-13 1997-04-01 Apogee Technology, Inc. Digital signal processing for linearization of small input signals to a tri-state power switch
EP1199814B1 (en) * 1999-07-28 2006-09-13 Fujitsu Limited Radio device with distortion compensation
US6246286B1 (en) * 1999-10-26 2001-06-12 Telefonaktiebolaget Lm Ericsson Adaptive linearization of power amplifiers
US7576606B2 (en) * 2007-07-25 2009-08-18 D2Audio Corporation Digital PWM amplifier having a low delay corrector
US9048865B2 (en) * 2009-12-16 2015-06-02 Syntropy Systems, Llc Conversion of a discrete time quantized signal into a continuous time, continuously variable signal
EP2537249A1 (en) * 2010-02-16 2012-12-26 Sky Holdings Company, LLC Spectral filtering systems
US8982995B1 (en) * 2013-11-05 2015-03-17 Microelectronics Technology Inc. Communication device and method of multipath compensation for digital predistortion linearization
JP2016032127A (ja) * 2014-07-25 2016-03-07 富士通株式会社 無線通信システム、歪補償装置、及び歪補償方法

Also Published As

Publication number Publication date
US20180115288A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
JP2018074198A (ja) 演算方法、基地局装置および演算回路
US20170141850A1 (en) Wireless communication system, baseband processing device, and wireless device
US9100263B2 (en) Distortion compensation apparatus and distortion compensation method
US9584167B2 (en) Wireless communication system, distortion compensation device, and distortion compensation method
US20160353394A1 (en) Radio communication device
US12028188B2 (en) Digital predistortion with hybrid basis-function-based actuator and neural network
JP2004064733A (ja) 歪補償装置
JP2005348235A (ja) アレーアンテナ受信装置及び送信装置
US9735815B1 (en) Radio apparatus
JP2018195955A (ja) 無線通信装置及び歪み補償方法
JP2016213603A (ja) 無線通信装置
US20190182019A1 (en) Radio communication apparatus and method of controlling phase of reflected wave
JP6446911B2 (ja) 歪補償方法、歪補償装置、及び歪補償プログラム
JP6255917B2 (ja) 無線装置及び無線アクセスシステム
US9813028B2 (en) Wireless device
WO2016058375A1 (zh) 一种调整增益的方法和装置
US9444499B2 (en) Wireless device and wireless access system
US20170149459A1 (en) Distortion compensation device and distortion compensation method
JP6413795B2 (ja) 歪補償装置
JP2007251427A (ja) 無線装置
JP2016178376A (ja) 無線通信装置
US20170188246A1 (en) Wireless apparatus and failure decision method
JP6311497B2 (ja) 無線装置
KR20180076780A (ko) 중계기 및 중계기의 동작 방법
JP5925729B2 (ja) 無線通信装置および干渉軽減制御方法