JP2018072904A - 電子機器 - Google Patents

Abstract

【課題】ＳＲＯＭインターフェイスとＳＲＯＭの動作モードが不一致でも、正常にリセット動作可能な制御装置を提供する。【解決手段】シリアルフラッシュＲＯＭ１３１の動作モードに対応したリセットコマンドを記憶し、動作モード保持手段２０２で保持された動作モードに対応したリセットコマンドを選択する制御手段２０４を備える。リセット要因が、所定のリセット要因でないとき、制御手段で選択されたリセットコマンドを、インターフェイスを介してシリアルフラッシュＲＯＭに送出する。【選択図】図２

Description

本発明は電子機器に関する。

近年のシリアルフラッシュＲＯＭ（以下、ＳＲＯＭと記す）には、読出しパフォーマンス向上のためのコマンドや動作モード（以下、ハイパフォーマンスモードと記す）が存在する。例えば、Ｆａｓｔ Ｒｅａｄ ＱｕａｄＩ／Ｏ コマンドのＰｅｒｆｏｒｍａｎｃｅ Ｅｎｈａｎｃｅ Ｍｏｄｅ（Ｃｏｎｔｉｎｕｏｕｓ Ｒｅａｄ Ｍｏｄｅと呼ぶＲＯＭメーカもある）がこれに該当する。

通常、ＳＲＯＭに対してリードを行う際には、コマンドを発行後にアドレスを発行することによって、所定のサイクル後にＳＲＯＭからデータが出力される。これに対して、ＰｅｒｆｏｒｍａｎｃｅＥｎｈａｎｃｅ Ｍｏｄｅにおいては、コマンドの発行は初回のリード時のみでよく、以降はコマンドの発行を省略して、アドレスのみを発行することによって、リードが可能となる。ここで、ＰｅｒｆｏｒｍａｎｃｅＥｎｈａｎｃｅ Ｍｏｄｅによってリードを行っている期間に、ＳＲＯＭに対して別のコマンドを発行する場合、ＰｅｒｆｏｒｍａｎｃｅＥｎｈａｎｃｅ Ｍｏｄｅを一旦終了した後に、別のコマンドを発行する必要がある。

終了させる方法は２通りあり、一つは、ＳＲＯＭに対してＰｅｒｆｏｒｍａｎｃｅ Ｅｎｈａｎｃｅ Ｍｏｄｅ Ｒｅｓｅｔコマンド（ＣｏｎｔｉｎｕｏｕｓＲｅａｄ Ｍｏｄｅ Ｒｅｓｅｔコマンドと呼ぶＲＯＭメーカもある）を発行する方法である。もう一つは、ＳＲＯＭ自体をリセットする方法で、ＳＲＯＭに対してＲｅｓｅｔＥｎａｂｌｅコマンド（Ｅｎａｂｌｅ Ｒｅｓｅｔコマンドと呼ぶＲＯＭメーカもある）を発行後、Ｒｅｓｅｔコマンドを発行する方法である。

ハイパフォーマンスモードについてさらに一例を挙げると、Ｑｕａｄ ＳＰＩ Ｍｏｄｅと呼ばれる動作モードをサポートするＲＯＭメーカがある。通常、ＳＲＯＭに対するコマンド発行は、１本の信号線を使用して行う（以下、このモードを通常モードと記す）が、ＱｕａｄＳＰＩ Ｍｏｄｅにおいては、４本の信号線を使用して行う。このため、８ビットのコマンド発行に要するサイクル数は、通常モードにおいては８サイクルだが、ＱｕａｄＳＰＩ Ｍｏｄｅにおいては２サイクルで済む。

ただし、Ｑｕａｄ ＳＰＩ Ｍｏｄｅにおいては、通常モードによるコマンド発行はサポートされておらず、何らかの要因のために、通常モードでコマンド発行をする場合には、ＱｕａｄＳＰＩ Ｍｏｄｅを一旦終了した後に、通常モードによるコマンド発行をする必要がある。終了する方法は２通りあり、一つは、ＳＲＯＭのコンフィグレーションレジスタの設定を変更し、動作モードを通常モード（ＳｉｎｇｌｅＳＰＩ Ｍｏｄｅと呼ぶＲＯＭメーカもある）に変更する方法である。もう一つは、ＳＲＯＭ自体をリセットする方法で、前述と同様の方法である。

このようなプログラムが格納されているＲＯＭにアクセスするためのバスに障害が発生した場合に、異常を検知して、異常から復帰するための手段が開示されている（特許文献１）。

特開２００３−５０７１２号公報

しかしながら、ＳＲＯＭには各社、各種様々な物が存在し、リセット端子を持たないＳＲＯＭも存在する。ＳＲＯＭを使用する制御装置において、バスの障害等から復帰させるために制御装置自体がリセットされた場合には、ＳＲＯＭ Ｉ／Ｆもリセットされ、初期状態の通常読み出しモードでＳＲＯＭからのリードを再開しようとするが、一方のＳＲＯＭにはリセット端子がないため、ハイパフォーマンスモードのまま、例えばＱｕａｄ ＳＰＩ Ｍｏｄｅのままである可能性がある。このような場合、ＳＲＯＭ Ｉ／Ｆは通常モードで読みだそうとするため、モードの不一致により、ＳＲＯＭのデータが読み出せず、再起動処理が動作しないという不都合が生じる可能性がある。

本発明は上述した課題に鑑みてなされたものであり、ＳＲＯＭはリセット端子の有無にかかわらず、ＳＲＯＭ Ｉ／ＦとＳＲＯＭの動作モード不一致でも、正常にリセット動作可能な制御装置を提供することを目的とする。

本発明は、シリアルフラッシュＲＯＭと、前記シリアルフラッシュＲＯＭの制御に対応したインターフェイスと、所定のリセット要因を識別する識別手段と、前記シリアルフラッシュＲＯＭの動作モードを保持する保持手段と、前記シリアルフラッシュＲＯＭの各動作モードに対応したリセットコマンドを記憶する記憶手段と、前記保持手段で保持された動作モードに対応したリセットコマンドを選択する制御手段と、リセットコマンドを前記シリアルフラッシュＲＯＭに送出する送出手段とを備え、前記識別手段で識別したリセット要因が所定のリセット要因でないとき、前記制御手段で選択されたリセットコマンドを前記リセットコマンド送出手段により前記インターフェイスを介して前記シリアルフラッシュＲＯＭに送出する。

ＳＲＯＭ Ｉ／Ｆがハードリセットされ、ＳＲＯＭはハードリセットされていないような状態でも、ＳＲＯＭの動作モードに応じたリセットコマンドを送出する事で、ＳＲＯＭの状態をＳｉｎｇｌｅ ＳＰＩ Ｍｏｄｅの通常読み出しモードの状態に遷移させてから読み出しを開始するため、従来技術で起こりうる状態不一致により読み出しができないという不都合を解消できる。

画像処理装置を表したブロック図である。 リセット制御部のブロック図である。 動作モード保持部で保持する動作モード情報の対応表を表す図である。 リセット手順を表すフローチャート図である。

［実施例１］
以下、本発明の第１の実施形態について詳述する。図１は第１の実施形態における電子機器としての画像処理装置ブロック図である。

スイッチ群１０７は、撮影モードの設定など、撮影に関わる様々な情報をＣＰＵ１０１へ出力する。またレリーズスイッチが出力する信号は、ＡＥやＡＦの動作開始トリガや、撮影の開始トリガとなる。

ＣＰＵ１０１はこれらの開始トリガを受けて、メカ群１０８、撮像部１２１、表示部１２４をはじめとする、画像処理装置の各部の制御を行う。また、ＳＲＯＭ１３１には、ＣＰＵ１０１のためのプログラムやデータが格納されており、ＣＰＵ１０１は、ＳＲＯＭ Ｉ／Ｆ１０３を介してＳＲＯＭ１３１にアクセスする。ＳＲＯＭ Ｉ／Ｆ１０３とＳＲＯＭ１３１の間は、ＳＲＯＭ Ｉ／ＦからＳＲＯＭ方向へのＣＳ（チップセレクト信号）、ＣＬＫ（クロック）信号、双方向のＤＩ／ＩＯ０、ＤＯ／ＩＯ１、ＷＰ＃／ＩＯ２、ＨＯＬＤ＃／ＩＯ３信号で接続される。

撮像部１２１は、Ａ／Ｄ変換部１２２へ画像データを出力する。Ａ／Ｄ変換部１２２は画像データをデジタル化し、画像処理部１２３へ出力する。画像処理部１２３は、ホワイトバランス、色変換等の様々な画像形成処理や、形成後の画像を圧縮する圧縮処理を行う。

処理後の画像データは、バス１０２を介してメインメモリ１０４へ一時的に格納される。格納された画像データは、カードＩ／Ｆ１０５を介して外部の記録媒体（図示せず）に記録されるか、もしくは通信Ｉ／Ｆ１０６を介して、パーソナルコンピュータ等の外部装置（図示せず）に送信される。

表示部１２４は、画像処理装置のユーザインターフェース画面を表示するか、電子ビューファインダとして使用するか、もしくは撮影後の画像を表示する。リセット制御部１０９は、画像処理装置の各部のハングアップの検知と、各部に対するリセットの制御を行う。ＳＲＯＭからのプログラム（データ）読み出し方法について、最も基本となる方法について説明する。この読み出し方法は、ＳＲＯＭであれば必ず対応しているＳｉｎｇｌｅ ＳＰＩモードを使用した読み出し方法であり、制御装置が起動し、従来のＳＲＯＭ Ｉ／Ｆが読み出し動作を開始する際の初期読み出し方法である。

ＳＲＯＭから読み出しを行う際には、まずＳＲＯＭ Ｉ／ＦはＣＳ信号をＳＲＯＭに対してアサートし、クロックを発生させ、このクロックに同期して１バイトのコマンドと３バイトのアドレスを、ＤＩ信号として３２クロックかけてＳＲＯＭに送信する。データの読み出しにおいても様々なコマンドが存在し、また、コマンド自体が省略される場合もあるが、初期読み出しでは最も基本となるＲｅａｄ（０ｘ０３）コマンドが使用される。

Ｒｅａｄコマンドと３バイトアドレスを受けたＳＲＯＭは、要求のあったアドレスに対応するデータをクロック信号に同期してＤＯ信号として送出する。読み出しデータのサイズはＣＳのアサート期間とクロックできまり、ＣＳアサートとクロックが続く限り、連続データ（アドレス増加方向）として信号ＤＯに送出される。ＣＳがデアサートされ、再度アサートされた際には、コマンドフェーズから開始されるが、逆に言うと、ＣＳのアサートが続く限り、クロックに同期して連続データを読み続ける事ができる。（その間、クロック中断、再開でデータの送出を中断、再開させる事ができる。）
Ｒｅａｄコマンドと３バイトアドレスとデータの送受信を行うための信号の線を信号線とし、動作モードによって使用する信号線が異なる。Ｓｉｎｇｌｅ ＳＰＩ ＭｏｄｅはＤＩ、ＤＯ信号を使用し、Ｄｕａｌ ＳＰＩ ＭｏｄｅはＩＯ０、ＩＯ１信号を使用、Ｑｕａｄ ＳＰＩ ＭｏｄｅはＩＯ０、ＩＯ１、ＩＯ２、ＩＯ３信号を使用する。

また、Ｓｉｎｇｌｅ ＳＰＩ Ｍｏｄｅにおいて３バイトアドレスとデータの伝送に用いる信号線の数が異なることがある。Ｄｕａｌ ＯｕｔｐｕｔとＤｕａｌ Ｉ／Ｏの場合、Ｒｅａｄコマンドの伝送はＤＩ信号を使用し、３バイトアドレスとデータの伝送はＩＯ０、ＩＯ１信号を使用する。Ｑｕａｄ ＯｕｔｐｕｔとＱｕａｄ Ｉ／Ｏの場合、Ｒｅａｄコマンドの伝送はＤＩ信号を使用し、３バイトアドレスとデータの伝送はＩＯ０、ＩＯ１、ＩＯ２、ＩＯ３信号を使用する。

図２はリセット制御部１０９の詳細を表したブロック図である。リセット制御部１０９の機能ブロックについて図３の中から、Ｑｕａｄ ＳＰＩプロトコルの Ｆａｓt Ｒｅａｄ Ｑｕａｄ Ｉ／Ｏコマンド（Ｆ状態）を使用した例を用いて説明する。

リセット識別部２０１は、パワーオンリセット（外部リセット）もしくは、ユーザの指示や図２に図示はないウォッチドッグタイマのタイムアップによるソフトウェアリセット（内部リセット）を検知することによって、画像処理装置の各部に内部リセットを発行する。リセット識別部２０１がパワーオンリセット（外部リセット）を検知した場合、リセットコマンド制御部２０４に対してリセット信号を発行せず、ソフトウェアリセット（内部リセット）を検知した場合のみリセットコマンド制御部２０４に対してリセット信号を発行する。

動作モード保持部２０２は、動作モード保持レジスタを持っいて、初期値は０ｘ００であり、Ｓｉｎｇｌｅ ＳＰＩ Ｍｏｄｅであることを表している。ＳＲＯＭ Ｉ／Ｆ１０３からＳＲＯＭ１３１の動作モードを変更する動作モード切替コマンドを受け取ることにより、動作モード保持レジスタは受け取った動作モード切替コマンドに応じた動作モード保持レジスタに所定の値を保持することで、現在のＳＲＯＭ１３１のひとつの動作モードの情報を保持する。Ｑｕａｄ ＳＰＩ Ｍｏｄｅに変更する場合、具体的に動作モード保持部２０２は、ＳＲＯＭ Ｉ／Ｆ１０３からＤＩ信号でコマンド０ｘＢ１を受け取ったら、動作モード保持レジスタを０ｘ００から０ｘ０１に書き換える。

リセットコマンド記憶部２０３は、ＳＲＯＭ１３１をリセットするために用いられる複数のリセットコマンドを記憶する。複数のリセットコマンドはＳＲＯＭ１３１の各動作モード時に有効なリセットコマンドである。

リセットコマンド制御部２０４は、リセット信号を受け取った場合、動作モード保持部２０２で保持されているＳＲＯＭ１３１の動作モードの情報をリードし、リードした動作モードの情報を参照して、リセットコマンド記憶部２０３内に記憶されている複数のＳＲＯＭ１３１のリセットコマンドから適切なリセットコマンドをリードする。Ｑｕａｄ ＳＰＩ Ｍｏｄｅの場合、信号線が４本に対応したリセットコマンド０ｘ９９をリセットコマンド記憶部２０３からリードする。

リセットコマンド送出部２０５は、リセットコマンド制御部２０４によって選択されたリセットコマンドをＳＲＯＭ Ｉ／Ｆ１０３を介してＳＲＯＭ１３１へ送出する。

図３は実施例１の動作モード保持部２０２で保持する動作モード情報と動作モード保持レジスタの値の対応表を表す図である。動作モード保持部２０２内にある動作モード保持レジスタは、ＳＲＯＭ１３１の動作モードに対応した動作モード保持レジスタ値一覧３０４の値のうちのいずれかの値を保持する。動作モード保持レジスタの構成は、ｅｎｈａｎｃｅｄ時の信号線ｂｉｔ３０５・Ｄｕａｌ ｂｉｔ３０７・Ｑｕａｄ ｂｉｔ３０８によって構成される。

リードした動作モード保持レジスタの値と動作モード保持レジスタ値一覧３０４の値を比較し、現在のＳＲＯＭ１３１の動作モードを把握することにより、リセットコマンド制御部２０４は、リセットコマンド記憶部２０３から動作モードに対応したリセットコマンドを適切に選択する。実施例１では８ｂｉｔレジスタであるが、動作モードが増加した場合、動作モード保持レジスタのｂｉｔ数を増加させて表現できる動作モードを増やすことが可能である。

ＳＰＩ ｍｏｄｅ３０１は、Ｒｅａｄコマンドと３バイトアドレスとデータの送受信を行うための信号の線の数によって動作モードは異なることを表している。Ｃｏｍｍａｎｄ３０２は、ＳＰＩ ｍｏｄｅ３０１の動作モードをさらに細かく分類した動作モードであり、ｅｎｈａｎｃｅｄ ｍｏｄｅは、コマンドを省略する動作モードである。状態３０３は、ＳＲＯＭの状態（ＣＳがデアサートされている間の待機状態）を表しており、同じアルファベットで表された状態は、同じリセットコマンドが受け付けられる状態であることを示す。

動作モード保持レジスタ値一覧３０４は、ＳＲＯＭの全パターンの動作モードを８ｂｉｔで示し、動作モード保持レジスタが保持する全パターンの値を示す一覧である。ｅｎｈａｎｃｅｄ時の信号線ｂｉｔ３０５は、動作モード保持レジスタの４ｂｉｔから７ｂｉｔ目までの領域であり、ｅｎｈａｎｃｅｄ Ｍｏｄｅ時に使用される信号線数を表す。ｅｎｈａｎｃｅｄ Ｍｏｄｅでないときは、ａｌｌ ０を示す。

Ｒｅｓｅｒｖｅｄ ｂｉｔ３０６は、動作モード保持レジスタの２ｂｉｔから３ｂｉｔ目までの領域であり、何の情報も持たない領域である。そのため値は常に０で固定される。Ｄｕａｌ ｂｉｔ３０７は、動作モード保持レジスタの1ｂｉｔ目の領域であり、Ｄｕａｌ ＳＰＩ Ｍｏｄｅのときのみ１となる。その他の動作モード（Ｓｉｎｇｌｅ ＳＰＩ Ｍｏｄｅ、Ｑｕａｄ ＳＰＩ Ｍｏｄｅ）のときは０となる。

Ｑｕａｄ ｂｉｔ３０８は、動作モード保持レジスタの０ｂｉｔ目の領域であり、Ｑｕａｄ ＳＰＩ Ｍｏｄｅのときのみ１となる。その他の動作モード（Ｓｉｎｇｌｅ ＳＰＩ Ｍｏｄｅ、Ｄｕａｌ ＳＰＩ Ｍｏｄｅ）のときは０となる。１６進数表示３０９は、８ｂｉｔの動作モード保持レジスタ値一覧３０４の値を１６進数で表す。

図４は実施例１のリセット手順を表したフローチャート図である。図３の中から、Ｑｕａｄ ＳＰＩプロトコルの Ｆａｓt Ｒｅａｄ Ｑｕａｄ Ｉ／Ｏコマンド（Ｆ状態）を使用した例を用いて説明する。図４（Ａ）は、ＳＲＯＭの動作モードを保持するフローチャート図である。図４（Ａ）のスタートは、パワーオンリセット解除である。このときＳＲＯＭの動作モードはＳｉｎｇｌｅ ＳＰＩ Ｍｏｄｅである。

ステップＳ４０１は、ＳＲＯＭの動作モードをＳｉｎｇｌｅ ＳＰＩ Ｍｏｄｅから所望の動作モードに切り替えるために、ＳＲＯＭ Ｉ／Ｆ１０３がＳＲＯＭ１３１に所望の動作モードに切り替えるためのコマンドを発行する。また、同時に動作モード保持部２０２に対しても動作モードを切り替えるコマンドを発行する。例えばＱｕａｄ ＳＰＩ Ｍｏｄｅに変更する場合、ＳＲＯＭ Ｉ／Ｆ１０３からＳＲＯＭ１３１にＤＩ信号でコマンド０ｘＢ１を発行する。

ステップＳ４０２は、ステップＳ４０１で発行した動作モードを切り替えるコマンドを動作モード保持部２０２で受け取り、受け取った動作モードに対応した動作モード保持レジスタ値一覧３０４の値のうちのいずれかの値を動作モード保持レジスタへ保持する。例えばＱｕａｄ ＳＰＩ Ｍｏｄｅに変更する場合、Ｑｕａｄ ＳＰＩ Ｍｏｄｅに変更する場合、動作モード保持レジスタを０ｘ０１に書き換えることでＱｕａｄ ＳＰＩ Ｍｏｄｅの情報を保持する。もしＳＲＯＭの動作モードの切り替えを複数回行う場合、切り替える回数分だけ図４（Ａ）のフローチャートを繰り返す。

図４（Ｂ）は、ＳＲＯＭに対しリセットコマンドを送出してリセットするフローチャート図である。図４（Ｂ）のスタートは、パワーオンリセット（外部リセット）もしくは、ソフトウェアリセット（内部リセット）を検出したときである。

ステップＳ４０３は、検出したリセットがパワーオンリセット（外部リセット）もしくは、ソフトウェアリセット（内部リセット）であることをリセット識別部２０１によって識別する。識別結果がパワーオンリセット（外部リセット）の場合はエンドへ進む、ソフトウェアリセット（内部リセット）の場合はＳ４０４へ進む。

ステップＳ４０４は、ステップＳ４０２で保持した所望の動作モードの情報を参照する。例えばＱｕａｄ ＳＰＩ Ｍｏｄｅに変更する場合、リセットコマンド制御部２０４が動作モード保持レジスタの値０ｘ０１をリードする。ステップＳ４０５は、ステップＳ４０４で参照した所望の動作モードの情報に応じたリセットコマンドをリセットコマンド記憶部２０３からリードする。例えばＱｕａｄ ＳＰＩ Ｍｏｄｅに変更する場合、動作モード保持レジスタの値０ｘ０１であるため、ＳＲＯＭがＦ状態と認識され、リセットコマンド記憶部２０３から信号線が４本に対応したリセットコマンド０ｘ９９をリードする。

ステップＳ４０６は、ステップＳ４０５でリードしたリセットコマンドをＳＲＯＭへ送出し、ＳＲＯＭのリセットを行う。ステップＳ４０７は、ステップＳ４０２で保持した動作モード保持部の動作モードの情報を初期化し、Ｓｉｎｇｌｅ ＳＰＩ Ｍｏｄｅへ変更する。

以上、説明したように本実施例によれば、ＳＲＯＭ Ｉ／Ｆがハードリセットされ、ＳＲＯＭはハードリセットされていないような状態でも、ＳＲＯＭの動作モードに応じたリセットコマンドを送出する事で、ＳＲＯＭの状態をＳｉｎｇｌｅ ＳＰＩ Ｍｏｄｅの通常読み出しモードの状態に遷移させてから読み出しを開始するため、従来技術で起こりうる状態不一致により読み出しができないという不都合を解消できる。

１０７ スイッチ群
１０１ ＣＰＵ
１０８ メカ群
１２１ 撮像部
１２４ 表示部
１３１ ＳＲＯＭ
１２２ Ａ／Ｄ変換部
１２３ 画像処理部

Claims (4)

1. シリアルフラッシュＲＯＭと、
   前記シリアルフラッシュＲＯＭの制御に対応したインターフェイスと、
   所定のリセット要因を識別する識別手段と、
   前記シリアルフラッシュＲＯＭの動作モードを保持する保持手段と、
   前記シリアルフラッシュＲＯＭの各動作モードに対応したリセットコマンドを記憶する記憶手段と、
   前記保持手段で保持された動作モードに対応したリセットコマンドを選択する制御手段と、
   リセットコマンドを前記シリアルフラッシュＲＯＭに送出する送出手段とを備え、
   前記識別手段で識別したリセット要因が所定のリセット要因でないとき、前記制御手段で選択されたリセットコマンドを前記リセットコマンド送出手段により前記インターフェイスを介して前記シリアルフラッシュＲＯＭに送出することを特徴とする電子機器。
2. 前記所定のリセット要因とはパワーオンリセットであることを特徴とする請求項１に記載の電子機器。
3. 前記リセットコマンド記憶手段は複数のリセットコマンドを記憶することを特徴とする請求項１に記載の電子機器。
4. 前記動作モード保持手段は前記シリアルフラッシュＲＯＭの動作モード切り替えを行った直後に前記動作モードを保持することを特徴とする請求項１に記載の電子機器。