JP2018067986A - スイッチング電源装置 - Google Patents

Abstract

【課題】出力電流が増減したとき、力率改善コンバータの出力電圧の変動を小さくでき、発振状態も安定化できるスイッチング電源装置を提供する。【解決手段】力率改善コンバータ１６の第一出力電圧信号Vosと基準値Vrsとの差を増幅した制御信号Vsを出力する誤差増幅回路２２を備える。誤差増幅回路２２の出力に電流バイアスを印加して制御信号Vsを補正する補正回路２４を備える。補正回路２４は、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vr1との差が第一閾値Va1より大きくなった時、誤差増幅回路２２の出力に電流バイアスを印加して、制御信号Vsを、第一出力電圧信号Vosを上昇させる方向に強制的に変化させる。その後、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Va2より小さくなると、電流バイアスの印加を停止し、停止してからマスク時間Tamが経過するまでの間、この停止状態を維持する。【選択図】図１

Description

本発明は、力率改善コンバータを備えたスイッチング電源装置に関する。

従来、特許文献１に開示されているように、交流電圧を整流する整流器の出力側に接続されて力率を改善し且つ制御回路の制御信号により出力電圧を制御する力率改善回路であって、出力電圧の検出電圧と第一基準電圧との誤差電圧を制御回路に出力する出力電圧回路を備えた力率改善回路があった。この力率改善回路には、出力電流の変動に対する出力電圧検出回路の応答遅れを速めて出力電圧を安定にするため、第一及び第二比較手段と補正手段が設けられている。

第一比較手段は、第一基準電圧より小さい第二基準電圧と検出電圧とを比較する手段で、第二比較手段は、第一基準電圧より大きい第三基準電圧と検出電圧とを比較する手段である。補正手段は、検出電圧が第二基準電圧以下の時、出力電圧検出回路の出力端子に電流を流し込むことによって、出力電圧が大きくなる方向に制御信号を補正し、検出電圧が第三基準電圧を超える時、出力電圧検出回路の出力端子から電流を引き抜くことによって、出力電圧が小さくなる方向に制御信号を補正する動作を行う。つまり、第一比較手段、第二比較手段及び補正手段が協働することによって、制御の利得を高くする動作（制御信号の変化をより顕著にする動作）が速やかに行われる。

例えば、出力電圧が目標値に保持された状態から出力電流が急激に増加すると、出力平滑コンデンサの電荷の一部が放電し、出力電圧が一時的に低下する（アンダーシュート）。そして、少し遅れて出力電圧検出回路が出力電圧を目標値に近づけるように制御信号を変化させ、出力電圧が低下するのを妨げようとする。その後まもなく、第一比較手段及び補正手段が、制御の利得を高くする動作を速やかに行うので、出力電圧が速やかに上昇に転じて元の値に復帰する。このように、第一比較手段及び補正手段が動作することによって、出力電圧検出回路の応答遅れの影響がキャンセルされ、アンダーシュートが小さくなる。

また、出力電圧が目標値に保持された状態から出力電流が急激に減少すると、出力平滑コンデンサが過充電になり、出力電圧が一時的に上昇する（オーバーシュート）。そして、少し遅れて出力電圧検出回路が出力電圧を目標値に近づけるように制御信号を変化させ、出力電圧が上昇するのを妨げようとする。その後まもなく、第二比較手段及び補正手段が、制御の利得を高くする動作を速やかに行うので、出力電圧が速やかに低下に転じて元の値に復帰する。このように、第二比較手段及び補正手段が動作することによって、出力電圧検出回路の応答遅れの影響がキャンセルされ、オーバーシュートが小さくなる。

特開２０１１−２１１８２８号公報

特許文献１の力率改善回路は、アンダーシュートを小さくするため、第二基準電圧と第一基準電圧との差を小さくしたり、出力電圧検出回路の出力端子に流し込む電流を大きくしたりすると、回路が発振して出力電圧に異常リップルが発生する可能性がある。

同様に、オーバーシュートを小さくするため、第三基準電圧と第一基準電圧との差を小さくしたり、出力電圧検出回路の出力端子から引き抜く電流を大きくしたりすると、回路が発振して出力電圧に異常リップルが発生する可能性がある。

例えば、出力電圧が目標値に保持された状態から出力電流が急激に増加すると、上記のように、出力電圧が低下したことを検出して第一比較手段及び補正手段が動作し、アンダーシュートが小さくなる。このとき、第一比較手段及び補正手段による制御（出力電圧を上昇させる制御）が強すぎると、出力電圧が目標値を超えて上昇し、逆方向のオーバーシュートが発生する。このオーバーシュートが大きいと、今度は第二比較手段及び補正手段が動作することになる。そして、第二比較手段及び補正手段による制御（出力電圧を低下させる制御）が強すぎると、出力電圧が目標値を超えて低下し、再び大きいアンダーシュートが発生する。その後、同様にアンダーシュートとオーバーシュートが繰り返され、出力電圧が目標値に収束しない発振状態になって、出力電圧に異常リップルが発生する。

また、出力電圧が目標値に保持された状態から出力電流が急激に減少したときは、最初にオーバーシュートが発生し、その後、同様のメカニズムでアンダーシュートとオーバーシュートが繰り返され、出力電圧が目標値に収束しない発振状態になって、出力電圧に異常リップルが発生する。

このように、特許文献１の力率改善回路は、アンダーシュートとオーバーシュートを繰り返す発振状態になる可能性があるので、これを回避することを考えると、設計が非常に難しいという問題があった。

本発明は、上記背景技術に鑑みて成されたものであり、出力電流が増減した時、内蔵する力率改善コンバータの出力電圧の変動を小さくすることができ、発振状態も容易に回避できるスイッチング電源装置を提供することを目的とする。

本発明は、交流電圧を整流した整流電圧が入力され、この整流電圧を直流の第一出力電圧に変換する力率改善コンバータと、前記力率改善コンバータのスイッチング素子のオンオフを制御する回路であって、前記第一出力電圧の値に応じて変化する制御信号に基づいて前記スイッチング素子をオンオフさせる駆動パルスを出力するスイッチング制御回路と、前記第一出力電圧の検出信号である第一出力電圧信号と所定の基準値との差を増幅し、前記第一出力電圧信号を前記基準値に近づける方向に増減する前記制御信号を出力する誤差増幅回路とを備えたスイッチング電源装置であって、
前記誤差増幅回路の出力に電流バイアスを印加して前記制御信号を補正する補正回路が設けられ、前記補正回路には、第一閾値、第二閾値、及びマスク時間が設定され、前記補正回路は、前記第一出力電圧信号と前記基準値との差が前記第一閾値より大きくなった時、前記誤差増幅回路の出力に電流バイアスを印加して、前記制御信号を、前記第一出力電圧信号を前記基準値に近づける方向に強制的に変化させ、その後、前記第一出力電圧信号と前記基準値との差が前記第二閾値より小さくなると、前記電流バイアスの印加を停止し、停止してから前記マスク時間が経過するまでの間、前記第一出力電圧信号と前記基準値との差の大小にかかわらず、この停止状態を維持する動作を行うスイッチング電源装置である。

例えば、前記補正回路は、前記第一出力電圧が上昇することによって前記第一出力電圧信号と前記基準値との差が前記第一閾値より大きくなった時、前記誤差増幅回路の出力に電流バイアスを印加して、前記制御信号を、前記第一出力電圧信号を低下させる方向に強制的に変化させる動作を行う。

あるいは、前記補正回路は、前記第一出力電圧が低下することによって前記第一出力電圧信号と前記基準値との差が前記第一閾値より大きくなった時、前記誤差増幅回路の出力に電流バイアスを印加して、前記制御信号を、前記第一出力電圧信号を上昇させる方向に強制的に変化させる動作を行う。この場合、前記力率改善コンバータの後段に、前記第一出力電圧を直流の第二出力電圧に変換するＤＣ−ＤＣコンバータが設けられ、前記ＤＣ−ＤＣコンバータは、前記第二出力電圧の目標値を外部可変可能にする目標値可変部を有し、前記補正回路は、電流バイアスを印加するか停止するかを判断するとともに、前記第一閾値、前記第二閾値、及び前記マスク時間を制御するバイアス制御部を有し、前記目標値可変部及び前記バイアス制御部はデジタルプロセッサ内に設けられ、前記バイアス制御部は、前記目標値可変部から前記第二出力電圧の目標値の情報を取得し、前記第二出力電圧の目標値が相対的に高い時は、前記第一及び第二閾値を相対的に小さくするとともに、前記マスク時間を相対的に長くする処理を行い、前記第二出力電圧の目標値が相対的に低い時は、前記第一及び第二閾値を相対的に大きくするとともに、前記マスク時間を相対的に短くする処理を行う構成にしてもよい。

また、前記補正回路は、少なくとも、前記力率改善コンバータに前記整流電圧が投入されてから前記第一出力電圧信号が前記基準値を超えるまでの期間、前記第一出力電圧信号と前記基準値との差の大小にかかわらず、電流バイアスを印加する動作を停止するよう構成することが好ましい。

本発明のスイッチング電源装置は、力率改善コンバータの第一出力電圧を安定化するための制御信号を、独特な補正回路を用いて補正する構成なので、出力電流が増減した時、第一出力電圧に発生するアンダーシュートやオーバーシュートを十分小さくすることができる。しかも、補正回路には、補正回路の動作を停止するマスク時間が設けられているので、アンダーシュートとオーバーシュートを繰り返す発振状態も容易に回避することができる。

本発明のスイッチング電源装置の第一の実施形態を示す回路図である。 図１のバイアス制御部の動作を示すグラフである。 第一の実施形態のスイッチング電源装置の動作を示す波形である。 本発明のスイッチング電源装置の第二の実施形態を示す回路図である。 図４のバイアス制御部の動作を説明するグラフである。 第二の実施形態のスイッチング電源装置の動作を示す波形である。 本発明のスイッチング電源装置の第三の実施形態を示す回路図である。 図７のバイアス制御部の動作を示すグラフである。 本発明のスイッチング電源装置の第四の実施形態を示す回路図である。

以下、本発明のスイッチング電源装置の第一の実施形態について、図１〜図３に基づいて説明する。この実施形態のスイッチング電源装置１０は、図１に示すように、入力電源１２から入力された交流電圧を全波整流する整流回路１４と、整流回路１４が出力した整流電圧Vkを直流の第一出力電圧Vo1に変換する昇圧チョッパ方式の力率改善コンバータ１６とを備え、力率改善コンバータ１６の出力端に負荷１８が接続されている。

力率改善コンバータ１６のスイッチング素子１６ａのオンオフは、スイッチング制御回路２０によって制御される。スイッチング制御回路２０は、整流電圧Vkの検出信号である整流電圧信号Vksと、第一出力電圧Vo1の値に応じて変化する制御信号Vs（又は、後述する補正制御信号Vsh）とを受け、整流電圧信号Vks及び制御信号Vs（又は、補正制御信号Vsh）を合成して変調を行い、駆動パルスVgを生成してスイッチング素子１６ａを駆動する。

スイッチング素子１６ａは、駆動パルスVgがハイレベルのときにオン、ローレベルのときにオフするＮチャネルのＭＯＳ型素子である。したがって、駆動パルスVgの１周期におけるハイレベルの時比率が、スイッチング素子１６ａのオン時比率Donとなる。スイッチング制御回路２０は、制御信号Vsが高くなると、駆動パルスVgのハイレベルの時比率を大きくし、オン時比率Donを大きくする制御を行い、その結果、第一出力電圧Vo1が上昇する。反対に、制御信号Vsが低くなると、駆動パルスVgのハイレベルの時比率を小さくし、オン時比率Donを小さくする制御を行い、その結果、第一出力電圧Vo1が低下する。

制御信号Vsは、誤差増幅回路２２によって生成される。誤差増幅回路２２は、第一出力電圧Vo1の検出信号である第一出力電圧信号Vosと所定の基準値Vrsとの差を増幅し、第一出力電圧信号Vosを基準値Vrsに近づける方向に増減する制御信号Vsを出力する。ここでは、オペアンプや位相補償用のコンデンサ及び抵抗等で構成された反転増幅回路の構成になっている。したがって、第一出力電圧信号Vosの方が基準値Vrsより高くなると、その差に応じて制御信号Vsが低くなり、第一出力電圧信号Vosの方が基準値Vrsより低くなると、その差に応じて制御信号Vsが高くなる。

誤差増幅回路２２の出力には、補正回路２４が接続されている。補正回路２４は、誤差増幅回路２２の出力に電流バイアスを印加し、誤差増幅回路２２が生成した制御信号Vsを補正するための回路である。

補正回路２４は、バイアス抵抗２４ａ、バイアス切り替え部２４ｂ、及びバイアス制御部２４ｃを備えている。バイアス抵抗２４ａは、一端が誤差増幅回路２２の出力に接続され、他端がバイアス切り替え部２４ｂに接続されている。バイアス切り替え部２４ｂは、バイアス抵抗２４ａの他端の状態を、状態Ｈ又は状態Ｆに切り替えるブロックである。状態Ｈとは、バイアス抵抗２４ａの他端に所定の直流電圧Vccを接続した状態のことで、状態Ｈになると、バイアス抵抗２４ａを通じて誤差増幅回路２２の出力に電流が流れ込み、正の電流バイアスが印加される。一方、状態Ｆとは、バイアス抵抗２４ａの他端を開放した状態のことで、状態Ｆになると、誤差増幅回路２２の出力への電流バイアスの印加が停止される。なお、図１では、バイアス切り替え部２４ｂを切り替えスイッチ等の記号で表しているが、デジタルプロセッサを用いて同様の機能を実現する。

バイアス制御部２４ｃは、バイアス切り替え部２４ｂの動作を制御するブロックで、バイアス切り替え部２４ｂとともにデジタルプロセッサ内に設けられており、あらかじめ、一定の値である第一閾値Va1、第二閾値Va2及びマスク時間Tamが設定されている。

バイアス制御部２４ｃは、図２に示すように、当初（第一出力電圧信号Vosと基準値Vrsが一致しているとき）は、バイアス切り替え部２４ｂを状態Ｆにしている。そして、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vrsとの差が第一閾値Va1より大きくなると、状態Ｈに切り替える。その後、第一出力電圧信号Vosが上昇し、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Va2（＜Va1）より小さくなると、状態Ｆに切り替える。第一出力電圧信号Vosが基準値Vrsより大きくなったときは、常に状態Ｆにする。

ここでは、補正回路２４の動作の安定性を高めるため、第一閾値Va1と第二閾値Va2を異なる値（Va1＞Va2）にしてヒステリシス特性を持たせているが、特に問題がなければVa1＝Va2にしてもよい。

また、バイアス制御部２４ｃは、バイアス切り替え部２４ｂを状態Ｈから状態Ｆに切り替えると、切り替えてからマスク時間Tamが経過するまでの間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、状態Ｆを維持する動作を行う。

補正回路２４の動作をまとめると、次のようになる。まず、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vrsとの差が第一閾値Va1より大きくなると、誤差増幅回路２２の出力に正の電流バイアスを印加し、制御信号Vsを、第一出力電圧信号Vosを基準値Vrsに近づける方向に強制的に変化させる。つまり、スイッチング制御回路２０には、制御信号Vsを補正した補正制御信号Vshが入力されることになる。その後、第一出力電圧信号Vosが上昇し、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Va2より小さくなると、電流バイアスの印加を停止する。そして、停止してからマスク時間Tamが経過するまでの間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、この停止状態を維持する動作を行う。

次に、スイッチング電源装置１０の動作について、図３に基づいて説明する。図３は、第一出力電圧Vo1が目標値Vr1に保持された状態から、出力電流Io1が急激に増加したときの動作を示している。

図３には、スイッチング電源装置１０の動作波形を太い実線で記載し、比較例の動作波形（マスク時間Tamを設けなかった場合の動作波形）を太い破線で記載してある。以下、説明を分かりやすくするため、最初に比較例の動作を説明し、その後でスイッチング電源装置１０の動作を説明する。

まず、比較例の動作を説明する。出力電流Io1が急激に増加すると、出力平滑コンデンサ１６ｂの電荷の一部が放電し、第一出力電圧信号Vosが急激に低下する（第一のアンダーシュート）。そして、少し遅れて誤差増幅回路２２が第一出力電圧信号Vosを基準値Vrsに近づけるように制御信号Vsを変化させ、第一出力電圧信号Vosが低下するのを妨げようとする。その後まもなく、補正回路２４が、誤差増幅回路２２の出力に正の電流バイアスを印加して、制御信号Vsを、第一出力電圧信号Vosを基準値Vrsに近づける方向に強制的に変化させ、補正制御信号Vshを生成する。つまり、補正回路２４が、制御の利得を高くする動作を速やかに行うので、出力電圧検出回路の応答遅れの影響がキャンセルされ、第一出力電圧信号Vosが速やかに上昇に転じて第一のアンダーシュートが小さくなる。

第一出力電圧信号Vosが基準値Vrsに向かって上昇する途中、補正回路２４が動作を停止するが、補正回路２４が行った制御（第一出力電圧信号Vosを上昇させる制御）が強いため、第一出力電圧信号Vosが基準値Vrsを超えて上昇し、逆方向に第一のオーバーシュートが発生する。この第一のオーバーシュートは、補正回路２４が行った制御が強いほど大きくなる。

その後、第一出力電圧信号Vosの上昇は、誤差増幅回路２２が制御信号Vsを低下させる動作によって妨げられ、やがて低下に転じる。

第一出力電圧信号Vosは基準値Vrsに向かって低下するが、誤差増幅回路２２の応答遅れにより、第一出力電圧信号Vosが基準値Vrsを超えて低下し、第二のアンダーシュートが発生する。第二のアンダーシュートは、第一のオーバーシュートが大きいほど大きくなる。

第二のアンダーシュートが大きいと、補正回路２４が、再び誤差増幅回路２２の出力に正の電流バイアスを印加して、制御信号Vsを、第一出力電圧信号Vosを基準値Vrsに近づける方向に強制的に変化させ、補正制御信号Vshを生成する。そして、再び、第一出力電圧信号Vosが速やかに上昇に転じる。

その後、同様のメカニズムでオーバーシュートとアンダーシュートが繰り返され、第一出力電圧信号Vosが基準値Vrsに収束しない発振状態になって、第一出力電圧信号Vosに異常リップルが発生する。

なお、上述した比較例の動作説明の中の「第一出力電圧信号Vos」及び「基準値Vrs」は、それぞれ「第一出力電圧Vo1」及び「第一出力電圧の目標値Vr1」と読み替えることができる。つまり、比較例は、第一出力電圧Vo1が目標値Vr1に収束しない発振状態になりやすく、第一出力電圧Vo1に異常リップルが発生するという不具合が発生する。

次に、スイッチング電源装置１０の動作を説明する。出力電流Io1が急激に増加すると、第一のアンダーシュートが発生し、第一のアンダーシュートは、比較例と同様に、補正回路２４が動作することによって小さくなる。その反動で発生する第一のオーバーシュートについても、比較例と同様に、誤差増幅回路２２が制御信号Vsを低下させる動作によって抑えられる。比較例と異なるのは、これ以降の動作である。

第一のオーバーシュートの後、第一出力電圧信号Vosが基準値Vrsを超えて低下し、第二のアンダーシュートが発生するが、第二のアンダーシュートが発生するのは、補正回路２４のマスク時間Tamの途中なので、補正回路２４は動作しない。したがって、第二のアンダーシュートは、誤差増幅回路２２が制御信号Vsを上昇させる動作によって抑えられる。誤差増幅回路２２が第一出力電圧信号Vosを上昇させる制御の強さは、補正回路２４が動作した時より弱いので、第二のアンダーシュートは、比較例よりもやや大きくなる可能性があるが、通常、第一のアンダーシュートよりも十分小さいので、大きな問題にはならない。

第二のアンダーシュートの後、第一出力電圧信号Vosが上昇するが、第一出力電圧信号Vosを上昇させる制御が弱いので、第一出力電圧信号Vosは、基準値Vrsを僅かに超え、その後、速やかに基準値Vrsに収束する。したがって、比較例のように、アンダーシュートとオーバーシュートを繰り返す発振状態にはならない。

なお、上述したスイッチング電源装置１０の動作説明の中の「第一出力電圧信号Vos」及び「基準値Vrs」は、それぞれ「第一出力電圧Vo1」及び「第一出力電圧の目標値Vr1」と読み替えることができる。つまり、スイッチング電源装置１０は、第一出力電圧Vo1が目標値Vr1に収束しない発振状態になるのを回避し、第一出力電圧Vo1を目標値Vr1に速やかに収束させることができる。

マスク時間Tamは、第一出力電圧信号Vosが収束するのに必要な時間を想定し、それよりも長い時間に設定する。ただし、マスク時間Tamをあまり長くすると、マスク時間Tamの途中で再び出力電流Ioが変化し、この変化に対して補正回路２４が動作できないという状況が発生しやすくなるので、マスク時間Tamは、負荷１８の特性を考慮して、必要な最短の期間にすることが好ましい。

以上説明したように、スイッチング電源装置１０は、力率改善コンバータ１６の第一出力電圧Vo1を安定化するための制御信号Vsを、独特な補正回路２４を用いて補正するので、出力電流Io1が急激に増加した時、第一出力電圧Vo1に発生するアンダーシュートを小さくすることができる。しかも、補正回路２４には、補正回路２４の動作を停止するマスク時間Tamが設けられているので、アンダーシュートとオーバーシュートを繰り返す発振状態も容易に回避することができる。

また、バイアス制御部２４ｃがデジタルプロセッサ内に構成されているので、プログラムを書き換えることによって、第一閾値Va1、第二閾値Va2及びマスク時間Tamの設定を簡単に変更することができる。

次に、本発明のスイッチング電源装置の第二の実施形態について、図４〜図６に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置２６は、図４に示すように、上記のスイッチング電源装置１０の補正回路２４と異なる新規な補正回路２８を有しているという特徴があり、その他の構成はスイッチング電源装置１０と同様である。

補正回路２８は、バイアス抵抗２８ａ、バイアス切り替え部２８ｂ、及びバイアス制御部２８ｃを備えている。バイアス抵抗２８ａは、一端が誤差増幅回路２２の出力に接続され、他端がバイアス切り替え部２８ｂに接続されている。バイアス切り替え部２８ｂは、バイアス抵抗２８ａの他端の状態を、状態Ｌ又は状態Ｆに切り替えるブロックである。状態Ｌとは、バイアス抵抗２８ａの他端をグランドに接続した状態のことで、状態Ｌになると、バイアス抵抗２８ａを通じて誤差増幅回路２２の出力から電流が引き抜かれ、負の電流バイアスが印加される。一方、状態Ｆとは、バイアス抵抗２８ａの他端を開放した状態のことで、状態Ｆになると、誤差増幅回路２２の出力への電流バイアスの印加が停止される。

バイアス制御部２８ｃは、バイアス切り替え部２８ｂの動作を制御するブロックで、バイアス切り替え部２８ｂとともにデジタルプロセッサ内に設けられ、あらかじめ、一定の値である第一閾値Vb1、第二閾値Vb2及びマスク時間Tbmが設定されている。

バイアス制御部２８ｃは、図５に示すように、当初（第一出力電圧信号Vosと基準値Vrsが一致しているとき）は、バイアス切り替え部２８ｂを状態Ｆにしている。そして、第一出力電圧信号Vosが上昇し、第一出力電圧信号Vosと基準値Vrsとの差が第一閾値Vb1より大きくなると、状態Ｌに切り替える。その後、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Vb2（＜Vb1）より小さくなると、状態Ｆに切り替える。第一出力電圧信号Vosが基準値Vrsより小さくなったときは、常に状態Ｆにする。

ここでは、補正回路２８の動作の安定性を高めるため、第一閾値Vb1と第二閾値Vb2を異なる値（Vb1＞Vb2）にしてヒステリシス特性を持たせているが、特に問題がなければVb1＝Vb2にしてもよい。

また、バイアス制御部２８ｃは、バイアス切り替え部２８ｂを状態Ｌから状態Ｆに切り替えると、切り替えてからマスク時間Tbmが経過するまでの間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、状態Ｆを維持する動作を行う。

補正回路２８の動作をまとめると、次のようになる。まず、第一出力電圧信号Vosが上昇し、第一出力電圧信号Vosと基準値Vrsとの差が第一閾値Vb1より大きくなった時、誤差増幅回路２２の出力に負の電流バイアスを印加し、制御信号Vsを、第一出力電圧信号Vosを基準値Vrsに近づける方向に強制的に変化させる。つまり、スイッチング制御回路２０には、制御信号Vsを補正した補正制御信号Vshが入力されることになる。その後、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Vb2より小さくなると、電流バイアスの印加を停止する。そして、停止してからマスク時間Tbmが経過するまでの間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、この停止状態を維持する動作を行う。

次に、スイッチング電源装置２６の動作について、図６に基づいて説明する。図６は、第一出力電圧Vo1が目標値Vr1に保持された状態から、出力電流Io1が急激に減少したときの動作を示している。

図６には、スイッチング電源装置２６の動作波形を太い実線で記載し、比較例の動作波形（マスク時間Tbmを設けなかった場合の動作波形）を太い破線で記載してある。以下、説明を分かりやすくするため、最初に比較例の動作を説明し、その後でスイッチング電源装置２６の動作を説明する。

まず、比較例の動作を説明する。出力電流Io1が急激に減少すると、出力平滑コンデンサ１６ｂが過充電になり、第一出力電圧信号Vosが急激に上昇する（第一のオーバーシュート）。そして、少し遅れて誤差増幅回路２２が第一出力電圧信号Vosを基準値Vrsに近づけるように制御信号Vsを変化させ、第一出力電圧信号Vosが上昇するのを妨げようとする。その後まもなく、補正回路２８が、誤差増幅回路２２の出力に負の電流バイアスを印加して、制御信号Vsを、第一出力電圧信号Vosを基準値Vrsに近づける方向に強制的に変化させ、補正制御信号Vshを生成する。つまり、補正回路２８が、制御の利得を高くする動作を速やかに行うので、出力電圧検出回路の応答遅れの影響がキャンセルされ、第一出力電圧信号Vosが速やかに低下に転じて第一のオーバーシュートが小さくなる。

第一出力電圧信号Vosが基準値Vrsに向かって低下する途中、補正回路２８が動作を停止するが、補正回路２８が行った制御（第一出力電圧信号Vosを低下させる制御）が強いため、第一出力電圧信号Vosが基準値Vrsを超えて低下し、逆方向に第一のアンダーシュートが発生する。この第一のアンダーシュートは、補正回路２８が行った制御が強いほど大きくなる。

その後、第一出力電圧信号Vosの低下は、誤差増幅回路２２が制御信号Vsを上昇させる動作によって妨げられ、やがて上昇に転じる。

第一出力電圧信号Vosは基準値Vrsに向かって上昇するが、誤差増幅回路２２の応答遅れにより、第一出力電圧信号Vosが基準値Vrsを超えて上昇し、第二のオーバーシュートが発生する。第二のオーバーシュートは、第一のアンダーシュートが大きいほど大きくなる。

第二のオーバーシュートが大きいと、補正回路２８が、再び誤差増幅回路２２の出力に負の電流バイアスを印加して、制御信号Vsを、第一出力電圧信号Vosを基準値Vrsに近づける方向に強制的に変化させ、補正制御信号Vshを生成する。そして、再び、第一出力電圧信号Vosが速やかに低下に転じる。

その後、同様のメカニズムでアンダーシュートとオーバーシュートが繰り返され、第一出力電圧信号Vosが基準値Vrsに収束しない発振状態になって、第一出力電圧信号Vosに異常リップルが発生する。

なお、比較例の動作説明の中の「第一出力電圧信号Vos」及び「基準値Vrs」は、それぞれ「第一出力電圧Vo1」及び「第一出力電圧Vo1の目標値Vr1」と読み替えることができる。つまり、比較例は、第一出力電圧Vo1が目標値Vr1に収束しない発振状態になりやすく、第一出力電圧Vo1に異常リップルが発生するという不具合が発生する。

次に、スイッチング電源装置２６の動作を説明する。出力電流Io1が急激に減少すると、第一のオーバーシュートが発生し、第一のオーバーシュートは、比較例と同様に、補正回路２８が動作することによって小さくなる。その反動で発生する第一のアンダーシュートについても、比較例と同様に、誤差増幅回路２２が制御信号Vsを上昇させる動作によって抑えられる。比較例と異なるのは、これ以降の動作である。

第一のアンダーシュートの後、第一出力電圧信号Vosが基準値Vrsを超えて上昇し、第二のオーバーシュートが発生するが、第二のオーバーシュートが発生するのは、補正回路２８のマスク時間Tbmの途中なので、補正回路２８は動作しない。したがって、第二のオーバーシュートは、誤差増幅回路２２が制御信号Vsを低下させる動作によって抑えられる。誤差増幅回路２２が第一出力電圧信号Vosを低下させる制御の強さは、補正回路２８が動作した時より弱いので、第二のオーバーシュートは、比較例よりもやや大きくなる可能性があるが、通常、第一のオーバーシュートよりも十分小さいので、大きな問題にはならない。

第二のオーバーシュートの後、第一出力電圧信号Vosが低下するが、第一出力電圧信号Vosを低下させる制御が弱いので、第一出力電圧信号Vosは、基準値Vrsを僅かに超え、その後、速やかに基準値Vrsに収束する。したがって、比較例のように、オーバーシュートとアンダーシュートを繰り返す発振状態にはならない。

なお、スイッチング電源装置２６の動作説明の中の「第一出力電圧信号Vos」及び「基準値Vrs」は、それぞれ「第一出力電圧Vo1」及び「第一出力電圧の目標値Vr1」と読み替えることができる。つまり、スイッチング電源装置２６は、第一出力電圧Vo1が目標値Vr1に収束しない発振状態になるのを回避し、第一出力電圧Vo1を目標値Vr1に速やかに収束させることができる。

マスク時間Tbmは、第一出力電圧信号Vosが収束するのに必要な時間を想定し、それよりも長い時間に設定する。ただし、マスク時間Tbmをあまり長くすると、マスク時間Tbmの途中で再び出力電流Ioが変化し、この変化に対して補正回路２８が動作できないという状況が発生しやすくなるので、マスク時間Tbmは、負荷１８の特性を考慮して、できるだけ短くすることが好ましい。

以上説明したように、スイッチング電源装置２６は、力率改善コンバータ１６の第一出力電圧Vo1を安定化するための制御信号Vsを、独特な補正回路２８を用いて補正するので、出力電流Io1が急激に減少した時、第一出力電圧Vo1に発生するオーバーシュートを小さくすることができる。しかも、補正回路２８には、補正回路２８の動作を停止するマスク時間Tbmが設けられているので、オーバーシュートとアンダーシュートを繰り返す発振状態も容易に回避することができる。

また、バイアス制御部２８ｃがデジタルプロセッサ内に構成されているので、プログラムを書き換えることによって、第一閾値Vb1、第二閾値Vb2及びマスク時間Tbmの設定を簡単に変更することができる。

次に、本発明のスイッチング電源装置の第三の実施形態について、図７、図８に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置３０は、図７に示すように、上記のスイッチング電源装置１０，２６の補正回路２４，２８と異なる新規な補正回路３２を有しているという特徴があり、その他の構成はスイッチング電源装置１０，２６と同様である。

補正回路３２は、互いに並列接続されたバイアス抵抗２４ａ，２８ａ、バイアス切り替え部３２ｂ、及びバイアス制御部３２ｃを備えている。バイアス抵抗２４ａ，２８ａは、一端が誤差増幅回路２２の出力に接続され、他端が、互いに逆向きに配されたダイオードを介してバイアス切り替え部３２ｂに接続されている。バイアス切り替え部３２ｂは、バイアス抵抗２４ａの他端の状態を、状態Ｈ又は状態Ｆに切り替えるとともに、バイアス抵抗２８ａの他端の状態を、状態Ｌ又は状態Ｆに切り替えるブロックである。状態Ｈとは、バイアス抵抗２４ａの他端に所定の直流電圧Vccを接続した状態のことで、状態Ｈになると、バイアス抵抗２４ａを通じて誤差増幅回路２２の出力に電流が流れ込み、正の電流バイアスが印加される。このとき、バイアス抵抗２８ａの他端は、直列のダイオードにより切り離される。状態Ｌとは、バイアス抵抗２８ａの他端をグランドに接続した状態のことで、状態Ｌになると、バイアス抵抗２８ａを通じて誤差増幅回路２２の出力から電流が引き抜かれ、負の電流バイアスが印加される。このとき、バイアス抵抗２４ａの他端は、直列のダイオードにより切り離される。状態Ｆとは、バイアス抵抗２４ａ，２８ａの他端を開放した状態のことで、状態Ｆになると、誤差増幅回路２２の出力への電流バイアスの印加が停止される。

バイアス制御部３２ｃは、バイアス切り替え部３２ｂの動作を制御するブロックで、バイアス切り替え部３２ｂとともにデジタルプロセッサ内に設けられ、あらかじめ、一定の値である第一閾値Va1，Vb1、第二閾値Va2，Vb2及びマスク時間Tam，Tbmが設定されている。

バイアス制御部３２ｃは、図８に示すように、当初（第一出力電圧信号Vosと基準値Vrsが一致しているとき）は、バイアス切り替え部３２ｂを状態Ｆにしている。例えば、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vrsとの差が第一閾値Va1より大きくなると、状態Ｈに切り替える。その後、第一出力電圧信号Vosが上昇し、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Va2（＜Va1）より小さくなると、状態Ｆに切り替える。ここでは、補正回路３２の動作の安定性を高めるため、第一閾値Va1と第二閾値Va2を異なる値（Va1＞Va2）にしてヒステリシス特性を持たせているが、特に問題がなければVa1＝Va2にしてもよい。

反対に、第一出力電圧信号Vosが上昇し、第一出力電圧信号Vosと基準値Vrsとの差が第一閾値Vb1より大きくなると、状態Ｌに切り替える。その後、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Vb2（＜Vb1）より小さくなると、状態Ｆに切り替える。ここでは、補正回路３２の動作の安定性を高めるため、第一閾値Vb1と第二閾値Vb2を異なる値（Vb1＞Vb2）にしてヒステリシス特性を持たせているが、特に問題がなければVb1＝Vb2にしてもよい。

また、バイアス制御部３２ｃは、バイアス切り替え部３２ｂを状態Ｈから状態Ｆに切り替えると、切り替えてからマスク時間Tamが経過するまでの間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、状態Ｆを維持する動作を行う。同様に、バイアス切り替え部３２ｂを状態Ｌから状態Ｆに切り替えると、切り替えてからマスク時間Tbmが経過するまでの間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、状態Ｆを維持する動作を行う。マスク時間Tam，Tbmは、Tam＝Tbmでもよいし、Tam≠Tbmでもよい。

補正回路３２の動作をまとめると、次のようになる。まず、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vrsとの差が第一閾値Va1より大きくなると、誤差増幅回路２２の出力に正の電流バイアスを印加し、制御信号Vsを、第一出力電圧信号Vosを基準値Vrsに近づける方向に強制的に変化させる。つまり、スイッチング制御回路２０には、制御信号Vsを補正した補正制御信号Vshが入力されることになる。その後、第一出力電圧信号Vosが上昇し、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Va2より小さくなると、電流バイアスの印加を停止する。そして、停止してからマスク時間Tamが経過するまでの間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、この停止状態を維持する動作を行う。

また、第一出力電圧信号Vosが上昇し、第一出力電圧信号Vosと基準値Vrsとの差が第一閾値Vb1より大きくなった時、誤差増幅回路２２の出力に負の電流バイアスを印加し、制御信号Vsを、第一出力電圧信号Vosを基準値Vrsに近づける方向に強制的に変化させる。つまり、スイッチング制御回路２０には、制御信号Vsを補正した補正制御信号Vshが入力されることになる。その後、第一出力電圧信号Vosが低下し、第一出力電圧信号Vosと基準値Vrsとの差が第二閾値Vb2より小さくなると、電流バイアスの印加を停止する。そして、停止してからマスク時間Tbmが経過するまでの間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、この停止状態を維持する動作を行う。

このように、補正回路３２は、上記補正回路２４，２８の双方の機能を併せ持った回路と言うことができる。したがって、スイッチング電源装置３０の動作は、上述したスイッチング電源装置１０，２６の動作を合成したような動作になる。

上記のスイッチング電源装置１０の場合、出力電流Io1が増加して第一出力電圧Vo1が低下したときだけ補正回路２４が動作するので、出力電流Io1が減少して第一出力電圧Vo1が上昇したときの第一のオーバーシュートを小さくすることができない。また、上記のスイッチング電源装置２６の場合、出力電流Io1が減少して第一出力電圧Vo1が上昇したときだけ補正回路２８が動作するので、出力電流Io1が増加して第一出力電圧Vo1が低下したときの第一のアンダーシュートを小さくすることができない。これに対して、スイッチング電源装置３０の場合、補正回路３２が、出力電流Io1が増加したときも減少したときも動作するので、アンダーシュートとオーバーシュートの両方を小さくすることができる。

次に、本発明のスイッチング電源装置の第四の実施形態について、図９に基づいて説明する。ここで、上記実施形態と同様の構成は、同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置３４は、上記のスイッチング電源装置１０と同様の構成を有し、さらに、力率改善コンバータ１６の後段に、ＤＣ−ＤＣコンバータ３６が設けられ、ＤＣ−ＤＣコンバータ３６の出力に負荷１８が接続されている。

ＤＣ−ＤＣコンバータ３６は、力率改善コンバータ１６が出力した第一出力電圧Vo1を第二出力電圧Vo2に変換するコンバータで、図示しない制御回路を内蔵し、第二出力電圧Vo2を目標値Vr2に近づける制御が行われる。目標値可変部３６ａは、デジタルプロセッサ内に構成され、外部から入力されたTRM信号に基づいて目標値Vr2を可変する働きをする。TRM信号はアナログ信号でもよいしデジタル信号でもよい。

スイッチング電源装置３４は、上記と同様の補正回路２４を有し、デジタルプロセッサ内に設けられバイアス制御部２４ｃが図２のグラフに示す動作を行う。ここで特徴的なのは、バイアス制御部２４ｃが、ＤＣ−ＤＣコンバータ３６の目標値可変部３６ａから目標値Vr2の情報を取得し、目標値Vr2に応じて第一閾値Va1、第二閾値Va2及びマスク時間Tamを可変調節する点である。

ＤＣ−ＤＣコンバータ３６は、第一出力電圧Vo1が一定以下に低下すると、第二出力電圧Vo2を目標値Vr2に保持できなくなる。目標値Vr2を保持できる第一出力電圧Vo1の下限値（以下、最低保持電圧Vo1(Limit)と称する。）は、目標値Vr2が高いときほど高くなる性質がある。

ＤＣ−ＤＣコンバータ３６の出力電流Io2が急激に増加すると、力率改善コンバータ１６の出力電流Io1も急激に増加し、第一出力電圧Vo1が低下してアンダーシュートが発生する。このとき、第二出力電圧Vo2を目標値Vr2に保持するためには、少なくとも、第一出力電圧Vo1が最低保持電圧Vo1(Limit)以下にならないように、アンダーシュートを小さくすることが重要になる。

目標値Vr2が高いときは、最低保持電圧Vo1(Limit)が高くなり、最低保持電圧Vo1(limit)と第一出力電圧Vo1の目標値Vr1との差が小さくなるので、アンダーシュートを非常に小さくしなければならない。一方、目標値Vr2が低いときは、最低保持電圧Vo1(Limit)が低くなり、最低保持電圧Vo1(limit)と第一出力電圧Vo1の目標値Vr1との差が大きくなるので、アンダーシュートが多少大きくても許容できる。このように、目標値Vr2が変更されると、補正回路２４に求められる制御の強さが異なってくることになる。

アンダーシュートを小さくするためには、補正回路２４の制御を強くすればよく、例えば、第一閾値Va1を小さくしたり、第一及び第二閾値Va1，Va2の差を大きくしたりすることによって調節できる。しかし、補正回路２４の制御を強くすると、アンダーシュートの反動で大きいオーバーシュートが発生し、第一出力電圧Vo1が目標値に収束するまでの時間が長くなるので、マスク時間Tamを長めにする必要がある。ただし、マスク時間Tamを長くしすぎると、次の出力電流Io1の変化がマスク時間Tamの途中（補正回路２４が動作しない期間）に起こり、大きいアンダーシュートが発生する状況が起こりやすくなるので、不必要にマスク時間Tamを長くすることは好ましくない。

そこで、バイアス制御部２４ｃは、目標値可変部３６ａから目標値Vr2の情報を取得し、目標値Vr2が相対的に高い時は、第一及び第二閾値Va1，Va2を相対的に小さくするとともに、マスク時間Tamを相対的に長くする処理を行う。反対に、目標値Vr2が相対的に低い時は、第一及び第二閾値Va1，Va2を相対的に大きくするとともに、マスク時間Tamを相対的に短くする処理を行う。これによって、補正回路２４の制御の強さとマスク時間Tamの長さのバランスを、目標値Vr2に合わせて適切に調節することができる。

なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、上記力率改善コンバータ１６は昇圧チョッパ方式であるが、降圧チョッパ方式や昇降圧チョッパ方式等の他の方式に変更してもよい。

上記スイッチング制御回路２０は、制御信号Vs（又は補正制御信号Vsh）が高くなると、駆動パルスVgのハイレベルの時比率を大きくし、オン時比率Donを大きくする制御を行うが、反対に、制御信号Vs（又は補正制御信号Vsh）が高くなると、駆動パルスVgのハイレベルの時比率を小さくし、オン時比率Donを小さくする制御を行うように変更してもよい。この場合、誤差増幅回路２２を反転増幅型から非反転増幅型に変更し、さらに、補正回路２４，２８，３２について、それぞれ「状態Ｌ」を「状態Ｈ」に、「状態Ｈ」を「状態Ｌ」に変更する必要がある。このように変更しても、上記と同様の作用効果を得ることができる。

上記補正回路２４，２８，３２は、誤差増幅回路２２の出力に、バイアス抵抗を通じて正又は負の電流バイアスを印加する構成であるが、これ以外の構成に変更してもよい。例えば、誤差増幅回路の出力に、定電流回路を接続又は開放することによって正又は負の電流バイアスを印加する構成にすることができる。定電流回路を用いてバイアスを印加する構成にすれば、誤差増幅回路２２が生成する制御信号Vsの高い低いにかかわらず、補正回路による制御の強さを一定にすることができる。

また、上記実施形態の説明の中では省略したが、上記補正回路２４，２８，３２は、少なくとも、力率改善コンバータ１６に整流電圧Vkが投入されてから第一出力電圧信号Vosが基準値Vrsを超えるまでの期間、第一出力電圧信号Vosと基準値Vrsとの差の大小にかかわらず、電流バイアスを印加する動作を停止させるようにすることが好ましい。第一出力電圧Vo1が立ち上がる途中で補正回路が動作すると、第一出力電圧Vo1の立ち上がり特性に予期せぬ不具合が発生する可能性があるので、これを防止するためである。

１０，２６，３０，３４ スイッチング電源装置
１６ 力率改善コンバータ
１６ａ スイッチング素子
２０ スイッチング制御回路
２２ 誤差増幅回路
２４，２８，３２ 補正回路
２４ｃ，２８ｃ，３２ｃ バイアス制御部
３６ ＤＣ−ＤＣコンバータ
３６ａ 目標値可変部
Io1 出力電流（力率改善コンバータ）
Io2 出力電流（ＤＣ−ＤＣコンバータ）
Tam，Tbm マスク時間
Va1，Vb1 第一閾値
Va2，Vb2 第二閾値
Vg 駆動パルス
Vk 整流電圧
Vks 整流電圧信号
Vo1 第一出力電圧
Vos 第一出力電圧信号
Vo2 第二出力電圧
Vr1 第一出力電圧の目標値
Vr2 第二出力電圧の目標値
Vrs 基準値
Vs 制御信号
Vsh 補正制御信号

Claims (5)

1. 交流電圧を整流した整流電圧が入力され、この整流電圧を直流の第一出力電圧に変換する力率改善コンバータと、
   前記力率改善コンバータのスイッチング素子のオンオフを制御する回路であって、前記第一出力電圧の値に応じて変化する制御信号に基づいて前記スイッチング素子をオンオフさせる駆動パルスを出力するスイッチング制御回路と、
   前記第一出力電圧の検出信号である第一出力電圧信号と所定の基準値との差を増幅し、前記第一出力電圧信号を前記基準値に近づける方向に増減する前記制御信号を出力する誤差増幅回路とを備えたスイッチング電源装置において、
   前記誤差増幅回路の出力に電流バイアスを印加して前記制御信号を補正する補正回路が設けられ、前記補正回路には、第一閾値、第二閾値、及びマスク時間が設定され、
   前記補正回路は、前記第一出力電圧信号と前記基準値との差が前記第一閾値より大きくなった時、前記誤差増幅回路の出力に電流バイアスを印加して、前記制御信号を、前記第一出力電圧信号を前記基準値に近づける方向に強制的に変化させ、その後、前記第一出力電圧信号と前記基準値との差が前記第二閾値より小さくなると、前記電流バイアスの印加を停止し、停止してから前記マスク時間が経過するまでの間、前記第一出力電圧信号と前記基準値との差の大小にかかわらず、この停止状態を維持する動作を行うことを特徴とするスイッチング電源装置。
2. 前記補正回路は、前記第一出力電圧が上昇することによって前記第一出力電圧信号と前記基準値との差が前記第一閾値より大きくなった時、前記誤差増幅回路の出力に電流バイアスを印加して、前記制御信号を、前記第一出力電圧信号を低下させる方向に強制的に変化させる動作を行う請求項１記載のスイッチング電源装置。
3. 前記補正回路は、前記第一出力電圧が低下することによって前記第一出力電圧信号と前記基準値との差が前記第一閾値より大きくなった時、前記誤差増幅回路の出力に電流バイアスを印加して、前記制御信号を、前記第一出力電圧信号を上昇させる方向に強制的に変化させる動作を行う請求項１記載のスイッチング電源装置。
4. 前記力率改善コンバータの後段に、前記第一出力電圧を直流の第二出力電圧に変換するＤＣ−ＤＣコンバータが設けられ、前記ＤＣ−ＤＣコンバータは、前記第二出力電圧の目標値を外部可変可能にする目標値可変部を有し、前記補正回路は、電流バイアスを印加するか停止するかを判断するとともに、前記第一閾値、前記第二閾値、及び前記マスク時間を制御するバイアス制御部を有し、前記目標値可変部及び前記バイアス制御部はデジタルプロセッサ内に設けられ、
   前記バイアス制御部は、前記目標値可変部から前記第二出力電圧の目標値の情報を取得し、前記第二出力電圧の目標値が相対的に高い時は、前記第一及び第二閾値を相対的に小さくするとともに、前記マスク時間を相対的に長くする処理を行い、前記第二出力電圧の目標値が相対的に低い時は、前記第一及び第二閾値を相対的に大きくするとともに、前記マスク時間を相対的に短くする処理を行う請求項３記載のスイッチング電源装置。
5. 前記補正回路は、少なくとも、前記力率改善コンバータに前記整流電圧が投入されてから前記第一出力電圧信号が前記基準値を超えるまでの期間、前記第一出力電圧信号と前記基準値との差の大小にかかわらず、電流バイアスを印加する動作を停止する請求項１乃至４記載のスイッチング電源装置。

Images