JP2018064338A - 電源装置、および、電源装置の制御方法 - Google Patents

Abstract

【課題】消費電力を低減して小型化、低価格化しつつ、適切に臨界モードで動作させることが可能な電源装置を提供する。【解決手段】電源装置は、検出用コンデンサの他端の第１の電圧、及び、第２のスイッチ素子の他端の第２の電圧を検出し、この検出結果に応じた検出信号を出力する検出回路と、検出信号に基づいて、第１及び第２のスイッチ素子を制御し、第１の電源端子の電源電圧の極性に基づいて、第３及び第４のスイッチ素子の動作を制御する制御部と、を備える。【選択図】図１

Description

本発明は、電源装置、および、電源装置の制御方法に関する発明である。

例えば、従来の電源装置には、力率改善（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）回路を含むものがある（例えば、特許文献１参照）。

この従来の電源装置では、チョークコイルに流れる電流がゼロになったことを検出し、主スイッチ素子ＳＷをスイッチングさせる臨界モード方式で動作する。このように、チョークコイルの電流がゼロ、すなわち、整流素子の電流がゼロになってから、スイッチングすることで、当該整流素子のリカバリー電流を軽減することができる。

特開２０１３−０７０５８６号公報

ここで、上記従来の電源装置では、コンデンサ結合により、主スイッチ素子の振動電圧を検出することにより、チョークコイルに流れる電流がゼロになったことを検出している。

しかし、この従来の電源装置では、当該振動電圧を検出するための検出回路に抵抗を用いており、この抵抗に大きな電圧が印加される場合があるため当該検出回路が大型化、高価格化する必要があり、その消費電力も大きくなり、一方、振動電圧が小さい場合には検出不能になる問題がある。

そして、上記従来の電源装置では、振動電圧の検出が正確にできない場合には、ＺＶＳ動作を適切に実行できない問題がある。

そこで、本発明では、消費電力を低減して小型化、低価格化しつつ、適切に臨界モードで動作させることが可能な電源装置を提供することを目的とする。

本発明の一態様に係る実施例に従った電源装置は、
力率改善回路を含み、負荷に電源を供給する電源装置であって、
交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、
前記負荷の高電位側の端子が接続される第１の負荷端子、及び、前記負荷の低電位側の端子が接続される第２の負荷端子と、
前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサと、
一端が前記第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイルと、
一端が前記第１の負荷端子に接続され、他端が前記第１ノードに接続された第１のスイッチ素子、及び、一端が前記第１ノードに接続され、他端が前記第２の負荷端子に接続された第２のスイッチ素子と、
一端が前記第１の負荷端子に接続され、他端が前記第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が前記第２の電源端子に接続され、他端が前記第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、
一端が第１ノードに接続された検出用コンデンサと、
一端が前記検出用コンデンサの他端に接続され、他端が前記第２のスイッチ素子の他端に接続され、前記検出用コンデンサの他端から前記第２のスイッチ素子の他端に向けて整流する第１の検出用整流素子と、
一端が前記第２のスイッチ素子の他端に接続され、他端が前記検出用コンデンサの他端に接続され、前記第２のスイッチ素子の他端から前記検出用コンデンサの他端に向けて整流する第２の検出用整流素子と、
前記検出用コンデンサの他端の第１の電圧、及び、前記第２のスイッチ素子の他端の第２の電圧を検出し、この検出結果に応じた検出信号を出力する検出回路と、
前記検出信号に基づいて、前記第１及び第２のスイッチ素子を制御し、前記第１の電源端子の電源電圧の極性に基づいて、前記第３及び第４のスイッチ素子の動作を制御する制御部と、を備える
ことを特徴とする。

前記電源装置において、
前記第１の検出用整流素子は、
アノードが前記検出用コンデンサの他端に接続され、カソードが前記第２のスイッチ素子の他端に接続された第１の検出用ダイオードであり、
前記第２の検出用整流素子は、
カソードが前記検出用コンデンサの他端に接続され、アノードが前記第２のスイッチ素子の他端に接続された第２の検出用ダイオードである
ことを特徴とする。

前記電源装置において、
前記検出回路は、
前記検出用コンデンサに電流が流れる電流検出期間に基づいた前記第１の電圧と前記第２の電圧との電位差の変化を検出できるようになっている
ことを特徴とする。

前記電源装置において、
前記制御部は、
前記第１の電源端子の電圧の極性が第１の極性である場合には、前記第３のスイッチ素子をオフし且つ前記第４のスイッチ素子をオンし、
一方、前記第１の電源端子の電圧の極性が第２の極性である場合には、前記第３のスイッチ素子をオンし且つ前記第４のスイッチ素子をオフすることを特徴とする。

前記電源装置において、
前記制御部は、前記第１のスイッチ素子がオンし且つ前記第２のスイッチ素子がオフした状態と、前記第１のスイッチ素子がオフし且つ前記第２のスイッチ素子がオンした状態と、相補的に切り替えるように制御する
ことを特徴とする。

前記電源装置において、
前記電源電圧が正相である場合に、前記検出回路は、前記第１の電圧と前記第２の電圧との電位差が、予め設定された閾値電圧以上になった場合には、前記第２のスイッチ素子をオンするための前記検出信号を出力し、
前記制御部は、前記第２のスイッチ素子をオンするための前記検出信号に基づいて、前記第２のスイッチ素子をオンし、前記第２のスイッチ素子をオンしてから予め設定した制御期間の経過後に、前記第２のスイッチ素子をオフする
ことを特徴とする。

前記電源装置において、
前記制御部は、前記第２のスイッチ素子をオンするための前記検出信号を受けてから、前記電流検出期間の経過後、前記第２のスイッチ素子をオンする
ことを特徴とする。

前記電源装置において、
前記電源電圧が逆相である場合に、前記検出回路は、前記第１の電圧と前記第２の電圧との電位差が、前記閾値電圧以上になった場合には、前記第１のスイッチ素子をオンするための前記検出信号を出力し、
前記制御部は、前記第１のスイッチ素子をオンするための前記検出信号に基づいて、前記第１のスイッチ素子をオンし、前記第１のスイッチ素子をオンしてから予め設定した前記制御期間の経過後に、前記第１のスイッチ素子をオフする
ことを特徴とする。

前記電源装置において、
前記制御部は、
前記第１のスイッチ素子をオンするための前記検出信号を受けてから、前記電流検出期間ｔｄの経過後、前記第１のスイッチ素子をオンする
ことを特徴とする。

前記電源装置において、
前記第１ないし第４のスイッチ素子は、それぞれＭＯＳトランジスタであり、
前記制御部は、ＰＷＭ制御信号により、前記ＭＯＳトランジスタのゲート・ソース間の電圧を制御して、前記ＭＯＳトランジスタのオン／オフを制御する
ことを特徴とする。

前記電源装置において、
前記検出回路は、
前記検出信号を出力する、第１の検出信号端子及び第２の検出信号端子と、
一端が電源に接続され、他端が前記第１の検出信号端子に接続された第１の検出用抵抗と、
コレクタが前記第１の検出信号端子に接続され、エミッタが前記第２の負荷端子に接続された第１の検出用ＮＰＮ型バイポーラトランジスタと、
一端が前記検出用コンデンサの他端に接続され、他端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのベースに接続された第２の検出用抵抗と、
一端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのベースに接続され、他端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのエミッタに接続された第１の平滑用コンデンサと、
一端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのベースに接続され、他端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのエミッタに接続された第３の検出用抵抗と、
一端が前記電源に接続され、他端が前記第２の検出信号端子に接続された第４の検出用抵抗と、
一端が前記第２の検出信号端子に接続された第５の検出用抵抗と、
コレクタが前記第５の検出用抵抗の他端に接続され、エミッタが前記検出用コンデンサの他端に接続された第２の検出用ＮＰＮ型バイポーラトランジスタと、
一端が前記第２の負荷端子に接続され、他端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのベースに接続された第６の検出用抵抗と、
一端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのベースに接続され、他端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのエミッタに接続された第２の平滑用コンデンサと、
一端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのベースに接続され、他端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのエミッタに接続された第７の検出用抵抗と、を備える
ことを特徴とする。

前記電源装置において、
前記負荷は、前記第１の負荷端子と第２の負荷端子との間の電圧をＤＣ−ＤＣ変換して出力するＤＣ−ＤＣコンバータである
ことを特徴とする。

本発明の一態様に係る実施例に従った電源装置の制御方法は、
力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、前記第１の電源端子と第２の電源端子との間に供給された前記交流電圧に応じた電圧が供給される、第１の電源端子、及び、第２の電源端子と、前記負荷の高電位側の端子が接続される第１の負荷端子、及び、前記負荷の低電位側の端子が接続される第２の負荷端子と、前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサと、一端が前記第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイルと、一端が前記第１の負荷端子に接続され、他端が前記第１ノードに接続された第１のスイッチ素子、及び、一端が前記第１ノードに接続され、他端が前記第２の負荷端子に接続された第２のスイッチ素子と、一端が前記第１の負荷端子に接続され、他端が前記第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が前記第２の電源端子に接続され、他端が前記第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、一端が第１ノードに接続された検出用コンデンサと、一端が前記検出用コンデンサの他端に接続され、他端が前記第２のスイッチ素子の他端に接続され、前記検出用コンデンサの他端から前記第２のスイッチ素子の他端に向けて整流する第１の検出用整流素子と、一端が前記第２のスイッチ素子の他端に接続され、他端が前記検出用コンデンサの他端に接続され、前記第２のスイッチ素子の他端から前記検出用コンデンサの他端に向けて整流する第２の検出用整流素子と、前記検出用コンデンサの他端の第１の電圧、及び、前記第２のスイッチ素子の他端の第２の電圧を検出し、この検出結果に応じた検出信号を出力する検出回路と、制御部と、を備える電源装置の制御方法であって、
前記制御部により、前記検出信号に基づいて、前記第１及び第２のスイッチ素子を制御し、前記第１の電源端子の電源電圧の極性に基づいて、前記第３及び第４のスイッチ素子の動作を制御する
ことを特徴とする。

本発明の一態様に係る電源装置は、力率改善回路を含み、負荷に電源を供給する電源装置であって、一端が第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイルと、一端が第１の負荷端子に接続され、他端が第１ノードに接続された第１のスイッチ素子、及び、一端が第１ノードに接続され、他端が第２の負荷端子に接続された第２のスイッチ素子と、一端が第１の負荷端子に接続され、他端が第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が第２の電源端子に接続され、他端が第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、一端が第１ノードに接続された検出用コンデンサと、一端が検出用コンデンサの他端に接続され、他端が第２のスイッチ素子の他端に接続され、検出用コンデンサの他端から第２のスイッチ素子の他端に向けて整流する第１の検出用整流素子（ダイオード）と、一端が第２のスイッチ素子の他端に接続され、アノードが検出用コンデンサの他端に接続され、第２のスイッチ素子の他端から検出用コンデンサの他端に向けて整流する第２の検出用整流素子（ダイオード）と、検出用コンデンサの他端の第１の電圧、及び、第２のスイッチ素子の他端の第２の電圧を検出し、この検出結果に応じた検出信号を出力する検出回路Ｘと、検出信号に基づいて、第１及び第２のスイッチ素子を制御し、第１の電源端子の電源電圧の極性に基づいて、第３及び第４のスイッチ素子の動作を制御する制御部と、を備える。

このように、本発明の一態様に係る電源装置は、チョークコイルの電流がゼロになるのを検出する検出素子として、整流素子（ダイオード）を用いているため、検出回路に印加される電圧は１．２Ｖ（順電圧）程度で低く安定しているため、装置を小型化、低価格化とともに、より正確に検出できる。

さらに、整流素子（ダイオード）を用いることで、従来の抵抗を用いる場合と比較して、消費電流を低くすることができる。

すなわち、本発明に係る電源装置は、消費電力を低減して小型化、低価格化しつつ、適切に臨界モードで動作させることができる。

図１は、本発明の一態様である第１の実施形態に係る電源装置１００の構成の一例を示す図である。 図２は、図１に示す電源装置１００の動作波形の一例を示す図である。

以下、本発明に係る各実施例について図面に基づいて説明する。

第１の実施形態

図１は、本発明の一態様である第１の実施形態に係る電源装置１００の構成の一例を示す図である。

図１に示すように、第１の実施形態に係る電源装置１００は、力率改善回路を含み、負荷ＬＯＡＤに電源を供給するようになっている。

この電源装置１００は、例えば、図１に示すように、交流電源Ｇと、第１の電源端子ＴＦａ１と、第２の電源端子ＴＦａ２と、第１の負荷端子ＴＯ１と、第２の負荷端子ＴＯ２と、第１の電源端子ＴＦａ１と、第２の電源端子ＴＦａ２と、出力コンデンサＣ２と、第１のチョークコイルＬ１と、ハイサイドの第１のスイッチ素子Ｑ１と、ローサイドの第２のスイッチ素子Ｑ２と、ハイサイドの極性切換用の第３のスイッチ素子Ｑ３と、ローサイドの極性切換用の第４のスイッチ素子Ｑ４と、検出用コンデンサＣ１と、第１の検出用整流素子Ｄ１、Ｄ２と、第２の検出用整流素子Ｄ３、Ｄ４と、検出回路Ｘと、制御部ＣＯＮと、を備える。整流素子Ｄ１，Ｄ２，Ｄ３，Ｄ４は、例えば、図１に示すように、ダイオードである。

そして、図１に示すように、交流電源Ｇは、交流電圧（入力電圧）Ｖｉｎを第１の電源端子ＴＦａ１と第２の電源端子ＴＦａ２との間に出力するようになっている。

また、第１の負荷端子ＴＯ１は、負荷ＬＯＡＤの高電位側の端子ＴＬ１が接続されている。

また、第２の負荷端子ＴＯ２は、負荷ＬＯＡＤの低電位側の端子ＴＬ２が接続されている。

なお、負荷ＬＯＡＤは、例えば、第１の負荷端子ＴＯ１と第２の負荷端子ＴＯ２との間の電圧をＤＣ−ＤＣ変換して出力するＤＣ／ＤＣコンバータである。

また、図１に示すように、出力コンデンサＣ２は、第１の負荷端子ＴＯ１と第２の負荷端子ＴＯ２との間に接続されている。

また、図１に示すように、第１のスイッチ素子Ｑ１は、一端が第１の負荷端子ＴＯ１に接続され、他端が第１ノードＮ１に接続されている。なお、この第１のスイッチ素子Ｑ１は、例えば、図１に示すように、ＰＷＭ制御信号Ｓ１がゲートに印加され、オン/オフが制御されるｎＭＯＳトランジスタである。

また、第２のスイッチ素子Ｑ２は、一端が第１ノードＮ１に接続され、他端が第２の負荷端子ＴＯ２に接続されている。なお、この第２のスイッチ素子Ｑ２は、例えば、図１に示すように、ＰＷＭ制御信号Ｓ２がゲートに印加され、オン/オフが制御されるｎＭＯＳトランジスタである。

また、第３のスイッチ素子Ｑ３は、一端が第１の負荷端子ＴＯ１に接続され、他端が第２の電源端子ＴＦａ２に接続されている。なお、この第３のスイッチ素子Ｑ３は、例えば、図１に示すように、ＰＷＭ制御信号Ｓ３がゲートに印加され、オン/オフが制御されるｎＭＯＳトランジスタである。

また、第４のスイッチ素子Ｑ４は、一端が第２の電源端子ＴＦａ２に接続され、他端が第２の負荷端子ＴＯ２に接続されている。なお、この第４のスイッチ素子Ｑ４は、例えば、図１に示すように、ＰＷＭ制御信号Ｓ４がゲートに印加され、オン/オフが制御されるｎＭＯＳトランジスタである。

また、図１に示すように、第１のチョークコイルＬ１は、一端が第１の電源端子ＴＦａ１に接続され、他端が第１ノードＮ１に接続されている。

また、検出用コンデンサＣ１は、一端が第１ノードＮ１に接続されている。

また、第１の検出用ダイオードＤ１、Ｄ２は、一端が検出用コンデンサＣ１の他端に接続され、他端が第２のスイッチ素子Ｑ２の他端に接続されている。

この第１の検出用ダイオードＤ１、Ｄ２は、検出用コンデンサＣ１の他端から第２のスイッチ素子Ｑ２の他端に向けて整流するようになっている。

この第１の検出用ダイオードＤ１、Ｄ２は、例えば、図１に示すように、アノードが検出用コンデンサＣ１の他端に接続され、カソードが第２のスイッチ素子Ｑ２の他端に接続された第１の検出用ダイオードＤ１、Ｄ２である。図１の例では、２つの第１の検出用ダイオードＤ１、Ｄ２が直列に接続されている。

また、第２の検出用ダイオードＤ３、Ｄ４は、一端が第２のスイッチ素子Ｑ２の他端に接続され、他端が検出用コンデンサＣ１の他端に接続されている。

この第２の検出用ダイオードＤ３、Ｄ４は、第２のスイッチ素子Ｑ２の他端から検出用コンデンサＣ１の他端に向けて整流するようになっている。

この第２の検出用ダイオードＤ３、Ｄ４は、カソードが検出用コンデンサＣ１の他端に接続され、アノードが第２のスイッチ素子Ｑ２の他端に接続された第２の検出用ダイオードＤ３、Ｄ４である。図１の例では、２つの第２の検出用ダイオードＤ３、Ｄ４が直列に接続されている。

なお、電源電圧ＶＸが正相である場合には、第２の検出用ダイオードＤ３、Ｄ４に電流が流れ、第１の検出用ダイオードＤ１、Ｄ２には電流が流れない。

一方、電源電圧ＶＸが逆相である場合には、第１の検出用ダイオードＤ１、Ｄ２に電流が流れ、第２の検出用ダイオードＤ３、Ｄ４には電流が流れない。

また、検出回路Ｘは、検出用コンデンサＣ１の他端の第１の電圧Ｖ１、及び、第２のスイッチ素子Ｑ２の他端（第２の負荷端子ＴＯ２）の第２の電圧Ｖ２を検出し、この検出結果に応じた検出信号ＳＤ１、ＳＤ２を出力するようになっている。

この検出回路Ｘは、検出用コンデンサＣ１に電流が流れる電流検出期間ｔｄに基づいた第１の電圧Ｖ１と第２の電圧Ｖ２との電位差の変化ＶＦを検出できるようになっている。

この検出回路Ｘは、例えば、図１に示すように、第１の検出信号端子ＴＸ１と、第２の検出信号端子ＴＸ２と、第１の検出用抵抗ＲＸ１と、第１の検出用ＮＰＮ型バイポーラトランジスタＱＸ１と、第２の検出用抵抗ＲＸ２と、第１の平滑用コンデンサＣＸ１と、第３の検出用抵抗ＲＸ３と、第４の検出用抵抗ＲＸ４と、第５の検出用抵抗ＲＸ５と、第２の検出用ＮＰＮ型バイポーラトランジスタＱＸ２と、第６の検出用抵抗ＲＸ６と、第２の平滑用コンデンサＣＸ２と、第７の検出用抵抗ＲＸ７と、を備える。

そして、第１の検出信号端子ＴＸ１は、検出信号ＳＤ１を出力するようになっている。

また、第２の検出信号端子ＴＸ２は、検出信号ＳＤ２を出力するようになっている。

また、第１の検出用抵抗ＲＸ１は、一端が電源ＶＣＣに接続され、他端が第１の検出信号端子ＴＸ１に接続されている。

また、第１の検出用ＮＰＮ型バイポーラトランジスタＱＸ１は、コレクタが第１の検出信号端子ＴＸ１に接続され、エミッタが第２の負荷端子ＴＯ２（第２のスイッチ素子Ｑ２の他端）に接続されている。

また、第２の検出用抵抗ＲＸ２は、一端が検出用コンデンサＣ１の他端に接続され、他端が第１の検出用ＮＰＮ型バイポーラトランジスタＱＸ１のベースに接続されている。

また、第１の平滑用コンデンサＣＸ１は、一端が第１の検出用ＮＰＮ型バイポーラトランジスタＱＸ１のベースに接続され、他端が第１の検出用ＮＰＮ型バイポーラトランジスタＱＸ１のエミッタに接続されている。

また、第３の検出用抵抗ＲＸ３は、一端が第１の検出用ＮＰＮ型バイポーラトランジスタＱＸ１のベースに接続され、他端が第１の検出用ＮＰＮ型バイポーラトランジスタＱＸ１のエミッタに接続されている。

また、第４の検出用抵抗ＲＸ４は、一端が電源ＶＣＣに接続され、他端が第２の検出信号端子ＴＸ２に接続されている。

また、第５の検出用抵抗ＲＸ５は、一端が第２の検出信号端子ＴＸ２に接続されている。

また、第２の検出用ＮＰＮ型バイポーラトランジスタＱＸ２は、コレクタが第５の検出用抵抗ＲＸ５の他端に接続され、エミッタが検出用コンデンサＣ１の他端に接続されている。

また、第６の検出用抵抗ＲＸ６は、一端が第２の負荷端子ＴＯ２に接続され、他端が第２の検出用ＮＰＮ型バイポーラトランジスタＱＸ２のベースに接続されている。

また、第２の平滑用コンデンサＣＸ２は、一端が第２の検出用ＮＰＮ型バイポーラトランジスタＱＸ２のベースに接続され、他端が第２の検出用ＮＰＮ型バイポーラトランジスタＱＸ２のエミッタに接続されている。

また、第７の検出用抵抗ＲＸ７は、一端が第２の検出用ＮＰＮ型バイポーラトランジスタＱＸ２のベースに接続され、他端が第２の検出用ＮＰＮ型バイポーラトランジスタＱＸ２のエミッタに接続されている。

また、図１に示すように、制御部ＣＯＮは、上記第１〜第４のスイッチ素子Ｑ１〜Ｑ４であるｎＭＯＳトランジスタのゲート・ソース間の電圧（ゲートパルス信号（パルス波のＰＷＭ制御信号）Ｓ１〜Ｓ４）を制御して、当該ｎＭＯＳトランジスタのオン／オフを制御するようになっている。なお、上記ＰＷＭ制御信号のパルス波には、デッドタイムが設定されている。

そして、制御部ＣＯＮは、検出信号ＳＤ１、ＳＤ２に基づいて、第１及び第２のスイッチ素子Ｑ１、Ｑ２を制御するようになっている。

例えば、制御部ＣＯＮは、第１のスイッチ素子Ｑ１がオンし且つ第２のスイッチ素子Ｑ２がオフした状態と、第１のスイッチ素子Ｑ１がオフし且つ第２のスイッチ素子Ｑ２がオンした状態と、相補的に切り替えるように制御するようになっている。

さらに、この制御部ＣＯＮは、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性に応じて、第３及び第４のスイッチ素子Ｑ３、Ｑ４（極性切換アーム）の動作を制御するようになっている。

例えば、制御部ＣＯＮは、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性が第１の極性（正相）である場合には、第３のスイッチ素子Ｑ３をオフし且つ第４のスイッチ素子Ｑ４をオンするようになっている。

一方、制御部ＣＯＮは、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性が第２の極性（逆相）である場合には、第３のスイッチ素子Ｑ３をオンし且つ第４のスイッチ素子Ｑ４をオフするようになっている。

ここで、例えば、電源電圧ＶＸが正相である場合に、検出回路Ｘは、第１の電圧Ｖ１と第２の電圧Ｖ２との電位差が、予め設定された閾値電圧以上になった場合には、第２のスイッチ素子Ｑ２をオンするための検出信号ＳＤ１、ＳＤ２を出力するようになっている。

そして、制御部ＣＯＮは、第２のスイッチ素子Ｑ２をオンするための検出信号ＳＤ１、ＳＤ２に基づいて、第２のスイッチ素子Ｑ２をオンし、第２のスイッチ素子Ｑ２をオンしてから予め設定した制御期間の経過後に、第２のスイッチ素子Ｑ２をオフするようになっている。なお、この制御期間は、出力電圧Ｖｏｕｔの目標値に基づいて、設定される（変化する）。

そして、制御部ＣＯＮは、第２のスイッチ素子Ｑ２をオンするための検出信号ＳＤ１、ＳＤ２を受けてから、電流検出期間の経過後、第２のスイッチ素子Ｑ２をオンするようになっている。

これにより、入力電圧Ｖｉｎの極性、すなわち、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性が正相である場合には、第１のチョークコイルＬ１に流れる電流Ｉ１が、第４のスイッチ素子Ｑ４を介して流れることとなる。

一方、電源電圧ＶＸが逆相である場合に、検出回路Ｘは、第１の電圧Ｖ１と第２の電圧Ｖ２との電位差が、既述の閾値電圧以上になった場合には、第１のスイッチ素子Ｑ１をオンするための検出信号ＳＤ１、ＳＤ２を出力するようになっている。

そして、制御部ＣＯＮは、第１のスイッチ素子Ｑ１をオンするための検出信号ＳＤ１、ＳＤ２に基づいて、第１のスイッチ素子Ｑ１をオンし、第１のスイッチ素子Ｑ１をオンしてから予め設定した制御期間の経過後に、第１のスイッチ素子Ｑ１をオフするようになっている。なお、既述の制御期間は、出力電圧Ｖｏｕｔの目標値に基づいて、設定される（変化する）。

そして、制御部ＣＯＮは、第１のスイッチ素子Ｑ１をオンするための検出信号ＳＤ１、ＳＤ２を受けてから、電流検出期間の経過後、第１のスイッチ素子Ｑ１をオンするようになっている。

これにより、入力電圧Ｖｉｎの極性、すなわち、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性が逆相である場合には、第１のチョークコイルＬ１に流れる電流Ｉ１が、第３のスイッチ素子Ｑ３を介して流れることとなる。

このように、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性に応じて、制御部ＣＯＮは、第１のチョークコイルＬ１に流れる第１の電流Ｉ１が周期的に変化するように第１及び第２のスイッチ素子Ｑ１、Ｑ２を制御するようになっている。

以上のようにして、制御部ＣＯＮは、第１の電源端子ＴＦａ１の入力電圧Ｖｉｎの極性、すなわち、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性に応じて、第１から第４のスイッチ素子Ｑ１〜Ｑ４の動作を制御して、ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）動作を実行するようになっている。

そして、既述のように、電源装置１００は、第１のチョークコイルＬ１の電流がゼロになるのを検出する検出素子として、整流素子（ダイオード）Ｄ１〜Ｄ４を用いているため、検出回路Ｘに印加される電圧は１．２Ｖ（順電圧）程度で低く安定しているため、装置を小型化、低価格化とともに、より正確に検出できる。

さらに、整流素子（ダイオード）Ｄ１〜Ｄ４を用いることで、従来の抵抗を用いる場合と比較して、消費電流を低くすることができる。

すなわち、本発明に係る電源装置１００は、消費電力を低減して小型化、低価格化しつつ、適切に臨界モードで動作させることができる。

次に、以上のような構成を有する電源装置１００の動作（電源装置１００の制御方法）の一例について、説明する。ここで、図２は、図１に示す電源装置１００の動作波形の一例を示す図である。なお、図２では、電源電圧ＶＸが正相である場合について説明しているが、電源電圧ＶＸが逆相の場合は、検出用コンデンサＣ１の電流の向き、第１、第２の検出用ＮＰＮ型バイポーラトランジスタＱＸ１、ＱＸ２の検出動作、及び、第１、第２のスイッチ素子Ｑ１、Ｑ２の制御が逆になる点以外は、電源電圧ＶＸが正相の場合と同様である。

例えば、電源電圧ＶＸが正相である場合には、第３のスイッチ素子Ｑ3がオフに制御され、第４のスイッチ素子Ｑ4がオンに制御されている。

そして、例えば、図２の時刻ｔ０以前において、制御部ＣＯＮが第２のスイッチ素子Ｑ２をオン（第１のスイッチ素子Ｑ１をオフ）している。これにより、第１のチョークコイルＬ１が励磁され、第１のチョークコイルＬ１に電流が蓄積される。

そして、第２のスイッチ素子Ｑ２をオンする制御期間ｔｃが経過した時刻ｔ０において、制御部ＣＯＮは、第２のスイッチ素子Ｑ２をオフする。

これにより、第１のチョークコイルＬ１が蓄積した電流が、第１のスイッチ素子Ｑ１経由で、出力コンデンサＣ２へ放電され、第１のチョークコイルＬ１の電流Ｉ１がゼロになる（時刻ｔ０〜時刻ｔ１）。

そして、時刻ｔ１〜時刻ｔ２において、第１のチョークコイルＬ１と検出用コンデンサＣ１との間でリンギングが発生し、第２のスイッチ素子Ｑ２のドレイン・ソース間電圧Ｖｄｓが低下することとなる。

そして、この第１のチョークコイルＬ１と検出用コンデンサＣ１との間のリンギングにより生じた電圧変化に伴い、検出用コンデンサＣ１にコンデンサ電流が流れることとなる（時刻ｔ１〜時刻ｔ２）。

そして、この検出用コンデンサＣ1のコンデンサ電流が、第２の検出用ダイオードＤ３、Ｄ４を流れることにより、第２の検出用ダイオードＤ３、Ｄ４にダイオード電圧（順電圧）ＶＦが発生する。

このダイオード電圧ＶＦにより、検出用ＮＰＮ型バイポーラトランジスタＱＸ２がオンし（時刻ｔ１〜ｔ２）、検出信号ＳＤ１のレベルが変化する（検出信号ＳＤ２のレベルは変化しない）。

このように、電源電圧ＶＸが正相である場合に、既述のように、検出回路Ｘは、第１の電圧Ｖ１と第２の電圧Ｖ２との電位差（ダイオード電圧ＶＦ）が、予め設定された閾値電圧以上になった場合には、第２のスイッチ素子Ｑ２をオンするための検出信号ＳＤ１、ＳＤ２を出力する。
そして、制御部ＣＯＮは、この検出信号ＳＤ１、ＳＤ２に応じて、時刻ｔ２において、ＰＷＭ制御信号Ｓ２により、第２のスイッチ素子Ｑ２をオンする（臨界検出動作）。

すなわち、制御部ＣＯＮは、時刻ｔ１における検出信号ＳＤ１のエッジから振動周期「２π√（Ｌ１＊Ｃ１)」半分の時間、制御部ＣＯＮで遅れ時間ｔｄを作り、第１、第２のスイッチ素子Ｑ１、Ｑ２を駆動する（ＺＶＳ動作）又は（谷点スイッチング動作）。

このように、制御部ＣＯＮは、検出回路Ｘから第２のスイッチ素子Ｑ２をオンするための検出信号ＳＤ１、ＳＤ２を受けてから、電流検出期間ｔｄの経過後、第２のスイッチ素子Ｑ２をオンする。

そして、制御部ＣＯＮは、第２のスイッチ素子Ｑ２をオンするための検出信号ＳＤ１、ＳＤ２に基づいて、第２のスイッチ素子Ｑ２をオンし、第２のスイッチ素子Ｑ２をオン（時刻ｔ２）してから予め設定した制御期間ｔｃの経過後（時刻ｔ３）に、第２のスイッチ素子Ｑ２をオフする。

これにより、既述のように、入力電圧Ｖｉｎの極性、すなわち、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性が正相である場合には、第１のチョークコイルＬ１に流れる電流Ｉ１が、第４のスイッチ素子Ｑ４を介して流れることとなる。

同様に、電源電圧ＶＸが逆相である場合には、検出回路Ｘは、第１の電圧Ｖ１と第２の電圧Ｖ２との電位差が、既述の閾値電圧以上になった場合には、第１のスイッチ素子Ｑ１をオンするための検出信号ＳＤ１、ＳＤ２を出力する。

そして、制御部ＣＯＮは、第１のスイッチ素子Ｑ１をオンするための検出信号ＳＤ１、ＳＤ２に基づいて、第１のスイッチ素子Ｑ１をオンし、第１のスイッチ素子Ｑ１をオンしてから予め設定した制御期間ｔｃの経過後に、第１のスイッチ素子Ｑ１をオフする。

そして、制御部ＣＯＮは、第１のスイッチ素子Ｑ１をオンするための検出信号ＳＤ１、ＳＤ２を受けてから、電流検出期間ｔｄの経過後、第１のスイッチ素子Ｑ１をオンする。

以上のようにして、制御部ＣＯＮは、第１の電源端子ＴＦａ１の入力電圧Ｖｉｎの極性、すなわち、第１の電源端子ＴＦａ１の電源電圧ＶＸの極性に応じて、第１から第４のスイッチ素子Ｑ１〜Ｑ４の動作を制御して、ＰＦＣ動作を実行する。

以上のように、本発明の一態様に係る電源装置は、力率改善回路を含み、負荷に電源を供給する電源装置であって、一端が第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイルと、一端が第１の負荷端子に接続され、他端が第１ノードに接続された第１のスイッチ素子、及び、一端が第１ノードに接続され、他端が第２の負荷端子に接続された第２のスイッチ素子と、一端が第１の負荷端子に接続され、他端が第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が第２の電源端子に接続され、他端が第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、一端が第１ノードに接続された検出用コンデンサと、一端が検出用コンデンサの他端に接続され、他端が第２のスイッチ素子の他端に接続され、検出用コンデンサの他端から第２のスイッチ素子の他端に向けて整流する第１の検出用整流素子（ダイオード）と、一端が第２のスイッチ素子の他端に接続され、アノードが検出用コンデンサの他端に接続され、第２のスイッチ素子の他端から検出用コンデンサの他端に向けて整流する第２の検出用整流素子（ダイオード）と、検出用コンデンサの他端の第１の電圧、及び、第２のスイッチ素子の他端の第２の電圧を検出し、この検出結果に応じた検出信号を出力する検出回路と、検出信号に基づいて、第１及び第２のスイッチ素子を制御し、第１の電源端子の電源電圧の極性に基づいて、第３及び第４のスイッチ素子の動作を制御する制御部と、を備える。

このように、本発明の一態様に係る電源装置は、チョークコイルの電流がゼロになるのを検出する検出素子として、整流素子（ダイオード）を用いているため、検出回路に印加される電圧は１．２Ｖ（順電圧）程度で低く安定しているため、装置を小型化、低価格化とともに、より正確に検出できる。

さらに、整流素子（ダイオード）を用いることで、従来の抵抗を用いる場合と比較して、消費電流を低くすることができる。

すなわち、本発明に係る電源装置は、消費電力を低減して小型化、低価格化しつつ、適切に臨界モードで動作させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１００ 電源装置
Ｇ 交流電源
ＴＦａ１ 第１の電源端子
ＴＦａ２ 第２の電源端子
ＴＯ１ 第１の負荷端子
ＴＯ２ 第２の負荷端子
Ｃ２ 出力コンデンサ
Ｌ１ 第１のチョークコイル
ＣＯＮ 制御部
Ｑ１ 第１のスイッチ素子
Ｑ２ 第２のスイッチ素子
Ｑ３ 第３のスイッチ素子
Ｑ４ 第４のスイッチ素子
Ｃ１ 検出用コンデンサ
Ｄ１、Ｄ２ 第１の検出用整流素子
Ｄ３、Ｄ４ 第２の検出用整流素子
Ｘ 検出回路

Claims (13)

1. 力率改善回路を含み、負荷に電源を供給する電源装置であって、
   交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、
   前記負荷の高電位側の端子が接続される第１の負荷端子、及び、前記負荷の低電位側の端子が接続される第２の負荷端子と、
   前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサと、
   一端が前記第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイルと、
   一端が前記第１の負荷端子に接続され、他端が前記第１ノードに接続された第１のスイッチ素子、及び、一端が前記第１ノードに接続され、他端が前記第２の負荷端子に接続された第２のスイッチ素子と、
   一端が前記第１の負荷端子に接続され、他端が前記第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が前記第２の電源端子に接続され、他端が前記第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、
   一端が第１ノードに接続された検出用コンデンサと、
   一端が前記検出用コンデンサの他端に接続され、他端が前記第２のスイッチ素子の他端に接続され、前記検出用コンデンサの他端から前記第２のスイッチ素子の他端に向けて整流する第１の検出用整流素子と、
   一端が前記第２のスイッチ素子の他端に接続され、他端が前記検出用コンデンサの他端に接続され、前記第２のスイッチ素子の他端から前記検出用コンデンサの他端に向けて整流する第２の検出用整流素子と、
   前記検出用コンデンサの他端の第１の電圧、及び、前記第２のスイッチ素子の他端の第２の電圧を検出し、この検出結果に応じた検出信号を出力する検出回路と、
   前記検出信号に基づいて、前記第１及び第２のスイッチ素子を制御し、前記第１の電源端子の前記電源電圧の極性に基づいて、前記第３及び第４のスイッチ素子の動作を制御する制御部と、を備える
   ことを特徴とする電源装置。
2. 前記第１の検出用整流素子は、
   アノードが前記検出用コンデンサの他端に接続され、カソードが前記第２のスイッチ素子の他端に接続された第１の検出用ダイオードであり、
   前記第２の検出用整流素子は、
   カソードが前記検出用コンデンサの他端に接続され、アノードが前記第２のスイッチ素子の他端に接続された第２の検出用ダイオードである
   ことを特徴とする請求項１に記載の電源装置。
3. 前記検出回路は、
   前記検出用コンデンサに電流が流れる電流検出期間に基づいた前記第１の電圧と前記第２の電圧との電位差の変化を検出できるようになっている
   ことを特徴とする請求項２に記載の電源装置。
4. 前記制御部は、
   前記第１の電源端子の電圧の極性が第１の極性である場合には、前記第３のスイッチ素子をオフし且つ前記第４のスイッチ素子をオンし、
   一方、前記第１の電源端子の電圧の極性が第２の極性である場合には、前記第３のスイッチ素子をオンし且つ前記第４のスイッチ素子をオフすることを特徴とする請求項３に記載の電源装置。
5. 前記制御部は、前記第１のスイッチ素子がオンし且つ前記第２のスイッチ素子がオフした状態と、前記第１のスイッチ素子がオフし且つ前記第２のスイッチ素子がオンした状態と、相補的に切り替えるように制御する
   ことを特徴とする請求項４に記載の電源装置。
6. 前記電源電圧が正相である場合に、前記検出回路は、前記第１の電圧と前記第２の電圧との電位差が、予め設定された閾値電圧以上になった場合には、前記第２のスイッチ素子をオンするための前記検出信号を出力し、
   前記制御部は、前記第２のスイッチ素子をオンするための前記検出信号に基づいて、前記第２のスイッチ素子をオンし、前記第２のスイッチ素子をオンしてから予め設定した制御期間の経過後に、前記第２のスイッチ素子をオフする
   ことを特徴とする請求項４に記載の電源装置。
7. 前記制御部は、前記第２のスイッチ素子をオンするための前記検出信号を受けてから、前記電流検出期間の経過後、前記第２のスイッチ素子をオンする
   ことを特徴とする請求項６に記載の電源装置。
8. 前記電源電圧が逆相である場合に、前記検出回路は、前記第１の電圧と前記第２の電圧との電位差が、前記閾値電圧以上になった場合には、前記第１のスイッチ素子をオンするための前記検出信号を出力し、
   前記制御部は、前記第１のスイッチ素子をオンするための前記検出信号に基づいて、前記第１のスイッチ素子をオンし、前記第１のスイッチ素子をオンしてから予め設定した前記制御期間の経過後に、前記第１のスイッチ素子をオフする
   ことを特徴とする請求項７に記載の電源装置。
9. 前記制御部は、
   前記第１のスイッチ素子をオンするための前記検出信号を受けてから、前記電流検出期間ｔｄの経過後、前記第１のスイッチ素子をオンする
   ことを特徴とする請求項８に記載の電源装置。
10. 前記第１ないし第４のスイッチ素子は、それぞれＭＯＳトランジスタであり、
    前記制御部は、ＰＷＭ制御信号により、前記ＭＯＳトランジスタのゲート・ソース間の電圧を制御して、前記ＭＯＳトランジスタのオン／オフを制御する
    ことを特徴とする請求項８に記載の電源装置。
11. 前記検出回路は、
    前記検出信号を出力する、第１の検出信号端子及び第２の検出信号端子と、
    一端が電源に接続され、他端が前記第１の検出信号端子に接続された第１の検出用抵抗と、
    コレクタが前記第１の検出信号端子に接続され、エミッタが前記第２の負荷端子に接続された第１の検出用ＮＰＮ型バイポーラトランジスタと、
    一端が前記検出用コンデンサの他端に接続され、他端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのベースに接続された第２の検出用抵抗と、
    一端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのベースに接続され、他端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのエミッタに接続された第１の平滑用コンデンサと、
    一端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのベースに接続され、他端が前記第１の検出用ＮＰＮ型バイポーラトランジスタのエミッタに接続された第３の検出用抵抗と、
    一端が前記電源に接続され、他端が前記第２の検出信号端子に接続された第４の検出用抵抗と、
    一端が前記第２の検出信号端子に接続された第５の検出用抵抗と、
    コレクタが前記第５の検出用抵抗の他端に接続され、エミッタが前記検出用コンデンサの他端に接続された第２の検出用ＮＰＮ型バイポーラトランジスタと、
    一端が前記第２の負荷端子に接続され、他端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのベースに接続された第６の検出用抵抗と、
    一端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのベースに接続され、他端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのエミッタに接続された第２の平滑用コンデンサと、
    一端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのベースに接続され、他端が前記第２の検出用ＮＰＮ型バイポーラトランジスタのエミッタに接続された第７の検出用抵抗と、を備える
    ことを特徴とする請求項３に記載の電源装置。
12. 前記負荷は、前記第１の負荷端子と第２の負荷端子との間の電圧をＤＣ−ＤＣ変換して出力するＤＣ−ＤＣコンバータである
    ことを特徴とする請求項２に記載の電源装置。
13. 力率改善回路を含み、負荷に電源を供給する電源装置であって、交流電圧を第１の電源端子と第２の電源端子との間に出力する交流電源と、前記第１の電源端子と第２の電源端子との間に供給された前記交流電圧に応じた電圧が供給される、第１の電源端子、及び、第２の電源端子と、前記負荷の高電位側の端子が接続される第１の負荷端子、及び、前記負荷の低電位側の端子が接続される第２の負荷端子と、前記第１の負荷端子と前記第２の負荷端子との間に接続された出力コンデンサと、一端が前記第１の電源端子に接続され、他端が第１ノードに接続された第１のチョークコイルと、一端が前記第１の負荷端子に接続され、他端が前記第１ノードに接続された第１のスイッチ素子、及び、一端が前記第１ノードに接続され、他端が前記第２の負荷端子に接続された第２のスイッチ素子と、一端が前記第１の負荷端子に接続され、他端が前記第２の電源端子に接続された、極性切換用の第３のスイッチ素子、及び、一端が前記第２の電源端子に接続され、他端が前記第２の負荷端子に接続された、極性切換用の第４のスイッチ素子と、一端が第１ノードに接続された検出用コンデンサと、一端が前記検出用コンデンサの他端に接続され、他端が前記第２のスイッチ素子の他端に接続され、前記検出用コンデンサの他端から前記第２のスイッチ素子の他端に向けて整流する第１の検出用整流素子と、一端が前記第２のスイッチ素子の他端に接続され、他端が前記検出用コンデンサの他端に接続され、前記第２のスイッチ素子の他端から前記検出用コンデンサの他端に向けて整流する第２の検出用整流素子と、前記検出用コンデンサの他端の第１の電圧、及び、前記第２のスイッチ素子の他端の第２の電圧を検出し、この検出結果に応じた検出信号を出力する検出回路と、制御部と、を備える電源装置の制御方法であって、
    前記制御部により、前記検出信号に基づいて、前記第１及び第２のスイッチ素子を制御し、前記第１の電源端子の電源電圧の極性に基づいて、前記第３及び第４のスイッチ素子の動作を制御する
    ことを特徴とする電源装置の制御方法。

Images