JP2018060986A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018060986A JP2018060986A JP2016199581A JP2016199581A JP2018060986A JP 2018060986 A JP2018060986 A JP 2018060986A JP 2016199581 A JP2016199581 A JP 2016199581A JP 2016199581 A JP2016199581 A JP 2016199581A JP 2018060986 A JP2018060986 A JP 2018060986A
- Authority
- JP
- Japan
- Prior art keywords
- lid
- organic substrate
- semiconductor device
- substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
近年、半導体チップの集積度が高くなり、半導体装置の小型化及び接続端子の狭ピッチ化が進んでいる。
半導体チップをフリップチップ接続によって基板に搭載する方法はワイヤボンディングによって接続する方法と比べると実装面積を小さくでき、また配線が短いために電気的特性が良いという特徴を有している。このため、小型、薄型に対する要求の強い携帯機器の回路や電気的特性が重視される高周波回路などに適用でき、フリップチップ実装技術用いた半導体装置の開発が盛んに行われている。
また、半導体デバイスの高速化やＩ／Ｏ数の増大に伴い、半導体チップからの発熱量も増大している。
In recent years, the degree of integration of semiconductor chips has increased, and the miniaturization of semiconductor devices and the narrowing of the pitch of connection terminals have progressed.
The method of mounting a semiconductor chip on a substrate by flip-chip connection has features that the mounting area can be reduced and the electrical characteristics are good because the wiring is short compared to the method of connecting by wire bonding. For this reason, it can be applied to a circuit of a portable device having a strong demand for a small size and a thin shape, a high frequency circuit in which electrical characteristics are important, and a semiconductor device using a flip chip mounting technique has been actively developed.
In addition, with the increase in the speed of semiconductor devices and the increase in the number of I / Os, the amount of heat generated from the semiconductor chip is also increasing.
更に、ビルドアップ基板などの有機基板において、高速デバイスに対応できるものが開発されており、ガラスセラミック基板よりも安価であることから、高速デバイスのパッケージ基板として採用される機会が増えている。
しかしながら、有機基板にフリップチップ型の半導体チップを搭載したＢＧＡ（ボール・グリッド・アレー）モジュ−ルにおいては、有機基板と半導体チップとの熱膨張係数が異なるため、温度の低下又は上昇によりモジュ−ル全体が変形することがある。その結果、アセンブリされたモジュ−ルにおけるＢＧＡジョイント部が剥離するなどにより、接続不良が生ずるなど信頼性に悪影響を及ぼしていた。このため、温度変化の影響を受けても、モジュ−ルが変形することがないようにすることが望まれている。
Furthermore, organic substrates such as build-up substrates have been developed that can be used for high-speed devices, and are cheaper than glass ceramic substrates. Therefore, opportunities for adoption as package substrates for high-speed devices are increasing.
However, in a BGA (ball grid array) module in which a flip chip type semiconductor chip is mounted on an organic substrate, the coefficient of thermal expansion differs between the organic substrate and the semiconductor chip. The entire handle may be deformed. As a result, the BGA joint portion in the assembled module is peeled off, resulting in an adverse effect on reliability such as poor connection. For this reason, it is desired to prevent the module from being deformed even under the influence of temperature changes.
特許文献１には基板と半導体チップとの熱膨張係数の差に起因する半導体装置の温度による反り、変形を軽減して装置内の接合不良の発生を防止した半導体装置についての記載がある。
特許文献１に記載の半導体装置の構成を図９に示す。
半導体装置１０は、基板１２に半導体チップ１４がバンプ１６を介して実装されており、更にこの半導体チップ１４が実装されている側に、半導体チップ１４を含む基板１２を覆う凹部２６を有しているリッド（放熱板）１８が接着剤２０により接合されて構成されている。基板１２と半導体チップ１４との間にはアンダーフィル樹脂２２が充填されており、基板１２の外表面にはスルーホールにより電気的に接続されたボールバンプ２４が形成されている。リッド１８は基板１２の熱膨張係数と同じか又は近い値を有する金属又はその合金等の材質で形成されていて、半導体チップ１４から発生する熱をリッド１８の外部へ放出するようにしている。
Patent Document 1 describes a semiconductor device in which warpage and deformation due to the temperature of the semiconductor device due to the difference in thermal expansion coefficient between the substrate and the semiconductor chip are reduced to prevent the occurrence of defective bonding in the device.
FIG. 9 shows a configuration of the semiconductor device described in Patent Document 1.
The semiconductor device 10 has a semiconductor chip 14 mounted on a substrate 12 via bumps 16, and a recess 26 that covers the substrate 12 including the semiconductor chip 14 on the side on which the semiconductor chip 14 is mounted. A lid (heat radiating plate) 18 is joined by an adhesive 20. An underfill resin 22 is filled between the substrate 12 and the semiconductor chip 14, and ball bumps 24 electrically connected through through holes are formed on the outer surface of the substrate 12. The lid 18 is formed of a material such as a metal having a value equal to or close to the thermal expansion coefficient of the substrate 12 or an alloy thereof, and releases heat generated from the semiconductor chip 14 to the outside of the lid 18.
特許文献２には、リッドを設けたフリップチップ接続タイプの半導体装置において、電磁的ノイズ放射の低減、外部からの電磁的ノイズによる誤動作を防止するために、基板にチップコンデンサを搭載することが記載されている。
この半導体装置１０は図１０に示すように、基板２の上に半導体チップ１がバンプ５を介して実装されている。この半導体チップ１が実装されている側の基板２の表面に半導体チップ１を含む基板２を覆うリッド４が半導体チップ１の外側で基板２のグランドと電気的に接続されている。半導体チップ１の裏面は導電性材料６を介してリッド４と接合されている。また、チップコンデンサ３は一方の端面を基板２の電極と接続し、他の端面は導電性材料６を介してリッド４と接合している。
Patent Document 2 describes that in a flip chip connection type semiconductor device provided with a lid, a chip capacitor is mounted on a substrate in order to reduce electromagnetic noise emission and prevent malfunction due to electromagnetic noise from the outside. Has been.
As shown in FIG. 10, the semiconductor device 10 has a semiconductor chip 1 mounted on a substrate 2 via bumps 5. A lid 4 covering the substrate 2 including the semiconductor chip 1 is electrically connected to the ground of the substrate 2 outside the semiconductor chip 1 on the surface of the substrate 2 on the side where the semiconductor chip 1 is mounted. The back surface of the semiconductor chip 1 is joined to the lid 4 via a conductive material 6. The chip capacitor 3 has one end face connected to the electrode of the substrate 2 and the other end face joined to the lid 4 via the conductive material 6.
また、特許文献３には、リッドを有機基板のグランドに接続しグランドを安定させることによって高速デバイスを低ノイズ化した半導体装置が記載されている。
この装置は図１１に示すように、有機基板１０の上に半導体チップ３０がフリップチップ方式によって搭載され、有機基板１０と半導体チップ３０との間の隙間部にはアンダーフィル樹脂４５が充填されている。リッド２０は接着剤４１によって有機基板１０に固着されている。また、リッド２０と半導体チップ３０との間には熱界面材料（ＴＩＭ：Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）４７が充填されている。有機基板１０には、有機基板１０のグランドと電気的に接続された電極が配置されており、この電極とリッド２０の突起部２２とは導電性接着剤４３によって電気的に接続されている。
また、図１１に示したものの変形例として、図１２に示すように、有機基板２に設けられた電極３とリッド６とを導電性接着剤９によって電気的に接続することも提案されている。
Patent Document 3 describes a semiconductor device in which a high-speed device has low noise by connecting a lid to the ground of an organic substrate and stabilizing the ground.
In this apparatus, as shown in FIG. 11, a semiconductor chip 30 is mounted on an organic substrate 10 by a flip-chip method, and a gap between the organic substrate 10 and the semiconductor chip 30 is filled with an underfill resin 45. Yes. The lid 20 is fixed to the organic substrate 10 with an adhesive 41. Further, a thermal interface material (TIM: Thermal Interface Material) 47 is filled between the lid 20 and the semiconductor chip 30. An electrode that is electrically connected to the ground of the organic substrate 10 is disposed on the organic substrate 10, and the electrode and the protruding portion 22 of the lid 20 are electrically connected by a conductive adhesive 43.
As a modification of what is shown in FIG. 11, as shown in FIG. 12, it has also been proposed to electrically connect the electrode 3 provided on the organic substrate 2 and the lid 6 with a conductive adhesive 9. .
図１２に示したような有機基板２を用いたフリップチップ接続タイプの半導体装置においては、半導体チップを構成するシリコンの熱膨張係数は約３．４ｐｐｍであり、有機基板の熱膨張係数は約１５ｐｐｍであって、有機基板の熱膨張係数の方が大きい。このため、温度サイクル試験の低温時（−５５℃）においては熱膨張係数のミスマッチより、図１３に示すように、半導体装置は凸反りＷが生じ、反り挙動が大きく、グランド電位の安定化が保持できない課題がある。 In the flip chip connection type semiconductor device using the organic substrate 2 as shown in FIG. 12, the thermal expansion coefficient of silicon constituting the semiconductor chip is about 3.4 ppm, and the thermal expansion coefficient of the organic substrate is about 15 ppm. And the thermal expansion coefficient of the organic substrate is larger. For this reason, at a low temperature (−55 ° C.) in the temperature cycle test, due to the mismatch of the thermal expansion coefficients, as shown in FIG. There are issues that cannot be held.
また、基板の大型化や薄基板化を行う場合に、半導体装置を実装する際のリフロー工程において高温加熱すると図１４に示すように、基板２に反りＷが生じ、基板２とリッド６とを接続している導電性接着剤９が基板の伸びに耐えられず剥離Ｒを起こして導通不良となり、フリップチップ接続タイプの半導体装置で高速動作する場合に問題となる動作時の電源ノイズ、高周波雑音を低減することができなくなる。 Further, when the substrate is enlarged or thinned, if the substrate 2 is heated at a high temperature in the reflow process when mounting the semiconductor device, the substrate 2 is warped W as shown in FIG. The connected conductive adhesive 9 cannot withstand the elongation of the substrate and causes peeling R, resulting in poor conduction, and power supply noise and high frequency noise during operation, which is a problem when operating at high speed in a flip chip connection type semiconductor device. Cannot be reduced.
本発明は、リフロー工程における加熱時の基板の反りが生じても、基板とリッドとの電気的接続を確保することができる半導体装置を提供することを目的とする。 It is an object of the present invention to provide a semiconductor device that can ensure electrical connection between a substrate and a lid even when the substrate is warped during heating in a reflow process.
すなわち、本発明は以下に記載する通りのものである。
（１）有機基板と、
前記有機基板上にフリップチップ方式によって搭載された半導体チップと、
熱界面材料を介して半導体チップに接着されると共に、接着剤を介して前記有機基板に接着されたリッドと、
前記有機基板と前記リッドとの間に配置され、前記有機基板の反り挙動に追従して、前記有機基板と前記リッドとの間の電気的な導通を確保する、導電性材料からなる弾性部材と
を含む半導体装置。
（２）前記弾性部材の一方の端部は前記有機基板に導電性接着剤または半田で固着され、他方の端部はリッドに当接している上記（１）に記載の半導体装置。
（３）前記弾性部材の一方の端部は前記有機基板に当接し、他方の端部はリッドに導電性接着剤または半田で固着されている、上記（１）に記載の半導体装置。
（４）前記弾性部材の一方の端部は前記有機基板に導電性接着剤または半田で固定され、他方の端部はリッドに導電性接着剤または半田で固着されている、上記（１）に記載の半導体装置。
（５）前記弾性部材が金属板バネ、スプリング又は導電性ゴムからなる弾性体である上記（１）〜（４）のいずれか１項に記載の半導体装置。
（６）前記リッドがリッドの中央部に形成された凹部において熱界面材料を介して半導体チップに固着され、リッドの周縁部において接着剤を介して前記有機基板に固着されている上記（１）〜（５）のいずれか１項に記載の半導体装置。
（７）前記リッドが平板状であり、熱界面材料を介して半導体チップに固着されて支持されている上記（１）〜（５）のいずれか１項に記載の半導体装置。
（８）前記リッドが平板状であり、半導体チップの周囲にはスティフナーが配置され、該スティフナーは接着剤を介して有機基板及びリッドに固着されている上記（１）〜（５）のいずれか１項に記載の半導体装置。
That is, the present invention is as described below.
(1) an organic substrate;
A semiconductor chip mounted on the organic substrate by a flip chip method;
A lid bonded to the semiconductor chip via a thermal interface material and bonded to the organic substrate via an adhesive;
An elastic member made of a conductive material that is disposed between the organic substrate and the lid, and follows the warping behavior of the organic substrate to ensure electrical continuity between the organic substrate and the lid; A semiconductor device including:
(2) The semiconductor device according to (1), wherein one end of the elastic member is fixed to the organic substrate with a conductive adhesive or solder, and the other end is in contact with the lid.
(3) The semiconductor device according to (1), wherein one end of the elastic member is in contact with the organic substrate, and the other end is fixed to the lid with a conductive adhesive or solder.
(4) One end of the elastic member is fixed to the organic substrate with a conductive adhesive or solder, and the other end is fixed to the lid with a conductive adhesive or solder. The semiconductor device described.
(5) The semiconductor device according to any one of (1) to (4), wherein the elastic member is an elastic body made of a metal plate spring, a spring, or conductive rubber.
(6) The above described (1), wherein the lid is fixed to the semiconductor chip via a thermal interface material in a recess formed in the center of the lid, and is fixed to the organic substrate via an adhesive at the peripheral edge of the lid. The semiconductor device according to any one of to (5).
(7) The semiconductor device according to any one of (1) to (5), wherein the lid has a flat plate shape and is fixed to and supported by a semiconductor chip through a thermal interface material.
(8) Any of the above (1) to (5), wherein the lid has a flat plate shape, a stiffener is disposed around the semiconductor chip, and the stiffener is fixed to the organic substrate and the lid via an adhesive. 2. A semiconductor device according to item 1.
本発明の半導体装置は、基板の反りが生じても、基板とリッドとの電気的接続を確保することができる。 The semiconductor device of the present invention can ensure electrical connection between the substrate and the lid even when the substrate is warped.
以下に、本発明を実施するための形態を図面に基づいて説明する。なお、以下の説明はこの発明における実施の形態の例を例示するものであって、本発明を限定するものではない。当業者は本発明の範囲内において、下記の実施形態を変更・修正をして他の実施形態をなすことは容易であり、これらの変更・修正は本発明の範囲に含まれるものである。
また、本願明細書では半導体チップ及び有機基板を覆うように設けられる放熱部材を「リッド」という。
EMBODIMENT OF THE INVENTION Below, the form for implementing this invention is demonstrated based on drawing. In addition, the following description illustrates the example of embodiment in this invention, Comprising: This invention is not limited. It is easy for those skilled in the art to make other embodiments by changing / modifying the following embodiments within the scope of the present invention, and these changes / modifications are included in the scope of the present invention.
In the present specification, a heat dissipation member provided so as to cover the semiconductor chip and the organic substrate is referred to as a “lid”.
（第１の実施形態）
第１の実施形態の半導体装置を図１に示す。
半導体チップ１は半田合金からなるバンプ電極４を介して有機基板２の上にフリップチップ方式で搭載されている。半導体チップ１と有機基板２との間にはアンダーフィル樹脂５が充填されており、この樹脂により半導体チップ１の側面も覆われている。有機基板２としてはガラスエポキシ樹脂のような有機系の材料からなる絶縁板を有する配線基板を用いることができる。
(First embodiment)
A semiconductor device according to the first embodiment is shown in FIG.
The semiconductor chip 1 is mounted on the organic substrate 2 in a flip chip manner via bump electrodes 4 made of a solder alloy. An underfill resin 5 is filled between the semiconductor chip 1 and the organic substrate 2, and the side surface of the semiconductor chip 1 is also covered with this resin. As the organic substrate 2, a wiring substrate having an insulating plate made of an organic material such as glass epoxy resin can be used.
リッド６は熱界面材料（熱伝導材料）７を介して半導体チップ１の背面に接着されている。リッド６および熱界面材料７は熱伝導率の高い材料であることが望ましく、アルミニウムや銅などの金属又はその合金を基材として用いることができ、具体的にはＣｕ基材にＮｉめっきを施してなる材料を用いることができる。また、リッド６の厚さは例えば１ｍｍ程度以上とすることができる。リッド６は接着剤８により有機基板２に接着されている。接着剤８としてはフィルム状の熱硬化性樹脂を用いることができる。 The lid 6 is bonded to the back surface of the semiconductor chip 1 via a thermal interface material (thermal conductive material) 7. The lid 6 and the thermal interface material 7 are desirably materials having high thermal conductivity, and a metal such as aluminum or copper or an alloy thereof can be used as a base material. Specifically, Ni plating is applied to a Cu base material. Can be used. Moreover, the thickness of the lid 6 can be about 1 mm or more, for example. The lid 6 is bonded to the organic substrate 2 with an adhesive 8. As the adhesive 8, a film-like thermosetting resin can be used.
リッド６と有機基板２とは導電性材料からなる弾性部材２１によって電気的な導通が確保されている。弾性部材２１としては、金属板バネ、スプリング材又は導電性ゴムを用いることができる。弾性部材２１は有機基板２とリッド６との間に配置されている。図示したものにおいては、弾性部材２１の一方の端部は有機基板２の電極３に導電性接着剤または半田２２によって固着されており、弾性部材２１の他方の端部はリッド６に固着されておらず、弾性部材の反発力によってリッド６に当接されてリッド６に電気的に接続されている。 The electrical connection between the lid 6 and the organic substrate 2 is ensured by an elastic member 21 made of a conductive material. As the elastic member 21, a metal leaf spring, a spring material, or conductive rubber can be used. The elastic member 21 is disposed between the organic substrate 2 and the lid 6. In the illustrated example, one end of the elastic member 21 is fixed to the electrode 3 of the organic substrate 2 with a conductive adhesive or solder 22, and the other end of the elastic member 21 is fixed to the lid 6. Instead, it is brought into contact with and electrically connected to the lid 6 by the repulsive force of the elastic member.
図１に示した半導体装置の加熱時の状態を図２に示す。
加熱によって有機基板２に反りＷが発生じると、有機基板２とリッド６との間隔が広がる。この時、圧縮状態にあった弾性部材２１は有機基板２とリッド６との間隔の広がりに追随して伸長する。これにより、電極３と弾性部材２１とを接着している導電性接着剤２２には引っ張り応力が発生することがないので、破断が生じることがなく有機基板２とリッド６との間の良好な導通を確保することができる。
FIG. 2 shows a state during heating of the semiconductor device shown in FIG.
When the warp W occurs in the organic substrate 2 due to heating, the distance between the organic substrate 2 and the lid 6 increases. At this time, the elastic member 21 in a compressed state expands following the increase in the distance between the organic substrate 2 and the lid 6. As a result, no tensile stress is generated in the conductive adhesive 22 that bonds the electrode 3 and the elastic member 21, so that no breakage occurs and a good gap between the organic substrate 2 and the lid 6 is obtained. Conductivity can be ensured.
（第２の実施形態）
第２の実施形態の半導体装置を図３に示す。
本実施形態は、第１の実施形態の半導体装置において、弾性部材２１の一方の端部を有機基板２の電極３に固着することなく弾性部材の反発力によって当接して電極３と電気的に接続し、弾性部材２１の他方の端部をリッド６に導電性接着剤または半田２２によって固着したものである。
(Second Embodiment)
A semiconductor device according to the second embodiment is shown in FIG.
In this embodiment, in the semiconductor device of the first embodiment, one end of the elastic member 21 is brought into contact with the electrode 3 of the organic substrate 2 without being fixed to the electrode 3 of the organic substrate 2 and is electrically connected to the electrode 3. The other end of the elastic member 21 is fixed to the lid 6 with a conductive adhesive or solder 22.
（第３の実施形態）
第３の実施形態の半導体装置を図４に示す。
本実施形態は、第１の実施形態の半導体装置において、弾性部材２１の一方の端部を有機基板２の電極３に導電性接着剤または半田２２で固着して電極３と電気的に接続し、弾性部材２１の他方の端部をリッド６に導電性接着剤または半田２２によって固着したものである。このように弾性部材２１の両端を導電性接着剤または半田２２で固着することにより、有機基板２とリッド６との間の導通がより確実なものとなる。
(Third embodiment)
A semiconductor device of the third embodiment is shown in FIG.
In this embodiment, in the semiconductor device of the first embodiment, one end of the elastic member 21 is fixed to the electrode 3 of the organic substrate 2 with a conductive adhesive or solder 22 and electrically connected to the electrode 3. The other end of the elastic member 21 is fixed to the lid 6 with a conductive adhesive or solder 22. In this way, by fixing both ends of the elastic member 21 with the conductive adhesive or the solder 22, conduction between the organic substrate 2 and the lid 6 becomes more reliable.
（第４の実施形態）
本実施形態の半導体装置を図５に示す。
本実施形態では、リッド６として、放熱性の良好な金属からなる平板をプレス成形して中央部に、半導体チップ１、基板２及び弾性部材２１を覆うための凹部３１を形成して得られたキャップ状のリッド６を用いる。リッド６はその周縁部において接着剤２５を介して有機基板２に固着されている。
(Fourth embodiment)
The semiconductor device of this embodiment is shown in FIG.
In this embodiment, the lid 6 was obtained by press-molding a flat plate made of a metal with good heat dissipation and forming a recess 31 for covering the semiconductor chip 1, the substrate 2 and the elastic member 21 at the center. A cap-shaped lid 6 is used. The lid 6 is fixed to the organic substrate 2 via an adhesive 25 at the peripheral edge thereof.
（第５の実施形態）
本実施形態の半導体装置を図６に示す。
本実施形態では、リッド６として、放熱性の良好な金属からなる平板に、エッチングを施して、半導体チップ１を収容する凹部３１と弾性部材２１を収容する凹部３２を形成してなるリッド６を用いる。リッド６は半導体チップ１に熱界面材料７を介して固着され、有機基板２に接着剤２５を介して固着されている。
(Fifth embodiment)
The semiconductor device of this embodiment is shown in FIG.
In the present embodiment, the lid 6 is formed by etching a flat plate made of a metal with good heat dissipation to form a recess 31 for storing the semiconductor chip 1 and a recess 32 for storing the elastic member 21. Use. The lid 6 is fixed to the semiconductor chip 1 via a thermal interface material 7 and is fixed to the organic substrate 2 via an adhesive 25.
（第６の実施形態）
本実施形態の半導体装置を図７に示す。
本実施形態では、放熱性の良好な金属からなる平板をリッド６として用いたものである。リッド６は半導体チップ１に熱界面材料７を介して固着され支持されている。
(Sixth embodiment)
The semiconductor device of this embodiment is shown in FIG.
In the present embodiment, a flat plate made of a metal with good heat dissipation is used as the lid 6. The lid 6 is fixed and supported on the semiconductor chip 1 via a thermal interface material 7.
（第７の実施形態）
本実施形態の半導体装置を図８に示す。本実施形態は第６の実施形態の改良型である。
本実施形態では、第６の実施形態と同様に放熱性の良好な金属からなる平板をリッド６として用いるが、リッド６の大きさは有機基板２の大きさとほぼ同じとしている。
有機基板２の半導体チップ１の位置する領域の外側周縁領域には、スティフナー２４が半導体チップ１を取り囲むように設けられ、接着剤２５を介して有機基板２及びリッド６に固着されている。スティフナー２４は半導体チップ１の全周を囲むように設けても良いし、周囲の一部が欠けていてもよい。スティフナー２４は、半導体装置として全体を補強する部材であり、材料としてはアルミニウムや銅などの金属を用いることができ、その厚さは例えば０．５ｍｍ程度とすることができる。
(Seventh embodiment)
The semiconductor device of this embodiment is shown in FIG. This embodiment is an improved version of the sixth embodiment.
In the present embodiment, as in the sixth embodiment, a flat plate made of a metal having good heat dissipation is used as the lid 6, but the size of the lid 6 is substantially the same as the size of the organic substrate 2.
A stiffener 24 is provided in the outer peripheral region of the region of the organic substrate 2 where the semiconductor chip 1 is located so as to surround the semiconductor chip 1, and is fixed to the organic substrate 2 and the lid 6 via an adhesive 25. The stiffener 24 may be provided so as to surround the entire circumference of the semiconductor chip 1 or a part of the periphery thereof may be missing. The stiffener 24 is a member that reinforces the whole of the semiconductor device, and a material such as aluminum or copper can be used as the material, and the thickness thereof can be, for example, about 0.5 mm.
（試験）
図６に示した構造を有し、リッドとしてＣｕ基材にＮｉめっきを施したものを用い、半導体チップとしてシリコンを、パッケージ基板として有機基板を用いて実際の寸法の半導体装置を作製してその信頼性を評価した。弾性部材２１としてはバネを用いた。また、比較のために、図６に示した構造のものにおいて、バネに代えて図１０に示したような導電性接着剤９で有機基板２とリッド６との電気的接続を行った半導体装置を作製してその信頼性を評価した。
基板サイズ及び−５５℃〜１２５℃の温度サイクル数、及び試験結果を表１に示す。
表１中の分数は各温度サイクルの結果に対し、投入数を分母、導通確認のＮＧが発生した数を分子として記載している。
温度サイクルが１Ｋｃを経過した時点で、リッドとグランド（ＧＮＤ）間の導通抵抗が１．０Ω以上の場合をＮＧとした。
なお、表中の「初期」とは組み立て品を完了した状態のものを示し、「前処理」とはプリント板へ搭載する条件と同等の熱処理を行った状態のものを示す。
(test)
A semiconductor device having the structure shown in FIG. 6 is manufactured using an Ni substrate plated with a Cu base, silicon as a semiconductor chip, and an organic substrate as a package substrate. Reliability was evaluated. A spring was used as the elastic member 21. For comparison, in the structure shown in FIG. 6, a semiconductor device in which the organic substrate 2 and the lid 6 are electrically connected with the conductive adhesive 9 as shown in FIG. 10 instead of the spring. The reliability was evaluated.
Table 1 shows the substrate size, the number of temperature cycles from −55 ° C. to 125 ° C., and the test results.
The fractions in Table 1 describe the number of inputs as the denominator and the number of occurrences of NG for conduction confirmation as the numerator for the results of each temperature cycle.
When the temperature cycle passed 1 Kc, NG was determined when the conduction resistance between the lid and the ground (GND) was 1.0Ω or more.
In the table, “initial” indicates that the assembled product is completed, and “pretreatment” indicates that the heat treatment equivalent to the conditions for mounting on the printed board is performed.
□表１に示したように、４７．５（ｍｍ）サイズの有機基板の場合従来の導電性接着剤構造の場合、前処理工程までは導通が良好であったが、熱サイクル回数が７００回の時点で導通不良が発生した。
これに対し、バネを使用したものでは、熱サイクル回数が３０００回の時点においても導通が良好であった。
□ As shown in Table 1, in the case of a 47.5 (mm) size organic substrate In the case of a conventional conductive adhesive structure, conduction was good until the pretreatment step, but the number of thermal cycles was 700 times. At that time, a continuity failure occurred.
On the other hand, in the case of using a spring, conduction was good even when the number of thermal cycles was 3000.
本発明に係る半導体パッケージの温度サイクル試験において高信頼性が得られる効果について説明する。
試験に供した半導体装置の主な構成要素において、半導体チップであるシリコンの熱膨張係数は約３．４ｐｐｍであり、有機基板の熱膨張係数は約１５ｐｐｍであり、熱膨張係数に差がある。しかしながら、熱膨張係数の差に起因して半導体装置に反りが発生したとしても本発明に係る半導体装置では、弾性部材２１の伸縮動作によって有機基板２の反り挙動に柔軟に追従することができる。
The effect of obtaining high reliability in the temperature cycle test of the semiconductor package according to the present invention will be described.
Among the main components of the semiconductor device used for the test, the thermal expansion coefficient of silicon, which is a semiconductor chip, is about 3.4 ppm, and the thermal expansion coefficient of the organic substrate is about 15 ppm, and there is a difference in the thermal expansion coefficient. However, even if the semiconductor device warps due to the difference in thermal expansion coefficient, the semiconductor device according to the present invention can flexibly follow the warping behavior of the organic substrate 2 by the expansion and contraction operation of the elastic member 21.
（図１〜図８について）
１ 半導体チップ
２ 有機基板
３ 電極
４ バンプ電極
５ アンダーフィル樹脂
６ リッド
７ 熱界面材料（熱伝導材料）
８ 接着剤
１０ 半導体装置
２１ 弾性部材
２２ 導電性接着剤、半田
２３
２４ スティフナー
２５ 接着剤
３１、３２ 凹部
Ｗ 反り
Ｅ 伸び
(About FIGS. 1-8)
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Organic substrate 3 Electrode 4 Bump electrode 5 Underfill resin 6 Lid 7 Thermal interface material (thermal conduction material)
8 Adhesive 10 Semiconductor Device 21 Elastic Member 22 Conductive Adhesive, Solder 23
24 Stiffener 25 Adhesive 31, 32 Recessed portion W Warpage E Elongation
（図９について）
１０ 導体装置
１２ 板
１４ 導体素子
１６ バンプ
１８ リッド
２０ 接着着剤
２２ アダーフィル樹脂
２４ ボールバンプ
２６ 凹部
(About Figure 9)
10 Conductor Device 12 Plate 14 Conductor Element 16 Bump 18 Lid 20 Adhesive Adhesive 22 Adder Fill Resin 24 Ball Bump 26 Recess
（図１０について）
１ 半導体チップ
２ 基板
３ チップコンデンサ
４ リッド
５ バンプ
６ 導電性材料
７ アンダーフィル樹脂
８ 半田ボール
１０ 半導体装置
(About Figure 10)
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Board | substrate 3 Chip capacitor 4 Lid 5 Bump 6 Conductive material 7 Underfill resin 8 Solder ball 10 Semiconductor device
（図１１について）
１０ 有機基板
２０ リッド
２２ 突起部
３０ 半導体チップ
４１ 接着剤
４３ 導電性接着剤
４５ アンダーフィル樹脂
４７ 熱界面材料
(About Figure 11)
DESCRIPTION OF SYMBOLS 10 Organic substrate 20 Lid 22 Protruding part 30 Semiconductor chip 41 Adhesive 43 Conductive adhesive 45 Underfill resin 47 Thermal interface material
Claims (8)
前記有機基板上にフリップチップ方式によって搭載された半導体チップと、
熱界面材料を介して前記半導体チップに接着されると共に、接着剤を介して前記有機基板に接着されたリッドと、
前記有機基板と前記リッドとの間に配置され、前記有機基板の反り挙動に追従して、前記有機基板と前記リッドとの間の電気的な導通を確保する、導電性材料からなる弾性部材と
を含む半導体装置。 An organic substrate;
A semiconductor chip mounted on the organic substrate by a flip chip method;
A lid bonded to the semiconductor chip via a thermal interface material and bonded to the organic substrate via an adhesive;
An elastic member made of a conductive material that is disposed between the organic substrate and the lid, and follows the warping behavior of the organic substrate to ensure electrical continuity between the organic substrate and the lid; A semiconductor device including:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016199581A JP2018060986A (en) | 2016-10-07 | 2016-10-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016199581A JP2018060986A (en) | 2016-10-07 | 2016-10-07 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018060986A true JP2018060986A (en) | 2018-04-12 |
Family
ID=61908621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016199581A Withdrawn JP2018060986A (en) | 2016-10-07 | 2016-10-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018060986A (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918181A (en) * | 1995-06-29 | 1997-01-17 | Oki Electric Ind Co Ltd | Connection structure and connection member |
| JPH0927576A (en) * | 1995-07-11 | 1997-01-28 | Nec Corp | Package for semiconductor integrated circuit |
| JP2001053457A (en) * | 1999-08-11 | 2001-02-23 | Kitagawa Ind Co Ltd | Conductive component |
| JP2001210778A (en) * | 2000-01-26 | 2001-08-03 | Nec Corp | Semiconductor device |
| JP2007059701A (en) * | 2005-08-25 | 2007-03-08 | Nissin Kogyo Co Ltd | Electronic device and its manufacturing method |
| JP2016146427A (en) * | 2015-02-09 | 2016-08-12 | 株式会社ジェイデバイス | Semiconductor device |
-
2016
- 2016-10-07 JP JP2016199581A patent/JP2018060986A/en not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918181A (en) * | 1995-06-29 | 1997-01-17 | Oki Electric Ind Co Ltd | Connection structure and connection member |
| JPH0927576A (en) * | 1995-07-11 | 1997-01-28 | Nec Corp | Package for semiconductor integrated circuit |
| JP2001053457A (en) * | 1999-08-11 | 2001-02-23 | Kitagawa Ind Co Ltd | Conductive component |
| JP2001210778A (en) * | 2000-01-26 | 2001-08-03 | Nec Corp | Semiconductor device |
| JP2007059701A (en) * | 2005-08-25 | 2007-03-08 | Nissin Kogyo Co Ltd | Electronic device and its manufacturing method |
| JP2016146427A (en) * | 2015-02-09 | 2016-08-12 | 株式会社ジェイデバイス | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101919248B1 (en) | Semiconductor device package with warpage control structure | |
| CN105870080B (en) | Semiconductor device with a plurality of semiconductor chips | |
| CN107978569B (en) | Chip packaging structure and manufacturing method thereof | |
| US7582973B2 (en) | Flip-chip type assembly | |
| JP2015082576A (en) | Electronic device, electronic equipment, and manufacturing method of electronic device | |
| US20070087478A1 (en) | Semiconductor chip package and method for manufacturing the same | |
| US20130105955A1 (en) | Semiconductor package and method for manufacturing the same and semiconductor package module having the same | |
| JP5830702B2 (en) | Circuit device manufacturing method | |
| JP2007266150A (en) | Thermally conductive bonding material, semiconductor package, heat spreader, semiconductor chip, and method of joining semiconductor chip and heat spreader | |
| JP2006245076A (en) | Semiconductor device | |
| JPWO2008142839A1 (en) | Semiconductor chip | |
| JP2008192984A (en) | Semiconductor device and method of manufacturing the same | |
| JP2013030748A (en) | Electronic component | |
| JP4646642B2 (en) | Package for semiconductor devices | |
| US10090257B2 (en) | Electrical package including bimetal lid | |
| JP6319477B1 (en) | Module, module manufacturing method, package | |
| JP2018060986A (en) | Semiconductor device | |
| JP5609037B2 (en) | Semiconductor package built-in wiring board and manufacturing method of semiconductor package built-in wiring board | |
| JP2005340393A (en) | Small-sized mount module and manufacturing method thereof | |
| JPH1065039A (en) | Semiconductor device | |
| JP6323672B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010219554A (en) | Semiconductor device and electronic controller using the same | |
| JP5589598B2 (en) | Manufacturing method of semiconductor device | |
| JP4398223B2 (en) | Semiconductor device | |
| KR100824250B1 (en) | Semiconductor package featuring metal lid member |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190522 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191003 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20201007 |