JP2018046209A - Manufacturing method of imprint original plate and division method of wafer - Google Patents

Manufacturing method of imprint original plate and division method of wafer Download PDF

Info

Publication number
JP2018046209A
JP2018046209A JP2016180913A JP2016180913A JP2018046209A JP 2018046209 A JP2018046209 A JP 2018046209A JP 2016180913 A JP2016180913 A JP 2016180913A JP 2016180913 A JP2016180913 A JP 2016180913A JP 2018046209 A JP2018046209 A JP 2018046209A
Authority
JP
Japan
Prior art keywords
wafer
original plate
street
imprint
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016180913A
Other languages
Japanese (ja)
Inventor
栄 松崎
Sakae Matsuzaki
栄 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2016180913A priority Critical patent/JP2018046209A/en
Publication of JP2018046209A publication Critical patent/JP2018046209A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of imprint original plate capable of creating an imprint original plate inexpensively and simply, and to provide a division method of a wafer using the imprint original plate.SOLUTION: A manufacturing method of imprint original plate forms a mask covering devices on a wafer where a device is formed in each of multiple regions of the substrate surface sectioned by streets. The manufacturing method of imprint original plate includes a preparation step ST1 of preparing a tabular body having a size equivalent to that of the wafer or more, and a convex portion formation step ST2 of forming a convex portion at the parts corresponding to the streets, by irradiating the regions of the tabular body wafer corresponding to the multiple devices with laser light thereby forming recesses.SELECTED DRAWING: Figure 4

Description

本発明は、ウエーハをプラズマエッチングすることによりデバイスに分割する際、マスクを形成する工程で用いられるインプリント用原版の製造方法及び当該インプリント用原版を用いたウエーハの分割方法に関する。   The present invention relates to a method for manufacturing an imprint original plate used in a step of forming a mask when a wafer is divided into devices by plasma etching, and a wafer dividing method using the imprint original plate.

IC(Integrated Circuit)、LSI(Large-Scale Integration)等の複数のデバイスが分割予定ラインによって区画されて表面に形成されたウエーハは、裏面が研削されて所定の厚みに加工された後、ダイシング装置、レーザー加工装置によって個々のデバイスに分割され、分割されたデバイスは携帯電話、パソコン等の各種電子機器に広く利用されている。   A wafer in which a plurality of devices such as IC (Integrated Circuit), LSI (Large-Scale Integration), etc. are partitioned by a line to be divided and formed on the front surface is ground and then processed to a predetermined thickness, and then a dicing apparatus These are divided into individual devices by a laser processing apparatus, and the divided devices are widely used in various electronic devices such as mobile phones and personal computers.

ウエーハを個々のデバイスに分割するのにパターニングされたフォトレジストをマスクにしてエッチングして分割することが行われている(例えば、特許文献1参照)。これによれば、パターニングされたマスクを形成するのに露光工程を経るが、露光工程に用いられる露光装置は高価であり、デバイス価格の上昇につながる。   In order to divide a wafer into individual devices, etching is performed using a patterned photoresist as a mask (for example, refer to Patent Document 1). According to this, although an exposure process is performed to form a patterned mask, an exposure apparatus used in the exposure process is expensive, leading to an increase in device price.

一方、半導体製造工程の前工程では、パターニングされたエッチングマスクを形成するのにインプリント技術が用いられてきている。   On the other hand, in the pre-process of the semiconductor manufacturing process, an imprint technique has been used to form a patterned etching mask.

特開2006−294807号公報JP 2006-294807 A

しかしながら、ウエーハにマスクを形成するために、インプリント技術を用いても、インプリント技術において用いられるインプリント用原版を作成する際にパターンを形成するのに露光が用いられデバイスのコストアップになる。   However, even if an imprint technique is used to form a mask on a wafer, exposure is used to form a pattern when an imprint original plate used in the imprint technique is created, which increases the cost of the device. .

本発明は、このような点に鑑みてなされたものであり、その目的とするところは、インプリント用原版を安価に簡易に作成することができるインプリント用原版の製造方法及び当該インプリント用原版を用いたウエーハの分割方法を提供する。   The present invention has been made in view of the above points, and the object of the present invention is to provide a method for producing an imprint original plate capable of easily and easily producing an imprint original plate and the imprint use. A method of dividing a wafer using an original plate is provided.

上述した課題を解決し、目的を達成するために、本発明のインプリント用原版の製造方法は、ストリートによって区画された基板表面の複数の領域にそれぞれデバイスが形成されたウエーハに該デバイスを覆うマスクを形成するためのインプリント用原版の製造方法であって、該ウエーハと同等以上の大きさを有する板状体を準備する準備工程と、該板状体の該ウエーハの該複数のデバイスに対応する領域にレーザー光を照射して凹部を形成することにより該ストリートに対応する部分に凸部を形成する凸部形成工程と、を備えることを特徴とする。   In order to solve the above-described problems and achieve the object, the method for manufacturing an imprinting master according to the present invention covers a device on a wafer in which the devices are respectively formed in a plurality of regions on the substrate surface partitioned by streets. A method of manufacturing an imprint original plate for forming a mask, comprising: a preparation step of preparing a plate-like body having a size equal to or greater than that of the wafer; and the plurality of devices on the wafer of the plate-like body. A projecting portion forming step of forming a projecting portion at a portion corresponding to the street by irradiating a corresponding region with laser light to form a recessed portion.

本発明のウエーハの分割方法は、ストリートによって区画された基板表面の複数の領域にそれぞれデバイスが形成されたウエーハを該ストリートに沿って分割するウエーハの分割方法であって、該ウエーハにレジスト液を供給するレジスト液供給工程と、前記製造方法により製造された該インプリント用原版を該ウエーハに向かって押しつけ該複数のデバイスを覆い且つ該ストリート部分を露出させるレジストマスクを形成するレジストマスク形成工程と、該レジストマスクを介して該基板のストリートに対応する部分にプラズマ照射してエッチングするプラズマエッチング工程と、を含むことを特徴とする。   A wafer dividing method according to the present invention is a wafer dividing method for dividing a wafer, in which devices are respectively formed in a plurality of regions on a substrate surface partitioned by streets, along the street, and a resist solution is applied to the wafer. A resist solution supplying step for supplying, and a resist mask forming step for forming a resist mask for pressing the imprint original plate manufactured by the manufacturing method toward the wafer to cover the plurality of devices and to expose the street portion; And a plasma etching step of etching the portion corresponding to the street of the substrate through the resist mask by irradiating with plasma.

本発明によれば、インプリント用原版を作成する際に露光が不要になるので、インプリント用原版を安価に製造できる。特に、レーザー光を照射することにより凸部を形成するので、種々の形状のデバイスを分割するためのインプリント用原版を容易に形成できる。   According to the present invention, since no exposure is required when preparing an imprint master, the imprint master can be manufactured at low cost. In particular, since the convex portion is formed by irradiating laser light, an imprint original plate for dividing devices having various shapes can be easily formed.

また、ウエーハの分割方法は、該原版を用いてレジストマスクをパターニングするので露光・現像が不要になり、コストダウンにつながる、という効果を奏する。   Further, the wafer dividing method has an effect that the resist mask is patterned using the original plate, so that exposure / development is unnecessary, leading to cost reduction.

図1は、実施形態1に係るインプリント用原版を用いてデバイスに分割されるウエーハを示す斜視図である。FIG. 1 is a perspective view showing a wafer that is divided into devices using the imprint master according to the first embodiment. 図2は、図1中のII−II線に沿う断面図である。FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 図3は、実施形態1に係るインプリント用原版の製造方法により製造されたインプリント用原版の斜視図である。FIG. 3 is a perspective view of an imprint original plate manufactured by the method for manufacturing an imprint original plate according to the first embodiment. 図4は、実施形態1に係るインプリント用原版の製造方法の流れを示すフローチャートである。FIG. 4 is a flowchart showing a flow of a method for manufacturing an imprint master according to the first embodiment. 図5は、図4に示されたインプリント用原版の製造方法の準備工程を示す斜視図である。FIG. 5 is a perspective view showing a preparation step of the method for manufacturing the imprint master shown in FIG. 図6は、図4に示されたインプリント用原版の製造方法の凸部形成工程を示す斜視図である。FIG. 6 is a perspective view showing a protrusion forming step of the method for manufacturing the imprint master shown in FIG. 図7は、実施の形態1に係るウエーハの分割方法の流れを示すフローチャートである。FIG. 7 is a flowchart showing the flow of the wafer dividing method according to the first embodiment. 図8は、図7に示されたウエーハの分割方法のレジスト液供給工程を示す断面図である。FIG. 8 is a cross-sectional view showing a resist solution supplying step of the wafer dividing method shown in FIG. 図9は、図7に示されたウエーハの分割方法のレジストマスク形成工程のウエーハにインプリント用原版を対向させた状態を示す断面図である。FIG. 9 is a cross-sectional view showing a state in which the imprint original plate is opposed to the wafer in the resist mask forming step of the wafer dividing method shown in FIG. 図10は、図9に示されたウエーハの分割方法のレジストマスク形成工程のウエーハにインプリント用原版を押しつけた状態を示す断面図である。FIG. 10 is a cross-sectional view showing a state in which the imprint original plate is pressed against the wafer in the resist mask forming step of the wafer dividing method shown in FIG. 図11は、図10に示されたウエーハの分割方法のレジストマスク形成工程のウエーハからインプリント用原版を離間させた状態を示す断面図である。FIG. 11 is a cross-sectional view showing a state in which the imprint original plate is separated from the wafer in the resist mask forming step of the wafer dividing method shown in FIG. 図12は、図7に示されたウエーハの分割方法のレジストマスク形成工程及びプラズマエッチング工程で用いられるエッチング装置の構成を示す断面図である。FIG. 12 is a cross-sectional view showing the configuration of an etching apparatus used in the resist mask forming step and the plasma etching step of the wafer dividing method shown in FIG. 図13は、図11に示されたウエーハの分割方法のレジストマスク形成工程に含まれ得るウエーハのストリートを露出させるブレークスルーエッチングを示す断面図である。FIG. 13 is a cross-sectional view showing breakthrough etching for exposing the streets of the wafer that can be included in the resist mask forming step of the wafer dividing method shown in FIG. 図14は、図7に示されたウエーハの分割方法のプラズマエッチング工程を示す断面図である。FIG. 14 is a cross-sectional view showing a plasma etching process of the wafer dividing method shown in FIG. 図15は、図7に示されたウエーハの分割方法のプラズマエッチング工程後のウエーハの断面図である。FIG. 15 is a cross-sectional view of the wafer after the plasma etching step of the wafer dividing method shown in FIG. 図16は、実施形態1に係るインプリント用原版を用いたウエーハの分割方法の加工対象の他の例のウエーハの一部の平面図である。FIG. 16 is a plan view of a part of a wafer of another example to be processed by the wafer dividing method using the imprint master according to the first embodiment. 図17は、実施形態1に係るインプリント用原版を用いたウエーハの分割方法の加工対象の更に他の例のウエーハの一部の平面図である。FIG. 17 is a plan view of a part of a wafer of still another example of a processing target of the wafer dividing method using the imprint original plate according to the first embodiment. 図18は、実施形態2に係るウエーハの分割方法の流れを示すフローチャートである。FIG. 18 is a flowchart illustrating a flow of a wafer dividing method according to the second embodiment. 図19は、図18に示されたウエーハの分割方法のプラズマエッチング工程後のウエーハの断面図である。FIG. 19 is a cross-sectional view of the wafer after the plasma etching step of the wafer dividing method shown in FIG. 図20は、図18に示されたウエーハの分割方法の貼着工程を示す断面図である。FIG. 20 is a cross-sectional view showing a sticking step of the wafer dividing method shown in FIG. 図21は、図18に示されたウエーハの分割方法の個片化工程を示す断面図である。FIG. 21 is a cross-sectional view showing a singulation process of the wafer dividing method shown in FIG. 図22は、図18に示されたウエーハの分割方法の個片化工程後のウエーハの断面図である。FIG. 22 is a sectional view of the wafer after the singulation process of the wafer dividing method shown in FIG. 図23は、各実施形態の変形例に係るウエーハの分割方法のレジストマスク形成工程後のウエーハの断面図である。FIG. 23 is a cross-sectional view of the wafer after the resist mask forming step of the wafer dividing method according to the modification of each embodiment.

本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。   DESCRIPTION OF EMBODIMENTS Embodiments (embodiments) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The constituent elements described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the structures described below can be combined as appropriate. Various omissions, substitutions, or changes in the configuration can be made without departing from the scope of the present invention.

〔実施形態1〕
実施形態1に係るインプリント用原版の製造方法及びウエーハの分割方法を図面を参照して説明する。図1は、実施形態1に係るインプリント用原版を用いてデバイスに分割されるウエーハを示す斜視図である。図2は、図1中のII−II線に沿う断面図である。図3は、実施形態1に係るインプリント用原版の製造方法により製造されたインプリント用原版の斜視図である。
Embodiment 1
A method for manufacturing an imprint original plate and a method for dividing a wafer according to Embodiment 1 will be described with reference to the drawings. FIG. 1 is a perspective view showing a wafer that is divided into devices using the imprint master according to the first embodiment. FIG. 2 is a cross-sectional view taken along the line II-II in FIG. FIG. 3 is a perspective view of an imprint original plate manufactured by the method for manufacturing an imprint original plate according to the first embodiment.

実施形態1に係るインプリント用原版の製造方法は、図1に示すウエーハWをデバイスDに分割する際に用いられるインプリント用原版1(図3に示す)を製造する方法である。図1及び図2に示すウエーハWは、実施形態1ではシリコン、サファイア、ガリウムヒ素などを基板Sとする円板状の半導体ウエーハや光デバイス用ウエーハである。ウエーハWは、図1に示すように、ストリートLによって区画された表面WSの複数の領域にそれぞれデバイスDが形成されている。実施形態1に係るウエーハWは、ストリートLの幅が数十μm程度以下で、かつその表面WSに一辺0.1mm以上かつ20mm以下の大きさの矩形状デバイスDを含み、プラズマエッチングによりデバイスDに分割されるのが好適なものである。また、実施形態1に係るウエーハWの厚さは、30μm以上で且つ300μm以下である。また、実施形態1において、ウエーハWのデバイスDは、平面形状が四角形に形成され、大きさが互いに等しいが、本発明はこれに限らず、ウエーハWの表面WSに種々の大きさのデバイスDが形成されても良く、平面形状が四角形以外の異形状のデバイスDでも良い。   The method for manufacturing an imprint original plate according to Embodiment 1 is a method for manufacturing an imprint original plate 1 (shown in FIG. 3) used when the wafer W shown in FIG. The wafer W shown in FIGS. 1 and 2 is a disk-shaped semiconductor wafer or an optical device wafer having a substrate S of silicon, sapphire, gallium arsenide, or the like in the first embodiment. In the wafer W, as shown in FIG. 1, devices D are formed in a plurality of regions of the surface WS partitioned by streets L, respectively. The wafer W according to the first embodiment includes a rectangular device D having a width of the street L of about several tens of μm or less and a size of 0.1 mm or more and 20 mm or less on one side of the surface WS. It is preferable to be divided into two. Further, the thickness of the wafer W according to the first embodiment is not less than 30 μm and not more than 300 μm. Further, in the first embodiment, the device D of the wafer W is formed in a quadrangular planar shape and is equal in size to each other. However, the present invention is not limited to this, and the device D having various sizes on the surface WS of the wafer W. Or a device D having an irregular shape other than a square shape may be used.

インプリント用原版1は、ウエーハWにプラズマエッチングを施して、プラズマエッチングによりウエーハWを個々のデバイスDに分割する加工に用いられ、デバイスDを覆うマスクであるレジストマスクP(図14に示す)をウエーハW上に形成するためのものである。レジストマスクPは、レジスト液R(図8及び図9に示す)を乾燥しパターニングすることにより構成される。   The imprint original plate 1 is used for processing in which a wafer W is subjected to plasma etching, and the wafer W is divided into individual devices D by plasma etching, and a resist mask P (shown in FIG. 14) that is a mask covering the devices D Is formed on the wafer W. The resist mask P is configured by drying and patterning a resist solution R (shown in FIGS. 8 and 9).

インプリント用原版1は、図3に示すように、板状体2と、板状体2に形成された凹部3と、板状体2に形成された凸部4とを備える。板状体2は、加工すべきウエーハWと同等以上の大きさを有している。実施形態1において、板状体2は、ウエーハWと同じ大きさの円板状に形成されている。また、実施形態1において、板状体2は、円板状のシリコン又はガラスである。   As shown in FIG. 3, the imprint original plate 1 includes a plate-like body 2, a concave portion 3 formed in the plate-like body 2, and a convex portion 4 formed in the plate-like body 2. The plate-like body 2 has a size equal to or larger than the wafer W to be processed. In the first embodiment, the plate-like body 2 is formed in a disk shape having the same size as the wafer W. In the first embodiment, the plate-like body 2 is disc-shaped silicon or glass.

凹部3は、板状体2の表面1Sから凹に形成され、板状体2のウエーハWの複数のデバイスDに対応する領域に設けられている。凹部3は、レジスト液Rが塗布されたウエーハWにインプリント用原版1が重ねられた際に、デバイスDに対応する領域であるデバイスDと重なる位置に設けられている。実施形態1において、凹部3は、デバイスDと同数設けられ、デバイスDと同じ平面形状でかつ同じ大きさに形成されている。   The recess 3 is formed as a recess from the surface 1S of the plate-like body 2 and is provided in a region corresponding to the plurality of devices D of the wafer W of the plate-like body 2. The concave portion 3 is provided at a position that overlaps the device D, which is a region corresponding to the device D, when the imprint original plate 1 is overlaid on the wafer W coated with the resist solution R. In the first embodiment, the same number of the recesses 3 as the devices D are provided, and are formed in the same planar shape and the same size as the devices D.

凸部4は、板状体2の互いに隣り合う凹部3間及び最外周の凹部3よりも外周側に対応する領域に設けられている。凸部4は、レジスト液Rが塗布されたウエーハWにインプリント用原版1が重ねられた際に、ストリートLに対応する領域であるストリートLと重なる位置とウエーハWの最外周のデバイスDよりも外側の領域と重なる位置に設けられている。実施形態1において、ストリートLと重なる凸部4は、ストリートLと同じ平面形状に形成されている。   The convex part 4 is provided in the area | region corresponding to the outer peripheral side rather than the recessed part 3 of the outermost periphery between the mutually adjacent recessed parts 3 of the plate-shaped body 2. FIG. The convex portion 4 is formed by a position overlapping with the street L, which is an area corresponding to the street L, and the outermost device D of the wafer W when the imprint master 1 is superimposed on the wafer W coated with the resist solution R. Is also provided at a position overlapping the outer region. In the first embodiment, the convex portion 4 overlapping the street L is formed in the same planar shape as the street L.

次に、実施形態1に係るインプリント用原版の製造方法を図面を参照して説明する。図4は、実施形態1に係るインプリント用原版の製造方法の流れを示すフローチャートである。図5は、図4に示されたインプリント用原版の製造方法の準備工程を示す斜視図である。図6は、図4に示されたインプリント用原版の製造方法の凸部形成工程を示す斜視図である。   Next, a method for manufacturing an imprint master according to Embodiment 1 will be described with reference to the drawings. FIG. 4 is a flowchart showing a flow of a method for manufacturing an imprint master according to the first embodiment. FIG. 5 is a perspective view showing a preparation step of the method for manufacturing the imprint master shown in FIG. FIG. 6 is a perspective view showing a protrusion forming step of the method for manufacturing the imprint master shown in FIG.

実施形態1に係るインプリント用原版の製造方法(以下、単に製造方法と記す)は、図2に示すインプリント用原版1を製造する方法である。製造方法は、図4に示すように、準備工程ST1と、凸部形成工程ST2とを備える。   The method for producing an imprint original plate according to Embodiment 1 (hereinafter simply referred to as a production method) is a method for producing the imprint original plate 1 shown in FIG. As shown in FIG. 4, the manufacturing method includes a preparation step ST1 and a convex portion formation step ST2.

準備工程ST1は、図5に示すように、表面1Sに凹部3及び凸部4が形成されていない板状体2を準備する工程である。板状体2がシリコンである場合、板状体2の厚さは、700μm程度であるが、板状体2の種類によって、強度が維持できる厚さであればよい。   As shown in FIG. 5, the preparation step ST <b> 1 is a step of preparing a plate-like body 2 in which the concave portion 3 and the convex portion 4 are not formed on the surface 1 </ b> S. When the plate-like body 2 is silicon, the thickness of the plate-like body 2 is about 700 μm. However, the thickness may be any thickness that can maintain the strength depending on the type of the plate-like body 2.

凸部形成工程ST2は、板状体2のウエーハWの複数のデバイスDに対応する領域にレーザー光LRを照射して凹部3を形成することによりストリートLに対応する部分に凸部4を形成する工程である。凸部形成工程ST2は、板状体2の表面1Sの裏側の裏面1R側をレーザ加工機100の図示しないチャックテーブルに吸引保持し、インプリント用原版1がウエーハWに重ねられる際に、デバイスDに対応する領域であるデバイスDに重なる図6に示す領域RDにレーザ照射ユニット102から板状体2に対して吸収性を有する波長のレーザー光LRを照射して、板状体2にアブレーション加工を施す。   In the convex portion forming step ST2, the convex portion 4 is formed in the portion corresponding to the street L by irradiating the laser beam LR to the region corresponding to the plurality of devices D of the wafer W of the plate-like body 2 to form the concave portion 3. It is a process to do. The projecting portion forming step ST2 sucks and holds the back surface 1R side of the back surface 1S of the plate-like body 2 on a chuck table (not shown) of the laser processing machine 100, and the imprint master 1 is overlapped on the wafer W. A region RD shown in FIG. 6 that overlaps the device D, which is a region corresponding to D, is irradiated with laser light LR having a wavelength that absorbs the plate-like body 2 from the laser irradiation unit 102, and the plate-like body 2 is ablated. Apply processing.

実施形態1において、凸部形成工程ST2は、レーザ加工機100のチャックテーブルとレーザ照射ユニット102とを加工送り方向Xと割り出し送り方向Yとに沿って相対的に移動させて、各デバイスDに重なる領域RDに、図6に示すように、レーザー光LRを照射する。実施形態1において、凸部形成工程ST2は、板状体2がシリコンである場合には波長が例えば、355nmのレーザー光LRを照射し、板状体2が石英ガラス等のガラスである場合には波長が例えば10μmのレーザー光LRを照射して、アブレーション加工を施し、原版1を重ねたときにデバイスDに重なる領域RDに凹部3を形成する。凸部形成工程ST2は、凹部3を形成することによって、ストリートLに対応する凸部4を板状体2に形成する。   In the first embodiment, the convex portion forming step ST2 moves the chuck table of the laser processing machine 100 and the laser irradiation unit 102 relative to each other along the processing feed direction X and the index feed direction Y, so that each device D is moved. As shown in FIG. 6, the overlapping region RD is irradiated with a laser beam LR. In the first embodiment, the projecting portion formation step ST2 is performed when the plate-like body 2 is made of silicon, the laser light LR having a wavelength of, for example, 355 nm is irradiated, and the plate-like body 2 is made of glass such as quartz glass. Irradiates a laser beam LR having a wavelength of 10 μm, for example, and performs ablation processing to form a recess 3 in a region RD that overlaps the device D when the original 1 is stacked. In the convex portion forming step ST <b> 2, the convex portions 4 corresponding to the streets L are formed on the plate-like body 2 by forming the concave portions 3.

次に、インプリント用原版1を用いてウエーハWをストリートLに沿って分割するウエーハWの分割方法を図面を参照して説明する。図7は、実施の形態1に係るウエーハの分割方法の流れを示すフローチャートである。図8は、図7に示されたウエーハの分割方法のレジスト液供給工程を示す断面図である。図9は、図7に示されたウエーハの分割方法のレジストマスク形成工程のウエーハにインプリント用原版を対向させた状態を示す断面図である。図10は、図9に示されたウエーハの分割方法のレジストマスク形成工程のウエーハにインプリント用原版を押しつけた状態を示す断面図である。図11は、図10に示されたウエーハの分割方法のレジストマスク形成工程のウエーハからインプリント用原版を離間させた状態を示す断面図である。図12は、図7に示されたウエーハの分割方法のレジストマスク形成工程及びプラズマエッチング工程で用いられるエッチング装置の構成を示す断面図である。図13は、図11に示されたウエーハの分割方法のレジストマスク形成工程に含まれ得るウエーハのストリートを露出させるブレークスルーエッチングを示す断面図である。図14は、図7に示されたウエーハの分割方法のプラズマエッチング工程を示す断面図である。図15は、図7に示されたウエーハの分割方法のプラズマエッチング工程後のウエーハの断面図である。   Next, a wafer W dividing method for dividing the wafer W along the street L using the imprint master 1 will be described with reference to the drawings. FIG. 7 is a flowchart showing the flow of the wafer dividing method according to the first embodiment. FIG. 8 is a cross-sectional view showing a resist solution supplying step of the wafer dividing method shown in FIG. FIG. 9 is a cross-sectional view showing a state in which the imprint original plate is opposed to the wafer in the resist mask forming step of the wafer dividing method shown in FIG. FIG. 10 is a cross-sectional view showing a state in which the imprint original plate is pressed against the wafer in the resist mask forming step of the wafer dividing method shown in FIG. FIG. 11 is a cross-sectional view showing a state in which the imprint original plate is separated from the wafer in the resist mask forming step of the wafer dividing method shown in FIG. FIG. 12 is a cross-sectional view showing the configuration of an etching apparatus used in the resist mask forming step and the plasma etching step of the wafer dividing method shown in FIG. FIG. 13 is a cross-sectional view showing breakthrough etching for exposing the streets of the wafer that can be included in the resist mask forming step of the wafer dividing method shown in FIG. FIG. 14 is a cross-sectional view showing a plasma etching process of the wafer dividing method shown in FIG. FIG. 15 is a cross-sectional view of the wafer after the plasma etching step of the wafer dividing method shown in FIG.

インプリント用原版1(以下、単に原版と記す)を用いてウエーハWをストリートLに沿って分割するウエーハWの分割方法(以下、単に分割方法と記す)は、図7に示すように、レジスト液供給工程ST11と、レジストマスク形成工程ST12と、プラズマエッチング工程ST13とを含む。   As shown in FIG. 7, a wafer W dividing method (hereinafter simply referred to as a dividing method) for dividing the wafer W along the street L using the imprint original plate 1 (hereinafter simply referred to as an original plate) is a resist It includes a liquid supply step ST11, a resist mask formation step ST12, and a plasma etching step ST13.

レジスト液供給工程ST11は、ウエーハW表面WSにレジスト液Rを供給する工程である。レジスト液供給工程ST11は、ウエーハWの表面WSの裏側の裏面WR側を保持し、ウエーハWのデバイスD上にレジスト液Rを供給する。レジスト液Rは、加熱されると硬化し、硬化するとプラズマ耐性を有する樹脂により構成される。レジスト液Rとして、ポリビニルアルコール(polyvinyl alcohol:PVA)又はポリビニルピロリドン(polyvinyl pyrrolidone:PVP)等を含む水溶性樹脂を用いることができる。また、原版1の板状体2が石英ガラスである場合には、レジスト液Rは、紫外線等のエネルギー線が照射されることで硬化し、硬化するとプラズマ耐性を有する樹脂により構成されても良い。実施の形態1において、レジスト液供給工程ST11は、インクジェット式のノズル200からデバイスD上にレジスト液Rを供給しているが、本発明では、ウエーハWの裏面WRを保持部に保持し、保持部を軸心回りに回転しながらウエーハWの表面WS全体にレジスト液Rを供給しても良い。この実施形態では、ウエーハWは研削や研磨手段等によりデバイスDの仕上げ厚さに形成されていてもよい。また、この実施形態では、レジストRは、表面保護膜を含む。   The resist solution supply step ST11 is a step of supplying the resist solution R to the wafer W surface WS. In the resist solution supply step ST11, the back surface WR side of the back surface WS of the wafer W is held, and the resist solution R is supplied onto the device D of the wafer W. The resist solution R is hardened when heated, and is made of a resin having plasma resistance when hardened. As the resist solution R, a water-soluble resin containing polyvinyl alcohol (PVA) or polyvinyl pyrrolidone (PVP) can be used. Further, when the plate-like body 2 of the original plate 1 is quartz glass, the resist solution R may be hardened by irradiation with energy rays such as ultraviolet rays, and may be made of a resin having plasma resistance when cured. . In the first embodiment, the resist solution supply step ST11 supplies the resist solution R onto the device D from the ink jet nozzle 200. In the present invention, the back surface WR of the wafer W is held in the holding unit and held. The resist solution R may be supplied to the entire surface WS of the wafer W while rotating the portion around the axis. In this embodiment, the wafer W may be formed to the finished thickness of the device D by grinding or polishing means. In this embodiment, the resist R includes a surface protective film.

レジストマスク形成工程ST12は、図4に示す製造方法により製造された原版1をウエーハWに向かって押しつけ、複数のデバイスDを覆い且つストリートL部分を露出させるレジストマスクPを形成する工程である。レジストマスク形成工程ST12は、図9に示すように、レジスト液Rが供給されたウエーハWの表面WSに原版1を対向させる。このとき、デバイスDと凹部3とを対向させ、ストリートLと凸部4とを対向させる。   The resist mask forming step ST12 is a step of pressing the original plate 1 manufactured by the manufacturing method shown in FIG. 4 toward the wafer W to form a resist mask P that covers the plurality of devices D and exposes the street L portions. In the resist mask forming step ST12, as shown in FIG. 9, the original 1 is made to face the surface WS of the wafer W supplied with the resist solution R. At this time, the device D and the concave portion 3 are opposed to each other, and the street L and the convex portion 4 are opposed to each other.

レジストマスク形成工程ST12は、図10に示すように、原版1をウエーハWに押しつける。すると、デバイスD上のレジスト液Rが凹部3内に浸入するとともに、一部のレジスト液RがデバイスD上の空間から押し出されて、ストリートL上に塗布される(染み出す)こととなる。レジストマスク形成工程ST12は、加熱してレジスト液Rを硬化させるとともに、図11に示すように、原版1をウエーハWの表面WSから離間させる。すると、図11に示すように、デバイスD上とストリートL上との双方に、レジストマスクPが形成される。レジストマスクPは、ストリートL上の部分がデバイスD上の部分よりも薄い。   In the resist mask forming step ST12, the original plate 1 is pressed against the wafer W as shown in FIG. Then, the resist solution R on the device D enters the recess 3 and a part of the resist solution R is pushed out from the space on the device D and applied (exuded) on the street L. In the resist mask formation step ST12, the resist liquid R is cured by heating, and the master 1 is separated from the surface WS of the wafer W as shown in FIG. Then, as shown in FIG. 11, a resist mask P is formed on both the device D and the street L. The resist mask P is thinner on the street L than on the device D.

レジストマスク形成工程ST12は、ウエーハWの裏面WRに保持部材TP(図13に示す)を貼着し、図12に示すエッチング装置20のハウジング21の開口22を通して、ウエーハWをハウジング21内に収容し、開口22をゲートバルブ26により閉じる。そして、ウエーハWの裏面WR側を保持部材TPを介して高周波電源23に接続された下部電極24上の吸着保持部材25(静電チャック、ESC:Electrostatic chuck)に静電気力で吸着、保持する。   In the resist mask forming step ST12, a holding member TP (shown in FIG. 13) is attached to the back surface WR of the wafer W, and the wafer W is accommodated in the housing 21 through the opening 22 of the housing 21 of the etching apparatus 20 shown in FIG. Then, the opening 22 is closed by the gate valve 26. Then, the back surface WR side of the wafer W is adsorbed and held by an electrostatic force on an adsorption holding member 25 (electrostatic chuck, ESC: Electrostatic chuck) on the lower electrode 24 connected to the high frequency power supply 23 via the holding member TP.

次に、レジストマスク形成工程ST12は、図示しない冷媒供給手段から下部電極24内の図示しない冷却通路内に冷媒を循環させ、排気装置27を作動してハウジング21内の雰囲気を排気口28を通して真空排気し、ガス供給手段29から高周波電源32に接続された上部電極30の噴出口31を通してハウジング21内にエッチングガスをウエーハWの表面WS側に向けて供給する。なお、この際、ハウジング21内を所定の圧力に維持する。そして、エッチングガスを供給した状態で、高周波電源32から上部電極30に高周波電力を印加する。これにより、下部電極24と上部電極30との間にプラズマPZが発生し、下部電極24に高周波電源23からプラズマエッチング工程よりも高い高周波電力を供給してプラズマPZ中のイオンをウエーハWに引き込み、ウエーハWの表面WS上のレジストマスクP及びウエーハWの表面WSに形成されているSiOから構成される自然酸化膜を除去するブレークスルーエッチングを実施する。レジストマスク形成工程ST12は、図13に示すように、ストリートL上のレジストマスクP及び酸化膜を除去すると、ブレークスルーエッチングを終了し、ウエーハWのストリートL部分の基板Sの表面WSを露出させる。また、本発明は、レジストマスク形成工程ST12前に、ウエーハWの裏面WRに保護部材TPを貼着してもよい。 Next, in the resist mask forming step ST12, the refrigerant is circulated from a refrigerant supply means (not shown) into a cooling passage (not shown) in the lower electrode 24, and the exhaust device 27 is operated to evacuate the atmosphere in the housing 21 through the exhaust port 28. The exhaust gas is exhausted, and an etching gas is supplied from the gas supply means 29 into the housing 21 through the jet port 31 of the upper electrode 30 connected to the high frequency power supply 32 toward the surface WS of the wafer W. At this time, the inside of the housing 21 is maintained at a predetermined pressure. Then, high-frequency power is applied to the upper electrode 30 from the high-frequency power source 32 with the etching gas supplied. As a result, a plasma PZ is generated between the lower electrode 24 and the upper electrode 30, and a high frequency power higher than that in the plasma etching process is supplied from the high frequency power source 23 to the lower electrode 24 to attract ions in the plasma PZ to the wafer W. Then, breakthrough etching is performed to remove the natural oxide film composed of the resist mask P on the surface WS of the wafer W and the SiO 2 formed on the surface WS of the wafer W. In the resist mask forming step ST12, as shown in FIG. 13, when the resist mask P and the oxide film on the street L are removed, the breakthrough etching is finished and the surface WS of the substrate S in the street L portion of the wafer W is exposed. . In the present invention, the protective member TP may be attached to the back surface WR of the wafer W before the resist mask forming step ST12.

プラズマエッチング工程ST13は、レジストマスクPを介して基板SのストリートLに対応する部分にプラズマPZ照射しエッチングする工程である。プラズマエッチング工程ST13は、ガス供給手段29から高周波電源32に接続された上部電極30の噴出口31を通してハウジング21内にエッチングガスをウエーハWの表面WS側に向けて供給し、レジストマスク形成工程ST12のブレークスルーエッチングよりも下部電極24に高周波電源23から低い高周波電力を供給してプラズマPZ中のイオンをウエーハWに引き込み、レジストマスクPを介して基板SにプラズマPZ照射し、所謂ボッシュプロセスによりウエーハWの表面WSから基板SBをエッチングする。   The plasma etching step ST13 is a step in which the portion corresponding to the street L of the substrate S is irradiated with plasma PZ through the resist mask P and etched. In the plasma etching step ST13, an etching gas is supplied from the gas supply means 29 into the housing 21 through the jet port 31 of the upper electrode 30 connected to the high frequency power source 32 toward the surface WS of the wafer W, thereby forming a resist mask forming step ST12. In comparison with the breakthrough etching of FIG. 2, a low-frequency power is supplied from the high-frequency power source 23 to the lower electrode 24, ions in the plasma PZ are drawn into the wafer W, and the substrate P is irradiated with the plasma PZ through the resist mask P. The substrate SB is etched from the surface WS of the wafer W.

ウエーハWのストリートLの基板Sが露出しているために、プラズマエッチング工程ST13は、図14中の点線に示すように、ストリートLで露出した基板Sをエッチングし、ストリートLに溝DTを形成する。実施形態1において、プラズマエッチング工程ST13は、図15に示すように、溝DTが保持部材TPに到達する時間、エッチングを行った後に終了する。分割方法は、アッシング又は純水を用いた洗浄により、デバイスD上のレジストマスクPを除去する。   Since the substrate S on the street L of the wafer W is exposed, the plasma etching step ST13 etches the substrate S exposed on the street L to form a trench DT in the street L as shown by a dotted line in FIG. To do. In the first embodiment, as shown in FIG. 15, the plasma etching step ST13 ends after etching for the time that the groove DT reaches the holding member TP. In the dividing method, the resist mask P on the device D is removed by ashing or cleaning using pure water.

実施形態1に係る原版1の製造方法は、レーザー光LRを板状体2に照射して凸部4を形成し凹部3を形成するので、レジスト膜の被覆、レジスト膜のパターン描画、レジスト膜の露光工程といった工程を経る必要がなく簡単な工程で、原版1を製造することができ、原版1を安価で容易に製造できる。また、実施形態1に係る原版1の製造方法は、レーザー光LRを板状体2に照射して凹部3を形成するので、種々の大きさのデバイスDが形成されたウエーハWの加工にも用いることができる原版1を容易に製造することができる。   In the method of manufacturing the original 1 according to the first embodiment, the plate-like body 2 is irradiated with the laser beam LR to form the convex portions 4 and the concave portions 3. It is not necessary to go through steps such as the exposure step, and the original 1 can be manufactured by a simple process, and the original 1 can be easily manufactured at low cost. Moreover, since the manufacturing method of the original plate 1 which concerns on Embodiment 1 irradiates the laser beam LR to the plate-shaped body 2, and forms the recessed part 3, also in the process of the wafer W in which the device D of various sizes was formed The master 1 that can be used can be easily manufactured.

また、実施形態1に係る原版1の製造方法は、レーザー光LRを板状体2に照射して凹部3を形成するので、一端から他端まで連続した一直線とならないストリートLが設定された被加工物である図16及び図17に例示するウエーハW´,W´´の分割に用いることができる原版1を容易に製造することができる。要するに、実施形態1に係る原版1の製造方法は、レーザー光LRを板状体2に照射して凹部3を形成するので、一直線状の凹部(一直線状の溝)とは異なる平面形状に凹部3を形成することができる。   Moreover, since the manufacturing method of the original plate 1 according to the first embodiment irradiates the plate-like body 2 with the laser beam LR to form the concave portion 3, the object to which the street L that does not form a continuous straight line from one end to the other end is set. The master 1 that can be used to divide the wafers W ′ and W ″ illustrated in FIGS. 16 and 17 as the workpieces can be easily manufactured. In short, since the manufacturing method of the original 1 according to the first embodiment irradiates the plate-like body 2 with the laser beam LR to form the concave portion 3, the concave portion has a planar shape different from the straight concave portion (straight groove). 3 can be formed.

なお、一端から他端まで連続した一直線とならないストリートであるストリートLが設定された被加工物であるウエーハW´には、図16に例示するように、平面形状が四角形でかつ大きさが異なるデバイスD´が形成されたものが含まれる。図16に示されたウエーハW´は、例えば、研究用又は試作時に用いられる。また、一端から他端まで連続した一直線とならないストリートであるストリートLが設定された被加工物であるウエーハW´では、大きさが等しいデバイスDが配置されたものも含まれる。   In addition, as illustrated in FIG. 16, the wafer W ′ that is a workpiece on which a street L that is a street that is not a straight line continuous from one end to the other end has a square shape and a different size as illustrated in FIG. 16. The device in which the device D ′ is formed is included. The wafer W ′ shown in FIG. 16 is used, for example, for research purposes or as a prototype. Further, the wafer W ′ that is a workpiece in which the street L that is a street that does not form a straight line from one end to the other end is included, includes a device in which devices D having the same size are arranged.

なお、一端から他端まで連続した一直線とならないストリートであるストリートLが設定された被加工物であるウエーハW´´は、図17に例示するように、平面形状が四角形以外の異形状であるデバイスD´´が形成されたものが含まれる。図17に示されたウエーハW´´は、例えば、デバイスD´´の平面形状がハニカム形状(六角形)に形成されている。また、異形状のデバイスD´´の平面形状は、ハニカム形状に限らず、例えば、円形等の種々の形状でも良い。なお、図16は、実施形態1に係るインプリント用原版を用いたウエーハの分割方法の加工対象の他の例のウエーハの一部の平面図である。図17は、実施形態1に係るインプリント用原版を用いたウエーハの分割方法の加工対象の更に他の例のウエーハの一部の平面図である。   In addition, as illustrated in FIG. 17, the wafer W ″ that is a workpiece in which a street L that is a street that does not form a straight line from one end to the other end is an irregular shape other than a quadrangle as illustrated in FIG. 17. The device in which the device D ″ is formed is included. In the wafer W ″ shown in FIG. 17, for example, the planar shape of the device D ″ is formed in a honeycomb shape (hexagon). Further, the planar shape of the irregularly shaped device D ″ is not limited to the honeycomb shape, and may be various shapes such as a circle. FIG. 16 is a plan view of a part of a wafer of another example to be processed by the wafer dividing method using the imprint master according to the first embodiment. FIG. 17 is a plan view of a part of a wafer of still another example of a processing target of the wafer dividing method using the imprint original plate according to the first embodiment.

また、実施形態1に係る分割方法は、原版1を用いてウエーハWをデバイスDに分割するので、安価にウエーハWをデバイスDに分割することができる。   Further, the dividing method according to the first embodiment divides the wafer W into the devices D using the original 1, so that the wafer W can be divided into the devices D at a low cost.

〔実施形態2〕
実施形態2に係るウエーハの分割方法を図面を参照して説明する。図18は、実施形態2に係るウエーハの分割方法の流れを示すフローチャートである。図19は、図18に示されたウエーハの分割方法のプラズマエッチング工程後のウエーハの断面図である。図20は、図18に示されたウエーハの分割方法の貼着工程を示す断面図である。図21は、図18に示されたウエーハの分割方法の個片化工程を示す断面図である。図22は、図18に示されたウエーハの分割方法の個片化工程後のウエーハの断面図である。図18から図22は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Embodiment 2]
A wafer dividing method according to the second embodiment will be described with reference to the drawings. FIG. 18 is a flowchart illustrating a flow of a wafer dividing method according to the second embodiment. FIG. 19 is a cross-sectional view of the wafer after the plasma etching step of the wafer dividing method shown in FIG. FIG. 20 is a cross-sectional view showing a sticking step of the wafer dividing method shown in FIG. FIG. 21 is a cross-sectional view showing a singulation process of the wafer dividing method shown in FIG. FIG. 22 is a sectional view of the wafer after the singulation process of the wafer dividing method shown in FIG. 18 to 22, the same parts as those of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

実施形態2に係るウエーハの分割方法(以下、単に分割方法と記す)は、実施形態1の原版1をウエーハWをストリートLに沿って分割する方法である。分割方法は、図18に示すように、レジスト液供給工程ST11と、レジストマスク形成工程ST12と、プラズマエッチング工程ST13Aとに加えて、貼着工程ST14と、個片化工程ST15とを含む。   The wafer dividing method according to the second embodiment (hereinafter simply referred to as a dividing method) is a method for dividing the original W 1 of the first embodiment along the street L along the wafer W. As shown in FIG. 18, the dividing method includes an adhesion step ST14 and an individualization step ST15 in addition to the resist solution supply step ST11, the resist mask formation step ST12, and the plasma etching step ST13A.

実施形態2に係る分割方法のレジスト液供給工程ST11とレジストマスク形成工程ST12は、実施形態1と同じである。実施形態2に係る分割方法のプラズマエッチング工程ST13Aは、図19に示すように、デバイスDの仕上り厚さT(図19に示す)に対応する深さDPの溝DTを形成する。プラズマエッチング工程ST13Aは、溝DTのデバイスD表面からの深さDPが、デバイスDの仕上り厚さTを超えかつ溝DTが裏面WRに到達する前に、プラズマエッチングを終了する。   The resist solution supplying step ST11 and the resist mask forming step ST12 of the dividing method according to the second embodiment are the same as those in the first embodiment. In the plasma etching step ST13A of the dividing method according to the second embodiment, as shown in FIG. 19, a trench DT having a depth DP corresponding to the finished thickness T (shown in FIG. 19) of the device D is formed. The plasma etching step ST13A ends the plasma etching before the depth DP of the groove DT from the surface of the device D exceeds the finished thickness T of the device D and the groove DT reaches the back surface WR.

貼着工程ST14は、ウエーハWの表面WS側にウエーハWの表面WSを保護する保護部材であるBG(Back Grind)テープBGTを貼着する工程である。貼着工程ST14は、アッシング又は純水を用いた洗浄によりレジストマスクPを除去し、図20に示すように、ウエーハWの表面WSにBGテープBGTを貼着し、保持部材TPをウエーハWの裏面WRから剥がす。また、貼着工程ST14においてウエーハWの表面WS側に貼着されるBGテープBGTは、紫外線が照射されると粘着力が低下する粘着剤からなる図示しない粘着層を備える。粘着層を構成する粘着剤は、例えば、紫外線を照射することにより膨張あるいは発泡するマイクロカプセル又は発泡剤などが混入されたものにより構成される。粘着剤は、紫外線を照射することにより硬化するものにより構成されても良い。   The sticking step ST14 is a step of sticking a BG (Back Grind) tape BGT, which is a protective member for protecting the surface WS of the wafer W, on the surface WS side of the wafer W. In the attaching step ST14, the resist mask P is removed by ashing or cleaning with pure water, and as shown in FIG. 20, the BG tape BGT is attached to the surface WS of the wafer W, and the holding member TP is attached to the wafer W. Remove from the back WR. In addition, the BG tape BGT attached to the surface WS side of the wafer W in the attaching step ST14 includes an adhesive layer (not shown) made of an adhesive that decreases in adhesive strength when irradiated with ultraviolet rays. The pressure-sensitive adhesive constituting the pressure-sensitive adhesive layer is composed of, for example, a microcapsule that expands or foams when irradiated with ultraviolet rays or a foaming agent mixed therein. An adhesive may be comprised by what hardens | cures by irradiating an ultraviolet-ray.

個片化工程ST15は、BGテープBGTを介して、ウエーハWの表面WS側を保持し、ウエーハWの裏面WR側を研削して、溝DTの底部を露出させてウエーハWを個片化する工程である。個片化工程ST15は、図21に示すように、ウエーハWの表面WS側をBGテープBGTを介して研削装置300のチャックテーブル301に吸引保持し、ウエーハWの裏面WRに研削ホイール303の研削砥石302を押し当てて、チャックテーブル301と研削ホイール303とを軸心回りに回転して、仕上り厚さTまでウエーハWを研削砥石302で研削する。ウエーハWが仕上り厚さTになると、図22に示すように、溝DTの底部が裏面WR側に露出して、ウエーハWが各デバイスDに分割される。個片化工程ST15は、研削砥石302による研削後、研磨装置又はCMP(Chemical Mechanical Polishing)研磨装置を用いて、ウエーハWの裏面WRを研磨する。また、本発明では、個片化工程ST15は、ウエーハWの裏面WR即ち各デバイスDの裏面WRにゲッタリング層を形成しても良い。ゲッタリング層は、ウエーハWの裏面WR即ち各デバイスDの裏面WRに結晶欠陥、歪みなど(ゲッタリングサイトという)が形成された層であり、このゲッタリングサイトに金属汚染を引き起こす不純物を捕獲、固着する層である。   In the singulation step ST15, the front surface WS side of the wafer W is held via the BG tape BGT, the back surface WR side of the wafer W is ground, and the bottom portion of the groove DT is exposed to singulate the wafer W. It is a process. In the singulation step ST15, as shown in FIG. 21, the surface WS side of the wafer W is sucked and held on the chuck table 301 of the grinding apparatus 300 via the BG tape BGT, and the grinding wheel 303 is ground on the back surface WR of the wafer W. The grindstone 302 is pressed, the chuck table 301 and the grinding wheel 303 are rotated around the axis, and the wafer W is ground to the finished thickness T by the grindstone 302. When the wafer W reaches the finished thickness T, as shown in FIG. 22, the bottom of the groove DT is exposed to the back surface WR side, and the wafer W is divided into the devices D. In the singulation step ST15, the back surface WR of the wafer W is polished by using a polishing apparatus or a CMP (Chemical Mechanical Polishing) polishing apparatus after grinding with the grinding wheel 302. In the present invention, the singulation step ST15 may form a gettering layer on the back surface WR of the wafer W, that is, the back surface WR of each device D. The gettering layer is a layer in which crystal defects, strains, etc. (called gettering sites) are formed on the back surface WR of the wafer W, that is, the back surface WR of each device D, and traps impurities that cause metal contamination at the gettering site. It is a fixed layer.

そして、分割方法は、BGテープBGTの粘着層に紫外線を照射し、図示しないピックアップユニットによりデバイスDを一つずつBGテープBGTからピックアップする。   In the dividing method, the adhesive layer of the BG tape BGT is irradiated with ultraviolet rays, and the devices D are picked up from the BG tape BGT one by one by a pickup unit (not shown).

実施形態2に係る分割方法は、実施形態1と同様に、原版1を用いてウエーハWをデバイスDに分割するので、安価にウエーハWをデバイスDに分割することができる。   As in the first embodiment, the dividing method according to the second embodiment divides the wafer W into the devices D using the original 1, so that the wafer W can be divided into the devices D at a low cost.

〔変形例〕
各実施形態の変形例に係るウエーハの分割方法を図面を参照して説明する。図23は、各実施形態の変形例に係るウエーハの分割方法のレジストマスク形成工程後のウエーハの断面図である。図23は、実施形態1と同一部分に同一符号を付して説明を省略する。
[Modification]
A wafer dividing method according to a modification of each embodiment will be described with reference to the drawings. FIG. 23 is a cross-sectional view of the wafer after the resist mask forming step of the wafer dividing method according to the modification of each embodiment. In FIG. 23, the same parts as those of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

各実施形態の変形例に係るウエーハの分割方法(以下、単に分割方法と記す)は、レジスト液供給工程ST11において、ウエーハWの裏面WRにレジスト液Rを供給し、レジストマスク形成工程ST12において、図23に示すように、ウエーハWの裏面WRのデバイスDに対応する領域(デバイスDに重なる領域)にレジストマスクPを形成して、プラズマエッチング工程ST13において、ウエーハWの裏面WRからエッチングしてもよい。   A wafer dividing method according to a modification of each embodiment (hereinafter simply referred to as a dividing method) is to supply a resist solution R to the back surface WR of the wafer W in the resist solution supplying step ST11, and in the resist mask forming step ST12, As shown in FIG. 23, a resist mask P is formed in a region corresponding to the device D on the back surface WR of the wafer W (a region overlapping with the device D), and etching is performed from the back surface WR of the wafer W in the plasma etching step ST13. Also good.

各実施形態の変形例に係る分割方法は、裏面WRからエッチングするので、エッチング中にウエーハW表面WSのデバイスDにダメージを与えることがない。また、各実施形態の変形例に係る分割方法は、実施形態1と同様に、原版1を用いてウエーハWをデバイスDに分割するので、安価にウエーハWをデバイスDに分割することができる。   Since the dividing method according to the modification of each embodiment performs etching from the back surface WR, the device D on the wafer W front surface WS is not damaged during the etching. Further, in the dividing method according to the modification of each embodiment, since the wafer W is divided into the devices D using the original 1 as in the first embodiment, the wafer W can be divided into the devices D at low cost.

なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、レジストマスク形成工程ST12において、原版1の凹部3の内面に予め離型剤を塗布しておき、原版1からレジスト液R及びレジストマスクPを離型し易くしても良い。   The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the scope of the present invention. For example, in the resist mask forming step ST12, a release agent may be applied in advance to the inner surface of the concave portion 3 of the original 1 so that the resist solution R and the resist mask P can be easily released from the original 1.

1 インプリント用原版
2 板状体
3 凹部
4 凸部
W,W´,W´´ ウエーハ
L ストリート
D,D´,D´´ デバイス
LR レーザー光
P レジストマスク(マスク)
R レジスト液
PZ プラズマ
ST1 準備工程
ST2 凸部形成工程
ST11 レジスト液供給工程
ST12 レジストマスク形成工程
ST13 プラズマエッチング工程
DESCRIPTION OF SYMBOLS 1 Master for imprint 2 Plate body 3 Concave part 4 Convex part W, W ', W "Wafer L Street D, D', D" Device LR Laser beam P Resist mask (mask)
R resist solution PZ plasma ST1 preparation step ST2 convex portion formation step ST11 resist solution supply step ST12 resist mask formation step ST13 plasma etching step

Claims (2)

ストリートによって区画された基板表面の複数の領域にそれぞれデバイスが形成されたウエーハに該デバイスを覆うマスクを形成するためのインプリント用原版の製造方法であって、
該ウエーハと同等以上の大きさを有する板状体を準備する準備工程と、
該板状体の該ウエーハの該複数のデバイスに対応する領域にレーザー光を照射して凹部を形成することにより該ストリートに対応する部分に凸部を形成する凸部形成工程と、
を備える、インプリント用原版の製造方法。
A method for producing an imprinting original plate for forming a mask covering a device on a wafer in which the device is formed in each of a plurality of regions on a substrate surface partitioned by a street,
A preparation step of preparing a plate-like body having a size equal to or greater than that of the wafer;
A convex portion forming step of forming a convex portion in a portion corresponding to the street by irradiating a laser beam to a region corresponding to the plurality of devices of the wafer of the plate-like body to form a concave portion;
A method for producing an imprint original plate.
ストリートによって区画された基板表面の複数の領域にそれぞれデバイスが形成されたウエーハを該ストリートに沿って分割するウエーハの分割方法であって、
該ウエーハ表面にレジスト液を供給するレジスト液供給工程と、
請求項1に記載された製造方法により製造された該インプリント用原版を該ウエーハに向かって押しつけ該複数のデバイスを覆い且つ該ストリート部分を露出させるレジストマスクを形成するレジストマスク形成工程と、
該レジストマスクを介して該基板のストリートに対応する部分にプラズマ照射してエッチングするプラズマエッチング工程と、を含むウエーハの分割方法。
A wafer dividing method for dividing a wafer in which devices are respectively formed in a plurality of regions on a substrate surface partitioned by a street, along the street,
A resist solution supplying step for supplying a resist solution to the wafer surface;
A resist mask forming step of forming a resist mask that presses the imprint original plate manufactured by the manufacturing method according to claim 1 toward the wafer to cover the plurality of devices and expose the street portion;
And a plasma etching step of etching the portion of the substrate corresponding to the street corresponding to the street through plasma irradiation, and dividing the wafer.
JP2016180913A 2016-09-15 2016-09-15 Manufacturing method of imprint original plate and division method of wafer Pending JP2018046209A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016180913A JP2018046209A (en) 2016-09-15 2016-09-15 Manufacturing method of imprint original plate and division method of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180913A JP2018046209A (en) 2016-09-15 2016-09-15 Manufacturing method of imprint original plate and division method of wafer

Publications (1)

Publication Number Publication Date
JP2018046209A true JP2018046209A (en) 2018-03-22

Family

ID=61693253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180913A Pending JP2018046209A (en) 2016-09-15 2016-09-15 Manufacturing method of imprint original plate and division method of wafer

Country Status (1)

Country Link
JP (1) JP2018046209A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071934A (en) * 2002-08-08 2004-03-04 Kanegafuchi Chem Ind Co Ltd Method for manufacturing fine pattern and transfer material
JP2006294807A (en) * 2005-04-08 2006-10-26 Disco Abrasive Syst Ltd Method dividing of wafer
JP2010093187A (en) * 2008-10-10 2010-04-22 Renesas Technology Corp Method of manufacturing semiconductor integrated circuit device
WO2012176728A1 (en) * 2011-06-23 2012-12-27 旭化成株式会社 Laminate for forming fine pattern, and method for producing laminate for forming fine pattern
JP2013046015A (en) * 2011-08-26 2013-03-04 Asahi Kasei Corp Method for manufacturing fine pattern

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071934A (en) * 2002-08-08 2004-03-04 Kanegafuchi Chem Ind Co Ltd Method for manufacturing fine pattern and transfer material
JP2006294807A (en) * 2005-04-08 2006-10-26 Disco Abrasive Syst Ltd Method dividing of wafer
JP2010093187A (en) * 2008-10-10 2010-04-22 Renesas Technology Corp Method of manufacturing semiconductor integrated circuit device
WO2012176728A1 (en) * 2011-06-23 2012-12-27 旭化成株式会社 Laminate for forming fine pattern, and method for producing laminate for forming fine pattern
JP2013046015A (en) * 2011-08-26 2013-03-04 Asahi Kasei Corp Method for manufacturing fine pattern

Similar Documents

Publication Publication Date Title
JP6509744B2 (en) Laser plasma etching wafer dicing with etching chamber shield ring for film frame wafer application
JP6360477B2 (en) Laser, plasma etching, and back grinding processes for wafer dicing
JP6302644B2 (en) Wafer processing method
KR20180105571A (en) Processing method of a wafer
JP6730891B2 (en) Wafer processing method
JP2018056502A (en) Method of machining device wafer
JP6987448B2 (en) Manufacturing method for small diameter wafers
JP2020025117A (en) Substrate processing method
JP2018041765A (en) Wafer processing method
TW201721730A (en) Wafer processing method for dividing water into devices with high bending strength by plasma etching without using exposure and development devices and specialized processing equipment
JP2014003199A (en) Method for processing wafer
JP2016100346A (en) Wafer processing method
JP2018046209A (en) Manufacturing method of imprint original plate and division method of wafer
JP7037412B2 (en) Wafer processing method
TWI602226B (en) Etching apparatus and method for dividing a semiconductor wafer
JP6133152B2 (en) Resin sheet attachment method
JP2019102481A (en) Workpiece processing method
CN109979879B (en) Semiconductor chip manufacturing method
JP2018026397A (en) Device wafer processing method
JP6684183B2 (en) Device wafer processing method
TW201812880A (en) Wafer processing method capable of performing plasma etching without decreasing quality of devices
JP2020102588A (en) Method for processing wafer
JP7171138B2 (en) Device chip manufacturing method
JP6991673B2 (en) Peeling method
JP7214309B2 (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210105