JP2018045560A5 - - Google Patents

Claims (9)

1. 回路素子によって実現された画像処理の機能を有し、画像データに対して前記画像処理を実行して第１画像データを出力する画像処理回路と、
   プログラムに従った演算処理によって前記画像処理を実現し、前記画像データに対して前記画像処理を実行して第２画像データを出力するプロセッサと、
   前記第１画像データと前記第２画像データとを比較し、前記第１画像データと前記第２画像データとが一致するか否かを示す検出信号を出力する比較部と、
   を具備する半導体装置。
2. 前記画像処理回路及び前記比較部を制御する制御回路をさらに具備し、
   前記制御回路は、前記プロセッサが行う前記画像処理を実行する請求項１に記載の半導体装置。
3. 前記制御回路は、前記比較部における前記第１画像データと前記第２画像データとの比較をプログラムに従って実行する請求項２に記載の半導体装置。
4. 前記プログラムを保持した第１メモリと、
   前記プログラムに従って演算処理された前記第２画像データを記憶する第２メモリと、 をさらに具備する請求項１乃至３のいずれかに記載の半導体装置。
5. 前記画像処理回路は、画像処理の機能を持つ第１処理回路及び第２処理回路を有し、前記第１処理回路の出力は前記第２処理回路に供給され、
   前記第１処理回路の入力部の第１ノードと、及び前記第１処理回路と前記第２処理回路間の第２ノードのいずれかのノードを選択し、選択したノードを前記プロセッサに接続する第１セレクタと、
   前記第２ノードと、前記第２処理回路の出力部の第３ノードのいずれかのノードを選択し、選択したノードを前記比較部に接続する第２セレクタと、
   をさらに具備する請求項１乃至４のいずれかに記載の半導体装置。
6. 前記画像処理回路は、画像処理の機能を持つ第１処理回路及び第２処理回路を有し、前記第１処理回路から出力されたデータは前記第２処理回路に供給され、
   前記第１処理回路に供給されるデータと、前記第１処理回路から出力されたデータのいずれかを選択し、選択したデータを前記プロセッサに供給する第１セレクタと、
   前記第１処理回路から出力されたデータと、前記第２処理回路から出力されたデータのいずれかを選択し、選択したデータを前記比較部に供給する第２セレクタと、
   をさらに具備し、
   前記第１セレクタが前記第１処理回路に供給されるデータを前記プロセッサに供給したとき、前記第２セレクタは前記第１処理回路から出力されたデータまたは前記第２処理回路から出力されたデータのいずれかを前記比較部に供給し、
   前記第１セレクタが前記第１処理回路から出力されたデータを前記プロセッサに供給したとき、前記第２セレクタは前記第２処理回路から出力されたデータを前記比較部に供給する請求項１乃至４のいずれかに記載の半導体装置。
7. 前記プロセッサは、前記画像データの一部分に対して前記画像処理を実行して前記第２画像データの第１部分を出力し、
   前記比較部は、前記プロセッサから出力された前記第２画像データの前記第１部分と、前記画像処理回路から出力された前記第１画像データの、前記第１部分に対応する第２部分とを比較する請求項１乃至６のいずれかに記載の半導体装置。
8. 前記プロセッサは、前記前記第１処理回路に供給されるデータ、前記第１処理回路から出力されたデータのいずれかのデータの一部分に対して前記画像処理を実行して前記第２画像データの第１部分を出力し、
   前記比較部は、前記プロセッサから出力された前記第２画像データの前記第１部分と、前記第１処理回路から出力されたデータまたは前記第２処理回路から出力されたデータのいずれかのデータの、前記第１部分に対応する第２部分とを比較する請求項６に記載の半導体装置。
9. 前記第１画像データ及び前記第２画像データはフレームまたはフレーム内のラインのいずれかである請求項１乃至８のいずれかに記載の半導体装置。