JP2019527884A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019527884A5 JP2019527884A5 JP2019500873A JP2019500873A JP2019527884A5 JP 2019527884 A5 JP2019527884 A5 JP 2019527884A5 JP 2019500873 A JP2019500873 A JP 2019500873A JP 2019500873 A JP2019500873 A JP 2019500873A JP 2019527884 A5 JP2019527884 A5 JP 2019527884A5
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- enable signals
- clock
- clock signal
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims 8
Claims (20)
- プロセッサにおける電圧降下を検出したことに応じて、電圧検出モジュールに直接接続されたストレッチ制御モジュールから提供されたストレッチイネーブル信号のセットを用いて、イネーブル信号の第1セットを変更して、変更されたイネーブル信号の第1セットを生成することと、
変更されたイネーブル信号の第1セットに基づいて、第1クロック信号を生成することと、を含む、
方法。 - イネーブル信号の第1セットを変更することは、
前記第1クロック信号の周波数を第1周波数から第2周波数に変更するように、イネーブル信号の第1セットを変更することを含む、
請求項1の方法。 - 前記第2周波数は前記第1周波数未満である、
請求項2の方法。 - 前記プロセッサにおける電圧降下を検出した後に、前記プロセッサにおける電圧の増大を検出したことに応じて、変更されたイネーブル信号の第1セットを変更して、変更されたイネーブル信号の第2セットを生成することと、
変更されたイネーブル信号の第2セットに基づいて、前記第1クロック信号を生成することと、をさらに含む、
請求項1の方法。 - 前記第1クロック信号を生成することは、
変更されたイネーブル信号の第1セットに基づいて、複数のクロック信号を選択することと、
前記選択された複数のクロック信号を論理的に組み合わせて、前記第1クロック信号を生成することと、を含む、
請求項1の方法。 - 前記プロセッサにおける電圧降下を検出したことに応じて、イネーブル信号の第2セットを変更して、変更されたイネーブル信号の第2セットを生成することと、
変更されたイネーブル信号の第2セットに基づいて、第2クロック信号を生成することと、を含む、
請求項1の方法。 - 前記第1クロック信号を生成することは、第1周波数を有するように前記第1クロック信号を生成することを含み、
前記第2クロック信号を生成することは、前記第1周波数とは異なる第2周波数を有するように前記第2クロック信号を生成することを含む、
請求項6の方法。 - イネーブル信号の第1セットを生成することと、
イネーブル信号の第1セットに基づいて、第1周波数において第1クロック信号を生成することと、
前記第1周波数における前記第1クロック信号をプロセッサに供給することと、
前記プロセッサにおける電圧降下を検出したことに応じて、電圧検出モジュールに直接接続されたストレッチ制御モジュールから提供されたストレッチイネーブル信号のセットを用いてイネーブル信号の第1セットを変更して、前記第1クロック信号の周波数を前記第1周波数から第2周波数に変更することであって、前記第2周波数は前記第1周波数と異なる、ことと、を含む、
方法。 - 前記電圧降下の後に前記プロセッサにおける電圧の増大を検出したことに応じて、前記第1クロック信号の周波数を前記第2周波数から前記第1周波数に変更するようにイネーブル信号の第1セットを変更することを含む、
請求項8の方法。 - 前記電圧降下の後に前記プロセッサにおける電圧の増大を検出したことに応じて、前記第1クロック信号の周波数を前記第2周波数から第3周波数に変更するようにイネーブル信号の第1セットを変更することを含み、
前記第3周波数は、前記第1周波数及び前記第2周波数と異なる、
請求項8の方法。 - 前記第1クロック信号を、前記プロセッサに関連するキャッシュに供給することを含む、
請求項8の方法。 - イネーブル信号の第2セットを生成することと、
イネーブル信号の第2セットに基づいて、第3周波数において第2クロック信号を生成することと、
前記第2周波数における前記第2クロック信号を前記プロセッサに供給することと、
前記プロセッサにおける電圧降下を検出したことに応じて、前記第2クロック信号の周波数を前記第3周波数から第4周波数に変更するようにイネーブル信号の第1セットを変更することであって、前記第4周波数は前記第3周波数と異なる、ことと、を含む、
請求項8の方法。 - 前記第1クロック信号を生成することは、
イネーブル信号の第1セットに基づいて、複数のクロック信号からクロック信号のサブセットを選択することと、
前記選択された複数のクロック信号を組み合わせて、前記第1クロック信号を生成することと、を含む、
請求項8の方法。 - プロセッサであって、
前記プロセッサにおける電圧降下を検出するための電圧検出モジュールと、
イネーブル信号の第1セット及び第1の複数のクロック信号を受信するための第1クロックモジュールであって、イネーブル信号の第1セット及び複数のクロック信号に基づいて第1のクロック信号を生成する、第1クロックモジュールと、
前記電圧検出モジュールに直接接続され、前記第1クロックモジュールに接続され、前記電圧検出モジュールが電圧降下を示したことに応じて、イネーブル信号の第1セットを変更するためのストレッチ制御モジュールであって、イネーブル信号の第1セットを変更するために、ストレッチイネーブル信号のセットを前記第1クロックモジュールの入力に供給するストレッチ制御モジュールと、を備える、
プロセッサ。 - 前記ストレッチ制御モジュールは、
前記第1クロック信号の周波数を第1周波数から第2周波数に変更するようにイネーブル信号の第1セットを変更する、
請求項14のプロセッサ。 - 前記第2周波数は前記第1周波数未満である、
請求項15のプロセッサ。 - 前記ストレッチ制御モジュールは、
前記電圧検出モジュールが前記プロセッサにおける電圧の増大を示したことに応じて、変更されたイネーブル信号の第1セットを変更して、変更されたイネーブル信号の第2セットを生成する、
請求項14のプロセッサ。 - 前記第1クロックモジュールは、
イネーブル信号の第1セットに基づいて、前記複数のクロック信号のサブセットを選択し、
前記選択された複数のクロック信号を論理的に組み合わせて、前記第1クロック信号を生成する、
請求項14のプロセッサ。 - イネーブル信号の第2セット及び前記第1の複数のクロック信号を受信するための第2クロックモジュールであって、前記第1クロックモジュールは、イネーブル信号の第2セット及び前記複数のクロック信号に基づいて第2クロック信号を生成する、第2クロックモジュールを備え、
前記ストレッチ制御モジュールは、前記電圧検出モジュールが電圧降下を示したことに応じて、イネーブル信号の第2セットを変更する、
請求項14のプロセッサ。 - 前記第1クロックモジュールは、第1周波数を有するように前記第1クロック信号を生成し、
前記第2クロックモジュールは、前記第1周波数とは異なる第2周波数を有するように前記第2クロック信号を生成する、
請求項19のプロセッサ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/208,388 | 2016-07-12 | ||
US15/208,388 US10642336B2 (en) | 2016-07-12 | 2016-07-12 | Clock adjustment for voltage droop |
PCT/US2016/051814 WO2018013156A1 (en) | 2016-07-12 | 2016-09-15 | Clock adjustment for voltage droop |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019527884A JP2019527884A (ja) | 2019-10-03 |
JP2019527884A5 true JP2019527884A5 (ja) | 2019-11-14 |
JP6940585B2 JP6940585B2 (ja) | 2021-09-29 |
Family
ID=60940594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019500873A Active JP6940585B2 (ja) | 2016-07-12 | 2016-09-15 | 電圧降下のためのクロック調整 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10642336B2 (ja) |
JP (1) | JP6940585B2 (ja) |
KR (1) | KR102340679B1 (ja) |
CN (1) | CN109478157B (ja) |
WO (1) | WO2018013156A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11177811B2 (en) | 2017-09-28 | 2021-11-16 | Intel Corporation | Clock synthesis for frequency scaling in programmable logic designs |
US10627883B2 (en) * | 2018-02-28 | 2020-04-21 | Advanced Micro Devices, Inc. | Onboard monitoring of voltage levels and droop events |
US11487341B2 (en) * | 2018-08-09 | 2022-11-01 | Nvidia Corporation | Techniques for configuring a processor to execute instructions efficiently |
US10928886B2 (en) | 2019-02-25 | 2021-02-23 | Intel Corporation | Frequency overshoot and voltage droop mitigation apparatus and method |
GB2590660B (en) * | 2019-12-23 | 2022-01-05 | Graphcore Ltd | Reactive droop limiter |
US11442082B2 (en) | 2019-12-23 | 2022-09-13 | Graphcore Limited | Droop detection |
US11835998B2 (en) | 2021-06-29 | 2023-12-05 | Advanced Micro Devices, Inc. | System and method for enabling clock stretching during overclocking in response to voltage droop |
US20230071427A1 (en) * | 2021-09-08 | 2023-03-09 | International Business Machines Corporation | Providing deterministic frequency and voltage enhancements for a processor |
US20220019258A1 (en) * | 2021-10-01 | 2022-01-20 | Terry Remple | Adaptive clock modulation |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5124571A (en) * | 1991-03-29 | 1992-06-23 | International Business Machines Corporation | Data processing system having four phase clocks generated separately on each processor chip |
JPH0573166A (ja) * | 1991-09-11 | 1993-03-26 | Matsushita Electric Ind Co Ltd | コンピユータシステム |
JP2959657B2 (ja) * | 1993-05-13 | 1999-10-06 | キヤノン株式会社 | 電子機器 |
JP2000207381A (ja) * | 1999-01-20 | 2000-07-28 | Mitsubishi Electric Corp | マイクロコンピュ―タのリセット装置 |
DE10119051B4 (de) * | 2001-04-18 | 2006-12-28 | Infineon Technologies Ag | Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal |
JP2002328744A (ja) * | 2001-04-27 | 2002-11-15 | Fujitsu Ltd | 半導体集積回路装置 |
US7114038B2 (en) * | 2001-12-28 | 2006-09-26 | Intel Corporation | Method and apparatus for communicating between integrated circuits in a low power mode |
JP4119152B2 (ja) * | 2002-04-17 | 2008-07-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
DE10249886B4 (de) * | 2002-10-25 | 2005-02-10 | Sp3D Chip Design Gmbh | Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften |
US6922111B2 (en) * | 2002-12-20 | 2005-07-26 | Intel Corporation | Adaptive frequency clock signal |
US6882238B2 (en) * | 2003-03-21 | 2005-04-19 | Intel Corporation | Method and apparatus for detecting on-die voltage variations |
US7007188B1 (en) | 2003-04-29 | 2006-02-28 | Advanced Micro Devices, Inc. | Precision bypass clock for high speed testing of a data processor |
US7225349B2 (en) * | 2003-07-25 | 2007-05-29 | Intel Corporation | Power supply voltage droop compensated clock modulation for microprocessors |
US7076679B2 (en) * | 2003-10-06 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | System and method for synchronizing multiple variable-frequency clock generators |
DE10354215B4 (de) * | 2003-11-20 | 2010-02-25 | Infineon Technologies Ag | Taktregulierungsvorrichtung sowie Schaltungsanordnung |
US7068081B2 (en) * | 2004-05-04 | 2006-06-27 | Hewlett-Packard Development Company, L.P. | Frequency synthesizer with digital phase selection |
JP4492394B2 (ja) * | 2005-03-08 | 2010-06-30 | 株式会社デンソー | マイクロコンピュータ |
US8037340B2 (en) * | 2007-11-28 | 2011-10-11 | International Business Machines Corporation | Apparatus and method for micro performance tuning of a clocked digital system |
DE102008061034B3 (de) * | 2008-12-08 | 2010-04-08 | Fujitsu Siemens Computers Gmbh | Anordnung umfassend wenigstens zwei Stromversorgungseinheiten und wenigstens eine Strom verbrauchende Komponente, Computersystem sowie Verfahren zur Steuerung einer Anordnung |
JP5534002B2 (ja) * | 2010-03-25 | 2014-06-25 | 富士通株式会社 | マルチコアプロセッサシステム、制御プログラム、および制御方法 |
US8384435B2 (en) | 2011-01-05 | 2013-02-26 | Texas Instruments Incorporated | Clock switching circuit with priority multiplexer |
US20120187991A1 (en) | 2011-01-25 | 2012-07-26 | Advanced Micro Devices, Inc. | Clock stretcher for voltage droop mitigation |
US8937511B2 (en) | 2011-11-22 | 2015-01-20 | Marvell World Trade Ltd. | Frequency scaling of variable speed systems for fast response and power reduction |
US9317342B2 (en) * | 2011-12-23 | 2016-04-19 | Intel Corporation | Characterization of within-die variations of many-core processors |
US9164563B2 (en) * | 2012-05-24 | 2015-10-20 | International Business Machines Corporation | Processor noise mitigation using differential critical path monitoring |
US10020931B2 (en) | 2013-03-07 | 2018-07-10 | Intel Corporation | Apparatus for dynamically adapting a clock generator with respect to changes in power supply |
US8933737B1 (en) | 2013-06-28 | 2015-01-13 | Stmicroelectronics International N.V. | System and method for variable frequency clock generation |
GB2525864B (en) * | 2014-05-06 | 2021-04-07 | Advanced Risc Mach Ltd | Clock frequency reduction for an electronic device |
US9753525B2 (en) | 2014-12-23 | 2017-09-05 | Intel Corporation | Systems and methods for core droop mitigation based on license state |
US9798376B2 (en) | 2015-08-03 | 2017-10-24 | Qualcomm Incorporated | Power distribution network (PDN) droop/overshoot mitigation |
US9778676B2 (en) | 2015-08-03 | 2017-10-03 | Qualcomm Incorporated | Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling |
US9915968B2 (en) | 2016-04-19 | 2018-03-13 | Qualcomm Incorporated | Systems and methods for adaptive clock design |
US10148258B2 (en) | 2016-09-28 | 2018-12-04 | Mellanox Technologies, Ltd. | Power supply voltage monitoring and high-resolution adaptive clock stretching circuit |
US10009016B1 (en) * | 2016-12-28 | 2018-06-26 | Qualcomm Incorporated | Dynamically adaptive voltage-frequency guardband control circuit |
US10171081B1 (en) * | 2017-07-28 | 2019-01-01 | International Business Machines Corporation | On-chip supply noise voltage reduction or mitigation using local detection loops in a processor core |
-
2016
- 2016-07-12 US US15/208,388 patent/US10642336B2/en active Active
- 2016-09-15 CN CN201680087631.9A patent/CN109478157B/zh active Active
- 2016-09-15 KR KR1020197002812A patent/KR102340679B1/ko active IP Right Grant
- 2016-09-15 WO PCT/US2016/051814 patent/WO2018013156A1/en active Application Filing
- 2016-09-15 JP JP2019500873A patent/JP6940585B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019527884A5 (ja) | ||
JP2014140209A5 (ja) | ||
WO2017023551A3 (en) | Detection of unknown classes and initialization of classifiers for unknown classes | |
PH12016500510B1 (en) | Determination of a display angle of a display | |
MX2016010054A (es) | Conversion de frecuencia en un sensor tactil. | |
EP2871590A3 (en) | User interface control in portable system | |
EP2879017A8 (en) | Performing an operating frequency change using a dynamic clock control technique | |
WO2012068494A3 (en) | Context switch method and apparatus | |
WO2015036517A3 (en) | Triggering an action in a computer device | |
EP2755112A3 (en) | Method and portable terminal for providing a haptic effect | |
MX2016009800A (es) | Estrategias de decimacion para procesamiento de eventos de entrada. | |
RU2014105312A (ru) | Система и способ отображения результатов поиска | |
MX2016009147A (es) | Dispositivo y metodo para operar con sensibilidad mitigada en un dispositivo sensible al tacto. | |
JP2017046196A5 (ja) | ||
AU2015249047B2 (en) | Method and electronic device for configuring screen | |
JP2017190076A5 (ja) | ||
WO2014155222A3 (en) | Environment control system | |
JP2014116946A5 (ja) | ||
JP2020510253A5 (ja) | ||
JP2016504892A5 (ja) | ||
EP2784548A3 (en) | Earthquake monitoring sensor and earthquake monitoring system including the same | |
GB201303762D0 (en) | Method and apparatus for dynamic power management | |
GB2515920A (en) | Physical Performance Assessment | |
JP2018011274A5 (ja) | ||
JP2016045329A5 (ja) |