JP2019145571A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019145571A JP2019145571A JP2018026044A JP2018026044A JP2019145571A JP 2019145571 A JP2019145571 A JP 2019145571A JP 2018026044 A JP2018026044 A JP 2018026044A JP 2018026044 A JP2018026044 A JP 2018026044A JP 2019145571 A JP2019145571 A JP 2019145571A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- processing circuit
- image data
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/21—Intermediate information storage
- H04N1/2104—Intermediate information storage for one or a few pictures
- H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/45—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from two or more image sensors being of different type or operating in different modes, e.g. with a CMOS sensor for moving images in combination with a charge-coupled device [CCD] for still images
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
Abstract
【課題】故障検出用に回路を設ける場合に比較して、回路規模、消費電力および故障率をほぼ変えることなくカメラ入力インタフェースの故障検出を行うことができる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、各チャネルで入力された画像データの処理を行うカメラ入力インタフェースを備える。カメラ入力インタフェースは、第1チャネル処理回路と、第2チャネル処理回路と、セレクタと、比較器と、を備える。第1チャネル処理回路は、第1チャネルを構成し、画像データの画像処理を行う。第2チャネル処理回路は、第2チャネルを構成し、画像データの画像処理を行う。セレクタは、第2チャネル処理回路の入力側に設けられ、第1チャネルからの入力および第2チャネルからの入力のいずれかを切り替える。比較器は、第1チャネル処理回路から出力される第1出力結果と、第2チャネル処理回路から出力される第2出力結果と、を比較する。【選択図】図1
Description
本発明の実施形態は、半導体装置に関する。
従来、撮像素子で撮像された画像データを処理する処理回路と、処理回路の故障検出を行う故障検出回路と、を備える撮像装置が知られている。
多入力、多出力の構成を有する撮像装置では、処理回路に対応して故障検出回路が設けられることになる。その結果、回路規模が大きくなり、またこれに伴って消費電力も大きくなってしまう。さらに、故障検出のために回路を二重化すると、カメラ入力インタフェースの故障率が2倍になってしまう。
本発明の一つの実施形態は、故障検出用に回路を設ける場合に比較して、回路規模、消費電力および故障率をほぼ変えることなくカメラ入力インタフェースの故障検出を行うことができる半導体装置を提供することを目的とする。
本発明の一つの実施形態によれば、複数の入力チャネルを有し、各チャネルで入力された画像データの処理を行うカメラ入力インタフェースを備える半導体装置が提供される。前記カメラ入力インタフェースは、第1チャネル処理回路と、第2チャネル処理回路と、セレクタと、比較器と、を備える。前記第1チャネル処理回路は、第1チャネルを構成し、前記画像データの画像処理を行う。前記第2チャネル処理回路は、前記第1チャネル以外の第2チャネルを構成し、前記画像データの画像処理を行う。前記セレクタは、前記第2チャネル処理回路の入力側に設けられ、前記第1チャネルからの入力および前記第2チャネルからの入力のいずれかを切り替える。前記比較器は、前記第1チャネル処理回路から出力される第1出力結果と、前記第2チャネル処理回路から出力される第2出力結果と、を比較する。
以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1の実施形態)
図1は、第1の実施形態によるカメラ入力インタフェースを備える半導体装置の構成の一例を模式的に示すブロック図である。半導体装置1は、複数のカメラモジュール10−0,10−1と、カメラ入力インタフェース20と、メモリ31−0,31−1と、CPU(Central Processing Unit)40と、を備える。
図1は、第1の実施形態によるカメラ入力インタフェースを備える半導体装置の構成の一例を模式的に示すブロック図である。半導体装置1は、複数のカメラモジュール10−0,10−1と、カメラ入力インタフェース20と、メモリ31−0,31−1と、CPU(Central Processing Unit)40と、を備える。
カメラモジュール10−0,10−1は、所定のフレーム周期で撮像範囲を撮像し、撮像した画像データをカメラ入力インタフェース20に出力する。なお、各カメラモジュール10−0,10−1からカメラ入力インタフェース20への画像データの入力は、同期している。たとえば、カメラ入力インタフェース20側からカメラモジュール10−1,10−2側に入力される所定の信号に同期させて、カメラモジュール10−1,10−2が画像データをカメラ入力インタフェース20側に出力する。カメラモジュール10−1,10−2は、たとえばCMOS(Complementary Metal-Oxide-Semiconductor)センサなどの撮像素子である。
メモリ31−0,31−1は、カメラ入力インタフェース20のそれぞれのチャネルから出力される画像データを記憶する。すなわち、メモリ31−0は、後述するチャネル処理回路21−0から出力される画像データを記憶し、メモリ31−1は、後述するチャネル処理回路21−1から出力される画像データを記憶する。このように、メモリ31−0,31−1は、チャネルに対応して設けられる。メモリ31−0,31−1は、揮発性メモリでもよいし、不揮発性メモリでもよい。メモリ31−0,31−1は、たとえばDRAM(Dynamic Random Access Memory)またはSRAM(Static RAM)で構成される。なお、図では、複数のメモリ31−0,31−1が設けられるように示されているが、半導体装置1に設けられるメモリ中の領域がチャネルごとに割り当てられるようにしてもよい。
カメラ入力インタフェース20は、カメラモジュール10−0,10−1と接続され、カメラモジュール10−0,10−1からの画像データを処理する回路である。カメラ入力インタフェース20は、複数のカメラモジュール10−0,10−1からの入力を受け付けることができる複数のチャネルを有する。図1では、カメラ入力インタフェース20が2つのチャネルを有する場合を例示している。カメラ入力インタフェース20は、複数のチャネル処理回路21−0,21−1と、セレクタ22−1と、比較器23と、を備える。なお、ここでは、チャネル処理回路21−0を含む経路をチャネル0とし、チャネル処理回路21−1を含む経路をチャネル1としている。
チャネル処理回路21−0,21−1は、カメラモジュール10−0,10−1から入力される画像データに対して画像処理を行い、それぞれのチャネルに対応して設けられるメモリ31−0,31−1および比較器23に出力する。画像処理として、たとえば、デモザイク、ガンマ補正、色空間変換、スケーリング、ホワイトバランス調整、HDR(High Dynamic Range)圧縮・伸長、ブライトネス・コントラスト調整、およびエッジ強調などを例示することができる。
・デモザイク:カメラから入力されたRAWフォーマットのデータをRGBへ変換する。RAWフォーマットのデータは、カメラ等で撮影された未加工の画像データである。また、画像データは、複数の画素(ピクセル)データから構成されている。さらに、画素データは、3色の値、すなわち赤、緑、青の値からなる。この赤、緑、青の値をRGBという。
・ガンマ補正:画像の諧調を調整する。
・色空間変換:画像の色空間を変換する。例えばRGB⇒YUVや、YUV⇒RGBなどの変換を行う。YUVは色空間を示し、Yは輝度信号、Uは色差信号(Cb)、Vは色差信号(Cr)を表す。
・スケーリング:画像を拡大・縮小する。
・ホワイトバランス調整:画像のホワイトバランスを調整する。
・HDR圧縮・伸長:画像データをHDR圧縮やHDR伸長する。
・ブライトネス・コントラスト調整:画像の輝度とコントラストを調整する。
・エッジ強調:画像のエッジを強調する。
チャネル処理回路21−0,21−1は、上に列記した画像処理を実行する画像処理回路のうち1つ以上の画像処理回路を有する。
各チャネル処理回路21−0,21−1は、故障検出の実行時に、それぞれのチャネルで同じ画像処理がなされるように、少なくとも1以上の同じ画像処理回路を有している。このような場合として、たとえば、それぞれのチャネル処理回路21−0,21−1が全く同じ画像処理回路を有している場合を例示できる。また、チャネル処理回路21−0が画像処理回路A,画像処理回路Bおよび画像処理回路Cを備え、チャネル処理回路21−1が画像処理回路Aおよび画像処理回路Bを備える場合もある。この場合には、故障検出の実行時にチャネル処理回路21−0の画像処理回路Cを無効にすることができれば、各チャネル処理回路21−0,21−1で異なる画像処理回路を有していてもよい。
セレクタ22−1は、たとえばいずれかのチャネル以外のチャネル処理回路の入力側に設けられる。図1の例では、セレクタ22−1は、チャネル処理回路21−1の入力側に設けられる。セレクタ22−1は、カメラモジュール10−0側からの入力22cと、カメラモジュール10−1側からの入力22dとを有する。セレクタ22−1は、入力22c,22dから入力された画像データのうちいずれか一方の画像データをチャネル処理回路21−1に出力するように、切り替えを行う。
比較器23は、チャネル処理回路21−0およびチャネル処理回路21−1の出力側に設けられる。チャネル処理回路21−0の出力結果が入力23aから入力され、チャネル処理回路21−1の出力結果が入力23bから入力される。比較器23は、故障検出の実行時に、チャネル処理回路21−0の出力結果と、チャネル処理回路21−1の出力結果と、を比較し、両者が一致するかを判定する。すなわち、各チャネル処理回路21−0,21−1で同じ画像データに対して同じ条件で画像処理がなされた画像処理データを比較し、その判定結果を、たとえばCPUに出力する。CPU40では、比較器23の比較結果が一致である場合には、チャネル処理回路21−0,21−1に故障はないと判定し、比較器23の判定結果が不一致である場合には、チャネル処理回路21−0,21−1のいずれかに故障があると判定する。
第1の実施形態によるカメラ入力インタフェース20では、カメラのフレーム周期のうち、所定のフレーム周期で故障検出用の画像処理を行い、それ以外のフレーム周期では通常の画像処理を行う。
通常のフレーム周期では、それぞれのチャネル処理回路21−0,21−1は、それぞれカメラモジュール10−0,10−1から画像データが入力されると、所定の画像処理を行った後に画像処理データを出力結果としてメモリ31−0,31−1に出力する。このとき、カメラモジュール10−1側の画像データが選択されるようにセレクタ22−1の入力が切り替えられ、比較器23は、動作しない。この場合には、チャネル処理回路21−0,21−1は、同じ画像処理パラメータで動作してもよいし、異なる画像処理パラメータで動作してもよい。
一方、故障検出を行うフレーム周期では、カメラモジュール10−0側の画像データが選択されるようにセレクタ22−1の入力が切り替えられ、チャネル処理回路21−0およびチャネル処理回路21−1には、同じ画像処理パラメータが設定されて、画像処理が実行される。なお、2つのチャネル処理回路21−0,21−1で所持する画像処理回路の構成が異なる場合には、共通する画像処理回路のみが実行されるように設定される。また、比較器23は、チャネル処理回路21−0からの画像処理データとチャネル処理回路21−1からの画像処理データとを比較して、両者が一致するかまたは一致しないかを判定する。
図2は、第1の実施形態によるカメラ入力インタフェースでカメラ入力をキャプチャしたときのタイミングチャートの一例を示す図である。この図で、横軸は時間を示している。ここでは、カメラ0入力、メモリ0出力、カメラ1入力、メモリ1出力、セレクタおよび比較結果での処理の状況を示している。カメラ0入力は、カメラモジュール10−0での撮像タイミングを示す。メモリ0出力は、チャネル処理回路21−0からメモリ1への画像処理データの出力タイミングを示す。カメラ1入力は、カメラモジュール10−1での撮像タイミングを示す。メモリ1出力は、チャネル処理回路21−1からメモリ31−1への画像処理データの出力タイミングを示す。セレクタは、セレクタ22−1で選択される入力を示す。比較結果は、1フレーム周期おきに故障検出を行う場合を示す。
カメラ入力インタフェース20に接続されるカメラモジュール10−0,10−1で画像データ(フレーム)N,Mの撮像が時刻t0で同期して開始される。その後の時刻t1で、チャネル処理回路21−0では画像データNが処理され、メモリ31−0に画像処理データが出力される。また、セレクタ22−1では、カメラモジュール10−1からの入力22dが選択されており、チャネル処理回路21−1では画像データMが処理され、メモリ31−1に画像処理データが出力される。
時刻t0から所定時間Δt1経過後の時刻t2では、カメラモジュール10−0,10−1で画像データN+1,M+1の撮像が同期して開始される。このとき、セレクタ22−1では、カメラモジュール10−0からの入力22cが選択されるとともに、それぞれのチャネル処理回路21−0,21−1では同じ画像処理が行われるように、同じ画像処理パラメータが設定される。これによって、時刻t3で、チャネル処理回路21−0では画像データN+1の画像処理が開始され、画像処理データがメモリ31−0および比較器23に出力される。また、チャネル処理回路21−1ではカメラモジュール10−0からの画像データN+1の画像処理が開始され、画像処理データがメモリ31−1および比較器23に出力される。比較器23では、2つの画像処理データが比較される。ここでは、両者が一致したと判定されたものとする。比較器23は、両者が一致したことを示す比較結果をCPU40に出力し、CPU40では、カメラ入力インタフェース20の各チャネルのチャネル処理回路21−0,21−1に故障はないと判定する。このように、このフレーム周期では、故障検出用の画像処理が行われる。
時刻t2から所定時間Δt1経過後の時刻t4では、カメラモジュール10−0,10−1で画像データN+2,M+2の撮像が同期して開始される。その後の時刻t5で、チャネル処理回路21−0では画像データN+2が処理され、メモリ31−0に画像処理データが出力される。また、セレクタ22−1では、カメラモジュール10−1からの入力22dが選択されており、チャネル処理回路21−1では画像データM+2が処理され、メモリ31−1に画像処理データが出力される。
時刻t4から所定時間Δt1経過後の時刻t6では、カメラモジュール10−0,10−1で画像データN+3,M+3の撮像が同期して開始される。このとき、セレクタ22−1では、カメラモジュール10−0からの入力22cが選択されるとともに、それぞれのチャネル処理回路21−0,21−1では同じ画像処理が行われるように、同じ画像処理パラメータが設定される。これによって、時刻t7で、チャネル処理回路21−0では画像データN+3の画像処理が開始され、画像処理データがメモリ31−0および比較器23に出力される。また、チャネル処理回路21−1ではカメラモジュール10−0からの画像データN+3の画像処理が開始され、画像処理データがメモリ31−1および比較器23に出力される。比較器23では、2つの画像処理データが比較される。ここでは、両者が不一致であると判定されたものとする。比較器23は、両者が不一致であることを示す比較結果をCPU40に出力し、CPU40では、カメラ入力インタフェース20のチャネル処理回路21−0,21−1に故障があると判定する。この故障検出の判定結果を受けると、使用者は、半導体装置1の再起動を行うなどして復帰を試み、それでも復帰しない場合は、カメラ入力インタフェース20を含む半導体装置1の交換などを行うことになる。このように、このフレーム周期では、故障検出用の画像処理が行われる。
なお、上記した説明では、2チャネルの場合を示したが、3チャネル以上の多チャネルの場合も同様である。この場合には、たとえばある1つの第1チャネル処理回路以外の第2チャネル処理回路のそれぞれの入力側にセレクタが設けられる。このセレクタは、セレクタが設けられる第2チャネル処理回路に対応するカメラモジュール側からの入力と、第1チャネル処理回路に対応するカメラモジュール側からの入力と、を切り替えるものであればよい。
また、故障検出を行うフレーム周期を作り出すには、フレーム周期を上げればよい。たとえば、40fps(フレーム周期=25ms)のカメラモジュールが使用され、100msの時間で4フレームを処理する場合で故障検出を行う場合には、カメラモジュールのフレーム周期を上げればよい。たとえば、50fps(フレーム周期=20ms)のカメラモジュールを使用すると、100msの時間で、40fpsのカメラモジュールの場合に比して1フレームの余り時間が生じ、また、60fps(フレーム周期=16.6ms)のカメラモジュールを使用すると、100msの時間で、40fpsのカメラモジュールの場合に比して2フレーム+αの余り時間が生じる。このようにして生じた余りのフレーム周期を故障検出処理に使用すればよい。
また、故障検出処理は、チャネル処理回路21−0,21−1、セレクタ22−1および比較器23を含むハードウェアに予め設定された周期および画像処理パラメータに基づいて、ハードウェアが自動で行うようにしてもよい。この場合、たとえば垂直同期信号などをトリガにして、セレクタ22−1の切り替え、チャネル処理回路21−0,21−1の画像処理パラメータの設定の切り替えなどが行われる。あるいは、故障検出処理は、CPU40によって実行されるソフトウェアからの指示に基づいて行うようにしてもよい。
図3は、比較例によるカメラ入力インタフェースを備える半導体装置の構成の一例を示すブロック図である。比較例による半導体装置101は、カメラモジュール110からの画像データを処理するカメラ入力インタフェース120と、カメラ入力インタフェース120で処理された画像処理データを記憶するメモリ130と、カメラモジュール110およびカメラ入力インタフェース120を制御するCPU140と、を備える。カメラ入力インタフェース120は、カメラモジュール110で撮像された画像データの画像処理を行う画像処理回路121と、画像処理回路121の故障検出の際に使用されるテスト用画像処理回路122と、故障検出を行う場合に、画像処理回路121からの画像データとテスト用画像処理回路122からの画像データとを比較する比較器123と、を有する。
故障検出を行うフレーム周期以外のフレーム周期では、カメラモジュール110で撮像された画像データは、画像処理回路121へと入力され、画像処理回路121で処理された画像処理データがメモリ130へと出力されるようにCPU140による制御が行われる。
故障検出を行うフレーム周期では、カメラモジュール110で撮像された画像データは、画像処理回路121およびテスト用画像処理回路122へと入力され、画像処理回路121およびテスト用画像処理回路122でそれぞれ処理された画像処理データが比較器123へと出力され、比較器123で2つの画像処理データを比較するようにCPU140による制御が行われる。
このような構成では、1つのチャネルに対して、テスト用画像処理回路122を設ける必要があり、回路規模が大きくなるとともに、消費電力が大きくなる。また、1つのチャネルに画像処理回路121とテスト用画像処理回路122とが含まれるので、カメラ入力インタフェース120の故障率が2倍になってしまう。
これに対して、第1の実施形態では、カメラ入力インタフェース20は、複数のカメラモジュール10−0,10−1と接続されるチャネル処理回路21−0,21−1と、チャネル処理回路21−1の入力側に設けられ、画像データの取得先を切り替えるセレクタ22−1と、各チャネル処理回路21−0,21−1の出力側に設けられる比較器23と、を備える。たとえば、故障検出時には、カメラモジュール10−0からの画像データがチャネル処理回路21−0,21−1に入力されるようにセレクタ22−1の入力22cが切り替える。また、チャネル処理回路21−0,21−1に同じ画像処理パラメータが設定され、比較器23でチャネル処理回路21−0,21−1から出力された画像処理データを比較する。すなわち、第1の実施形態では、通常の画像処理では、複数のチャネル処理回路21−0,21−1で画像処理が行われるが、故障検出用の画像処理では、複数のチャネル処理回路21−0,21−1を多重化された画像処理回路とみなして、それぞれのチャネル処理回路21−0,21−1で同じ条件で同じ画像データの画像処理が行われる。これによって、単純に故障検出用に画像処理回路を二重化する比較例の方法に比して、回路規模、消費電力および故障率を略変えることなく、画像処理回路の故障検出を行うことができる。
(第2の実施形態)
図4は、第2の実施形態によるカメラ入力インタフェースを備える半導体装置の構成の一例を示すブロック図である。半導体装置1aは、カメラモジュール10−0,10−1で撮像された画像データをバッファリングするメモリ32−0,32−1が各チャネルに設けられる。メモリ32−0,32−1は、図では、構成を分かりやすくするために、カメラモジュール10−0,10−1とチャネル処理回路21−0,21−1との間に設けられているが、実際には、メモリ内に割り当てられた領域である。
図4は、第2の実施形態によるカメラ入力インタフェースを備える半導体装置の構成の一例を示すブロック図である。半導体装置1aは、カメラモジュール10−0,10−1で撮像された画像データをバッファリングするメモリ32−0,32−1が各チャネルに設けられる。メモリ32−0,32−1は、図では、構成を分かりやすくするために、カメラモジュール10−0,10−1とチャネル処理回路21−0,21−1との間に設けられているが、実際には、メモリ内に割り当てられた領域である。
チャネル処理回路21−0,21−1は、メモリ32−0,32−1から画像データを読み込み、所定の画像処理を行う。第2の実施形態では、チャネル処理回路21−0,21−1のクロック数(動作周期)が第1の実施形態の場合よりも上げられている。より具体的には、1フレーム周期で、画像処理と故障検出用の画像処理とを行うことができるように、チャネル処理回路21−0,21−1のクロック数が設定されている。
セレクタ22−1は、1フレーム周期内で、画像処理と故障検出用の画像処理とがチャネル処理回路21−1で行われるように、切り替えを行う。なお、第1の実施形態と同一の構成要素には、同一の符号を付してその説明を省略する。
図5は、第2の実施形態によるカメラ入力インタフェースでカメラ入力をキャプチャしたときのタイミングチャートの一例を示す図である。この図で、横軸は時間を示している。ここでは、カメラ0入力、メモリ2出力、カメラ1入力、メモリ3出力、メモリ0出力、メモリ1出力、セレクタおよび比較結果での処理の状況を示している。メモリ2出力は、カメラモジュール10−0からメモリ32−0への画像データの出力タイミングを示す。メモリ3出力は、カメラモジュール10−1からメモリ32−1への画像データの出力タイミングを示す。
カメラ入力インタフェース20に接続されるカメラモジュール10−0,10−1で画像データN,Mの撮像が時刻t10で同期して開始される。その後の時刻t11で、カメラモジュール10−0で撮像された画像データNのメモリ32−0への記憶が開始され、カメラモジュール10−1で撮像された画像データMのメモリ32−1への記憶が開始される。
時刻t10から所定時間Δt2経過後の時刻t13では、カメラモジュール10−0,10−1で画像データN+1,M+1の撮像が同期して開始される。その後の時刻t14で、カメラモジュール10−0で撮像された画像データN+1のメモリ32−0への記憶が開始され、カメラモジュール10−1で撮像された画像データM+1のメモリ32−1への記憶が開始される。このように、カメラモジュール10−0,10−1で撮像されたデータをメモリ32−0,32−1に記憶する処理が所定時間Δt2毎に実行される。
一方、メモリ32−0,32−1への画像データN,Mの記憶が完了した時刻t12で、セレクタ22−1では、メモリ32−1からの入力が選択されるとともに、チャネル処理回路21−0,21−1ではそれぞれ通常の画像処理を行う画像処理パラメータが設定される。そして、チャネル処理回路21−0は、メモリ32−0から画像データNを読み出し、画像データNの画像処理を行い、メモリ31−0に画像処理データNを出力する。チャネル処理回路21−1は、メモリ32−1から画像データMを読み出し、画像データMの画像処理を行い、メモリ31−1に画像処理データMを出力する。
その後、時刻t15で、セレクタ22−1では、メモリ32−0からの入力が選択されるとともに、それぞれのチャネル処理回路21−0,21−1には、故障検出用の同じ画像処理パラメータが設定される。そして、チャネル処理回路21−0は、メモリ32−0から画像データNを読み出して、画像Nの画像データ処理を行い、メモリ31−0および比較器23に画像処理データNを出力する。チャネル処理回路21−1は、メモリ32−0から画像データNを読み出して、画像データNの画像処理を行い、メモリ31−1および比較器23に画像処理データNを出力する。比較器23は、チャネル処理回路21−0,21−1からの出力結果を比較し、両者が一致するかを判定する。ここでは、両者は一致したものとする。
このようなチャネル処理回路21−0,21−1での通常の画像処理および故障検出用の画像処理が、所定時間Δt2の間隔で実行される。図5の例では、画像データN+3以外の画像データについて故障検出を行った場合に、チャネル処理回路21−0で処理された画像処理データとチャネル処理回路21−1で処理された画像処理データとが一致し、画像データN+3について故障検出を行った時に、両者が不一致であった場合が示されている。そのため、画像データN+3の故障検出処理を行った後、カメラ入力インタフェース20のチャネル処理回路21−0およびチャネル処理回路21−1のいずれかが故障していることを示す情報が出力される。
第1の実施形態の場合には、チャネル処理回路21−0,21−1での画像処理に要する時間は、カメラモジュール10−0,10−1からの入力レートに依存してしまう。つまり、カメラモジュール10−0,10−1から画像データが入力される時間とほぼ同じ時間を使って、チャネル処理回路21−0,21−1は画像処理を行っている。しかし、第2の実施形態では、カメラモジュール10−0,10−1からの画像データをメモリ32−0,32−1にバッファリングすることで、チャネル処理回路21−0,21−1はメモリ32−0,32−1から画像データを読み込むことで、カメラモジュール10−0,10−1からの入力レートに依存しないで画像処理を実行することができる。また、画像処理の速度を上げることで、1フレーム周期内で余った時間を、故障検出処理に回すことができる。このように、第2の実施形態によるカメラ入力インタフェース20では、各フレーム周期で、画像処理および故障検出処理を実行することができる。
ところで、図5に示される方法では、メモリ32−0,32−1にカメラモジュール10−0,10−1で撮像された画像データがそれぞれメモリ32−0,32−1に記憶されるまで処理を行うことができない。つまり、画像処理と故障検出処理とは、1フレーム周期遅れて実行されることになる。しかし、一部の画像データ(フレームデータ)を用いて故障検出を行うことができる場合には、故障検出を先に行い、その後に通常の画像処理を行うこともできる。一部の画像データとして、たとえば画像データの先頭から所定の範囲の比較用画像データを用いることができる。所定の範囲としては、たとえば画像データの先頭から特定のライン数または画像データの先頭から特定の領域を例示することができる。
図6は、第2の実施形態によるカメラ入力インタフェースでカメラ入力をキャプチャしたときのタイミングチャートの一例を示す図である。この図で、横軸は時間を示している。ここでは、カメラ0入力、メモリ2出力、カメラ1入力、メモリ3出力、メモリ0出力、メモリ1出力、セレクタおよび比較結果での処理の状況を示している。
時刻t20でカメラモジュール10−0,10−1で画像データN,Mの撮像が同期して開始され、時刻t21でカメラモジュール10−0で撮像された画像データNのメモリ32−0への記憶が開始され、カメラモジュール10−1で撮像された画像データMのメモリ32−1への記憶が開始される。
その後、時刻t22で、特定のライン数の画像データである比較用画像データの記憶が完了すると、セレクタ22−1では、メモリ32−0からの入力が選択されるとともに、チャネル処理回路21−0,21−1には、故障検出用の同じ画像処理パラメータが設定される。そして、チャネル処理回路21−0は、メモリ32−0から比較用画像データNを読み出して、比較用画像データNの画像処理を行い、メモリ31−0および比較器23に比較用画像処理データNを出力する。チャネル処理回路21−1は、メモリ32−0から比較用画像データNを読み込んで、比較用画像データNの画像処理を行い、メモリ31−1および比較器23に比較用画像処理データNを出力する。比較器23は、チャネル処理回路21−0,21−1からの出力結果を比較し、両者が一致するかを判定する。ここでは、両者は一致したものとする。なお、時刻t22以降もカメラモジュール10−0,10−1からの画像データN,Mはメモリ32−0,32−1に記憶され続ける。
その後、時刻t23で、セレクタ22−1では、メモリ32−1からの入力が選択されるとともに、チャネル処理回路21−0,21−1ではそれぞれ通常の画像処理を行う画像処理パラメータが設定される。そして、チャネル処理回路21−0は、メモリ32−0から画像データNを読み出し、画像データNの画像処理を行い、メモリ31−0に画像処理データNを出力する。チャネル処理回路21−1は、メモリ32−1から画像データMを読み出し、画像データMの画像処理を行い、メモリ31−1に画像処理データMを出力する。
このようなチャネル処理回路21−0,21−1での通常の画像処理および故障検出処理が、所定時間Δt3の間隔で実行される。図6の例では、画像データN+3以外の画像データについて故障検出を行った場合に、チャネル処理回路21−0から出力された比較用画像処理データとチャネル処理回路21−1から出力された比較用画像データとが一致し、画像データN+3について故障検出を行った時に、両者が不一致であった場合が示されている。そのため、画像データN+3の故障検出を行った後、カメラ入力インタフェース20が故障していることを示す情報が出力される。
このように、図6のように、画像データの所定の範囲を比較用画像データとして用いて故障検出処理を実行する場合には、比較用画像データがメモリ32−0に記憶され終わったタイミングで、チャネル処理回路21−0,21−1が故障検出処理を行い、その後に通常の画像処理を行うことができる。このようにすることで、図5では、カメラモジュール10−0,10−1での撮影タイミングに比して1フレーム周期分、画像処理および故障検出処理が遅れて実行されていたが、図6の場合では、カメラモジュール10−0,10−1での撮影タイミングと略同じタイミングで画像処理および故障検出処理が実行される。そのため、図5の場合に比して、通常の画像処理のメモリ31−0,31−1への出力遅延を削減することができる。
なお、上記した説明では、2チャネルの場合を示したが、3チャネル以上の多チャネルの場合も同様である。この場合には、たとえばある1つの第1チャネル処理回路以外の第2チャネル処理回路のそれぞれの入力側にセレクタが設けられる。このセレクタは、セレクタが設けられる第2チャネル処理回路に対応するカメラモジュール側からの入力と、第1チャネル処理回路に対応するカメラモジュール側からの入力と、を切り替えるものであればよい。
第2の実施形態でも、第1の実施形態と同様の効果を得ることができる。
(第3の実施形態)
図7は、第3の実施形態によるカメラ入力インタフェースを備える半導体装置の構成の一例を示すブロック図である。第1の実施形態の半導体装置1では、チャネル処理回路21−1の入力側にセレクタ22−1が設けられていたが、第3の実施形態の半導体装置1bでは、各チャネル処理回路21−0,21−1の入力側にそれぞれセレクタ22−0,22−1が設けられる。また、それぞれのセレクタ22−0,22−1は、設けられるチャネルのカメラモジュール10−0,10−1からの入力と、メモリ1からの入力と、を切り替える機能を有する。
図7は、第3の実施形態によるカメラ入力インタフェースを備える半導体装置の構成の一例を示すブロック図である。第1の実施形態の半導体装置1では、チャネル処理回路21−1の入力側にセレクタ22−1が設けられていたが、第3の実施形態の半導体装置1bでは、各チャネル処理回路21−0,21−1の入力側にそれぞれセレクタ22−0,22−1が設けられる。また、それぞれのセレクタ22−0,22−1は、設けられるチャネルのカメラモジュール10−0,10−1からの入力と、メモリ1からの入力と、を切り替える機能を有する。
チャネル処理回路21−0,21−1は通常の画像処理を行った後の垂直ブランキング期間を用いて、故障検出処理を行う。第3の実施形態では、垂直ブランキング期間の開始をトリガとして、メモリ31−0に記憶された画像データのうち、先頭から所定の範囲の比較用画像データを用いて故障検出処理を行う。そのため、通常の画像処理を行う場合には、セレクタ22−0はカメラモジュール10−0側からの画像データの入力22fを選択し、セレクタ22−1はカメラモジュール10−1側からの画像データの入力22dを選択する。また、故障検出処理を行う場合には、セレクタ22−0,22−1はメモリ31−0からの入力22c,22eを選択する。なお、第1の実施形態と同一の構成要素には同一の符号を付して、その説明を省略している。
図8は、第3の実施形態によるカメラ入力インタフェースでカメラ入力をキャプチャしたときのタイミングチャートの一例を示す図である。この図で、横軸は時間を示している。ここでは、カメラ0入力、メモリ0出力、セレクタ0、カメラ1入力、メモリ1出力 、セレクタ1および比較結果での処理の状況を示している。セレクタ0は、セレクタ22−0で選択される入力を示し、セレクタ1は、セレクタ22−1で選択される入力を示す。
カメラモジュール10−0,10−1で画像データN,Mの撮像が時刻t30で同期して開始される。その後の時刻t31で、セレクタ22−0では、カメラモジュール10−0からの入力22fが選択され、セレクタ22−1では、カメラモジュール10−1からの入力22dが選択される。そして、撮像された画像データN,Mがそれぞれチャネル処理回路21−0,21−1で処理され、メモリ31−0,31−1に画像処理データN,Mが出力される。この処理が、所定の周期Δt4で繰り返し行われる。
カメラモジュール10−0,10−1で、時刻t32で画像データを撮像し終わってからつぎの画像データを撮像し始めるまでに、垂直ブランキング期間Δtvが設けられる。第3の実施形態では、この垂直ブランキング期間Δtv内に、チャネル処理回路21−0,21−1が故障検出処理を行う。この場合、画像処理データN,Mが出力された後の時刻t33で、セレクタ22−0,22−1では、メモリ31−0からの入力22e,22cが選択される。その後、チャネル処理回路21−0,21−1は、メモリ31−0から画像データNのうちの比較用画像データを読み出して、同じ画像処理パラメータで画像処理を実行する。チャネル処理回路21−0,21−1は、比較用画像処理データをそれぞれメモリ31−0,31−1に出力する。そして、比較器23では、これらの比較用画像処理データが一致するかを判定する。そして、たとえばCPU40は、比較器23での判定結果を用いて故障検出を行う。
たとえば、チャネル処理回路21−0で画像データNの画像処理が行われた後、セレクタ22−0は、メモリ31−0からの入力22eに切り替え、チャネル処理回路21−0には故障検出用の画像処理パラメータが設定される。チャネル処理回路21−0は、メモリ31−0から画像データNの比較用画像データを読み出し、比較用画像データの画像処理を行い、比較用画像処理データを比較器23とメモリ31−0に出力する。同様に、チャネル処理回路21−1で画像データMの画像処理が行われた後、セレクタ22−1は、メモリ31−0からの入力22cに切り替え、チャネル処理回路21−1には故障検出用の画像処理パラメータが設定される。チャネル処理回路21−1は、メモリ31−0から画像データNの比較用画像データを読み出し、比較用画像データの画像処理を行い、比較用画像処理データを比較器23とメモリ31−1に出力する。比較器23は、チャネル処理回路21−0で処理された比較用画像処理データと、チャネル処理回路21−1で処理された比較用画像処理データと、を比較し、両者が一致するかを判定する。
図8の例では、画像データN+3以外の画像データについて故障検出を行った場合に、チャネル処理回路21−0で処理された比較用画像処理データとチャネル処理回路21−1で処理された比較用画像処理データとが一致し、画像データN+3について故障検出を行った時に、両者が不一致であった場合が示されている。そのため、画像データN+3の故障検出を行った後、カメラ入力インタフェース20が故障していることを示す情報が出力される。
なお、上記した説明では、2チャネルの場合を示したが、3チャネル以上の多チャネルの場合も同様である。この場合には、すべてのチャネル処理回路の入力側にセレクタが設けられる。このセレクタは、セレクタが設けられるチャネル処理回路に対応するカメラモジュール側からの入力と、たとえばある1つのチャネル処理回路に対応するメモリからの入力と、を切り替えるものであればよい。
第3の実施形態によっても、第1の実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 半導体装置、10−0,10−1 カメラモジュール、20 カメラ入力インタフェース、21−0,21−1 チャネル処理回路、22−1,22−1 セレクタ、23 比較器、31−0,31−1,32−0,32−1 メモリ、40 CPU。
Claims (8)
- 複数の入力チャネルを有し、各チャネルで入力された画像データの処理を行うカメラ入力インタフェースを備える半導体装置であって、
前記カメラ入力インタフェースは、
第1チャネルを構成し、前記画像データの画像処理を行う第1チャネル処理回路と、
前記第1チャネル以外の第2チャネルを構成し、前記画像データの画像処理を行う第2チャネル処理回路と、
前記第2チャネル処理回路の入力側に設けられ、前記第1チャネルからの入力および前記第2チャネルからの入力のいずれかを切り替えるセレクタと、
前記第1チャネル処理回路から出力される第1出力結果と、前記第2チャネル処理回路から出力される第2出力結果と、を比較する比較器と、
を備える半導体装置。 - 前記セレクタは、
通常の画像処理を行う第1フレーム周期では、前記第2チャネルからの入力側に設定され、
故障検出処理を行う第2フレーム周期では、前記第1チャネルからの入力側に設定される請求項1に記載の半導体装置。 - 前記第1フレーム周期では、前記第1チャネル処理回路は、前記第1チャネルに入力される第1画像データの画像処理を行い、前記第2チャネル処理回路は、前記第2チャネルに入力される第2画像データの画像処理を行い、
前記第2フレーム周期では、前記第1チャネル処理回路および前記第2チャネル処理回路は、前記第1画像データの画像処理を行う請求項2に記載の半導体装置。 - 前記第1フレーム周期では、前記第1チャネル処理回路および前記第2チャネル処理回路に設定される画像処理パラメータは任意であり、
前記第2フレーム周期では、前記第1チャネル処理回路に設定される画像処理パラメータおよび前記第2チャネル処理回路に設定される画像処理パラメータは同一である請求項3に記載の半導体装置。 - 前記第1チャネル処理回路および前記第2チャネル処理回路には、前記第1フレーム周期および前記第2フレーム周期となるタイミング、および前記第1フレーム周期で使用する画像処理パラメータと前記第2フレーム周期で使用する画像処理パラメータが予め設定され、
前記セレクタおよび前記比較器には、前記第2フレーム周期となるタイミングが予め設定され、
前記第1チャネル処理回路、前記第2チャネル処理回路、前記セレクタおよび前記比較器は、設定にしたがって前記第1フレーム周期と前記第2フレーム周期とを切り替える請求項2に記載の半導体装置。 - 前記第1チャネル処理回路、前記第2チャネル処理回路、前記セレクタおよび前記比較器の動作を制御するCPUをさらに備え、
前記第1チャネル処理回路、前記第2チャネル処理回路、前記セレクタおよび前記比較器は、前記CPUからの指示に基づいて、前記第1フレーム周期と前記第2フレーム周期とを切り替える請求項2に記載の半導体装置。 - 複数の入力チャネルを有し、各チャネルで入力された画像データの処理を行うカメラ入力インタフェースと、前記画像データを前記チャネルごとにバッファリングするメモリと、を備える半導体装置であって、
前記メモリは、
第1チャネルに対応して設けられる第1メモリと、
前記第1チャネル以外の第2チャネルに対応して設けられる第2メモリと、
を有し、
前記カメラ入力インタフェースは、
前記第1チャネルを構成し、前記画像データの画像処理を行う第1チャネル処理回路と、
前記第2チャネルを構成し、前記画像データの画像処理を行う第2チャネル処理回路と、
前記第2チャネル処理回路の入力側に設けられ、前記第1メモリからの読み出しおよび前記第2メモリからの読み出しのいずれかを切り替えるセレクタと、
前記第1チャネル処理回路から出力される第1出力結果と、前記第2チャネル処理回路から出力される第2出力結果と、を比較する比較器と、
を備える半導体装置。 - 複数の入力チャネルを有し、各チャネルで入力された画像データの処理を行うカメラ入力インタフェースと、前記チャネルごとに設けられるメモリと、を備える半導体装置であって、
前記メモリは、
第1チャネルに対応して設けられる第1メモリと、
前記第1チャネル以外の第2チャネルに対応して設けられる第2メモリと、
を有し、
前記カメラ入力インタフェースは、
第1チャネルを構成し、前記画像データの画像処理を行い、第1出力結果を前記第1メモリに出力する第1チャネル処理回路と、
前記第2チャネルを構成し、前記画像データの画像処理を行い、第2出力結果を前記第2メモリに出力する第2チャネル処理回路と、
前記第1チャネル処理回路の入力側に設けられ、前記第1チャネルからの入力および前記第1メモリからの読み出しのいずれかを切り替える第1セレクタと、
前記第2チャネル処理回路の入力側に設けられ、前記第2チャネルからの入力および前記第1メモリからの読み出しのいずれかを切り替える第2セレクタと、
前記第1出力結果と、前記第2出力結果と、を比較する比較器と、
を備える半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018026044A JP2019145571A (ja) | 2018-02-16 | 2018-02-16 | 半導体装置 |
US16/124,733 US10848754B2 (en) | 2018-02-16 | 2018-09-07 | Camera input interface and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018026044A JP2019145571A (ja) | 2018-02-16 | 2018-02-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019145571A true JP2019145571A (ja) | 2019-08-29 |
Family
ID=67617114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018026044A Pending JP2019145571A (ja) | 2018-02-16 | 2018-02-16 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10848754B2 (ja) |
JP (1) | JP2019145571A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114630016B (zh) * | 2020-12-09 | 2023-04-25 | Oppo广东移动通信有限公司 | 图像处理方法、图像处理器及电子设备 |
JP2022139242A (ja) | 2021-03-11 | 2022-09-26 | キヤノン株式会社 | 撮像制御装置、撮像システム、撮像制御方法及びプログラム |
CN113890983B (zh) * | 2021-12-07 | 2022-03-11 | 南京芯驰半导体科技有限公司 | 一种双通道异构动态图像采集系统及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092968A (ja) * | 1999-09-22 | 2001-04-06 | Fuji Heavy Ind Ltd | ステレオマッチング装置、ステレオマッチング方法および無限遠対応点の特定方法 |
JP2008190868A (ja) * | 2007-01-31 | 2008-08-21 | Fuji Heavy Ind Ltd | ステレオ画像処理装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6219467B1 (en) * | 1997-07-15 | 2001-04-17 | Fuji Photo Film Co. Ltd. | Image processing device |
JP4705903B2 (ja) | 2006-10-12 | 2011-06-22 | パナソニック株式会社 | 固体撮像装置、撮像装置 |
JP2008118297A (ja) | 2006-11-01 | 2008-05-22 | Matsushita Electric Ind Co Ltd | デジタルビデオデータ検査システム及び半導体装置 |
JP5222497B2 (ja) | 2007-07-04 | 2013-06-26 | 日本発條株式会社 | オットマン装置 |
US8493467B2 (en) * | 2007-12-11 | 2013-07-23 | Canon Kabushiki Kaisha | Camera control apparatus, camera control method, and camera system |
JP2010161760A (ja) * | 2008-12-09 | 2010-07-22 | Sanyo Electric Co Ltd | 画像処理装置及び電子機器 |
CN102792333B (zh) * | 2010-03-19 | 2016-11-23 | 拉碧斯半导体株式会社 | 图像处理装置、方法、程序以及记录介质 |
EP3094075B1 (en) * | 2014-01-10 | 2022-05-11 | Hitachi Astemo, Ltd. | In-vehicle-camera image processing device |
DE102015220884B4 (de) * | 2014-10-27 | 2022-03-31 | Denso Corporation | Bildverarbeitungsvorrichtung |
JP2018045560A (ja) | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置 |
-
2018
- 2018-02-16 JP JP2018026044A patent/JP2019145571A/ja active Pending
- 2018-09-07 US US16/124,733 patent/US10848754B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001092968A (ja) * | 1999-09-22 | 2001-04-06 | Fuji Heavy Ind Ltd | ステレオマッチング装置、ステレオマッチング方法および無限遠対応点の特定方法 |
JP2008190868A (ja) * | 2007-01-31 | 2008-08-21 | Fuji Heavy Ind Ltd | ステレオ画像処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20190260983A1 (en) | 2019-08-22 |
US10848754B2 (en) | 2020-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9137447B2 (en) | Imaging apparatus that generates an image including an emphasized in-focus part of a captured image | |
JP5818668B2 (ja) | オートホワイトバランス調整システム | |
US7589748B2 (en) | Image sensor with scaler and image scaling method thereof | |
US7864222B2 (en) | Automatic white balance system and automatic white balance control method | |
JP2019145571A (ja) | 半導体装置 | |
JP2008131273A (ja) | 画像処理装置、画像処理方法、及びプログラム | |
JP4320657B2 (ja) | 信号処理装置 | |
US20140133781A1 (en) | Image processing device and image processing method | |
US20130322755A1 (en) | Image processing method and apparatus | |
US8970766B2 (en) | Imaging device | |
US8908060B2 (en) | Imaging apparatus generating evaluation values at a high frame rate and having a live view function of displaying a video smoothly at a low frame rate | |
JP2010187409A (ja) | 欠陥補正装置および欠陥補正方法、ならびに撮像装置 | |
US9906749B2 (en) | Image capturing apparatus capable of generating and adding pixel region information to image data, method of controlling the same, and image sensor | |
US8872935B2 (en) | Imaging apparatus and imaging operation processing method | |
US11368624B2 (en) | Image capturing apparatus and control method thereof | |
JP2018045560A (ja) | 半導体装置 | |
JP5607345B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2017055309A (ja) | 撮像装置及びその制御方法 | |
JP7379217B2 (ja) | 撮像システム | |
WO2004043059A1 (ja) | 画像信号処理回路及びこれを用いた撮像装置 | |
JP7233038B2 (ja) | 撮像装置 | |
US10728464B2 (en) | Imaging apparatus including auto exposure correction | |
US20230164434A1 (en) | Electronic device and control method thereof | |
WO2021261106A1 (ja) | 動画撮像装置、動画撮像方法、及び動画撮像プログラム | |
CN113949784A (zh) | 同步成像控制方法、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210601 |