JP2018042349A - モータ制御装置 - Google Patents

モータ制御装置 Download PDF

Info

Publication number
JP2018042349A
JP2018042349A JP2016173891A JP2016173891A JP2018042349A JP 2018042349 A JP2018042349 A JP 2018042349A JP 2016173891 A JP2016173891 A JP 2016173891A JP 2016173891 A JP2016173891 A JP 2016173891A JP 2018042349 A JP2018042349 A JP 2018042349A
Authority
JP
Japan
Prior art keywords
motor control
motor
pwm signal
value
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016173891A
Other languages
English (en)
Inventor
則孝 林
Noritaka Hayashi
則孝 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2016173891A priority Critical patent/JP2018042349A/ja
Publication of JP2018042349A publication Critical patent/JP2018042349A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】より簡素な構成にて、モータ駆動回路のスイッチングノイズを低減することのできるモータ制御装置を提供すること。【解決手段】モータ制御部は、互いの位相がずれた第1〜第3の搬送波δ1〜δ3を用いることにより、モータの各相(U,V,W)に対応した第1〜第3のPWM信号α1〜α3を生成する。そして、モータ制御部は、モータの通電相(通電パターン)毎に、そのモータ制御信号の生成に用いる各PWM信号α(α1〜α3)を切り替える。【選択図】図4

Description

本発明は、モータ制御装置に関するものである。
従来、制御指令と搬送波との比較によりPWM信号を生成し、このPWM信号に基づくモータ制御信号の出力を通じてモータ駆動回路の各スイッチング素子をオン/オフ動作させるモータ制御装置がある。そして、例えば、特許文献1や特許文献2等には、搬送波周波数を時間とともに変化させることにより、そのモータ駆動回路のスイッチングノイズを低減する構成が開示されている。
特開平7−336812号公報 特開2009−38855号公報
しかしながら、上記従来技術のように、搬送波周波数を時間的に変化させるためには、複雑な回路構成が必要になる。そして、これにより製造コストが上昇するおそれがあることから、この点において、なお改善の余地を残すものとなっていた。
本発明は、上記問題点を解決するためになされたものであって、その目的は、より簡素な構成にて、モータ駆動回路のスイッチングノイズを低減することのできるモータ制御装置を提供することにある。
上記課題を解決するモータ制御装置は、直列接続された一対のスイッチング素子を有する複数のスイッチングアームを並列に接続してなるモータ駆動回路と、モータの作動を制御すべく前記各スイッチング素子をオン/オフさせるモータ制御信号を出力するモータ制御部と、を備え、前記モータ制御部は、制御指令と搬送波との比較に基づいてPWM信号を生成するPWM信号生成部と、前記PWM信号に基づき前記モータの回転角に応じた前記モータ制御信号を生成するモータ制御信号生成部と、を備えるとともに、前記PWM信号生成部は、互いの位相がずれた複数の搬送波を用いることにより前記モータの通電相毎に前記PWM信号を生成することが好ましい。
上記構成によれば、簡素な構成にて、モータの通電相毎に、そのモータ駆動回路を構成する各スイッチング素子のオン/オフタイミングをずらすことができる。そして、これにより、時間平均的に、そのスイッチングノイズのピークレベルを低減することができる。
上記課題を解決するモータ制御装置は、前記PWM信号生成部は、複数のデジタルカウンタを用いて前記各搬送波を生成し、該各デジタルカウンタのカウント値と前記制御指令のDuty比に対応したDutyカウント設定値との比較に基づき前記各PWM信号を生成するとともに、前記各デジタルカウンタには、互いに異なる初期値が設定されることが好ましい。
上記構成によれば、簡素な構成にて、位相のずれた複数の搬送波を生成し、及びこれらの各搬送波を用いて複数のPWM信号を生成することができる。
上記課題を解決するモータ制御装置は、前記各デジタルカウンタには、前記初期値として、前記搬送波の一周期に対応する上限設定値を右シフト演算することにより得られる値が設定されることが好ましい。
上記構成によれば、簡素な構成にて、基準となる搬送波の位相に対し、1/2のべき乗周期、位相がずれた複数の搬送波を生成することができる。そして、例えば、仕様変更等により、搬送波の一周期、即ち各デジタルカウンタの上限設定値が変更された場合であっても、その互いにずれた位相の関係性を維持することができる。
上記課題を解決するモータ制御装置は、前記PWM信号生成部は、前記上限設定値を前記初期値とする第1のデジタルカウンタと、2回の前記右シフト演算を行うことにより得られる値を前記初期値とする第2のデジタルカウンタと、1回の前記右シフト演算を行うことにより得られる値を前記初期値とする第3のデジタルカウンタと、を備えることが好ましい。
上記構成によれば、「1/4周期」ずつ位相がずれた、モータの各相(U,V,W)に対応する三相分の搬送波を生成することができる。そして、これにより、バランスよく、そのモータ駆動回路を構成する各スイッチング素子がオン/オフするタイミングをずらすことができる。
上記課題を解決するモータ制御装置は、前記モータ制御部は、前記モータの制御モードが回生モードである場合には、前記搬送波に位相のずれを設定しないことが好ましい。
上記構成によれば、その回生ブレーキ作用を最大化することができる。
本発明によれば、より簡素な構成にて、モータ駆動回路のスイッチングノイズを低減することができる。
モータ制御装置の概略構成を示すブロック図。 矩形波通電の態様を示す説明図。 モータ制御演算の処理手順を示すフローチャート。 互いの位相がずれた第1〜第3の搬送波、及びこれら第1〜第3の搬送波を用いて生成される第1〜第3のPWM信号を示す波形図。 PWM信号生成部の概略構成を示すブロック図。 シフトイネーブル信号の出力判定処理を示すフローチャート。
以下、モータ制御装置の一実施形態を図面に従って説明する。
図1に示すように、本実施形態のモータ制御装置1は、モータ2の作動を制御するためのモータ制御信号Smcを生成するモータ制御部3と、このモータ制御部3が出力するモータ制御信号Smcに基づいてモータ2に駆動電力を供給するモータ駆動回路4と、を備えている。
詳述すると、本実施形態のモータ駆動回路4には、そのモータ制御信号Smcに基づきオン/オフ動作する複数のスイッチング素子(FET:Field effect transistor)をブリッジ状に接続してなる周知のPWMインバータが用いられている。そして、本実施形態のモータ制御装置1は、このモータ駆動回路4を介して三相(U,V,W)の駆動電力を出力することにより、そのブラシレスモータとしての構成を有したモータ2の作動を制御する構成になっている。
即ち、本実施形態のモータ駆動回路4は、モータ2の各相に対応する三列のスイッチングアーム10u,10v,10wを備えている。また、これらの各スイッチングアーム10u,10v,10wは、それぞれ、直列に接続された上下一対のFET11u,12u、FET11v,12v、及びFET11w,12wを有している。更に、モータ駆動回路4は、これらの各スイッチングアーム10u,10v,10wが並列に接続された構成を有している。そして、その各FET11u,12u間、FET11v,12v間、及びFET11w,12w間の各接続点13u,13v,13wが、それぞれ、その対応する各相のモータコイル14u,14v,14wに対して接続される構成になっている。
また、モータ制御部3は、モータ2の回転角(電気角)θに応じたモータ制御信号Smcを生成する。そして、本実施形態のモータ制御装置1は、このモータ制御信号Smcの出力によって、順次、モータ2の通電相を切り替えることにより、そのモータ2の作動を制御する構成になっている。
具体的には、図2に示すように、本実施形態のモータ制御部3は、モータ2に対して矩形波通電(120°通電)を行うべく、そのモータ制御信号Smcを生成する。即ち、モータ制御部3は、例えば、図2中、モータ2の回転角θが0°〜60°にある場合には、モータ駆動回路4のU相上段のFET11u及びV相下段のFET12vがオン、モータ2の回転角θが60°〜120°にある場合には、そのU相上段のFET11u及びW相下段のFET12wがオンとなるようなモータ制御信号Smcを生成する。また、モータ制御部3は、モータ2の回転角θが120°〜180°にある場合には、モータ駆動回路4のV相上段のFET11v及びW相下段のFET12wがオン、モータ2の回転角θが180°〜240°にある場合には、そのV相上段のFET11v及びU相下段のFET12uがオンとなるようなモータ制御信号Smcを生成する。そして、モータ制御部3は、モータ2の回転角θが240°〜300°にある場合には、モータ駆動回路4のW相上段のFET11w及びU相下段のFET12uがオン、モータ2の回転角θが300°〜360°にある場合には、そのW相上段のFET11w及びV相下段のFET12vがオンとなるようなモータ制御信号Smcを生成する。
さらに詳述すると、図3のフローチャートに示すように、本実施形態のモータ制御部3は、モータ制御演算の実行により制御指令γを生成すると(ステップ101)、この制御指令γと搬送波δとの比較に基づいてPWM信号αを生成する(PWM信号生成演算、ステップ102)。更に、モータ制御部3は、上記のようにモータ2の回転角θを検出し(ステップ103)、その回転角θに応じた通電パターンP(P1〜P6)を決定する(ステップ104)。そして、このステップ104において決定した通電パターンP及び上記ステップ102において生成したPWM信号αに基づいて、そのモータ駆動回路4に出力するモータ制御信号Smcを生成する構成になっている。
ここで、図4に示すように、本実施形態のモータ制御部3は、そのPWM信号生成演算において、互いの位相がずれた第1〜第3の搬送波δ1〜δ3を用いることにより、モータ2の各相に対応した第1〜第3のPWM信号α1〜α3を生成する。そして、モータ2の通電相毎、つまりは、通電パターンP(P1〜P6)毎に、そのモータ制御信号の生成に用いる各PWM信号α(α1〜α3)を切り替える構成になっている。
具体的には、これら各搬送波δ(δ1〜δ3)の周期を「T」とした場合、第2の搬送波δ2は、第1の搬送波δ1から「T/4」、つまりは「1/4周期」進んだ位相を有している。更に、第3の搬送波δ3もまた、この第2の搬送波δ2から「T/4」、つまりは「1/4周期」進んだ位相を有している。尚、図4に示す例において、制御指令γのDuty比は「50%」となっている。また、本実施形態の各搬送波δ(δ1〜δ3)には、所謂「鋸波」が用いられている。そして、本実施形態のモータ制御部3は、これらの各搬送波δ(δ1〜δ3)が、それぞれ、制御指令γ以下である場合にオンとなり、各搬送波δ(δ1〜δ3)が制御指令γを超えた場合にオフとなるような各PWM信号α(α1〜α3)を生成する。
また、本実施形態のモータ制御部3は、モータ駆動回路4のU相下段のFET12uがオンとなる第4及び第5の通電パターンP4,P5が選択されるモータ2の回転角θ(図2参照、θ=180°〜300°)においては、その第1のPWM信号α1に示されるタイミングでU相下段のFET12uをオン/オフするようなモータ制御信号を生成する。更に、モータ制御部3は、モータ駆動回路4のV相下段のFET12vがオンとなる第1及び第6の通電パターンP1,P6が選択されるモータ2の回転角θ(θ=300°〜360°,0°〜60°)においては、その第2のPWM信号α2に示されるタイミングでV相下段のFET12vをオン/オフするようなモータ制御信号を生成する。そして、モータ制御部3は、モータ駆動回路4のW相下段のFET12wがオンとなる第2及び第3の通電パターンP2,P3が選択されるモータ2の回転角θ(θ=60°〜180°)においては、その第2のPWM信号α2に示されるタイミングでV相下段のFET12vをオン/オフするようなモータ制御信号を生成する構成になっている。
さらに詳述すると、図5に示すように、本実施形態のモータ制御部3において、PWM信号生成演算(図3参照、ステップ102)を実行するPWM信号生成部15は、第1〜第3のデジタルカウンタ20a〜20cを備えている。即ち、このPWM信号生成部15は、これらの各デジタルカウンタ20(20a〜20c)を用いて、上記第1〜第3の搬送波δ1〜δ3を生成する。そして、その各カウント値C(C1〜C3)と制御指令γのDuty比に対応したDutyカウント設定値Dとの比較に基づいて、モータ2の各相(U,V,W)に対応した三相分の上記各PWM信号α(α1〜α3)を生成する構成になっている。
具体的には、これらの各デジタルカウンタ20(20a〜20c)は、それぞれ、第1及び第2のマルチプレクサ21,22と、カウント保持部23と、を備えている。本実施形態の各デジタルカウンタ20において、第1のマルチプレクサ21には、その第1入力値Xaとして、カウント保持部23に保持されたカウント値Cに「1」を加えた値(Xa=C+1)が入力される。また、第1のマルチプレクサ21は、その制御入力Zaが「0」である場合、その第1入力値Xaを第2のマルチプレクサ22に出力する。そして、通常、この第1のマルチプレクサ21には、その制御入力Zaとして「0」が入力されるようになっている。
更に、第2のマルチプレクサ22には、その第1のマルチプレクサ21の出力する第1入力値Xaが第2のマルチプレクサ22における第1入力値Xbとして入力される。更に、第2のマルチプレクサ22は、制御入力Zbが「0」である場合、その第1入力値Xbをカウント保持部23に出力する。そして、カウント保持部23は、この第2のマルチプレクサ22の出力する第1入力値Xb、つまりは、「C+1」によって、その保持するカウント値Cを置き換える構成になっている。
また、各デジタルカウンタ20は、それぞれ、カウント保持部23に保持されたカウント値Cと予め設定された上限設定値C0(例えば、C0=320)とを比較する比較器25を備えている。この比較器25は、カウント保持部23に保持されたカウント値Cが、その上限設定値C0以上である場合(C0≦C)には「1」を出力し、そのカウント値Cが上限設定値C0に満たない場合(C0>C)には「0」を出力する。更に、上記第2のマルチプレクサ22は、この比較器25の出力を、その制御入力Zbとする。そして、第2のマルチプレクサ22は、この制御入力Zbが「1」である場合には、その第2入力値Ybとして予め設定された「0」をカウント保持部23に出力する構成になっている。
即ち、カウント保持部23に保持された各デジタルカウンタ20のカウント値Cは、一演算周期につき「1」ずつ増加する。そして、このカウント保持部23に保持されたカウント値Cは、その上限設定値C0に到達することによりクリアされる構成になっている(C=0)。
更に、本実施形態のPWM信号生成部15は、これら第1〜第3のデジタルカウンタ20a〜20cに対応して設けられた第1〜第3の比較器26a〜26cを備えている。即ち、これらの各比較器26(26a〜26c)は、それぞれ、各デジタルカウンタ20(20a〜20c)のカウント値C(C1〜C3)と制御指令γのDuty比に対応したDutyカウント設定値D(例えば、制御指令γのDuty比が50%である場合には、D=160)とを比較する。また、これらの各比較器26は、各デジタルカウンタ20(20a〜20c)のカウント値Cが、そのDutyカウント設定値D以下である場合(C≦D)には「1」を出力し、そのカウント値CがDutyカウント設定値Dよりも大きい場合(C>D)には「0」を出力する。本実施形態のPWM信号生成部15は、これら各比較器26(26a〜26c)の出力を、その第1〜第3のPWM信号α1〜α3とする構成になっている。
また、本実施形態のPWM信号生成部15において、各デジタルカウンタ20(20a〜20c)には、それぞれ、その上限設定値C0について右シフト演算を実行する右シフト演算部30(30a〜30c)が設けられている。更に、これらの各右シフト演算部30a〜30cには、それぞれ、異なるシフト設定値Nが設定されている。そして、これらの各右シフト演算部30a〜30cは、それぞれ、そのシフト設定値Nに示された回数の右シフト演算を実行する構成になっている。
具体的には、第1のデジタルカウンタ20aの右シフト演算部30aには、そのシフト設定値Nとして「0」が設定されている(N=0)。また、第2のデジタルカウンタ20bの右シフト演算部30bには、そのシフト設定値Nとして「2」が設定されている(N=2)。そして、第3のデジタルカウンタ20cの右シフト演算部30cには、そのシフト設定値Nとして「1」が設定されている(N=1)。
更に、各デジタルカウンタ20(20a〜20c)において、これら右シフト演算部30(30a〜30c)の演算値Q(Q1〜Q3)は、それぞれ、その第2入力値Yaとして第1のマルチプレクサ21に入力される。また、第1のマルチプレクサ21には、その制御入力Zaとして、シフトイネーブル信号Seが入力される。そして、第1のマルチプレクサ21は、このシフトイネーブル信号Seが「オン」、即ち「1」の値を有する場合に、その第2入力値Yaである右シフト演算部30の演算値Qを上記カウント保持部23に出力する構成になっている。
図6のフローチャートに示すように、本実施形態のモータ制御装置1においては、制御モードの切り替え時において、そのシフトイネーブル信号Seの出力判定が実行される。そして、本実施形態のモータ制御装置1は、制御モードが「回生モード」である場合(ステップ201:YES)を除き、そのモータ制御(例えば、正転駆動及び逆転駆動)の開始時(ステップ201:NO)に、このシフトイネーブル信号Seが「オン」となるような構成になっている(ステップ202)。
即ち、図5に示すように、例えば、各デジタルカウンタ20(20a〜20c)の上限設定値C0を「320」とした場合、第2のデジタルカウンタ20bに設けられた右シフト演算部30bの演算値Q2は、当該右シフト演算部30bが、そのシフト設定値(N=2)に示される2回の右シフト演算を実行することにより「80」となる。また、第3のデジタルカウンタ20cに設けられた右シフト演算部30cの演算値Q3は、当該右シフト演算部30cが、そのシフト設定値(N=1)に示される1回の右シフト演算を実行することにより「160」となる。尚、そのシフト設定値Nに「0」が設定された右シフト演算部30aの演算値Q1は、上限設定値C0と同じ「320」である。更に、モータ制御の開始時(図6参照、回生モードを除く)には、上記シフトイネーブル信号Seが「オン」になることにより、これら各右シフト演算部30(30a〜30c)の演算値Q(Q1〜Q3)を初期値として、そのカウント保持部23に保持された各デジタルカウンタ20(20a〜20c)のカウント値Cが更新される。そして、本実施形態のモータ制御装置1は、これにより、その「1/4周期」、つまりは「T/4」ずつ位相がずれた第1〜第3の搬送波δ1〜δ3が生成される構成になっている(図4参照)。
以上、本実施形態によれば、以下のような効果を得ることができる。
(1)モータ制御部3は、互いの位相がずれた第1〜第3の搬送波δ1〜δ3を用いることにより、モータ2の各相に対応した第1〜第3のPWM信号α1〜α3を生成する。そして、モータ制御部3は、モータ2の通電相毎、つまりは、通電パターンP(P1〜P6)毎に、そのモータ制御信号Smcの生成に用いる各PWM信号α(α1〜α3)を切り替える。
上記構成によれば、簡素な構成にて、モータ2の通電相毎に、そのモータ駆動回路4を構成する各FET11a〜11c,12a〜12cのオン/オフタイミングをずらすことができる。そして、これにより、時間平均的に、そのスイッチングノイズのピークレベルを低減することができる。
(2)モータ制御部3は、PWM信号生成部15を備える。このPWM信号生成部15は、第1〜第3のデジタルカウンタ20a〜20cを用いて第1〜第3の搬送波δ1〜δ3を生成し、そのカウント値C(C1〜C3)と制御指令γのDuty比に対応したDutyカウント設定値Dとの比較に基づいて第1〜第3のPWM信号α1〜α3を生成する。そして、これらの各デジタルカウンタ20(20a〜20c)には、互いに異なる初期値が設定される。
上記構成によれば、簡素な構成にて、位相のずれた第1〜第3の搬送波δ1〜δ3を生成し、及びこれら第1〜第3の搬送波δ1〜δ3を用いて第1〜第3のPWM信号α1〜α3を生成することができる。
(3)各デジタルカウンタ20(20a〜20c)には、それぞれ、そのカウント保持部23の上限設定値C0について、右シフト演算を実行する右シフト演算部30(30a〜30c)が設けられる。そして、各デジタルカウンタ20は、それぞれ、その初期値として、これら各右シフト演算部30(30a〜30c)の演算値Q(Q1〜Q3)が設定される。
上記構成によれば、簡素な構成にて、基準となる搬送波δ(δ1)の位相に対し、1/2のべき乗周期、その位相がずれた複数の搬送波δ(δ2,δ3)を生成することができる。そして、仕様変更等により、その搬送波δの一周期T、即ち各デジタルカウンタ20(20a〜20c)の上限設定値C0が変更された場合であっても、その互いにずれた位相の関係性を維持することができる。
(4)第1のデジタルカウンタ20aは、そのシフト設定値Nとして「0」が設定された右シフト演算部30aの演算値Q1、即ち上限設定値C0(例えば、320)を初期値とする。また、第2のデジタルカウンタ20bは、そのシフト設定値Nとして「2」が設定された右シフト演算部30bの演算値Q2(=80)を初期値とする。そして、第3のデジタルカウンタ20cは、そのシフト設定値Nとして「1」が設定された右シフト演算部30bの演算値Q3(=160)を初期値とする。
上記構成によれば、簡素な構成にて、「1/4周期」ずつ位相がずれた、モータの各相(U,V,W)に対応する三相分の搬送波δ(δ1〜δ3)を生成することができる。そして、これにより、バランスよく、そのモータ駆動回路4を構成するFET11u,12u、FET11v,12v、及びFET11w,12wがオン/オフするタイミングをずらすことができる。
(5)モータ制御部3は、モータ2の制御モードが回生モードである場合には、各搬送波δに位相のずれを設定しない。これにより、その回生ブレーキ作用を最大化することができる。
なお、上記実施形態は以下のように変更してもよい。
・上記実施形態では、各右シフト演算部30(30a〜30c)は、カウント保持部23の上限設定値C0について、それぞれ、「0〜2回」の右シフト演算を実行する。そして、各デジタルカウンタ20(20a〜20c)は、それぞれ、その互いに異なる右シフト演算部30(30a〜30c)の各演算値Q(Q1〜Q3)を初期値として、各搬送波δ(δ1〜δ3)を生成することとした。しかし、これに限らず、例えば、それぞれ「1〜3回」の右シフト演算を実行する、或いは、その右シフト演算回数が2回又3回以上異なる等、各右シフト演算部30(30a〜30c)が実行する右シフト演算の回数は、任意に設定してもよい。
・また、各デジタルカウンタ20(20a〜20c)の初期値は、必ずしも、上記のような上限設定値C0について右シフト演算を行うことにより得られる値でなくともよい。即ち、例えば、その第1のマルチプレクサ21の第2入力値Yaは、必ずしも右シフト演算部30(30a〜30c)の演算値Q(Q1〜Q3)でなくともよく、それぞれ、任意に設定してもよい。そして、例えば、各搬送波δ(δ1〜δ3)の位相が1/3周期ずつずれるように構成する等、必ずしも1/2のべき乗周期、位相がずれるものでなくともよい。
・更に、各搬送波δ(δ1〜δ3)間の位相ずれ量は、必ずしも一定でなくともよい。そして、各搬送波δの生成方法についてもまた、必ずしもデジタルカウンタ20を用いるものでなくともよい。
・上記実施形態では、モータ駆動回路4のU相下段のFET12uがオンとなる第4及び第5の通電パターンP4,P5、V相下段のFET12vがオンとなる第1及び第6の通電パターンP1,P6、及びW相下段のFET12wがオンとなる第2及び第3の通電パターンP2,P3に対応した第1〜第3の搬送波δ1〜δ3を生成する。そして、これら第1〜第3の搬送波δ1〜δ3を用いて生成された第1〜第3のPWM信号α1〜α3に示されるタイミングで、それぞれ、その対応する各相下段のFET(12u,12v,12w)をオン/オフするようなモータ制御信号を生成することとした。
しかし、これに限らず、互いの位相がずれた搬送波δを第1〜第6の通電パターンP1〜P6のそれぞれに対応するかたちで生成する。尚、この場合、例えば、互いの初期値が異なる6つのデジタルカウンタを用いるとよい。そして、これらの各搬送波δを用いて生成された各PWM信号αを、その各通電パターンP(P1〜P6)、つまりは通電相毎に切り替える構成としてもよい。
・また、第1〜第3のPWM信号α1〜α3に示されるタイミングで各相下段のFET(12u,12v,12w)をオン/オフする際、対応する各相上段のFET(11u,11v,11w)については、オン状態を維持する構成であってもよく、その対応する上限側FETが下段側FETのオン/オフに同期してオン/オフする構成であってもよい。例えば、第4の通電パターンP4(図2参照、V→U通電時)において、そのU相下段のFET12uのみが、第1のPWM信号α1に示されるタイミングでオン/オフする構成でもよく、このU相下段のFET12uに同期して、V相上段のFET11vがオン/オフする構成であってもよい。そして、第1〜第3のPWM信号α1〜α3に示されるタイミングで、それぞれ、その対応する各相上段のFET(11u,11v,11w)をオン/オフするようなモータ制御信号を生成する構成としてもよい。
・上記実施形態では、モータ2の制御モードが回生モードである場合(ステップ201:YES)には、シフトイネーブル信号Seを「オン」としない、即ち搬送波δに位相のずれを設定しないこととした。しかし、これに限らず、回生モードにおいても、その制御開始時に、シフトイネーブル信号Seが「オン」となる構成であってもよい。そして、センサレス制御の場合には、モータ2の起動時においても、その搬送波δに位相のずれを設定しない構成としてもよい。
・更に、上記実施形態では、モータ2に対して矩形波通電(120°通電)を行う構成に具体化したが、正弦波通電(180°通電)を行う構成に適用してもよい。例えば、U相上段のFET11uがオンとなる通電パターン(U→WV通電時)では、第1のPWM信号α1に示されるタイミングでU相上段のFET11uをオン/オフし、U相下段のFET12uがオンとなる通電パターン(VW→U通電時)では、同じく第1のPWM信号α1に示されるタイミングでU相下段のFET12uをオン/オフする。また、V相上段のFET11vがオンとなる通電パターン(V→WU通電時)では、第2のPWM信号α2に示されるタイミングでV相上段のFET11vをオン/オフし、V相下段のFET12vがオンとなる通電パターン(WU→V通電時)では、同じく第2のPWM信号α2に示されるタイミングでV相下段のFET12vをオン/オフする。更に、W相上段のFET11wがオンとなる通電パターン(W→UV通電時)では、第3のPWM信号α3に示されるタイミングでW相上段のFET11wをオン/オフし、W相下段のFET12wがオンとなる通電パターン(UV→W通電時)では、同じく第3のPWM信号α3に示されるタイミングでW相下段のFET12wをオン/オフする。そして、このような構成を採用することにより、正弦波通電(180°通電)においても、その高い静粛性を確保することができる。
次に、以上の実施形態から把握することのできる技術的思想を効果とともに記載する。
(イ)前記モータ制御信号生成部は、前記モータに対して矩形波通電を行うべく前記モータ制御信号を生成すること、を特徴とするモータ制御装置。
(ロ)前記PWM信号生成部は、1/3周期ずつ位相をずらして前記各搬送波を生成すること、を特徴とするモータ制御装置。これにより、モータの各相に対応して均等に、そのモータ駆動回路を構成する各スイッチング素子がオン/オフするタイミングをずらすことができる。
1…モータ制御装置、2…モータ、3…モータ制御部、4…モータ駆動回路、10u,10v,10w…スイッチングアーム、11u,11v,11w…上段のFET(スイッチング素子)、12u,12v,12w…下段のFET(スイッチング素子)、13u,13v,13w…接続点、14u,14v,14w…モータコイル、15…PWM信号生成部、20(20a〜20c)…デジタルカウンタ、26(26a〜26c)…比較器、30(30a〜30c)…右シフト演算部、θ…回転角、P(P1〜P6)…通電パターン、δ(δ1〜δ3)…搬送波、α(α1〜α3)…PWM信号、Smc…モータ制御信号、γ…制御指令、D…Dutyカウント設定値、C…カウント値、C0…上限設定値、T…周期、N…シフト設定値、Q(Q1〜Q3)…演算値(初期値)、Se…シフトイネーブル信号。

Claims (5)

  1. 直列接続された一対のスイッチング素子を有する複数のスイッチングアームを並列に接続してなるモータ駆動回路と、
    モータの作動を制御すべく前記各スイッチング素子をオン/オフさせるモータ制御信号を出力するモータ制御部と、を備え、
    前記モータ制御部は、
    制御指令と搬送波との比較に基づいてPWM信号を生成するPWM信号生成部と、
    前記PWM信号に基づき前記モータの回転角に応じた前記モータ制御信号を生成するモータ制御信号生成部と、を備えるとともに、
    前記PWM信号生成部は、互いの位相がずれた複数の搬送波を用いることにより前記モータの通電相毎に前記PWM信号を生成するモータ制御装置。
  2. 請求項1に記載のモータ制御装置において、
    前記PWM信号生成部は、複数のデジタルカウンタを用いて前記各搬送波を生成し、該各デジタルカウンタのカウント値と前記制御指令のDuty比に対応したDutyカウント設定値との比較に基づき前記各PWM信号を生成するとともに、
    前記各デジタルカウンタには、互いに異なる初期値が設定されること、
    を特徴とするモータ制御装置。
  3. 請求項2に記載のモータ制御装置において、
    前記各デジタルカウンタには、前記初期値として、前記搬送波の一周期に対応する上限設定値を右シフト演算することにより得られる値が設定されること、
    を特徴とするモータ制御装置。
  4. 請求項3に記載のモータ制御装置において、
    前記PWM信号生成部は、
    前記上限設定値を前記初期値とする第1のデジタルカウンタと、
    2回の前記右シフト演算を行うことにより得られる値を前記初期値とする第2のデジタルカウンタと、
    1回の前記右シフト演算を行うことにより得られる値を前記初期値とする第3のデジタルカウンタと、を備えること、を特徴とするモータ制御装置。
  5. 請求項1〜請求項4の何れか一項に記載のモータ制御装置において、
    前記モータ制御部は、前記モータの制御モードが回生モードである場合には、前記搬送波に位相のずれを設定しないこと、を特徴とするモータ制御装置。
JP2016173891A 2016-09-06 2016-09-06 モータ制御装置 Pending JP2018042349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016173891A JP2018042349A (ja) 2016-09-06 2016-09-06 モータ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016173891A JP2018042349A (ja) 2016-09-06 2016-09-06 モータ制御装置

Publications (1)

Publication Number Publication Date
JP2018042349A true JP2018042349A (ja) 2018-03-15

Family

ID=61626599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016173891A Pending JP2018042349A (ja) 2016-09-06 2016-09-06 モータ制御装置

Country Status (1)

Country Link
JP (1) JP2018042349A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001224191A (ja) * 2000-02-09 2001-08-17 Fuji Electric Co Ltd 誘導電動機の制御装置
JP2005218170A (ja) * 2004-01-27 2005-08-11 Nippon Yusoki Co Ltd 多相キャリア発生装置および多相キャリア発生方法
JP2006014449A (ja) * 2004-06-24 2006-01-12 Matsushita Electric Ind Co Ltd Pwm回路およびpwm回路制御方法
JP2013172492A (ja) * 2012-02-18 2013-09-02 Nidec Techno Motor Corp モータ駆動回路、およびそれを備えるモータユニット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001224191A (ja) * 2000-02-09 2001-08-17 Fuji Electric Co Ltd 誘導電動機の制御装置
JP2005218170A (ja) * 2004-01-27 2005-08-11 Nippon Yusoki Co Ltd 多相キャリア発生装置および多相キャリア発生方法
JP2006014449A (ja) * 2004-06-24 2006-01-12 Matsushita Electric Ind Co Ltd Pwm回路およびpwm回路制御方法
JP2013172492A (ja) * 2012-02-18 2013-09-02 Nidec Techno Motor Corp モータ駆動回路、およびそれを備えるモータユニット

Similar Documents

Publication Publication Date Title
JP6603959B2 (ja) 多相ブラシレス直流モータ及びその駆動方法
CN102638208A (zh) 无传感器无刷电机的驱动设备
JP2007104769A (ja) Pwm信号生成装置及びpwm信号生成方法並びにモータ制御装置及びモータ制御方法
EP1434342A2 (en) Pulse width modulation signal generating apparatus having two dead times for on-timings
CN105577043B (zh) 马达驱动控制装置以及马达驱动控制装置的控制方法
JP2007244114A (ja) インバータ装置およびマイクロコンピュータ
JP6426462B2 (ja) 電力変換装置およびその制御方法
JP2018042349A (ja) モータ制御装置
TWI425761B (zh) Adjustable delay time control system for motors
JP5737268B2 (ja) 電力変換装置
JP2012070497A (ja) インバータ装置及び制御方法
JP6385056B2 (ja) 電力変換装置の制御方法及び電力変換装置
JP2015142444A (ja) Pwm信号制御装置
RU2319283C2 (ru) Способ питания синхронного гистерезисного электродвигателя с перевозбуждением и устройство для его осуществления
US11101743B2 (en) Method and device for operating a multi-phase electric machine
JP6045203B2 (ja) モータ駆動装置
CN105897101B (zh) 用于产生电的旋转场的方法和用于实施该方法的器件
JP2004343884A (ja) 三相モータ駆動回路と駆動方法
RU2356160C1 (ru) Способ преобразования постоянного напряжения в квазисинусоидальное с широтно-импульсной модуляцией (варианты)
JP6145025B2 (ja) インバータ制御装置
JP5236038B2 (ja) ブラシレスモータの駆動制御装置
JP5303903B2 (ja) 電動機の制御装置およびその制御方法
Kim et al. Novel topology and control of single inverter system for two permanent magnet synchronous machines
US10164515B2 (en) Driving method for power semiconductor switches in H-bridge circuit
JP6425305B2 (ja) ステッピングモータ用駆動装置、及びステッピングモータの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201208