JP2018033287A - 切換型高圧電源回路 - Google Patents

Abstract

【課題】低周波でスイッチング回路をオン・オフした場合であっても、出力電圧を矩形波にすることが可能な切換型高圧電源回路を提供する。【解決手段】切換型高圧電源回路は、負荷電圧値よりも高い電圧値を２次側から出力する圧電トランス２を備える。圧電トランス２の２次側に、圧電トランスの出力電圧値を負荷電圧値にカットする波形整形回路７１，７２が接続される。圧電トランス２の２次側に、波形整形回路７１，７２を介して負荷３１，３２が接続される。圧電トランス２の２次側と負荷３１，３２との間に立ち下がり処理リレー９１，９２が設けられる。リレー制御回路１０は、スイッチング回路４と立ち下がり処理リレー９１，９２の双方にオフ信号を出力して、両者を同期してオフとする。波形整形回路７１，７２は、ツェナーダイオードＴＤと抵抗Ｒを直列に接続し、その中間部から矩形波電圧を出力する。【選択図】図１

Description

本発明は、２出力の矩形波を交互に出力する切換型高圧電源回路に関する。

高圧電源回路として、圧電トランスを使用して入力電圧を矩形波電圧に変換し、負荷に出力する回路が知られている。この種の高電圧においては、負荷には、矩形波の平坦部分となる時間の間、平坦部分の値に相当する電圧が印加されることから、矩形波のデューティーを制御することで、負荷に対する電力供給を制御することができる。

この種の高圧電源回路は、特許文献１や特許文献２に示すように、入力電圧を一定周波数のスイッチング回路によってオン・オフして、矩形波のデューティーを制御する。この場合、負荷電流や負荷容量が大きい負荷において、矩形波の応答速度、すなわち、矩形波の立ち上がり／立ち下がり速度を速くすることが難しい。特に、出力の充放電時間が負荷に依存するため応答速度（立ち上がり／立ち下がり時間）を速くすることが難しい。

このような問題点を解決するため、本出願人は、特許文献３に示すように、特願２０１５−８８８８８８の高圧電源回路を提案した。この高圧電源回路は、応答速度改善のために直列に接続された複数のツェナーダイオードを使用し、その中段から出力電圧を取り出す。この高圧電源回路において、出力電圧値を負荷電圧値の例えば２倍に設定することで、立ち上がり時間を半分にして、低周波でスイッチング回路をオン・オフした場合であっても、出力電圧を矩形波にすることを可能とする。

特開２００９−１６３９５１号公報 特開２０１２−１５５８５７号公報 特願２０１５−２０１０４４号明細書

ところで、この種の高圧電源回路において、２つの出力を交互にタイミングをずらして出力する技術が要求されている。例えば、２つの負荷に対して、交互に電圧を供給することで、２つの負荷を交互に駆動する場合である。

このような用途に特許文献３の回路を使用する場合、従来技術では、圧電トランスを有する電源回路を２系統用意して、両者の出力を各負荷の前段に設けたリレーによって切り替えていた。

すなわち、特許文献３の回路は、圧電トランスの後段に設けた複数のツェナーダイオードの中間部分から出力電圧を取り出していたため、リレーを制御するオン・オフ信号により、出力電圧がゼロになる出力オフ時間が生じる。そのため、圧電トランスを１台として、その後段に２系統の回路を設けた場合には、この出力オフ時間には、一方の系統から他方の系統に電圧供給ができない。そのため、やむを得ず、圧電トランスを２台設けて独立に駆動することで、各系統で出力オフ時間があっても、回路全体としてはタイミングをずらした２出力を交互に得ていた。

しかし、圧電トランスを２回路分用意することは、部品点数が増大し、回路構成が複雑化するとともに、圧電トランスという比較的高価な部材を２つも必要とする欠点があった。

本発明の目的は、１台の圧電トランスを使用した簡単な回路構成で、タイミングをずらした２系統の矩形波電圧を交互に出力する高圧電源回路を提供することにある。

本発明の高圧電源回路は、次のような構成を有することを特徴とする。
（１）一定の電圧を出力する入力電源。
（２）前記入力電源からの電圧を所定のパルス波に変換し、負荷電圧値よりも高い電圧値で出力するトランス。
（３）前記トランスの駆動回路。
（４）前記トランスの２次側に並列に接続され、前記トランスの出力電圧値を負荷電圧値にカットする第１と第２の波形整形回路。
（５）前記第１と第２の波形整形回路において、出力電圧の取出部の前記圧電トランス側に直列に設けられた抵抗と、前記取出部の接地側に直列に設けられたツェナーダイオード。
（６）前記トランスの２次側に、前記第１と第２の波形整形回路を介して接続された第１と第２の負荷。
（７）前記トランスの２次側と前記第１と第２の負荷との間に設けられた第１と第２の立ち下がり処理リレー。
（８）前記矩形波の立ち下がり時において、前記第１と第２の立ち下がり処理リレーにオフ信号を出力するリレー制御回路。
（９）前記リレー制御回路に設けられ、前記第１と第２の立ち下がり処理リレーいずれか一方に供給するオフ信号を反転もしくは位相シフトする信号処理回路。

本発明の切換型高圧電源回路において、次のような構成を有することが好ましい。
（１）前記トランスが、圧電トランスである。
（２）前記圧電トランスの出力電圧値が、負荷電圧値の２倍以上である。

本発明は、波形整形回路をツェナーダイオードと抵抗を直列に接続した構成とし、その中間部から出力を取り出したので、波形整形回路の抵抗で電圧を維持し、圧電トランスからの出力を維持することができる。その結果、波形整形回路の抵抗で電圧が維持される間に、第１の負荷から第２の負荷に対する矩形波電圧の供給を切り替えることが可能になり、１つの圧電トランスによって２出力を交互に切り替えることができる。

本発明の切換型高圧電源回路の第１実施形態を示す回路。 従来技術において、抵抗性負荷を接続した場合の出力電圧の波形図。 従来技術において、容量性負荷を接続した場合の出力電圧の波形図。 リレー等を用いて立ち下がり速度を速くした切換型高圧電源回路に、容量性負荷を接続した場合の出力電圧の波形図。 第１実施形態に、容量性負荷を接続した場合の出力電圧の波形図。 本発明の切換型高圧電源回路の第２実施形態を示す回路。

以下、本発明の実施形態を、図面に従って具体的に説明する。
［１．第１実施形態］
［１−１．構成］
本実施形態の切換型高圧電源回路は、一定の電圧を出力する入力電源１と、入力電源１からの電圧を負荷電圧値に変換する圧電トランス２と、圧電トランス２の２次側に接続された第１と第２の負荷３１，３２を有する。第１と第２の負荷３１，３２は、所定の抵抗値と容量値を有し、容量値が大きな容量性負荷である。圧電トランス２は、後述する駆動回路によって制御されて、入力電源１からの一定の電圧値を所定の波高値と周期を有するパルス波を出力するものであり、パルス波のピークが負荷電圧値よりも高い電圧値、本実施形態では負荷電圧値の２倍の電圧を出力する。

本実施形態では、圧電トランス２からの出力電圧をクランプする第１と第２の波形整形回路７１，７２のツェナーダイオードＴＤと抵抗Ｒで負荷３１，３２に対する出力電圧が決まるため、例えば２倍にする場合には、整流回路６と抵抗Ｒ間の電圧値を、波形整形回路７１，７２の出力部とGND間と同じ電圧値に設定することで、２倍の出力電圧を得る。圧電トランス２からの出力電圧の制御方法は、位相角制御・周波数制御・電源ラインドロッパー制御などを使用する。また、昇圧比が足らない場合には、ＬＣ共振のＬをオートトランスなどにより、不足分を補うことができる。

圧電トランス２の１次側には、入力電源１からの一定の電圧が供給されるスイッチング回路４が接続される。スイッチング回路４には、そのオン・オフ間隔を制御する発振回路５が接続される。これらスイッチング回路４及び発振回路５により、圧電トランス２の駆動回路が構成される。

圧電トランス２の２次側には整流回路６が接続され、整流回路６の出力側に、圧電トランス２の出力電圧値の上部を負荷３１，３２の要求する電圧値にカットする波形整形回路７１，７２が接続される。波形整形回路７１，７２は、本実施形態では複数の抵抗Ｒと複数のツェナーダイオードＴＤを直列に接続したものであって、その抵抗Ｒ側の端部に整流回路６を通過した圧電トランス２の出力電圧が印加される。接続された複数の抵抗ＲとツェナーダイオードＴＤの中段からは、負荷３１，３２に対する出力電圧が取り出される。

本実施形態では、圧電トランス２の出力電圧値が、負荷電圧値の２倍となるように設定され、波形整形回路７１，７２により、圧電トランス２の出力波形の中で、負荷電圧値よりも高い部分がカットされる。そのため、波形整形回路７１，７２から負荷３１，３２に出力される電圧値の波形は、その最大電圧値が負荷電圧値と等しい平坦部を有する矩形波となる。波形整形回路７１，７２のアノード側は、負荷３１，３２の接地側の端部と共に接地されている。

整流回路６の出力側には、圧電トランス２の出力電圧値を検出して、発振回路５に出力する出力値検出回路８が接続されている。出力値検出回路８の出力側は発振回路５に接続されている。発振回路５には、入力電源１からの定電圧が入力されると共に、出力値検出回路８からの圧電トランス２の出力電圧の波形が入力され、発振回路５は、両者に基づいて、圧電トランス２の出力電圧の周波数を持つ駆動信号を出力する。圧電トランス２は駆動信号が入力されたことに応じて、駆動周波数により定められる昇圧比で駆動信号の電圧（駆動電圧）の昇圧を行い、２次側から出力電圧を出力する。

圧電トランス２の２次側、すなわち、本実施形態では、第１の波形整形回路７１と第１負荷３１との間には、第１の立ち下がり処理用のリレー９１が第１の負荷３１と並列に接続されている。第２の波形整形回路７２と第２の負荷３２との間には、第２の立ち下がり処理用のリレー９２が第２の負荷３２と並列に接続されている。

リレー９１，９２にはリレー制御回路１０が接続され、リレー９１，９２はリレー制御回路１０からのオフ信号により作動して、負荷３１，３２に対する圧電トランス２からの出力電流を遮断する。すなわち、容量性負荷３１，３２に比較して、リレー９１，９２の遮断速度は格段に速いため、負荷３１，３２に印加される圧電トランス２の出力電圧値は急速に遮断され、立ち下がり速度の早い矩形波が負荷３１，３２に出力されることになる。

リレー制御回路１０と第２のリレー９２の間には、リレー制御回路１０から出力されるオン・オフ信号を反転もしくは位相シフトする信号処理回路１１が設けられる。この信号処理回路１１は、制御回路１０から出力されたオン・オフ信号を、第１のリレー９１に対してオン信号が供給されている際には、第２のリレー９２に対してオフ信号が供給され、第１のリレー９１に対してオフ信号が供給されている際には、第２のリレー９２に対してオン信号が供給されるように、反転或いは位相シフトする。

［１−２．作用］
（１）矩形波電圧の生成
本実施形態は、圧電トランス２の出力電圧値を負荷電圧値よりも高くしたため、波形整形回路７１，７２には、図５の点線で示すような、波高値の高いパルス波が入力される。この波形値は、圧電トランス２の出力電圧が負荷電圧値に比較して高いことから、図３や図４のように圧電トランス２からの出力電圧値と負荷電圧値が等しい場合に比較して、波形の立ち上がりが短い。

このような圧電トランス２から出力された波高値の高いパルス波は、波形整形回路７１，７２に入力される。波形整形回路７１，７２は、ツェナーダイオードＴＤの有する定電圧出力特性に従い、圧電トランス２の出力電圧波形の中で、予め定めた負荷電圧値よりも高い電圧値をカットする。そのため、波形整形回路７１，７２から出力される出力電圧波形には、負荷電圧値と等しい平坦部分が必ず形成されることになり、負荷電圧値が所定時間継続する矩形波を負荷３１，３２に出力することができる。

波形整形回路７１，７２から負荷３１，３２に対して出力された矩形波がその立ち下がりの時点に達すると、リレー制御回路１０からのオフ信号によりリレー９１，９２がオフになり波形整形回路７１，７２が短絡するので、負荷３１，３２に対する圧電トランス２からの出力電圧が遮断される。そのため、負荷３１，３２の有する容量に影響されることなく、矩形波の立ち下がりが迅速に行われる。

本実施形態では、整流回路６の後段に出力値検出回路８を設けて、整流後の電圧検出、を行うことで、圧電トランス２からの出力電圧が過電圧とならないようにして、波形整形回路７１，７２の各部材や負荷３１，３２を保護している。

（２）タイミングをずらした２つの出力
本実施形態において、２つの負荷３１，３２に対して交互に矩形波電圧を供給するには次のようにする。
まず、制御回路１０から第１のリレー９１に対して、オン・オフ信号を供給し、第１の負荷３１に対する波形整形回路７１からの矩形波電圧の供給と停止を行う。この場合、波形整形回路７１をツェナーダイオードＴＤと抵抗Ｒを直列に接続した構成とし、その中間部から負荷３１，３２に対する出力を取り出したので、リレー９１のオフ時、すなわち負荷３１に対する矩形波電圧の供給がオフになった時点では、波形整形回路７１の圧電トランス２側の端部には、抵抗Ｒによる電圧降下が完了するまでの間、所定の電圧が維持される。

このように所定の電圧が維持された状態では、圧電トランス２からの電圧は、第２の波形整形回路７２の抵抗Ｒ側端部に印加される。この時、制御回路１０からは、リレー９１のオフ信号と同期して、リレー９２に対するオン信号が供給される。このオン信号は、信号処理装置１１において、反転或いは位相シフトされた後、リレー９２に供給され、この反転或いは位相シフトされたオン信号に基づいてリレー９２がオンになり、波形整形回路７２からの矩形波電圧が第２の負荷３２に供給される。

以下、同様にして、リレー９１，９２がオン・オフを繰り返すごとに、各波形整形回路７１，７２に設けた抵抗Ｒの一定時間を要する電圧降下機能により、各波形整形回路７１，７２に対する圧電トランス２からの出力を維持することができるので、１つの圧電トランスによって２つの負荷３１，３２に対する矩形波電圧の出力を交互に切り替えることができる。

［１−３．効果］
（１）波形整形回路７１，７２をツェナーダイオードＴＤと抵抗Ｒを直列に接続した構成とすることで、１つの圧電トランス２からタイミングをずらした２つの矩形波電圧を出力することができる。その結果、圧電トランス２の削減による部品点数の削減、回路構成の単純化により、低廉で高性能な切換型高圧電源回路を提供できる。

（２）本実施形態によれば、圧電トランス２の出力電圧値を立ち上がり時間及び立ち下がり時間を短縮することができる。例えば、リレー９１，９２のみを設けた場合には、図４に示すように、立ち下がり時間は短縮するものの、立ち上がりに時間が掛かり、出力電圧値の波形上部の電圧が維持できない。これに対して、本実施形態では、圧電トランス２の出力電圧値を負荷電圧値の２倍としているため、出力電圧は図５の点線で示すような波形を描き、そのピークまで急速に上昇する。その結果、図４に比較して、接地電位から負荷電圧値までに要する立ち上がり時間は半減する。

この状態で、波形整形回路７１，７２により、出力電圧の負荷電圧値を超える部分をカットすると、図５の実線で示すように、負荷電圧値が平坦になった矩形波を得ることができる。その結果、負荷３１，３２には、立ち上がり及び立ち下がり速度が速く、負荷電圧値が所定時間継続する矩形波電圧が印加される。

（３）波形整形回路７１，７２の後段にリレー９１，９２を設け、このリレー９１，９２をリレー制御回路１０によりオフすることにより矩形波の立ち下がり速度を向上したので、容量性の負荷３１，３２などを接続した場合であっても、立ち下がりの応答性に優れた矩形波を負荷３１，３２に出力することができる。また、波形整形回路７１，７２の後段にリレー９１，９２を設けたので、波形整形回路７１，７２で降圧した電圧分、リレー９１，９２の耐圧を下げることができる。

（４）本実施形態では、波形整形回路７１，７２として、ツェナーダイオードを使用したので、抵抗などを使用した他の波形整形回路に比較して、立ち上がり速度の向上と、負荷電力の損失軽減の効果がある。

［２．第２実施形態］
図６は、本発明の第２実施形態である。本実施形態では、圧電トランス２からの出力電圧や波形整形回路７１，７２からの出力電圧を発振回路４にフィードバックすることなく、圧電トランス２の駆動回路に、圧電トランス２の出力電圧値の設定回路８ａを設けたものである。本実施形態では、設定回路８ａの出力値が圧電トランス２で得たい出力電圧値となるので、設定値を例えば、負荷電圧値の２倍とする。

本実施形態によれば、設定回路８ａにより出力電圧が決まるため、駆動回路に対するフィードバック電圧の検出がなくても、負荷３１，３２に対する出力電圧のクランプ値は決まる。

［３．他の実施形態］
本発明は、前記の実施形態に限定されるものではなく、次のような他の実施形態も包含する。
（１）リレー９１，９２を波形整形回路７１，７２と負荷３１，３２との間に設ける代わりに、圧電トランス２の２次側であれば、他の箇所に設けることもできる。例えば、整流回路６と波形整形回路７１，７２の間や、圧電トランス２と整流回路６の間に、これらの回路と並列または直列に設けても良い。負荷３１，３２に対して、リレー９１，９２を直列に接続することもできる。

（２）圧電トランス２からの出力電圧値は、負荷電圧値の２倍に限定されるものではない。負荷３１，３２の有する容量や抵抗、あるいは負荷３１，３２に印加される周波数によって決定される時定数に従い、負荷３１，３２に供給される電圧波形の立ち下がり速度が変化する。そこで、負荷３１，３２による立ち下がり速度の遅延の程度に応じて、負荷３１，３２が必要とする時間、矩形波の平坦部分が継続するように、圧電トランス２からの出力電圧値を調整する。

（３）圧電トランス２の駆動回路は、図示のような出力値検出回路８、発振回路５及びスイッチング回路４を使用したもの以外に、公知の回路を適宜使用できる。

（４）トランスとして圧電トランス２を例にとって説明したが、巻線トランスを使用することもできる。ただし、圧電トランス２の方が駆動回路からの制御周波数に対する応答性に優れることから、パルス波の生成、出力電圧の制御などが容易且つ精度良く実施できる。

（５）リレー９１，９２としては、半導体リレーや半導体スイッチ、その他のスイッチの使用が可能である。本発明においては、リレー制御回路１０からオフ信号で所定の周波数でオン・オフを繰り返すものであれば、その構成は特に限定しない。

（６）リレー制御回路１０及び／または信号処理回路１１としては、オン・オフ信号、所定の周波数の波形信号などを出力する回路が使用でき、切換型高圧電源回路の外部から制御信号を供給するものでも、切換型高圧電源回路内で制御信号を生成するものでも良い。

（７）本発明は、少なくとも第１と第２の波形整形回路、負荷、及びリレーを有するものであり、１つの圧電トランスにさらに多くの波形整形回路や負荷を並列に接続する切換型高圧電源回路も包含する。

１…入力電源
２…圧電トランス
３１，３２…負荷
４…スイッチング回路
５…発振回路
６…整流回路
７１，７２…波形整形回路
８…出力値検出回路
８ａ…出力電圧値の設定回路
９１，９２…立ち下がり処理リレー
１０…リレー制御回路
１１…信号処理回路

Claims (3)

1. 一定の電圧を出力する入力電源と、
   前記入力電源からの電圧を所定のパルス波に変換し、負荷電圧値よりも高い電圧値で出力するトランスと、
   前記トランスの駆動回路と、
   前記トランスの２次側に並列に接続され、前記トランスの出力電圧値を負荷電圧値にカットする第１と第２の波形整形回路と、
   前記第１と第２の波形整形回路において、出力電圧の取出部の前記圧電トランス側に直列に設けられた抵抗と、前記取出部の接地側に直列に設けられたツェナーダイオードと、
   前記トランスの２次側に、前記第１と第２の波形整形回路を介して接続された第１と第２の負荷と、
   前記トランスの２次側と前記第１と第２の負荷との間に設けられた第１と第２の立ち下がり処理リレーと、
   前記矩形波の立ち下がり時において、前記第１と第２の立ち下がり処理リレーにオフ信号を出力するリレー制御回路と、
   前記リレー制御回路に設けられ、前記第１と第２の立ち下がり処理リレーいずれか一方に供給するオフ信号を反転もしくは位相シフトする信号処理回路と、
   を備えている切換型高圧電源回路。
2. 前記トランスが、圧電トランスである請求項１に記載の切換型高圧電源回路。
3. 前記トランスの出力電圧値が、負荷電圧値の２倍以上である請求項１または請求項２に記載の切換型高圧電源回路。
   
   

Images