JP2018033118A - 撮像素子 - Google Patents

Abstract

【課題】従来の撮像素子では、画素信号の読み出しに多くの時間を要する問題があった。【解決手段】一実施の形態によれば、撮像素子は、第１の垂直読み出し線ＰＩＸＯＵＴ＿Ｒに接続される第１の画素ユニットと、第２の垂直読み出し線ＰＩＸＯＵＴ＿Ｌに接続され、第１の画素ユニットと同一列に配置される第２の画素ユニットと、第１の読み出し線の一端に設けられる第１の転送スイッチ２５と、第２の読み出し線の一端に設けられる第２の転送スイッチ２６と、を有し、第１の転送スイッチ２５が遮断状態に制御され、かつ、第２の転送スイッチ２６が導通状態に制御された状態で、第２の画素ユニットから出力されるダークレベル信号による垂直読み出し線のリセット処理と、第１の画素ユニットから読み出されたダークレベル信号及び画素信号のデジタル値への変換処理と、を行う。【選択図】図３

Description

本発明は撮像素子に関し、例えば、画素から得られた画素信号をデジタル値に変換して画素情報を出力する撮像素子に関する。

近年、監視用途、計測用途において画像を撮影する撮像素子の利用が拡大している。この撮像素子の一例が特許文献１に開示されている。特許文献１に記載されている撮像素子は、撮像素子が、画素と、ランプ波形を有するランプ波電圧を生成するランプ波発生部と、ランプ波電圧を用いて、画素に入射する光の光量に対応する入力アナログ信号を出力デジタル信号に変換し、出力デジタル信号を出力するＡＤ変換部とを具備する。

特開２０１３−１７５９３６号公報

撮像素子では、１画素毎にＡＤ変換部によるアナログデジタル変換処理を行うことで、アナログ値として出力される画素信号を画素信号の電圧レベルに応じた値のデジタル値を生成する。しかしながら、近年、撮像素子においては、画素数の増加、或いは、フレームレートの向上が著しい。このような撮像素子の要求性能向上は、１画素分のデジタル値を出力するために許容できる時間に対する制限を大きくする。そのため、近年の撮像素子では、より短い時間で１画素分のデジタル値を出力することが求められている。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、撮像素子は、第１の垂直読み出し線に接続される第１の画素ユニットと、第２の垂直読み出し線に接続され、第１の画素ユニットと同一列に配置される第２の画素ユニットと、第１の読み出し線の一端に設けられる第１の転送スイッチと、第２の読み出し線の一端に設けられる第２の転送スイッチと、を有し、前記第１の転送スイッチが遮断状態に制御され、かつ、前記第２の転送スイッチが導通状態に制御された状態で、第１の画素ユニットと第２の画素ユニットの一方から出力されるダークレベル信号による垂直読み出し線のリセット処理と、第１の画素ユニットと第２の画素ユニットの他方から読み出されたダークレベル信号及び画素信号のデジタル値への変換処理と、を行う。

前記一実施の形態によれば、画素情報の読み出し処理を高速化することができる。

実施の形態１にかかる撮像素子が適用されるカメラシステムのブロック図である。 実施の形態１にかかる撮像素子のブロック図である。 実施の形態１にかかる撮像素子の垂直読み出し線、転送スイッチの構成を説明するブロック図である。 実施の形態１にかかる撮像素子内の画素ユニットの回路図である。 実施の形態１にかかる撮像素子のアナログデジタル変換回路の回路図である。 実施の形態１にかかる撮像素子の第１の動作例を説明するタイミングチャートである。 実施の形態１にかかる撮像素子の第２の動作例を説明するタイミングチャートである。 実施の形態１にかかる撮像素子の第３の動作例を説明するタイミングチャートである。 実施の形態１にかかる撮像素子の第４の動作例を説明するタイミングチャートである。 実施の形態２にかかる撮像素子のブロック図である。 実施の形態２にかかる撮像素子内の画素ユニットの回路図である。 実施の形態３にかかる撮像素子のブロック図である。 実施の形態３にかかる撮像素子内の画素ユニットの回路図である。 実施の形態３にかかる撮像素子の動作例を説明するタイミングチャートである。 実施の形態４にかかる撮像素子のブロック図である。 実施の形態４にかかる撮像素子の垂直読み出し線、転送スイッチの構成を説明するブロック図である。 実施の形態４にかかる撮像素子内の画素ユニットの回路図である。 実施の形態４にかかる撮像素子のフォトダイオードの構造を説明する断面図である。 実施の形態４にかかる撮像素子の動作例を説明するタイミングチャートである。 実施の形態４にかかる撮像素子における画像情報の出力処理を説明するフローチャートである。 実施の形態４にかかる撮像素子における画像特徴情報の出力処理を説明するフローチャートである。 実施の形態４にかかる撮像素子における位相差オートフォーカスの原理を説明する図である。 実施の形態４にかかる撮像素子にかかる撮像素子においてフォーカスずれが生じている場合のフォトダイオードの出力を説明するグラフである。 実施の形態５にかかる撮像素子のブロック図である。 実施の形態５にかかる撮像素子の画素アレイの回路構成を説明するブロック図である。 実施の形態５にかかる撮像素子内の画素ユニット及びフローティングディフュージョン共通切替回路の回路図である。 実施の形態５にかかる撮像素子の第１の動作モード時の画素ユニットの構成を示すブロック図である。 実施の形態５にかかる撮像素子の第２の動作モード時の画素ユニットの構成を示すブロック図である。 実施の形態５にかかる撮像素子の第２の動作モード時の動作例を説明するタイミングチャートである。 実施の形態５にかかる撮像素子の第１の動作モード時の読み出し動作の変形例を説明する図である。

実施の形態１
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、又は、それらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

図１に実施の形態１にかかるカメラシステム１のブロック図を示す。図１に示すように、カメラシステム１は、ズームレンズ１１、絞り機構１２、固定レンズ１３、フォーカスレンズ１４、センサ１５、ズームレンズアクチュエータ１６、フォーカスレンズアクチュエータ１７、信号処理回路１８、システム制御ＭＣＵ１９、モニタ、記憶装置を有する。ここで、モニタ及び記憶装置は、カメラシステム１で撮影した画像を確認及び記憶するものであり、これらをカメラシステム１とは切り離した別のシステム上に設けても良い。

ズームレンズ１１、絞り機構１２、固定レンズ１３及びフォーカスレンズ１４は、カメラシステム１のレンズ群を構成する。ズームレンズ１１は、ズームアクチュエータ１６により位置の変更が行われる。フォーカスレンズ１４は、フォーカスアクチュエータ１７により位置の変更が行われる。そして、カメラシステム１では、各種アクチュエータによりレンズを移動させることでズーム倍率、フォーカスを変更し、かつ、絞り機構１２を動作させることで入射光量を変更する。

ズームアクチュエータ１６は、システム制御ＭＣＵ１９が出力するズーム制御信号ＳＺＣに基づきズームレンズ１１を移動させる。フォーカスアクチュエータ１７は、システム制御ＭＣＵ１９が出力するフォーカス制御信号ＳＦＣに基づきフォーカスレンズ１４を移動させる。絞り機構１２は、システム制御ＭＣＵ１９が出力する絞り制御信号ＳＤＣにより絞り量を調節する。

センサ１５は、実施の形態１にかかる撮像素子に該当するものであり、例えば、フォトダイオード等の光電変換素子を有し、当該受光素子から得られた受光画素情報をデジタル値に変換して画素情報Ｄｏを出力する。また、センサ１５は、センサ１５が出力する画素情報Ｄｏを解析して画像情報Ｄｏの特徴を表す画像特徴情報ＤＣＩを出力する機能を追加することも出来る。この画像特徴情報ＤＣＩには、実施の形態４で説明するオートフォーカス処理において取得される２つの画像が含まれる。さらに、センサ１５は、モジュール制御ＭＣＵ１８から与えられるセンサ制御信号ＳＳＣに基づき画素情報Ｄｏの画素毎のゲイン制御、画素情報Ｄｏの露光制御、及び、画素情報ＤｏのＨＤＲ（High Dynamic Range）制御を行う。センサ１５の詳細については後述する。

信号処理回路１８は、センサ１５から受信した画像情報Ｄｏに画像補正等の画像処理を施して画像データＤｉｍｇを出力する。信号処理回路１８は、受信した画素情報Ｄｏを解析して色空間情報ＤＣＤを出力する。色空間情報ＤＣＤには、例えば、画素情報Ｄｏの輝度情報、及び、色情報が含まれる。なお、画像特徴情報ＤＣＩをセンサ１５が出力しない場合、信号処理回路１８が画像特徴情報ＤＣＩを出力する。

システム制御ＭＣＵ１９は、信号処理回路１８又はセンサ１５から出力される画像特徴情報ＤＣＩに基づきレンズ群のフォーカスを制御する。より具体的には、システム制御ＭＣＵ１９は、フォーカス制御信号ＳＦＣをフォーカスアクチュエータ１７に出力することでレンズ群のフォーカスを制御する。システム制御ＭＣＵ１９は、絞り制御信号ＳＤＣを絞り機構１２に出力して絞り機構１２の絞り量を調節する。さらに、システム制御ＭＣＵ１９は、外部から与えられるズーム指示に従ってズーム制御信号ＳＺＣを生成し、ズーム制御信号ＳＺＣをズームアクチュエータ１６に出力することでレンズ群のズーム倍率を制御する。

より具体的には、ズームアクチュエータ１６によりズームレンズ１１を移動することでフォーカスがずれる。そこで、システム制御ＭＣＵ１９は、信号処理回路１８又はセンサ１５から得た画像特徴情報ＤＣＩに含まれる２つの画像に基づき２つの物体像間の位置的位相差を算出し、この位置的位相差に基づきレンズ群のデフォーカス量を算出する。システム制御ＭＣＵ１９は、このデフォーカス量に応じて自動的にフォーカスを合わせる。この処理がオートフォーカス制御である。

また、システム制御ＭＣＵ１９は、信号処理回路１８が出力する色空間情報ＤＣＤに含まれる輝度情報に基づきセンサ１５の露出設定を指示する露出制御値を算出して、信号処理回路１８から出力される色空間情報ＤＣＤに含まれる輝度情報が露出制御値に近づくようにセンサ１５の露光設定及びゲイン設定を制御する。このとき、システム制御ＭＣＵ１９は、露出を変更する際に絞り機構１２の制御値を算出しても良い。

また、システム制御ＭＣＵ１９は、ユーザーからの指示に基づき画像データＤｉｍｇの輝度或いは色を調整する色空間制御信号ＳＩＣを出力する。なお、システム制御ＭＣＵ１９は、信号処理回路１８から取得した色空間情報ＤＣＤとユーザーから与えられた情報との差分に基づき色空間制御信号ＳＩＣを生成する。

実施の形態１にかかるカメラシステム１では、センサ１５の画素ユニットから画素信号を読み出す際に利用する回路と読み出し制御方法に特徴の１つを有する。また、上述した画素情報Ｄｏは、画素ユニットから読み出した画素信号に対してアナログデジタル変換処理を行ったデジタルデータである。そこで、以下では、センサ１５についてより詳細に説明する。

図２に実施の形態１にかかるセンサ１５のフロアレイアウトの一部の概略図を示す。図２では、センサ１５のフロアレイアウトのうちロウコントローラ２０、カラムコントローラ２１、画素アレイ２２のフロアレイアウトのみを示した。

ロウコントローラ２０は、格子状に配置された画素ユニット２３の活性状態を行毎に制御する。カラムコントローラ２１は、格子状に配置された画素ユニット２３から読み出される画素信号を列毎に読み出す。カラムコントローラ２１には、画素信号を読み出すためのスイッチ回路及び出力バッファが含まれる。また、カラムコントローラ２１に含まれる回路はロウコントローラ２０が出力する制御信号に基づき動作タイミングが制御される。つまり、実施の形態１にかかるセンサ１５では、ロウコントローラ２０をカラムコントローラ２１のタイミング制御回路として用いる。

画素アレイ２２には、画素ユニット２３が格子状に配置される。図２に示す例では、各画素ユニット２３は、列方向に１個以上の光電変換素子（例えば、フォトダイオードＰＤ）からなるフォトダイオード群を含む。より具体的には、各画素ユニット２３は、４つのフォトダイオード（例えば、フォトダイオードＰＤ０〜ＰＤ３）により構成される。また、フォトダイオードには、それぞれカラーフィルタが設けられている。図２に示す例では、ベイヤー方式のカラーフィルタの配列を採用する。ベイヤー方式では、輝度信号に寄与する割合の大きい緑色（Ｇ）のカラーフィルタが市松状に配置され、残りの部分に赤色（Ｒ）及び青色（Ｂ）のカラーフィルタが市松状に配置される。別の観点では、カラーフィルタは、複数の画素のうち上下左右方向に隣り合う画素において互いに異なる色を透過するように配置されるとも言える。そして、画素アレイ２２は、上記の画素ユニットを単位として動作するため、以下で各画素ユニットの構成及び動作について説明する。

図３に実施の形態１にかかるセンサ１５の垂直読み出し線、転送スイッチの構成を説明するブロック図を示す。また、図３では、垂直読み出し線及び転送スイッチの構成をより明確に説明するために画素ユニット２３及びカラムコントローラ２１に含まれるアナログデジタル変換回路２４を示した。また、図３では、２行２列分の画素ユニット及びカラムコントローラ２１内の回路のみを示した。また、図３以降の図面では、画素ユニットが配置される行の番号を＜＞内に示し、列の番号を［］内に示す。

図３に示すように、実施の形態１にかかるセンサ１５は、１列に配置された画素ユニットに対して第１の垂直読み出し線（例えば、垂直読み出し線ＰＩＸＯＵＴ＿Ｌ）と、第２の垂直読み出し線（例えば、垂直読み出し線ＰＩＸＯＵＴ＿Ｒ）と、が設けられる。垂直読み出し線ＰＩＸＯＵＴ＿Ｌには、第１の画素ユニット（例えば、偶数行目（０行目、２行目、・・・）の画素ユニット）が接続される。垂直読み出し線ＰＩＸＯＵＴ＿Ｒには、第２の画素ユニット（例えば、奇数行目（１列目、３行目、・・・）の画素ユニット）が接続される。

カラムコントローラ２１には、列毎に、第１の画素電流源（例えば、画素電流源Ｉｐｘ＿Ｌ）、第２の画素電流源（画素電流源Ｉｐｘ＿Ｒ）、第１の転送スイッチ（例えば、転送スイッチ２５）、第２の転送スイッチ（例えば、転送スイッチ２６）、アナログデジタル変換回路２４を有する。

画素電流源Ｉｐｘ＿Ｌは、垂直読み出し線ＰＩＸＯＵＴ＿Ｌに対応して設けられ、垂直読み出し線ＰＩＸＯＵＴ＿Ｌから電流を引き抜く。画素電流源Ｉｐｘ＿Ｒは、垂直読み出し線ＰＩＸＯＵＴ＿Ｒに対応して設けられ、垂直読み出し線ＰＩＸＯＵＴ＿Ｒから電流を引き抜く。転送スイッチ２５は、垂直読み出し線ＰＩＸＯＵＴ＿Ｌの一端に設けられる。転送スイッチ２５は、ロウコントローラ２０から出力される読み出し線選択信号ＬＩＮＥ＿ＳＥＬ＿Ｌに基づき開閉状態が制御される。転送スイッチ２６は、垂直読み出し線ＰＩＸＯＵＴ＿Ｒの一端に設けられる。転送スイッチ２６は、読み出し線選択信号ＬＩＮＥ＿ＳＥＬ＿Ｌに基づき開閉状態が制御される。

なお、図３では、画素電流源を画素ユニットと画素スイッチの間の垂直読み出し線に設けたが、画素電流源を転送スイッチからアナログデジタル変換回路に至る経路に設けることも考えられる。しかしながら、画素電流源を転送スイッチからアナログデジタル変換回路に至る経路に設けた場合、画素ユニット内の選択トランジスタが遮断状態、かつ、転送スイッチが開状態となっている期間に垂直読み出し線の電位が不安定になり後述する垂直読み出し線へのダークレベルの設定に時間がかかる場合がある。そのため、画素電流源は、画素ユニットと画素スイッチの間の垂直読み出し線に設けることが好ましい。

アナログデジタル変換回路２４は、転送スイッチ２５及び転送スイッチ２６を介して入力される信号の信号レベルに応じたデジタル値を出力する。つまり、アナログデジタル変換回路２４は、一組の垂直読み出し線ＰＩＸＯＵＴ＿Ｌ、ＰＩＸＯＵＴ＿Ｒに対して１つ設けられる。

また、図３では、画素電流源に対して並列接続される負荷抵抗Ｒｉ（図３中のＲｉ＿Ｒ、Ｒｉ＿Ｒ）、垂直読み出し線の寄生抵抗Ｒｗｉｒｅ（図３中のＲｗｉｒｅ＿Ｌ、Ｒｗｉｒｅ＿Ｌ）、垂直読み出し線の寄生容量Ｃｌｉｎｅ（Ｃｌｉｎｅ＿Ｌ、Ｃｌｉｎｅ＿Ｒ）を示した。

続いて、実施の形態１にかかるセンサ１５の画素ユニット２３について説明する。図４に実施の形態１にかかる撮像素子内の画素ユニットの回路図を示す。画素アレイ２２内に配置される画素ユニット２３は、対応する行が異なるのみで、回路としては同じ回路が用いられる。そこで、０行目に配置される画素ユニットを例に画素ユニット２３の回路について説明する。

図４に示すように、画素ユニット２３は、光電変換素子（例えば、フォトダイオードＰＤ０〜ＰＤ３）、転送トランジスタ３１０〜３１３、リセットトランジスタ３２、増幅トランジスタ３３、選択トランジスタ３４を有する。なお、転送トランジスタ３１０〜３１３、リセットトランジスタ３２、増幅トランジスタ３３、選択トランジスタ３４は、ＮＭＯＳトランジスタである。

転送トランジスタ３１０〜３１３は、フォトダイオードＰＤ０〜ＰＤ３に対応した設けられるトランジスタである。転送トランジスタ３１０〜３１３は転送制御信号ＴＸ０〜ＴＸ３により開閉状態が制御されるスイッチとして機能する。転送トランジスタ３１０〜３１３は、導通した状態（スイッチの閉状態）となることで、フローティングディフュージョンＦＤに対応するフォトダイオードに蓄積された電荷を転送する。詳しくは後述するが、実施の形態１にかかるセンサ１５では、フォトダイオード毎にフローティングディフュージョンＦＤに電荷の転送を行うことで画素信号を読み出す制御を行う。

リセットトランジスタ３２は、電源配線ＶＤＤ＿ＰＸとフローティングディフュージョンＦＤとの間に設けられる。リセットトランジスタ３２はリセット制御信号ＲＳＴにより開閉状態が制御されるスイッチである。実施の形態１にかかるセンサ１５では、リセットトランジスタ３２を導通した状態とすることで、フローティングディフュージョンＦＤの電位をリセットレベルとする。

増幅トランジスタ３３は、ゲートにフローティングディフュージョンＦＤが接続され、ドレインが電源配線ＶＤＤ＿ＰＸに接続される。増幅トランジスタ３３のソースは、選択トランジスタ３４のドレインに接続される。選択トランジスタ３４は、ゲートに選択信号ＳＥＬが入力され、ソースが垂直読み出し線ＰＩＸＯＵＴ＿Ｌに接続される。増幅トランジスタ３３は、フローティングディフュージョンＦＤの電圧レベルに応じた画素信号を生成する。選択トランジスタ３４は選択信号ＳＥＬにより開閉状態が制御されるスイッチである。実施の形態１にかかるセンサ１５では選択トランジスタ３４を導通した状態とすることで、増幅トランジスタ３３が生成した画素信号を垂直読み出し線ＰＩＸＯＵＴ＿Ｌに出力する。

続いて、実施の形態１にかかるセンサ１５のアナログデジタル変換回路２４について説明する。実施の形態１にかかるアナログデジタル変換回路２４は、転送スイッチ２５と転送スイッチ２６とに対して共通に設けられる入力端子を有し、転送スイッチ２５を介して入力されるダークレベル信号のデジタル値への変換及び画素信号のデジタル値への変換と、転送スイッチ２６を介して入力されるダークレベル信号のデジタル値への変換及び画素信号のデジタル値への変換と、を交互に実施する。つまり、アナログデジタル変換回路２４は、入力される信号を入力された順に１つずつデジタル値に変換する。

ここで、図５に実施の形態１にかかるセンサ１５のアナログデジタル変換回路２４の回路図を示す。図５では、アナログデジタル変換回路２４の構成要素を説明するために、ロウコントローラ２０を示した。アナログデジタル変換回路２４は、ロウコントローラ２０に含まれる参照電圧生成回路４１、制御信号生成回路４２、ランプ信号生成回路４３から各種制御信号及び動作に用いる電圧を受け取って動作する。また、アナログデジタル変換回路２４は、プログラマブルゲインアンプ（以下、ＰＧＡと称す）として機能する増幅器ＯＰと、アナログデジタル変換器として動作するコンパレータＣＭＰを有する。

図５に示すように、アナログデジタル変換回路２４は、増幅器ＯＰ、比較器ＣＭＰ、コンデンサＣ１〜Ｃ４、スイッチＳＷ１、ＳＷ２を有する。増幅器ＯＰは、反転入力端子にコンデンサＣ１を介して画素信号が入力される。増幅器ＯＰの出力端子と反転入力端子との間にはコンデンサＣ２が設けられる。そして、増幅器ＯＰの正転入力端子には、参照電圧生成回路４１からＰＧＡ参照電圧が与えられる。コンデンサＣ１は、制御信号生成回路４２が出力するＰＧＡゲイン設定信号により容量値が決定される可変容量である。ここで、増幅器ＯＰ、コンデンサＣ１、Ｃ２は、プログラマブルゲインアンプとして機能する。このプログラマブルゲインアンプは、ＰＧＡゲイン設定信号によりコンデンサＣ１とコンデンサＣ２との容量比を変化させることで、画素信号の増幅率を可変する。

比較器ＣＭＰは、反転入力端子と接地配線との間にコンデンサＣ４が接続され、正転入力端子がスイッチＳＷ１を介して増幅器ＯＰの出力端子と接続される。比較器ＣＭＰの正転入力端子にはコンデンサＣ３の一端が接続される。コンデンサＣ３の他端にはランプ信号生成回路４３からランプ信号が入力される。また、比較器ＣＭＰの反転入力端子と出力端子との間にはスイッチＳＷ２が接続される。スイッチＳＷ１は、制御信号生成回路４２が出力するＡＤＣサンプリングパルス信号により開閉状態が制御される。スイッチＳＷ２は、制御信号生成回路４２が出力するＡＤＣオートゼロパルス信号により開閉状態が制御される。また、アナログデジタル変換器１１は、比較器ＣＭＰの出力値に応じて基準クロックをカウントするカウンタを有する。この基準クロックは図示を省略した発振回路等が出力するものである。アナログデジタル変換回路２４は、ランプ信号の信号レベルと画素信号の信号レベルとの大小関係が反転したことに応じてカウンタのカウント動作を停止して、停止時点でカウンタが出力するカウント値をデジタル値として出力する。

ここで、比較器ＣＭＰ、コンデンサＣ３、Ｃ４は、シングルスロープ積分型ＡＤ変換回路として機能する。シングルスロープ積分型ＡＤ変換回路は、比較器ＣＭＰの出力値をカウントするカウンタのカウント値と相関を有するランプ信号を参照基準電圧とする。そしてシングルスロープ積分型ＡＤ変換回路は、ランプ信号を比較器ＣＭＰに入力し、変換対象のアナログ信号とこのランプ信号とを比較し、両者が一致した時点でのカウント値を保持し、これをＡＤ変換結果として出力する。なお、図５に示す例では、コンデンサＣ３、Ｃ４にプログラマブルゲインアンプ側から入力される画素信号のアナログレベルを保持する。そして、実施の形態１にかかるシングルスロープ積分型ＡＤ変換回路では、コンデンサＣ３の他端に与えたランプ信号の電圧レベルを変化させながら２つのコンデンサに蓄積された電荷により生じた電圧の比較を行う。

続いて、実施の形態１にかかるセンサ１５の動作について説明する。実施の形態１にかかるセンサ１５では、奇数行目の画素ユニット２３と偶数行目の画素ユニット２３とを対となる２本の垂直読み出し線のうち異なる垂直読み出し線に接続し、２本の垂直読み出し線の一端に設けた転送スイッチをオン（閉状態）する。これにより、実施の形態１にかかるセンサ１５は、画素ユニット２３から読み出した画素信号の変換処理と、垂直読み出し線をダークレベルとするリセット処理と、を並列して行う。

そこで、図６に実施の形態１にかかるセンサ１５の第１の動作例を説明するタイミングチャートを示す。なお、図６に示す各動作の切り替えタイミング及び各処理毎の回路状態はタイミング制御回路として機能するロウコントローラ２０により制御されるものとする。

図６に示すように、実施の形態１にかかるセンサ１５では、０行目の画素ユニット２３から画素信号の読み出し処理と、１行目の画素ユニット２３からの画素信号の読み出しを交互に行う。

図６に示す例では、タイミングＴＢ０〜ＴＢ１０間での期間は読み出し線選択信号ＬＩＮＥ＿ＳＥＬ＿Ｌ、ＬＩＮＥ＿ＳＥＬ＿Ｒをいずれもロウレベルとする。そして、タイミングＴＢ０〜ＴＢ１の期間においてリセット制御信号ＲＳＴ＜０＞及び選択信号ＳＥＬ＜０＞を立ち上げる。これにより、０行目の画素ユニット２３内のフローティングディフュージョンＦＤをダークレベルにリセットする（図中のＲＳＴ）。続いて、タイミングＴＢ１において、リセット制御信号ＲＳＴ＜０＞をハイレベルからロウレベルに切り替えてフローティングディフュージョンＦＤのリセットを終了する。その後のタイミングＴＢ１からＴＢ１０の期間は、選択信号ＳＥＬ＜０＞をハイレベルに維持して、フローティングディフュージョンＦＤのダークレベルに基づき、垂直読み出し線ＰＩＸＯＵＴ＿Ｌにダークレベルを読み出す（図６中のＬＩＮＥ ＤＡＲＫ）。垂直読み出し線ＰＩＸＯＵＴ＿Ｌのリセット処理は、タイミングＴＢ０から開始されるが、垂直読み出し線ＰＩＸＯＵＴ＿Ｌは、フローティングディフュージョンＦＤに比べて容量が大きいため、フローティングディフュージョンＦＤよりもリセットに時間がかかるためである。

続いて、タイミングＴＢ１０からタイミングＴＢ１１にかけて読み出し線選択信号ＬＩＮＥ＿ＳＥＬ＿Ｌをロウレベルからハイレベルに切り替える。このとき、読み出し線選択信号ＬＩＮＥ＿ＳＥＬ＿Ｒはロウレベルを維持する。これにより転送スイッチ２５がオン状態となり、転送スイッチ２６はオフ状態を維持する。ここで、転送スイッチ２５がオフ状態からオン状態に切り替える際に転送スイッチ２５を構成するトランジスタのゲートの電圧変化に伴う読み出し線選択信号ＬＩＮＥ＿ＳＥＬ＿Ｌ及び転送スイッチ２５とアナログデジタル変換回路２４とを接続する配線にノイズが発生するインジェクションが生じる。そのため、このインジェクションによるノイズが収束した後からセンサ１５は、アナログデジタル変換処理を開始する。このインジェクションは、転送スイッチ２５、２６をオン状態からオフ状態に切り替える際、及びオフ状態からオン状態に切り替える際に発生する。そのため、センサ１５では、タイミングＴＢ１１以降の動作においてもこのインジェクション期間にアナログデジタル変換処理を行わないように動作タイミングが制御される。

そして、タイミングＴＢ１１からタイミングＴＢ１２の期間に垂直読み出し線ＰＩＸＯＵＴ＿Ｌからアナログデジタル変換回路２４にダークレベルを転送する（図６中のＡＤＣ ＤＡＲＫ）。その後、タイミングＴＢ１２からタイミングＴＢ１３の期間に転送制御信号ＴＸ０＜０＞をハイレベルとしてフォトダイオードＰＤ０で発生した電荷を０行目の画素ユニット２３のフローティングディフュージョンＦＤに転送する（図６中のＴＸ）。続いて、タイミングＴＢ１３からタイミングＴＢ２０の期間に、０行目の画素ユニット２３のフローティングディフュージョンＦＤの読み出した電荷に基づき生成される画素信号を垂直読み出し線ＰＩＸＯＵＴ及びアナログデジタル変換回路２４に転送する（図６中のＳＩＧ）。

センサ１５では、１つの画素信号の出力に要する時間を１Ｈ時間と称す。図６に示す例では１Ｈ時間は、タイミングＴＢ１０からタイミングＴＢ２０の間の時間である。また、タイミングＴＢ２０からタイミングＴＢ３０、タイミングＴＢ３０からタイミングＴＢ４０、タイミングＴＢ４０からタイミングＴＢ５０の時間は、タイミングＴＢ１０からタイミングＴＢ２０と同じ時間となる。

また、実施の形態１にかかるセンサ１５では、ダークレベルと画素信号との差分を画素信号の値として最終的な画素情報Ｄｏを生成する。これにより、実施の形態１にかかるセンサ１５では、ダークレベルの信号に重畳されるノイズを除去したノイズレベルの小さい画素情報Ｄｏを出力する。

また、実施の形態１にかかるセンサ１５では、タイミングＴＢ１０からタイミングＴＢ２０の期間において、オフ状態とされる転送スイッチ２６に対応する垂直読み出し線ＰＩＸＯＵＴ＿Ｒのリセット動作を行う。具体的には、タイミングＴＢ１０からタイミングＴＢ１１のインジェクション期間にリセット制御信号ＲＳＴ＜１＞及び選択信号ＳＥＬ＜１＞をロウレベルからハイレベルに切り替えることで、１行目の画素ユニット２３のフローティングディフュージョンＦＤをダークレベルとする。また、タイミングＴＢ１２からタイミングＴＢ２０の期間に、１行目の画素ユニット２３内のダークレベルを垂直読み出し線ＰＩＸＯＵＴ＿Ｒに読み出す。

続いて、タイミングＴＢ２０からタイミングＴＢ３０の期間は、画素信号の読み出しを行う垂直読み出し線と、リセット処理を行う垂直読み出し線とをタイミングＴＢ１０からタイミングＴＢ２０とは入れ替えて、タイミングＴＢ１０からタイミングＴＢ２０の処理を行う。具体的には、転送スイッチ２５をオフ状態、かつ、転送スイッチ２６をオン状態として、垂直読み出し線ＰＩＸＯＵＴ＿Ｒに読み出されたダークレベルのアナログデジタル変換回路２４への転送と、１行目の画素ユニット２３内でのフォトダイオードＰＤ０からフローティングディフュージョンＦＤへの電荷の転送と、垂直読み出し線ＰＩＸＯＵＴ＿Ｒ及びアナログデジタル変換回路２４への画素信号の読み出しを行う。また、０行目の画素ユニット２３においては、０行目の画素ユニット２３内のフローティングディフュージョンＦＤをダークレベルとするリセット処理及び垂直読み出し線ＰＩＸＯＵＴ＿Ｌへのダークレベルの読み出しを行う。

続いて、タイミングＴＢ３０からタイミングＴＢ４０の期間は、画素信号の読み出しを行う垂直読み出し線と、リセット処理を行う垂直読み出し線とをタイミングＴＢ２０からタイミングＴＢ３０とは入れ替えて、タイミングＴＢ２０からタイミングＴＢ３０の処理を行う。具体的には、転送スイッチ２５をオン状態、かつ、転送スイッチ２６をオフ状態として、垂直読み出し線ＰＩＸＯＵＴ＿Ｌに読み出されたダークレベルのアナログデジタル変換回路２４への転送と、０行目の画素ユニット２３内でのフォトダイオードＰＤ１からフローティングディフュージョンＦＤへの電荷の転送と、垂直読み出し線ＰＩＸＯＵＴ＿Ｒ及びアナログデジタル変換回路２４への画素信号の読み出しを行う。また、１行目の画素ユニット２３においては、１行目の画素ユニット２３内のフローティングディフュージョンＦＤをダークレベルとするリセット処理及び垂直読み出し線ＰＩＸＯＵＴ＿Ｒへのダークレベルの読み出しを行う。

続いて、タイミングＴＢ２０からタイミングＴＢ３０の期間は、画素信号の読み出しを行う垂直読み出し線と、リセット処理を行う垂直読み出し線とをタイミングＴＢ１０からタイミングＴＢ２０とは入れ替えて、タイミングＴＢ１０からタイミングＴＢ２０の処理を行う。具体的には、転送スイッチ２５をオフ状態、かつ、転送スイッチ２６をオン状態として、垂直読み出し線ＰＩＸＯＵＴ＿Ｒに読み出されたダークレベルのアナログデジタル変換回路２４への転送と、１行目の画素ユニット２３内でのフォトダイオードＰＤ０からフローティングディフュージョンＦＤへの電荷の転送と、垂直読み出し線ＰＩＸＯＵＴ＿Ｒ及びアナログデジタル変換回路２４への画素信号の読み出しを行う。また、０行目の画素ユニット２３においては、０行目の画素ユニット２３内のフローティングディフュージョンＦＤをダークレベルとするリセット処理及び垂直読み出し線ＰＩＸＯＵＴ＿Ｌへのダークレベルの読み出しを行う。

続いて、タイミングＴＢ４０からタイミングＴＢ５０の期間は、画素信号の読み出しを行う垂直読み出し線と、リセット処理を行う垂直読み出し線とをタイミングＴＢ３０からタイミングＴＢ４０とは入れ替えて、タイミングＴＢ３０からタイミングＴＢ４０の処理を行う。具体的には、転送スイッチ２５をオフ状態、かつ、転送スイッチ２６をオン状態として、垂直読み出し線ＰＩＸＯＵＴ＿Ｌに読み出されたダークレベルのアナログデジタル変換回路２４への転送と、１行目の画素ユニット２３内でのフォトダイオードＰＤ１からフローティングディフュージョンＦＤへの電荷の転送と、垂直読み出し線ＰＩＸＯＵＴ＿Ｒ及びアナログデジタル変換回路２４への画素信号の読み出しを行う。また、１行目の画素ユニット２３においては、１行目の画素ユニット２３内のフローティングディフュージョンＦＤをダークレベルとするリセット処理及び垂直読み出し線ＰＩＸＯＵＴ＿Ｒへのダークレベルの読み出しを行う。

なお、実施の形態１にかかるセンサ１５では、ダークレベル及び画素信号の転送を受けたアナログデジタル変換回路２４は、転送された信号レベルをデジタル値に変換して画素出力値ＤＯＵＴを出力する。つまり、実施の形態１にかかるセンサ１５では、タイミング制御回路（例えば、ロウコントローラ２０）が、リセット処理と、変換出力処理とが１つの期間内で並列して行われるように画素ユニット、転送スイッチ２５、２６、及びアナログデジタル変換回路２４を制御する。ここで、リセット処理では、転送スイッチ２５と転送スイッチ２６とのうち遮断状態に制御された転送スイッチに接続されるリセット対象垂直読み出し線と、リセット対象垂直読み出し線に接続される画素ユニット内のフローティングディフュージョンと、の信号レベルをダークレベルにリセットする。また、出力変換処理では、転送スイッチ２５と転送スイッチ２６とのうち導通状態に制御された転送スイッチに接続される読み出し対象垂直読み出し線から出力されるダークレベルを有するダークレベル信号のデジタル値への変換、読み出し対象垂直読み出し線に接続される画素ユニットからアナログデジタル変換回路への画素信号の出力、及び、画素信号のデジタル値への変換を行う。

図６で説明したタイミングチャートは一例であり、センサ１５の動作として別の動作タイミングを考えることもできる。そこで、図７に実施の形態１にかかるセンサ１５の第２の動作例を説明するタイミングチャートを示す。図７に示す例では、オフ状態に制御される垂直読み出し線に接続される画素ユニット２３内のフローティングディフュージョンＦＤのリセットタイミングが図６に示した例と異なる。具体的には、図７に示す例では、オン状態とされる転送スイッチに対応する垂直読み出し線に接続される画素ユニット２３内のフローティングディフュージョンＦＤにフォトダイオードの電荷を転送するタイミングで、オフ状態とされる転送スイッチに対応する垂直読み出し線に接続される画素ユニット２３内のフローティングディフュージョンＦＤのリセット処理を行う。また、図７に示す例では、オン状態とされる転送スイッチに対応する垂直読み出し線に接続される画素ユニット２３内からアナログデジタル変換回路２４に画素信号を転送するタイミングで、オフ状態とされる転送スイッチに対応する垂直読み出しのリセット処理を行う。

上述したように、垂直読み出し線に対するリセット処理は、様々なタイミングで行う事が考えられるが、好ましくないリセット処理のタイミングもある。そこで、好ましくない動作タイミングとして、図８に実施の形態１にかかる撮像素子の第３の動作例を説明するタイミングチャートを示す。図８に示す例では、オン状態とされる転送スイッチに対応する垂直読み出し線に読み出されたダークレベルをアナログデジタル変換回路２４に転送する期間内にリセット制御信号の立ち上がりタイミングがある。また、図８に示す例では、オン状態とされる転送スイッチに対応する垂直読み出し線に接続される画素ユニット２３内からアナログデジタル変換回路２４に画素信号を転送するタ期間内にリセット制御信号の立ち下がりタイミングがある。このように、アナログデジタル変換回路２４に変換対象の信号を転送している期間内にリセット制御信号ＲＳＴ等の論理レベルの切り替えが発生すると、センサ１５内の電流消費量がアナログデジタル変換回路２４の変換処理中に増加することに伴い電源ノイズが大きくなる。このような電源ノイズの増大は、アナログデジタル変換回路２４の変換処理結果に誤差を生じさせることになる問題を有する。このようなことから、実施の形態１にかかるセンサ１５では、ロウコントローラ２０は、アナログデジタル変換回路がアナログ値を有する信号をデジタル値に変換するアナログデジタル変換処理を行っている期間以外の期間において画素ユニットにリセット動作を指示するリセット制御信号の論理レベルを切り替える。

また、実施の形態１にかかるセンサ１５では、垂直読み出し線のリセット処理と、アナログデジタル変換回路２４への信号転送処理とを、並列させることなく、画素ユニット毎に垂直読み出し線のリセット処理と、アナログデジタル変換回路２４への信号転送処理とを、連続して行うこともできる。そこで、図９に実施の形態１にかかるセンサ１５の第４の動作例を説明するタイミングチャートを示す。図９に示す例では、画素信号を読み出す対象の画素ユニットに対する垂直読み出し線のリセット処理と、アナログデジタル変換回路２４への信号転送処理とが終了するまで他の画素ユニットに対する操作は行われない。また、図９に示す例では、垂直読み出し線へのダークレベルの読み出しとダークレベルのアナログデジタル変換回路２４への転送が１つの処理として行われる。そのため、図９では、ダークレベルのアナログデジタル変換回路２４の読み出しをＤＡＲＫで示した。また、図９に示す例では、画素信号は、０行目の画素ユニット２３のフォトダイオードＰＤ０、１行目の画素ユニット２３のフォトダイオードＰＤ０、０行目の画素ユニット２３のフォトダイオードＰＤ１、１行目の画素ユニット２３のフォトダイオードＰＤ１の順で読み出される。このとき、画素信号の読み出し対象となっていない画素ユニット２３が接続される垂直読み出し線はブランク状態となる。

ここで、実施の形態１にかかるセンサ１５において、垂直読み出し線のリセット処理と、アナログデジタル変換回路２４への信号転送処理とを、並列して行った場合の読み出し時間の短縮効果について説明する。

まず、図９に示した例のように、垂直読み出し線へのダークレベルの読み出しとアナログデジタル変換回路２４へのダークレベルの転送を１つの処理として行った場合において、アナログデジタル変換回路２４の入力容量をダークレベルとするときの静定時間ｘ（ｔ）を（１）式に示す。ここで、静定時間とは、信号レベルが最低電圧レベル（例えば、接地電圧）からダークレベルとして想定される信号レベルの９０％の電圧となるまでの時間である。また、以下の説明では、ｇｍを増幅トランジスタ３３のトランスコンダクタンス、Ｒｗｉｒｅを垂直読み出し線の寄生抵抗の抵抗値、Ｃｌｉｎｅを垂直読み出し線の寄生容量の容量値、抵抗Ｒｉを垂直読み出し線に接続される負荷抵抗の抵抗値、Ｃ＿ＡＤＣをアナログデジタル変換回路２４の入力容量の容量値、ｔを時間とする。

一方、図６で示した例のように、垂直読み出し線へのダークレベルの読み出しとアナログデジタル変換回路２４へのダークレベルの転送を別個の処理として行った場合において、垂直読み出し線をダークレベルとするときの静定時間ｘ＿ｌｉｎｅ（ｔ）を（２）式に示す。

また、図６で示した例のように、垂直読み出し線へのダークレベルの読み出しとアナログデジタル変換回路２４へのダークレベルの転送を別個の処理として行った場合において、アナログデジタル変換回路２４の入力容量をダークレベルとするときの静定時間ｘ＿ＡＤＣ（ｔ）を（３）式に示す。

（１）式と（３）式を比較すると、（３）式は、分子の容量値に関する項が（１）式よりも小さくなっている。つまり、垂直読み出し線へのダークレベルの読み出しとアナログデジタル変換回路２４へのダークレベルの転送を並列、かつ、別個の処理として行った場合、１Ｈ時間に内のダークレベル読み出しに要する時間を短くすることができる。また、（２）式で示す静定時間ｘ＿ｌｉｎｅは、画素信号が垂直読み出し線の寄生容量及びアナログデジタル変換回路２４の入力容量を充電しながら読み出されることを考えると、画素信号の読み出し時間よりも短くなることが分かる。つまり、実施の形態１にかかるセンサ１５において、垂直読み出し線へのダークレベルの読み出しとアナログデジタル変換回路２４へのダークレベルの転送を並列、かつ、別個の処理として行うことで、垂直読み出し線へのダークレベルの読み出しとアナログデジタル変換回路２４へのダークレベルの転送を１つの処理として実行する場合よりも１Ｈ時間を短くすることができる。

上記説明より、実施の形態１にかかるセンサ１５では、同一の列に配置される画素ユニットを２つのグループに分類する。そして、実施の形態１にかかるセンサ１５は、一方のグループに属する画素ユニットから出力されるダークレベル及び画素信号をアナログデジタル変換回路２４に読み出すアナログデジタル変換処理と、他方のグループに属する画素ユニットが出力するダークレベルで対応する垂直読み出し線をリセットするリセット処理と、を並列して行う。また、実施の形態１にかかるセンサ１５では、２つのグループの間でアナログデジタル変換処理とリセット処理とを交互に行う。これにより、実施の形態１にかかるセンサ１５では、一方のグループに属する画素ユニットから出力されるダークレベルをアナログデジタル変換回路２４に転送する前に垂直読み出し線の電圧がダークレベルに設定された状態となり、アナログデジタル変換回路２４へのダークレベルの転送時間を短縮することができる。また、実施の形態１にかかるセンサ１５では、アナログデジタル変換処理とリセット処理とを並列して行うことで、１画素分の画素信号の読み出しに必要な１Ｈ時間内に行う処理をアナログデジタル変換処理に要する時間に限りなく近づけ、１Ｈ時間を短縮することができる。

つまり、実施の形態１にかかるセンサ１５では、１画素の画素信号の読み出しに要する時間を短縮することができる。また、実施の形態１にかかるセンサ１５では、１画素分の画素信号の読み出し時間を短縮できるため、所定の期間内に読み出すことが出来る画素数を増加させることができる。発明者らの検討では、垂直読み出し線へのダークレベルの読み出しとアナログデジタル変換回路２４へのダークレベルの転送を並列、かつ、別個の処理として行った場合、垂直読み出し線へのダークレベルの読み出しとアナログデジタル変換回路２４へのダークレベルの転送を１つの処理として行った場合に比べて１０〜２０％程度の時間短縮効果があることが確認されている。

また、画素信号の読み出し速度を高速化することを考えた場合、異なる画素ユニットから読み出した画素信号を複数のアナログデジタル変換回路を用いて並列して変換処理することが考えられる。しかし、この場合、１列当たりのアナログデジタル変換回路の数が増加する問題が生じる。これに対して、実施の形態１にかかるセンサ１５では、一列の画素ユニットに対して設けられるアナログデジタル変換回路２４は１つである。そのため、実施の形態１にかかるセンサ１５は、回路規模を増加させることなく画素信号の読み出し速度の高速化を実現することができる。特に近年センサ１５の画素数が増加しており、回路規模の抑制する要求が高くなっているため、回路規模を増加させることなく読み出し速度を高速化できる効果は大きい。

実施の形態２
実施の形態２では、画素ユニット２３の別の形態となる画素ユニット２３ａを説明する。画素ユニット２３ａは、２つのフォトダイオードを含む画素ユニットである。また、実施の形態２では、画素ユニット２３ａを含むセンサ１５をセンサ１５ａと称す。そこで、図１０に実施の形態２にかかるセンサ１５ａのブロック図を示す。

図１０に示すように、実施の形態２にかかるセンサ１５ａは、画素ユニット２３ａが格子状に配置される画素アレイ２２ａを有する。実施の形態２にかかる画素ユニット２３ａは、１つの画素ユニット当たりのフォトダイオードの個数が２つである。そのため、実施の形態２にかかる画素アレイ２２ａは、隣接する２列分の画素ユニットを用いてカラーフィルタをベイヤー配置する。また、実施の形態２にかかるセンサ１５ａにおいても、一列の画素ユニットに対して２本の垂直読み出し線が設けられる。

続いて、実施の形態２にかかる画素ユニット２３ａの回路について説明する。そこで、図１１に実施の形態２にかかるセンサ１５ａ内の画素ユニット２３ａの回路図を示す。図１１に示すように、実施の形態２にかかる画素ユニット２３ａは、フォトダイオードＰＤ０、ＰＤ１の２つのダイオードを有する。つまり、画素ユニット２３ａは、実施の形態１にかかる画素ユニット２３からフォトダイオードＰＤ２、ＰＤ３、転送トランジスタ３１２、３１３を削除したものである。

実施の形態２にかかる画素ユニット２３ａを用いた場合の動作は、図６で示したタイミングチャートの動作と実質的に同じになるため、ここでは説明を省略する。

上記説明より、実施の形態１にかかる画素ユニット２３に含まれるフォトダイオードの数を削減しても実施の形態１にかかる画素ユニット２３と同様に画素信号の読み出し速度を高速化することができることが分かる。

実施の形態３
実施の形態３では、画素ユニット２３の別の形態となる画素ユニット２３ｂを説明する。画素ユニット２３ｂは、１つのフォトダイオードを含む画素ユニットである。また、実施の形態３では、画素ユニット２３ｂを含むセンサ１５をセンサ１５ｂと称す。そこで、図１２に実施の形態３にかかるセンサ１５ｂのブロック図を示す。

図１０に示すように、実施の形態３にかかるセンサ１５ｂは、画素ユニット２３ｂが格子状に配置される画素アレイ２２ｂを有する。実施の形態３にかかる画素ユニット２３ｂは、１つの画素ユニット当たりのフォトダイオードの個数が１つである。そのため、実施の形態３にかかる画素アレイ２２ｂは、隣接する２行２列分の画素ユニットを用いてカラーフィルタをベイヤー配置する。また、実施の形態３にかかるセンサ１５ｂにおいても、一列の画素ユニットに対して２本の垂直読み出し線が設けられる。

続いて、実施の形態３にかかる画素ユニット２３ｂの回路について説明する。そこで、図１３に実施の形態３にかかるセンサ１５ｂ内の画素ユニット２３ｂの回路図を示す。図１３に示すように、実施の形態３にかかる画素ユニット２３ｂは、フォトダイオードＰＤの１つのダイオードを有する。つまり、画素ユニット２３ｂは、実施の形態１にかかる画素ユニット２３からフォトダイオードＰＤ１、ＰＤ２、ＰＤ３、転送トランジスタ３１１、３１２、３１３を削除したものである。

続いて、実施の形態３にかかる画素ユニット２３ｂの動作を説明する。そこで、図１４に実施の形態３にかかる撮像素子の動作例を説明するタイミングチャートを示す。図１４に示すように、実施の形態３にかかるセンサ１５ｂでは、０行目の画素ユニット２３ｂから出力されるダークレベル及び画素信号をアナログデジタル変換回路２４に転送している期間に、１行目の画素ユニット２３ｂが接続されている垂直読み出し線ＰＩＸＯＵＴ＿Ｌをダークレベルにリセットする。また、実施の形態１にかかるセンサ１５ｂは、１行目から出力されるダークレベル及び画素信号をアナログデジタル変換回路２４に転送している期間に、２行目の画素ユニット２３ｂが接続されている垂直読み出し線ＰＩＸＯＵＴ＿Ｒをダークレベルにリセットする。このように、実施の形態３にかかるセンサ１５ｂは、ダークレベル及び画素信号をアナログデジタル変換回路２４に転送する垂直読み出し線と、リセットする垂直読み出し線を垂直読み出し線ＰＩＸＯＵＴ＿Ｒと垂直読み出し線ＰＩＸＯＵＴ＿Ｌとの間で切り替えながら画素信号の読み出し処理を行う。

上記説明より、実施の形態１にかかる画素ユニット２３に含まれるフォトダイオードの数を削減しても実施の形態１にかかる画素ユニット２３と同様に画素信号の読み出し速度を高速化することができることが分かる。

実施の形態４
実施の形態４では、画素ユニット２３の別の形態となる画素ユニット２３ｃを説明する。画素ユニット２３ｃは、２つのフォトダイオードを用いて１画素分の受光素子を構成し、この受光素子を２つ含む画素ユニットである。また、実施の形態４では、画素ユニット２３ｃを含むセンサ１５をセンサ１５ｃと称す。そこで、図１５に実施の形態４にかかるセンサ１５ｃのブロック図を示す。

図１５に示すように、実施の形態４にかかるセンサ１５ｃは、画素ユニット２３ｃが格子状に配置される画素アレイ２２ｃを有する。実施の形態４にかかる画素ユニット２３ｃは、１つの画素ユニット当たりのフォトダイオードの個数が２つである。そのため、実施の形態４にかかる画素アレイ２２ｃは、隣接する２列分の画素ユニットを用いてカラーフィルタをベイヤー配置する。また、実施の形態４にかかるセンサ１５ｃにおいても、一列の画素ユニットに対して２本の垂直読み出し線が設けられる。なお、画素ユニット２３ｃに含まれるフォトダイオードは２つのフォトダイオードを含む。

続いて、実施の形態４にかかるセンサ１５ｃの垂直読み出し線、転送スイッチの構成を説明する。そこで、図１６に実施の形態４にかかるセンサ１５ｃの垂直読み出し線、転送スイッチの構成を説明するブロック図を示す。なお、図１６から図１８においては、画素ユニット２３が配置される行番号と列番号を（）内に示した。

図１６に示すように、実施の形態４にかかる画素ユニット２３ｃは、配置される列に対応する垂直読み出し線ＰＩＸＯＵＴ＿Ｌ又は垂直読み出し線ＰＩＸＯＵＴ＿Ｒに加えて、隣接する列の垂直読み出し線ＰＩＸＯＵＴ＿Ｌ又は垂直読み出し線ＰＩＸＯＵＴ＿Ｒにも接続される。つまり、実施の形態４にかかるセンサ１５ｃでは、垂直読み出し線は、隣接する列で共用される。これは、画素ユニット２３内の１つの受光素子が２つのフォトダイオードにより構成され、２つのフォトダイオードで生成された画素信号を個別に読み出すためである。

続いて、実施の形態４にかかる画素ユニット２３ｃの回路について説明する。そこで、図１７に実施の形態４にかかるセンサ１５ｃ内の画素ユニット２３ｃの回路図を示す。図１７に示す例では、２行２列分の４つの画素ユニット２３ｃを示した。また、図１７に示すように、実施の形態１にかかるセンサ１５ｃでは、偶数列に配置される画素ユニット２３ｃにフォトダイオードＰＤ０、ＰＤ１を配置し、奇数列に配置される画素ユニット２３ｃにフォトダイオードＰＤ２、ＰＤ３を配置する。そして、各フォトダイオードは、左画素を構成する左画素フォトダイオードＰＤｘ＿Ｌ（ｘはフォトダイオードの番号を示す値）と右画素を構成する右画素フォトダイオードＰＤｘ＿Ｒとにより構成される。

また、図１７に示す例では、画素ユニット２３ｃのフォトダイオードの左画素の画素信号は、列番号が１つ小さい列に配置される画素ユニット２３ｃの右画素に対応して設けられる増幅トランジスタ３３により読み出される。つまり、実施の形態４にかかるセンサ１５ｃでは、１組の垂直読み出し線は、それぞれ、ｎ列目に配置される画素ユニットの前記右画素フォトダイオードとｎ＋１列目に配置される画素ユニットの前記左画素フォトダイオードとにより共用される。なお、０行目に配置される画素ユニット２３ｃについては、列番号が１つ小さい列が無いため、左画素用に増幅トランジスタ３３が設けられる。

また、図１７に示す例では、フォトダイオードＰＤ０＿Ｌに対応して転送トランジスタ５１０が設けられる。フォトダイオードＰＤ０＿Ｒに対応して転送トランジスタ５１１が設けられる。フォトダイオードＰＤ１＿Ｌに対応して転送トランジスタ５１２が設けられる。フォトダイオードＰＤ１＿Ｒに対応して転送トランジスタ５１３が設けられる。フォトダイオードＰＤ２＿Ｌに対応して転送トランジスタ５１４が設けられる。フォトダイオードＰＤ２＿Ｒに対応して転送トランジスタ５１５が設けられる。フォトダイオードＰＤ３＿Ｌに対応して転送トランジスタ５１６が設けられる。フォトダイオードＰＤ３＿Ｒに対応して転送トランジスタ５１６が設けられる。なお、画素ユニット２３ｃにおけるリセットトランジスタ３２、増幅トランジスタ３３、選択トランジスタ３４の構成は、図４等で説明した画素ユニットと実質的に同じである。

ここで、実施の形態４にかかるセンサ１５ｃのフォトダイオードの構造を説明する。そこで、図１８に実施の形態４にかかるセンサ１５ｃのフォトダイオードの構造を説明する断面図を示す。図１８に示すように、画素ユニット２３ｃでは、Ｎサブ層６１の上層にＰウェル層６２が形成され、当該Ｐウェル層６２の表面にフォトダイオードＰＤ０＿Ｌ、ＰＤ０＿Ｒが形成される。そして、Ｎサブ層６１及びＰウェル層６２からなる基板層の上層には、配線６３〜６５が形成される配線層が設けられる。画素ユニット２３ｃにおけるマイクロレンズは、配線層の上層に形成される。マイクロレンズが形成されるマイクロレンズ層では、カラーフィルタ６６の上層にマイクロレンズ６７が形成される。そして、図１８に示すように、画素ユニット２３ｃでは、フォトダイオード対を覆うようにマイクロレンズ６７が形成される。

続いて、実施の形態４にかかるセンサ１５ｃの動作について説明する。そこで、図１９に実施の形態４にかかるセンサ１５ｃの動作例を説明するタイミングチャートを示す。なお、図１９では、センサ１５ｃの動作中の垂直読み出し線に読み出される信号のみを示し、各種制御信号の論理レベルの遷移は省略した。各種制御信号の論理レベルの遷移は、実施の形態１で説明したものに準じるものとする。

図１９に示すように、実施の形態４にかかるセンサ１５ｃでは、１本の垂直読み出し線を見ると、各垂直読み出し線に接続される画素ユニットから出力されるダークレベルによるリセット動作（図中の「読み出し準備」）と、画素ユニットから出力されるダークレベル及び画素信号のアナログデジタル変換回路２４への転送動作（図中の「読み出し実行」）とが繰り返し行われる。また、同一列に属する垂直読み出し線の間を見ると、偶数行と奇数行の一方に配置される画素ユニット２３ｃに対する読み出し実行処理と、偶数行と奇数行の他方に配置される画素ユニット２３ｃに対する読み出し準備と、が並列して行われる。また、列番号が１つ小さい列の画素ユニット２３ｃと共用される垂直読み出し線を見ると、列番号が１つ小さい列の画素ユニット２３ｃによる利用期間と自列に属する画素ユニット２３ｃによる利用期間とが連続していることが分かる。

このように、垂直読み出し線を隣接する列の間で共用することで、画素ユニット２３ｃ内の１つのフォトダイオードが右画素と左画素とにより構成されている場合においてもアナログデジタル変換回路２４の数の増加を回避することができる。

また、１つのフォトダイオードＰＤが２つのフォトダイオードにより構成されている画素ユニット２３ｃを用いることで、オートフォーカス処理に用いる画像特徴情報ＤＣＩを生成することができる。そこで、以下で、実施の形態４にかかるセンサ１５ｃにおける画素情報Ｄｏの生成方法と画像特徴情報ＤＣＩの生成方法について説明する。

図２０に実施の形態４にかかるセンサ１５ｃにおける画像情報の出力処理を説明するフローチャートを示す。図２０に示すように、実施の形態４にかかるセンサ１５ｃでは、画素アレイ２２ｃから右画素と左画素の画素情報を個別に読み出す（ステップＳ１）。その後、実施の形態４にかかるセンサ１５ｃでは、右画素の画素情報と、左画素の画素情報と、を合成して１つの画素情報Ｄｏを出力する（ステップＳ２）。このように、センサ１５ｃ内で右画素の画素情報と左画素の画素情報とを合成することで、センサ１５ｃは１つの画素情報Ｄｏを出力する。

図２１に実施の形態４にかかるセンサ１５ｃにおける画像特徴情報ＤＣＩの出力処理を説明するフローチャートを示す。図２１に示すように、実施の形態４にかかるセンサ１５ｃでは、画素アレイ２２ｃから右画素と左画素の画素情報を個別に読み出す（ステップＳ１１）。その後、実施の形態４にかかるセンサ１５ｃでは、右画素の画素情報から得られる画像のエッジ情報と、左画素の画素情報から得られる画像のエッジ情報と、をそれぞれ画像特徴情報ＤＣＩとして出力する（ステップＳ１２）。

ここで、この画像特徴情報ＤＣＩについて更に詳しく説明する。まず、図２２に実施の形態４にかかるセンサ１５ｃにおける位相差オートフォーカスの原理を説明する図を示す。図２２では、センサ表面に形成される評価面（例えば、像面）とフォーカスレンズから入射した光の像が合焦する合焦面との位置関係を示した。

図２２に示すように、フォーカスが一致している場合、フォーカスレンズから入射した光の像が合焦する合焦面は像面と一致する（図２２の上図）。一方、フォーカスがずれている場合、フォーカスレンズから入射した光の像が合焦する合焦面は像面とは異なる位置に形成される（図２２の下図）。この合焦面と像面とのズレ量がデフォーカス量となる。

ここで、フォーカスずれが生じている場合に像面で形成される像について説明する。そこで、図２３に、フォーカスずれが生じている場合のフォトダイオードの出力を説明するグラフを示す。図２３では、横軸に画素ユニット２３ｃのレンズ中心軸からの距離を示す像高を示し、縦軸に画素ユニット２３ｃの出力の大きさを示した。

図２３に示すように、フォーカスがずれている場合、左画素から出力される信号と、右画素から出力される信号と、が像高方向にずれる。この像ずれ量はデフォーカス量に比例する大きさである。そこで、実施の形態４にかかるセンサ１５ｃを用いたカメラシステム１では、像ずれ量に基づきデフォーカス量を算出してフォーカスレンズ１４の位置を決定する。

実施の形態４にかかるセンサ１５ｃを用いたカメラシステム１のオートフォーカス処理では、センサ１５ｃの画素アレイ２２ｃに配置される全画素ユニットから出力される出力信号が左画素と右画素とで一致するようにフォーカスレンズ１４の位置を制御する。また、実施の形態４にかかるセンサ１５ｃを用いたカメラシステム１では、フォーカスレンズ１４の位置の制御を、システム制御ＭＣＵ１９がセンサ１５ｃから出力される画像特徴情報ＤＣＩに基づき行う。

上記説明より、実施の形態４にかかるセンサ１５ｃを用いることで、オートフォーカス処理に用いる画像特徴情報ＤＣＩを生成することができる。そして、実施の形態４にかかるセンサ１５ｃを用いたカメラシステム１では、この画像特徴情報ＤＣＩに基づくオートフォーカス処理を実施することができる。また、実施の形態４にかかるセンサ１５ｃでは、画像特徴情報ＤＣＩを生成する機能を追加しながら、実施の形態１と同様に回路規模の増加を回避し、画素信号の読み出し速度の高速化を実現することができる。

実施の形態５
実施の形態５では、画素ユニット２３の別の形態となる画素ユニット２３ｄ及び画素ユニット２３ｄを含む画素アレイ２２ｄを説明する。画素アレイ２２ｄでは、同一列に配置される異なる画素ユニット２３ｄのフローティングディフュージョンを共通した１つのフローティングディフュージョンとして扱うか、画素ユニット毎に独立したフローティングディフュージョンとして扱うかを切り替える機能を有する。また、実施の形態５では、画素ユニット２３ｄを含むセンサ１５をセンサ１５ｄと称す。そこで、図２４に実施の形態４にかかるセンサ１５ｄのブロック図を示す。
図２４に示すように、実施の形態５にかかるセンサ１５ｄは、画素ユニット２３ｄが格子状に配置される画素アレイ２２ｄを有する。実施の形態５にかかる画素ユニット２３ｄは、１つの画素ユニット当たりのフォトダイオードの個数が２つである。そのため、実施の形態５にかかる画素アレイ２２ｄは、隣接する２列分の画素ユニットを用いてカラーフィルタをベイヤー配置する。また、実施の形態５にかかるセンサ１５ｄにおいても、一列の画素ユニットに対して２本の垂直読み出し線が設けられる。
また、図２４に示すように、画素ユニット２３ｄには、それぞれ、２つの転送制御信号ＴＸ（図２４のＴＸ０、ＴＸ１）、リセット制御信号ＲＳＴ、２つの選択信号ＳＥＬ（図２４のＳＥＬ＿Ｌ、ＳＥＬ＿Ｒ）、電源配線ＶＤＤ＿ＰＸに加えて、ローカルＦＤ制御信号ＦＤＳＷＬ及びグローバルＦＤ制御信号ＦＤＳＷＧが与えられる。

続いて、実施の形態５にかかる画素アレイ２２ｄの具体的な回路構成について説明する。そこで、図２５に実施の形態５にかかる画素アレイ２２ｄの回路構成を説明するブロック図を示す。図２５に示すように、実施の形態５にかかる１５ｄでは、カラムコントローラ２１の構成については、例えば、実施の形態１と同じである。一方、画素アレイ２２ｄでは、配置される画素ユニット内の構成及び画素ユニット内のフローティングディフュージョンを共通化するか否かを切り替えるフローティングディフュージョン共通切替回路２３２が追加される点が他の実施の形態とは異なる。

画素ユニット２３ｄは、それぞれ出力配線切替回路２３１を有する。この出力配線切替回路２３１は、選択トランジスタ３４に代えて設けられるものである。出力配線切替回路２３１は、第１の増幅トランジスタ（例えば、自画素ユニット内の増幅トランジスタ３３）の出力信号を第１の垂直読み出し配線（例えば、垂直読み出し線ＰＩＸＯＵＴ＿Ｌ）と第２の垂直読み出し配線（例えば、垂直読み出し線ＰＩＸＯＵＴ＿Ｒ）とのいずれに出力するかを切り替える。

フローティングディフュージョン共通切替回路２３２は、共通化対象の画素ユニット内のフローティングディフュージョンを共通化対象の画素ユニット間で共通して用いるか、個別のフローティングディフュージョンとして用いるかを切り替える。具体的には、共通化対象の画素ユニットの一方に含まれるフローティングディフュージョンを第１のフローティングディフュージョンとし、他方に含まれる第２のフローティングディフュージョンとすると、以下のように考えられる。フローティングディフュージョン共通切替回路２３２は、第１のフローティングディフュージョンと第２のフローティングディフュージョンとを共通化するか独立させるかを切り替える。

続いて、実施の形態５にかかる画素ユニット２３ｄ及びフローティングディフュージョン共通切替回路２３２の具体的回路について説明する。そこで、図２６に実施の形態５にかかる撮像素子内の画素ユニット２３ｄとフローティングディフュージョン共通切替回路２３２の回路図を示す。

図２６に示すように、画素ユニット２３ｄは、実施の形態２で説明した画素ユニット２３ａの選択トランジスタ３４を出力配線切替回路２３１に置き換えたものである。また、出力配線切替回路２３１は、選択トランジスタ３４、選択トランジスタ３５を有する。アナログデジタル変換回路２４は、増幅トランジスタ３３のソースと、垂直読み出し線ＰＩＸＯＵＴ＿Ｌとの間に設けられる。選択トランジスタ３４は、選択信号ＳＥＬ＿Ｌにより導通状態が制御される。選択トランジスタ３５は、増幅トランジスタ３３のソースと垂直読み出し線ＰＩＸＯＵＴ＿Ｒとの間に設けられる。選択トランジスタ３５は、選択信号ＳＥＬ＿Ｒにより導通状態が制御される。

フローティングディフュージョン共通切替回路２３２は、ローカルスイッチトランジスタ３６、グローバルスイッチトランジスタ３７を有する。ローカルスイッチトランジスタ３６は、対応する画素ユニット２３ｄのフローティングディフュージョンと、グローバルスイッチトランジスタ３７のソースとを接続する。グローバルスイッチトランジスタ３７は、ドレインが１つ上の行の画素ユニット２３ｄに対応して配置されるフローティングディフュージョン共通切替回路２３２のグローバルスイッチトランジスタ３７のソースと接続される。なお、フローティングディフュージョン共通切替回路２３２のうち０行目の画素ユニット２３ｄに対応して設けられるフローティングディフュージョン共通切替回路２３２のグローバルスイッチトランジスタ３７のソースはグローバル配線リセットトランジスタのドレインに接続される。このグローバル配線リセットトランジスタは、０行目の画素ユニットに対応して設けられるフローティングディフュージョン共通切替回路２３２のグローバルスイッチトランジスタ３７のソースと電源配線ＶＤＤ＿ＰＸとの間に設けられる。また、グローバル配線リセットトランジスタは、グローバルＦＤリセット制御信号ＦＤＧＲＳＴにより導通状態が制御される。

実施の形態５にかかる撮像素子１５ｄでは、通常の画素読み出し処理を行う第１の動作モードに加えて、画素内合成処理後に画素の読み出し処理を行う第２の動作モードを有する。そこで、各動作モード毎の読み出し対象となる画素ユニットの単位について説明する。

まず、図２７に実施の形態５にかかる撮像素子の第１の動作モード時の画素ユニットの構成を示すブロック図を示す。図２７に示すように、１つの画素ユニットを１つの読み出し単位とする第１の動作モードでは、フローティングディフュージョン共通切替回路２３２は、無効化され、各画素ユニット内のフローティングディフュージョンは独立して用いられる。また、偶数行に配置される画素ユニット２３ｄ内の出力配線切替回路２３１は、垂直読み出し線ＰＩＸＯＵＴ＿Ｌに対して画素ユニットから出力される信号を出力する。奇数行に配置される画素ユニット２３ｄ内の出力配線切替回路２３１は、垂直読み出し線ＰＩＸＯＵＴ＿Ｒに対して画素ユニットから出力される信号を出力する。

続いて、図２８に実施の形態５にかかる撮像素子の第２の動作モード時の画素ユニットの構成を示すブロック図に示す。図２８に示すように、第２の動作モードでは、第１の動作モードで奇数行に配置された画素ユニットと偶数行に配置された画素ユニットとを１つの画素ユニットとして用いる。また、第２の動作モードは１つの画素ユニットとして組み合わされた画素ユニットを２つの画素ユニットの間に配置されるフローティングディフュージョン共通切替回路２３２を有効化する。これにより、１つの画素ユニットとして組み合わされた画素ユニット内のフローティングディフュージョンが共通化される。そして、第２の動作モードでは、例えば、物理的配置が０行目と１行目となる画素ユニットを組み合わせて合成後の０行目の合成画素ユニットとし、物理的配置が２行目と３行目となる画素ユニットを組み合わせて合成後の１行目の合成画素ユニットとする。また、組み合わせ後の行番号が偶数番目となる合成画素ユニットの出力配線切替回路２３１は、増幅トランジスタ３３の出力を垂直読み出し線ＰＩＸＯＵＴ＿Ｌに出力する。組み合わせ後の行番号が奇数番目となる合成画素ユニットの出力配線切替回路２３１は、増幅トランジスタ３３の出力を垂直読み出し線ＰＩＸＯＵＴ＿Ｒに出力する。

つまり、実施の形態５にかかる撮像素子１５ｄでは、第２の動作モードでは、第１の合成画素ユニット及び第２の合成画素ユニットが、それぞれ、少なくとも２つの合成対象画素ユニット（例えば、図２８の各行に属する画素ユニットに含まれる２つの画素ユニット２３ｄ）と、複数の合成対象画素ユニット内のフローティングディフュージョン同士でそれらの合成対象画素ユニットを互いに共通化するか独立させるかを切り替えるフローティングディフュージョン共通切替回路２３２と、を有する。一方、実施の形態５にかかる撮像素子１５ｄは、第１の動作モードでは、この合成対象画素ユニットを独立した画素ユニットとして制御する。

また、実施の形態５にかかる撮像素子１５ｄは、複数の前記合成対象画素ユニットは、それぞれ、受光素子（例えば、フォトダイオードＰＤ０、ＰＤ１）と、受光素子に対応して設けられる転送トランジスタ（例えば、転送トランジスタ３１０、３１１）と、転送トランジスタに対して設けられるフローティングディフュージョンＦＤ及び増幅トランジスタ３３と、増幅トランジスタ３３の出力信号を第１の垂直読み出し配線（例えば、垂直読み出し線ＰＩＸＯＵＴ＿Ｌ）と第２の垂直読み出し配線（例えば、垂直読み出し線ＰＩＸＯＵＴ＿Ｒ）とのいずれに出力するかを切り替える出力配線切替回路２３１を有する。

そして、実施の形態５にかかる撮像素子１５ｄでは、タイミング制御回路（例えば、ロウコントローラ２０）は、フローティングディフュージョン共通切替回路２３２に対して、複数の合成対象画素ユニット内のフローティングディフュージョンを独立させることを指示する第１の動作モードにおいては、偶数行目になる合成対象画素ユニット内の出力配線切替回路２３１に増幅トランジスタの出力信号を出力する配線が垂直読み出し配線ＰＩＸＯＵＴ＿Ｌとなり、奇数行目になる前記合成対象画素ユニット内の出力配線切替回路２３１に増幅トランジスタの出力信号を出力する配線が垂直読み出し配線ＰＩＸＯＵＴ＿Ｒとなるような指示を行う。また、タイミング制御回路（例えば、ロウコントローラ２０）は、フローティングディフュージョン共通切替回路２３１に対して、複数の合成対象画素ユニット内のフローティングディフュージョンを共通化させることを指示する第２の動作モードにおいては、合成後の奇数行目に配置される第１の合成画素ユニットに属する合成対象画素ユニットの出力配線切替回路２３１に増幅トランジスタの出力信号を出力する配線が垂直読み出し配線ＰＩＸＯＵＴ＿Ｌとなり、合成後の奇数行目に配置される第２の合成画素ユニットに属する合成対象画素ユニットの出力配線切替回路２３１に増幅トランジスタの出力信号を出力する配線が垂直読み出し配線ＰＩＸＯＵＴ＿Ｒとなるような指示を行う。

続いて、実施の形態５にかかる撮像素子１５ｄの動作について、タイミングチャートを用いて説明を行う。なお、実施の形態１にかかる１５ｄの第１の動作モードの動作は、例えば、ローカルＦＤ制御信号ＦＤＳＷＬ及びグローバルＦＤ制御信号ＦＤＳＷＧを共にロウレベルとすることで、実施の形態２にかかる撮像素子１５ａの動作と同じ動作となるため、ここでは、第１の動作モードに関する説明を省略する。そこで、図２９に実施の形態５にかかる撮像素子の第２の動作モード時の動作例を説明するタイミングチャートを示す。

図２９に示すように、第２の動作モードでは、ローカルＦＤ制御信号ＦＤＳＷＬ＜０＞、ＦＤＳＷＬ＜１＞、グローバルＦＤ制御信号ＦＤＳＷＧ＜０＞、及び選択信号ＳＥＬ＿Ｌ＜０＞、ＳＥＬ＿Ｌ＜１＞を合成画素ユニットからの出力タイミングに合わせてハイレベルとロウレベルを切り替え、かつ、グローバルＦＤ制御信号ＦＤＳＷＧ＜１＞、及び選択信号ＳＥＬ＿Ｒ＜０＞、ＳＥＬ＿Ｒ＜１＞をロウレベルで維持する。また、ローカルＦＤ制御信号ＦＤＳＷＬ＜２＞、ＦＤＳＷＬ＜３＞、グローバルＦＤ制御信号ＦＤＳＷＧ＜２＞、及び選択信号ＳＥＬ＿Ｒ＜２＞、ＳＥＬ＿Ｒ＜３＞を合成画素ユニットからの出力タイミングに合わせてハイレベルとロウレベルを切り替え、かつ、グローバルＦＤ制御信号ＦＤＳＷＧ＜３＞、及び選択信号ＳＥＬ＿Ｌ＜２＞、ＳＥＬ＿Ｌ＜３＞をロウレベルで維持する。このような制御を行うことで、実施の形態５にかかる撮像素子１５ｄは、図２８で示した回路構成とし、かつ、実施の形態２にかかる撮像素子１５ｄと同じ読み出し動作を行う。また、実施の形態５にかかる撮像素子では、垂直読み出し線ＰＩＸＰＯＵＴ＿Ｌ、ＰＩＸＯＵＴ＿Ｒに出力される信号は、２つの合成対象画素ユニット内で２つのフォトダイオードで生成された信号を合成したものとなる。

上記説明より、実施の形態５にかかる撮像素子１５ｄでは、２つの合成対象画素ユニットにより１つの合成画素ユニットを構成し、かつ、２つの合成対象画素ユニット内のフローティングディフュージョンを共通化する。そして、実施の形態５にかかる撮像素子１５ｄでは、２つの合成対象画素ユニット内の２つのフォトダイオードにより生成された信号を合成画素ユニット内で合成した上で垂直読み出し線に出力する。これにより、実施の形態５にかかる撮像素子１５ｄは、画素アレイ２２ｄ内で生成される信号のＳ／Ｎ比を高めることができる。

また、実施の形態５にかかる撮像素子１５ｄでは、画素ユニット内に出力配線切替回路２３１を有することで、垂直読み出し線毎に伝達する信号に対応するカラーフィルタの色を固定することができる。そこで、カラーフィルタの色と、信号を伝達する垂直読み出し線との対応について説明する。図３０に実施の形態５にかかる撮像素子の第１の動作モード時の読み出し動作の変形例を説明する図を示す。図３０に示す例では、第１の動作モード時の動作について書いたが、第２の動作モードにおいても同様の動作は可能である。

図３０に示すように、実施の形態５にかかる撮像素子１５ｄでは、同一の画素ユニットから信号を出力する場合であっても第１の読み出しタイミングと第２の読み出しタイミングとで信号の出力に用いる選択トランジスタを切り替える。これにより、例えば、赤色のカラーフィルタに対応する出力信号は垂直読み出し線ＰＩＸＯＵＴ＿Ｒを介して出力する撮像素子を構成することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１ カメラシステム
１１ ズームレンズ
１２ 絞り機構
１３ 固定レンズ
１４ フォーカスレンズ
１５、１５ａ、１５ｂ、１５ｃ センサ
１６ ズームレンズアクチュエータ
１７ フォーカスレンズアクチュエータ
１８ 信号処理回路
１９ システム制御ＭＣＵ
２０ ロウコントローラ
２１ カラムコントローラ
２２、２２ａ、２２ｂ、２２ｃ、２２ｄ 画素アレイ
２３、２３ａ、２３ｂ、２３ｃ、２３ｄ 画素ユニット
２４ アナログデジタル変換回路
２５、２６ 転送スイッチ
３１０〜３１３ 転送トランジスタ
３２ リセットトランジスタ
３３ 増幅トランジスタ
３４ 選択トランジスタ
３５ 選択トランジスタ
３６ ローカルスイッチトランジスタ
３７ グローバルスイッチトランジスタ
２３１ 出力配線切替回路
２３２ フローティングディフュージョン共通切替回路
４１ 参照電圧生成回路
４２ 制御信号生成回路
４３ ランプ信号生成回路
５１０〜５１７ 転送トランジスタ
６１ Ｎサブ層
６２ Ｐウェル層
６３〜６５ 配線
６６ カラーフィルタ
６７ マイクロレンズ
ＰＤ０〜ＰＤ４ フォトダイオード
ＦＤ フローティングディフュージョン
Ｃｌｉｎｅ＿Ｌ、Ｃｌｉｎｅ＿Ｒ 配線容量
Ｒｗｉｒｅ＿Ｌ、Ｒｗｉｒｅ＿Ｒ 配線抵抗
Ｒｉ＿Ｌ、Ｒｉ＿Ｒ 抵抗
Ｉｐｘ＿Ｌ、Ｉｐｘ＿Ｒ 画素電流源
ＰＩＸＯＵＴ＿Ｒ、ＰＩＸＯＵＴ＿Ｌ 垂直読み出し線
Ｄｏ 画素情報
ＤＯＵＴ 画素出力値
ＴＸ 転送制御信号
ＲＳＴ リセット制御信号
ＳＥＬ 選択信号
ＬＩＮＥ＿ＳＥＬ＿Ｌ、ＬＩＮＥ＿ＳＥＬ＿Ｒ 読み出し線選択信号
ＶＤＤ＿ＰＸ 電源配線
ＦＤＳＷＬ ローカルＦＤ制御信号
ＦＤＳＷＧ グローバルＦＤ制御信号

Claims (11)

1. 複数の画素ユニットをアレイ状に備える画素アレイと、
   前記画素アレイに含まれる、第１の画素ユニットと前記第１の画素ユニットと同一列に配置される第２の画素ユニットと、
   前記第１の画素ユニットに設けられた第１のフローティングディフュージョンと、
   前記第２の画素ユニットに設けられた第２のフローティングディフュージョンと、
   前記第１の画素ユニットに接続される第１の垂直読み出し線と、
   前記第２の画素ユニットに接続される第２の垂直読み出し線と、
   前記第１の読み出し線の一端に設けられる第１の転送スイッチと、
   前記第２の読み出し線の一端に設けられる第２の転送スイッチと、
   前記第１の転送スイッチ及び前記第２の転送スイッチを介して入力される信号の信号レベルのいずれか一つに応じたデジタル値を出力するアナログデジタル変換回路と、
   前記第１、第２の画素ユニット、前記第１、第２の転送スイッチ、及び前記アナログデジタル変換回路の動作タイミングを制御するタイミング制御回路と、
   を有し、
   前記タイミング制御回路は、
   前記第１の転送スイッチを遮断状態にした時に、前記第１のフローティングディフュージョンと前記第１の垂直読み出し線の信号レベルをダークレベルにリセットし、
   前記第２の転送スイッチを導通状態にし、前記第２の画素ユニットの画素信号を前記第２のフローティングディフュージョンと前記第２の垂直読み出し線を介して前記アナログデジタル変換回路に転送する撮像素子。
2. 前記タイミング制御回路は、
   前記第２の転送スイッチを導通状態にした時、前記第２の画素ユニットの画素信号を前記アナログデジタル変換回路に転送する前に、
   前記第２のフローティングディフュージョンと前記第２の垂直読み出し線のダークレベルを前記アナログデジタル変換回路に転送する請求項１に記載の撮像素子。
3. 前記第１の画素ユニット及び前記第２の画素ユニットに代えて設けられる第１、第２の合成画素ユニットを有し、前記第１の合成画素ユニット及び前記第２の合成画素ユニットは、それぞれ、
   少なくとも２つの合成対象画素ユニットと、
   複数の合成対象画素ユニット内のフローティングディフュージョンと合成対象画素ユニットを共通化するか独立させるかを切り替えるフローティングディフュージョン共通切替回路と、を有し、
   複数の前記合成対象画素ユニットは、それぞれ、
   受光素子と、
   前記受光素子に対応して設けられる転送トランジスタと、
   前記転送トランジスタに対して設けられるフローティングディフュージョン及び増幅トランジスタと、
   前記増幅トランジスタの出力信号を前記第１の垂直読み出し配線と前記第２の垂直読み出し配線とのいずれに出力するかを切り替える出力配線切替回路を有し、
   前記タイミング制御回路は、
   前記フローティングディフュージョン共通切替回路に対して、複数の前記合成対象画素ユニット内の前記フローティングディフュージョンを独立させることを指示する第１の動作モードにおいては、
   偶数行目になる前記合成対象画素ユニット内の前記出力配線切替回路に前記増幅トランジスタの出力信号を出力する配線が前記第１の垂直読み出し配線となり、
   奇数行目になる前記合成内の前記出力配線切替回路に前記増幅トランジスタの出力信号を出力する配線が前記第２の垂直読み出し配線となるような指示を行い、
   前記フローティングディフュージョン共通切替回路に対して、複数の前記合成対象画素ユニット内の前記フローティングディフュージョンを共通化させることを指示する第２の動作モードにおいては、
   前記第１の合成画素ユニットに属する前記合成対象画素ユニットの前記出力配線切替回路に前記増幅トランジスタの出力信号を出力する配線が前記第１の垂直読み出し配線となり、
   前記第２の合成画素ユニットに属する前記合成対象画素ユニットの前記出力配線切替回路に前記増幅トランジスタの出力信号を出力する配線が前記第２の垂直読み出し配線となるような指示を行う請求項１に記載の撮像素子。
4. 第１の垂直読み出し線に接続される第１の画素ユニットと、
   第２の垂直読み出し線に接続され、前記第１の画素ユニットと同一列に配置される第２の画素ユニットと、
   前記第１の読み出し線の一端に設けられる第１の転送スイッチと、
   前記第２の読み出し線の一端に設けられる第２の転送スイッチと、
   前記第１の転送スイッチ及び前記第２の転送スイッチを介して入力される信号の信号レベルに応じたデジタル値を出力するアナログデジタル変換回路と、
   前記第１、第２の画素ユニット、前記第１、第２の転送スイッチ、及び前記アナログデジタル変換回路の動作タイミングを制御するタイミング制御回路と、を有し、
   前記タイミング制御回路は、
   前記第１の転送スイッチと前記第２の転送スイッチとのうち遮断状態に制御された一方の転送スイッチに接続されるリセット対象垂直読み出し線と、当該リセット対象垂直読み出し線に接続される画素ユニット内のフローティングディフュージョンと、の信号レベルをダークレベルにリセットするリセット処理と、
   前記第１の転送スイッチと前記第２の転送スイッチとのうち導通状態に制御された他方の転送スイッチに接続される読み出し対象垂直読み出し線から出力されるダークレベルを有するダークレベル信号のデジタル値への変換、前記読み出し対象垂直読み出し線に接続される画素ユニットから前記アナログデジタル変換回路への画素信号の出力、及び、前記画素信号のデジタル値への変換を、行う変換出力処理と、
   が１つの期間内で並列して行われるように前記第１、第２の画素ユニット、前記第１、第２の転送スイッチ、及び前記アナログデジタル変換回路を制御する撮像素子。
5. 前記タイミング制御回路は、
   前記アナログデジタル変換回路がアナログ値を有する信号をデジタル値に変換するアナログデジタル変換処理を行っている期間以外の期間において前記画素ユニットに前記リセット動作を指示するリセット制御信号の論理レベルを切り替える請求項４に記載の撮像素子。
6. 前記第１、第２の画素ユニットは、複数の受光素子と、前記受光素子に対応して設けられる複数の転送トランジスタと、前記複数の転送トランジスタに対して共通に設けられるフローティングディフュージョン及び増幅トランジスタと、を有し、
   前記タイミング制御回路は、
   前記第１の画素ユニット及び前記第２の画素ユニットから交互に前記画素信号が出力されるように、前記第１の画素ユニット及び前記第２の画素ユニット内の前記転送トランジスタを制御する請求項４に記載の撮像素子。
7. 前記第１、第２の画素ユニットは、１つのマイクロレンズの下部に隣接して配置された右光電変換素子と左光電変換素子を１つの受光素子として備え、
   前記第１、第２の垂直読み出し線は、それぞれ、ｎ列目に配置される画素ユニットの前記右光電変換素子とｎ＋１列目に配置される画素ユニットの前記左光電変換素子とにより共用される請求項４に記載の撮像素子。
8. 前記第１の垂直読み出し線と前記第２の垂直読み出し線とには、それぞれ、対応する読み出し線から電流を引き抜く画素電流源が設けられる請求項４に記載の撮像素子。
9. 前記アナログデジタル変換回路は、前記第１の転送スイッチと前記第２の転送スイッチとに対して共通に設けられる入力端子を有し、
   前記第１の転送スイッチを介して入力されるダークレベル信号のデジタル値への変換及び前記画素信号のデジタル値への変換と、前記第２の転送スイッチを介して入力されるダークレベル信号のデジタル値への変換及び前記画素信号のデジタル値への変換と、を交互に実施する請求項４に記載の撮像素子。
10. 前記第１の画素ユニット及び前記第２の画素ユニットに代えて設けられる第１、第２の合成画素ユニットを有し、前記第１の合成画素ユニット及び前記第２の合成画素ユニットは、それぞれ、
    少なくとも２つの合成対象画素ユニットと、
    複数の合成対象画素ユニット内のフローティングディフュージョンと合成対象画素ユニットを共通化するか独立させるかを切り替えるフローティングディフュージョン共通切替回路と、を有し、
    複数の前記合成対象画素ユニットは、それぞれ、
    受光素子と、
    前記受光素子に対応して設けられる転送トランジスタと、
    前記転送トランジスタに対して設けられるフローティングディフュージョン及び増幅トランジスタと、
    前記増幅トランジスタの出力信号を前記第１の垂直読み出し配線と前記第２の垂直読み出し配線とのいずれに出力するかを切り替える出力配線切替回路を有し、
    前記タイミング制御回路は、
    前記フローティングディフュージョン共通切替回路に対して、複数の前記合成対象画素ユニット内の前記フローティングディフュージョンを独立させることを指示する第１の動作モードにおいては、
    偶数行目になる前記合成対象画素ユニット内の前記出力配線切替回路に前記増幅トランジスタの出力信号を出力する配線が前記第１の垂直読み出し配線となり、
    奇数行目になる前記合成内の前記出力配線切替回路に前記増幅トランジスタの出力信号を出力する配線が前記第２の垂直読み出し配線となるような指示を行い、
    前記フローティングディフュージョン共通切替回路に対して、複数の前記合成対象画素ユニット内の前記フローティングディフュージョンを共通化させることを指示する第２の動作モードにおいては、
    前記第１の合成画素ユニットに属する前記合成対象画素ユニットの前記出力配線切替回路に前記増幅トランジスタの出力信号を出力する配線が前記第１の垂直読み出し配線となり、
    前記第２の合成画素ユニットに属する前記合成対象画素ユニットの前記出力配線切替回路に前記増幅トランジスタの出力信号を出力する配線が前記第２の垂直読み出し配線となるような指示を行う請求項４に記載の撮像素子。
11. 前記受光素子は、複数の受光素子を含む請求項１０に記載の撮像素子。

Images