JP2018006708A - 転位発生予測方法およびデバイス製造方法 - Google Patents
転位発生予測方法およびデバイス製造方法 Download PDFInfo
- Publication number
- JP2018006708A JP2018006708A JP2016136236A JP2016136236A JP2018006708A JP 2018006708 A JP2018006708 A JP 2018006708A JP 2016136236 A JP2016136236 A JP 2016136236A JP 2016136236 A JP2016136236 A JP 2016136236A JP 2018006708 A JP2018006708 A JP 2018006708A
- Authority
- JP
- Japan
- Prior art keywords
- stress
- calculated
- dislocation
- intensity factor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
(1)半導体基板上に半導体デバイスを形成するデバイス形成工程において前記半導体基板中に転位が発生するか否かを予測する方法であって、
前記半導体基板における応力集中点を含む領域の応力分布を算出し、算出した前記応力分布から前記応力集中点の応力拡大係数Kを算出し、算出した前記応力拡大係数Kと、前記応力集中点において転位が発生する臨界の応力拡大係数Kcriとを比較して、前記応力集中点において転位が発生するか否かを予測し、
前記応力拡大係数Kの算出は、τ:応力、r:前記応力集中点からの距離、λおよびτA:変数として、下記式(α)および前記応力分布を用いた重回帰分析により行うことを特徴とする転位発生予測方法。
前記(1)〜(5)に記載の転位発生予測方法により、半導体基板上に半導体デバイスを形成する工程において前記半導体基板中に転位が発生するか否かを予測し、転位が発生しないと予測された条件の下で前記半導体デバイスを形成することを特徴とする半導体デバイスの製造方法。
本発明による転位発生予測方法は、半導体基板上に半導体デバイスを形成するデバイス形成工程において半導体基板中に転位が発生するか否かを予測する方法である。ここで、上記半導体基板は、例えばシリコンウェーハである。以下、図面を参照して本発明の方法を詳しく説明する。
次に、本発明による半導体デバイスの製造方法について説明する。本発明による半導体デバイスの製造方法は、上記本発明による転位発生予測方法により、半導体基板上に半導体デバイスを形成する工程において半導体基板中に転位が発生するか否かを予測することに特徴を有している。従って、上記転位発生の予測以外の工程については何ら限定されない。
FEMにより、表面にSi3N4膜が形成されることによりシリコンウェーハに負荷される応力分布を算出し、算出した応力分布から(111)面の<110>方向の応力成分を取得した。取得した応力成分に、本発明において導出した式(α)、および非特許文献1の式(i)をフィッティングした。得られた結果を図7に示す。
直径200mmのシリコンウェーハ(面方位(001))上に、図4に示したSi3N4膜のLine&Spaceパターンを形成した。ここで、Si3N4膜の厚さは280nmとした。上記Line&Spaceパターンは、酸素濃度が異なる5つのシリコンウェーハ上に形成した。5つのシリコンウェーハの詳細は以下の通りである。また、図9に、各シリコンウェーハのウェーハ表層部の酸素濃度プロファイルを示す。
上記Si3N4膜のLine&Spaceパターンを、Si3N4膜の厚さを500nmに変更して行った。得られた結果を図12に示す。ここで、(a)は熱処理温度と転位が発生する臨界膜幅との関係を示しており、(b)は熱処理温度と臨界応力拡大係数との関係をそれぞれ示している。また、(b)の破線は、Si3N4膜の厚みが280nmの場合について得られた式(γ)を示している。この図から、Si3N4膜の厚さが280nmの場合に比べて臨界膜幅が変化するものの、転位が発生する臨界応力拡大係数は、Si3N4膜の厚さが280nmの場合について得られた式(γ)を用いて表すことができることが分かる。このように、上記式(γ)は、シリコンウェーハ上に形成する薄膜の厚さに依存しない。
上記Si3N4膜(厚さ280nm)に代えて、ポリシリコン膜(厚さ280nm)を形成して臨界の応力拡大係数を求めた。えら得た結果を図13に示す。ここで、(a)は熱処理温度と転位が発生する臨界膜幅との関係を示しており、(b)は熱処理温度と臨界応力拡大係数との関係をそれぞれ示している。また、(b)の破線は、Si3N4膜の厚みが280nmの場合について得られた式(γ)を示している。この図から、Si3N4膜を形成した場合に比べて臨界膜幅が変化するものの、転位が発生する臨界応力拡大係数は、Si3N4膜について得られた式(γ)を用いて表すことができることが分かる。このように、上記式(γ)は、シリコンウェーハ上に形成する薄膜の材料に依存しない。
Claims (8)
- 前記応力分布の算出は、シミュレーション計算により行う、請求項1に記載の転位発生予測方法。
- Aは0.0787であり、Bは0.26である、請求項3に記載の転位発生予測方法。
- 前記半導体基板はシリコンウェーハである、請求項1〜4のいずれか一項に記載の転位発生予測方法。
- 半導体基板上に半導体デバイスを製造する方法であって、
請求項1〜5に記載の転位発生予測方法により、半導体基板上に半導体デバイスを形成する工程において前記半導体基板中に転位が発生するか否かを予測し、転位が発生しないと予測された条件の下で前記半導体デバイスを形成することを特徴とする半導体デバイスの製造方法。 - 転位が発生すると判定された場合には、前記半導体デバイスの設計を変更し、変更された前記半導体基板中に転位が発生するか否かを再度予測する、請求項6に記載の半導体デバイスの製造方法。
- 転位が発生すると判定された場合には、前記半導体デバイスの製造条件を変更し、変更された製造条件の下で前記半導体基板中に転位が発生するか否かを再度予測する、請求項6に記載の半導体デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016136236A JP6544308B2 (ja) | 2016-07-08 | 2016-07-08 | 転位発生予測方法およびデバイス製造方法 |
TW106115744A TWI647774B (zh) | 2016-07-08 | 2017-05-12 | 差排發生預測方法及元件製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016136236A JP6544308B2 (ja) | 2016-07-08 | 2016-07-08 | 転位発生予測方法およびデバイス製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018006708A true JP2018006708A (ja) | 2018-01-11 |
JP2018006708A5 JP2018006708A5 (ja) | 2018-08-16 |
JP6544308B2 JP6544308B2 (ja) | 2019-07-17 |
Family
ID=60949811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016136236A Active JP6544308B2 (ja) | 2016-07-08 | 2016-07-08 | 転位発生予測方法およびデバイス製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6544308B2 (ja) |
TW (1) | TWI647774B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7464001B2 (ja) | 2021-05-13 | 2024-04-09 | 信越半導体株式会社 | シリコンウエーハの強度の評価方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200818327A (en) * | 2006-09-29 | 2008-04-16 | Sumco Techxiv Corp | Silicon wafer heat treatment method |
-
2016
- 2016-07-08 JP JP2016136236A patent/JP6544308B2/ja active Active
-
2017
- 2017-05-12 TW TW106115744A patent/TWI647774B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7464001B2 (ja) | 2021-05-13 | 2024-04-09 | 信越半導体株式会社 | シリコンウエーハの強度の評価方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI647774B (zh) | 2019-01-11 |
JP6544308B2 (ja) | 2019-07-17 |
TW201812942A (zh) | 2018-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9995693B2 (en) | Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method | |
JP6835006B2 (ja) | エピタキシャルシリコンウェーハにおける積層欠陥の発生予測方法及びエピタキシャルシリコンウェーハの製造方法 | |
JP6520754B2 (ja) | スリップ転位の発生予測方法、該方法を用いたシリコンウェーハの製造方法、シリコンウェーハの熱処理方法およびシリコンウェーハ | |
JP6544308B2 (ja) | 転位発生予測方法およびデバイス製造方法 | |
JP6090752B2 (ja) | シリコンウェーハの評価方法 | |
US9748112B2 (en) | Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method | |
JP2000068280A (ja) | 半導体シリコン基板におけるig能の評価方法、半導体シリコン基板及びその製造方法 | |
JP4784192B2 (ja) | シリコンウエーハの評価方法 | |
JP2001253795A (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JP5561245B2 (ja) | 半導体基板の評価方法 | |
JP6669133B2 (ja) | シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法 | |
JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
JP2003318181A (ja) | 半導体シリコン基板におけるig能の評価方法 | |
KR20190015301A (ko) | 실리콘 웨이퍼의 열처리 방법 | |
JP5729098B2 (ja) | シリコン単結晶ウェーハの評価方法 | |
JP2010083712A (ja) | 結晶欠陥状態予測方法、シリコンウェーハの製造方法 | |
JP7464001B2 (ja) | シリコンウエーハの強度の評価方法 | |
JP6369388B2 (ja) | シリコン単結晶基板の評価方法 | |
JP2005159013A (ja) | シリコン単結晶の検査方法及びシリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法 | |
JP7230741B2 (ja) | 窒素濃度の測定方法 | |
KR20230132864A (ko) | 반도체 기판의 응력 견고성을 테스트하기 위한 방법 | |
JP5636886B2 (ja) | 絶縁破壊寿命シミュレーション方法及びシリコンウェーハ表面の品質評価方法 | |
JP2024008390A (ja) | シリコンウェーハ及びその製造方法 | |
JP2005121379A (ja) | シリコン結晶中の窒素濃度定量化方法、シリコン結晶の評価方法、および半導体装置の製造方法 | |
JP2007266258A (ja) | シリコンウェーハのbmd密度評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6544308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |