JP2018006683A

JP2018006683A - 圧電素子

Info

Publication number: JP2018006683A
Application number: JP2016135283A
Authority: JP
Inventors: 佳生池田; Yoshio Ikeda; 雄三小松; Yuzo Komatsu; 義明太田; Yoshiaki Ota; 貴大毛塚; Takahiro Kezuka; 勝也稲葉; Katsuya Inaba
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2016-07-07
Filing date: 2016-07-07
Publication date: 2018-01-11
Anticipated expiration: 2036-07-07
Also published as: JP6708961B2

Abstract

【課題】接続信頼性の向上が図られた圧電素子を提供する。【解決手段】圧電素子１０においては、スルーホール導体４０に対して厚さ方向の歪みが付加されたときに、スルーホール導体４０が拡幅部分４０ａを含むことで、拡幅部分を含まないスルーホール導体５６を有する従来の圧電素子に比べて、その歪みを抑制することができ、電極層３０やスルーホール導体４０の導通不良や断線が生じる事態を抑制することができる。【選択図】図３

Description

本発明は、圧電素子に関する。

従来より、圧電素子として、薄型の積層型圧電素子が知られている。このような圧電素子においては、表面電極や内部電極といった電極層の間は、側面電極または圧電体層に貫設されたスルーホール導体を介して導通が図られる。

上記の側面電極は、素体の側面に焼き付けやスパッタ、蒸着等によって設けられることが一般的であるが、このような側面電極は、外部に露出しているため外的要因により破損したり劣化したりしやすい。一方、上記のスルーホール導体は、素体の内部に位置するため、外的要因に対して高い耐性を有する。下記引用文献１には、スルーホール導体を介して電極間の導通が図られたアクチュエータが開示されている。

特開２００４−２０７３４０号公報

上述した積層型圧電素子は、電極層と圧電体層とが交互に重なる積層体を有し、積層体は、電極材料と圧電材料とを重ねたものを焼成して得られるが、その焼成時の収縮に起因する残留応力が積層体内部に生じやすい。特に、内部電極と圧電体層とは構成材料や物性が異なるため、その界面や界面周辺に応力が集中する傾向がある。

そして、焼成時等において生じる応力は、内部電極やスルーホール導体における導通不良や断線の原因となり、圧電素子の接続信頼性を低下させる。

そこで、本開示では、接続信頼性の向上が図られた圧電素子を提供することを目的とする。

本開示に係る圧電素子は、一対の電極層と、該一対の電極層の間に介在する圧電体層と、該圧電体層に貫設されたスルーホール導体とを含む積層部分を有する積層体を備え、スルーホール導体が、積層体の積層方向に直交する断面の面積がスルーホール導体の積層体の積層方向に関する端面の面積よりも広い拡幅部分を含む。

上記圧電素子においては、スルーホール導体に対して積層体の積層方向の歪みが付加されたときに、その歪みが拡幅部分により抑制される。そのため、上記圧電素子は、拡幅部分を含まないスルーホール導体を有する従来の圧電素子に比べて、電極層やスルーホール導体の導通不良や断線が生じる事態が抑制される。

また、電圧を印加したときに圧電体層に電界が生じて変形する活性部と、電圧を印加したときに圧電体層に電界が生じない非活性部とを有し、積層部分は非活性部に位置している態様であってもよい。活性部は分極時や駆動時に変形するため、その変形に伴う応力や歪みの影響を極力避けるために、スルーホール導体を含む積層部分は非活性部に位置する。

さらに、スルーホール導体の拡幅部分が、積層体の積層方向におけるスルーホール導体の中心位置にある態様であってもよい。

また、拡幅部分の突部と電極層との間に圧電体層が入り込んでいる態様であってもよい。この場合、拡幅部分の突部と電極層との間に入り込んだ部分の圧電体層が、スルーホール導体の歪みを抑制するため、上記積層部分における導通不良や断線が生じる事態がさらに抑制される。

本開示によれば、接続信頼性の向上が図られた圧電素子が提供される。

第１実施形態に係る圧電素子の斜視図である。図１に示す圧電素子のＩＩ−ＩＩ線断面図である。図１に示す圧電素子の非活性部の要部拡大図である。従来技術に係る圧電素子の非活性部の要部拡大断面図である。第２実施形態に係る圧電素子の分解斜視図である。図５に示す圧電素子の２層目、４層目、６層目、８層目の圧電体層の平面図である。図５に示す圧電素子の３層目、５層目、７層目の圧電体層の平面図である。図５に示す圧電素子の最上層の圧電体層の平面図である。図５に示す圧電素子のＩＸ−ＩＸ線断面図である。図５に示す圧電素子の非活性部の要部拡大断面図である。

以下、添付図面を参照して、本開示の実施形態について詳細に説明する。説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

まず、第１実施形態に係る圧電素子１０の構成について、図１および図２を参照しつつ説明する。

図１に示すように、圧電素子１０は、一方向に延びる直方体の外形を有する積層体２０を備えている。積層体２０の寸法は、一例として、長手方向長さ２．０ｍｍ、短手方向長さ０．５ｍｍ、厚さ０．１５ｍｍである。積層体２０は、図２に示すように、複数の電極層３０と複数の圧電体層３６、３８とを含み、電極層３０と圧電体層３６、３８とが交互に積層されて構成されている。本実施形態では、積層体２０は、電極層３０を３層以上含み、圧電体層３６、３８を２層以上含む。図１、２では、積層体２０は、電極層３０と圧電体層３６、３８とをそれぞれ７層ずつ含んでいる。

複数の電極層３０は、Ｐｔで構成されており、Ｐｔ以外の導電材料（Ａｇ−Ｐｄ合金、Ａｕ−Ｐｄ合金、Ｃｕ、Ｎｉ、Ａｇ等）で構成することもできる。複数の電極層３０は、スクリーン印刷等によりパターン形成されている。複数の電極層３０は、電極パターンの異なる第１の電極層３１、第２の電極層３２および第３の電極層３３で構成されている。複数の電極層３０は、図２に示すように、上から順に、第１の電極層３１と第２の電極層３２とが交互に並んでおり、最も下の層が第３の電極層３３となっている。

第１の電極層３１の電極パターンは、積層体２０の一端部２０ａ付近に形成された短パターン３１ａと、短パターン３１ａから所定のギャップを介して積層体２０の他端部２０ｂまでの延びる長パターン３１ｂとを含む。第２の電極層３２の電極パターンは、第１の電極層３１とは対称的なパターンであり、積層体２０の他端部２０ｂ付近に形成された短パターン３２ａと、短パターン３２ａから所定のギャップを介して積層体２０の一端部２０ａまでの延びる長パターン３２ｂとを含む。第３の電極層３３は、全域に形成されたパターン（いわゆるベタパターン）である。

複数の圧電体層３６、３８は、いずれも長方形平板状であり、一例として、長手方向長さ２．０ｍｍ、短手方向長さ０．５ｍｍ、厚さ２０μｍである。各圧電体層３６、３８は、たとえば、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料で構成されており、Ｚｎ、Ｎｂ等の添加物を含んでいる。複数の圧電体層３６、３８は、上下に電極層３０が位置する圧電体層３６と、上にのみ電極層３０が位置する最下層の圧電体層３８とを含む。

圧電体層３６には、所定箇所にスルーホール３６ａが貫設されており、各スルーホール３６ａが形成された領域には、圧電体層３６の上下に位置する電極層３０同士を接続するスルーホール導体４０が形成されている。すなわち、スルーホール導体４０は、圧電体層３６に設けられたスルーホール３６ａに電極材料を充填して構成されている。

スルーホール導体４０は、積層体２０の一端部２０ａにおいて、スルーホール導体４２として、第１の電極層３１の短パターン３１ａと第２の電極層３２の長パターン３２ｂとを接続している。そのため、第１の電極層３１の短パターン３１ａおよび第２の電極層３２の長パターン３２ｂはいずれも、積層体２０表面の第１の電極層３１の短パターン３１ａに接続された外部接続端子Ｔ２と電気的に接続されて、同じ極性を有する。

また、スルーホール導体４０は、積層体２０の他端部２０ｂにおいて、スルーホール導体４４として、第２の電極層３２の短パターン３２ａと第１の電極層３１の長パターン３１ｂとを接続している。また、スルーホール導体４０は、積層体２０の他端部２０ｂにおいて、スルーホール導体４４として、第２の電極層３２の短パターン３２ａと第３の電極層３３とを接続している。そのため、第２の電極層３２の短パターン３２ａと第１の電極層３１の長パターン３１ｂと第３の電極層３３とはいずれも、積層体２０表面の第１の電極層３１の長パターン３１ｂに接続された外部接続端子Ｔ１と電気的に接続されて、同じ極性を有する。

圧電素子１０においては、積層体２０の表面に一対の外部接続端子Ｔ１、Ｔ２が設けられており、片面に両極性の端子が露出しているため、片面側から導通を取ることができる。

一対の外部接続端子Ｔ１、Ｔ２の間に電圧が印加されると、積層体２０の一端部２０ａ側で接続された電極群（すなわち、第１の電極層３１の短パターン３１ａおよび第２の電極層３２の長パターン３２ｂ）と、他端部２０ｂ側で接続された電極群（すなわち、第１の電極層３１の長パターン３１ｂ、第２の電極層３２の短パターン３２ａおよび第３の電極層３３）とが異なる極性を有する。このとき、積層体２０の両端部２０ａ、２０ｂに挟まれた部分、たとえば中央付近において重なり合う第１の電極層３１の長パターン３１ｂと第２の電極層３２の長パターン３２ｂとの間に電界が生じ、これらの間に位置する圧電体層３６の部分が分極方向に応じて変形（伸長または収縮）する。そのため、積層体２０の両端部２０ａ、２０ｂに挟まれた部分は、一対の外部接続端子Ｔ１、Ｔ２の間に電圧が印加された際に変形する活性部Ｓｂとなっている。

積層体２０の一端部２０ａ付近は、同じ極性の電極層部分３１ａ、３２ｂが重なり合う積層部分であるため、一対の外部接続端子Ｔ１、Ｔ２の間に電圧が印加されても変形はほとんど生じない。そのため、積層体２０の一端部２０ａ付近は、電圧が印加されても変形しない非活性部Ｓａとなっている。非活性部Ｓａは、大きな変位が生じない点から、上述したスルーホール導体４０の設置に適している。積層体２０の他端部２０ｂ付近も、同じ極性の電極層部分３１ｂ、３２ａが重なり合う積層部分であるため、一端部２０ａ付近と同様に、電圧が印加されても変形しない非活性部Ｓａとなっている。このように圧電素子１０では、積層体２０の長手方向に沿って非活性部Ｓａと活性部Ｓｂとが並んでいる。

圧電体層３８は、上にのみ第３の電極層３３が位置するため、積層体２０の両端部２０ａ、２０ｂ同様、一対の外部接続端子Ｔ１、Ｔ２の間に電圧が印加されても変形はほとんど生じない。圧電体層３８には、スルーホール導体４６が貫設されている。スルーホール導体４６は、圧電体層３８に設けられたスルーホールに電極材料を充填して構成することができる。スルーホール導体４６は、電極層３０の導通を目的としないダミーのスルーホール導体であり、たとえば部品の表裏や極性を識別するために用いられ得る。

積層体２０では、一対の外部接続端子Ｔ１、Ｔ２の間に電圧が印加されても変形が実質的に生じない部分（すなわち、両端部２０ａ、２０ｂおよび最下層の圧電体層３８）にのみ、スルーホール導体４２、４４、４６が設けられている。

続いて、非活性部Ｓａにおける電極層３０および圧電体層３６の構成について、図３を参照しつつ説明する。図３は、積層体２０の他端部２０ｂ側の非活性部Ｓａの断面を示している。

図３に示すように、非活性部Ｓａでは、同じ極性を有する電極層３０（より詳しくは、電極層３１ｂ、３２ａ）が、圧電体層３６を介して重なっている。なお、説明の便宜上、重なり合う電極層３０を上側から順に、第１層３０Ａ、第２層３０Ｂ、第３層３０Ｃ、第４層３０Ｄとも称す。また、第１層３０Ａと第２層３０Ｂとの間に介在する圧電体層３６を特に第１の圧電体層３６Ａと称し、第２層３０Ｂと第３層３０Ｃとの間に介在する圧電体層３６を特に第２の圧電体層３６Ｂと称し、第３層３０Ｃと第４層３０Ｄとの間に介在する圧電体層３６を特に第３の圧電体層３６Ｃと称す。

隣り合う第１層３０Ａ、第２層３０Ｂ、第３層３０Ｃ、第４層３０Ｄの層間は、圧電体層３６に貫設されたスルーホール導体４０により接続されている。たとえば、第１の圧電体層３６Ａに貫設された第１のスルーホール導体４０Ａは、上下に位置する第１層３０Ａと第２層３０Ｂとを接続する。第２の圧電体層３６Ｂに貫設された第２のスルーホール導体４０Ｂは、上下に位置する第２層３０Ｂと第３層３０Ｃとを接続する。第３の圧電体層３６Ｃに貫設された第３のスルーホール導体４０Ｃは、上下に位置する第３層３０Ｃと第４層３０Ｄとを接続する。

ただし、上下に隣り合うスルーホール導体４０同士は、厚さ方向（積層体２０の積層方向）から見て重なっておらず、隣接している。具体的には、第１の圧電体層３６Ａの第１のスルーホール導体４０Ａと、第２の圧電体層３６Ｂの第２のスルーホール導体４０Ｂとは、厚さ方向から見て重なっておらず、積層体２０の長手方向（図の左右方向）にズレて配置されている。また、第２のスルーホール導体４０Ｂと、第３の圧電体層３６Ｃの第３のスルーホール導体４０Ｃとも、厚さ方向から見て重なっておらず、図の左右方向にズレて配置されている。第３の圧電体層３６Ｃの第３のスルーホール導体４０Ｃは、第１の圧電体層３６Ａの第１のスルーホール導体４０Ａと、厚さ方向から見て重なっている。スルーホール導体４０のズレ量は、たとえば、スルーホール導体４０の最大半径以上であることが好ましく、スルーホール導体４０の最大直径以上であることがより好ましい。

次に、上述した圧電素子１０を作製する手順について説明する。

まず、圧電体層３６の形成に用いる圧電セラミック粉に、バインダおよび有機溶剤などを加えてペーストにする。そして、得られたペーストを、たとえばドクターブレード法を用いて所定寸法のグリーンシートを複数枚作製する。このとき、バインダに対する可塑剤の割合を調整し、充分に変形するようにする。

各グリーンシートには、スルーホール導体４０を形成する箇所に、ＹＡＧレーザを用いてスルーホールを形成しておく。

各グリーンシート上に、電極層３０となる電極ペースト（たとえば、Ｐｄ−Ａｇ合金（Ｐｄ：Ａｇ＝３：７））を、上述したパターンとなるようにスクリーン印刷法を用いて塗布形成する。電極ペーストが塗布されると、グリーンシートに形成されたスルーホールに電極ペーストが充填されるが、電極ペーストの収縮率に応じて電極ペーストのスルーホールへの充填率が調整される。

続いて、電極ペーストがそれぞれに印刷された複数のグリーンシートを重ね合わせ、さらに温間等方圧プレス（ＷＩＰ）等のプレス処理をおこない、積層体グリーンを得る。温間等方圧プレスでは、たとえば約８０℃の温度下で約１７０ＭＰａで、１０分間加圧する。このとき、圧力等のプレス処理条件を調整して、スルーホール導体を押し潰して変形させるとともに、その変形に伴うように、スルーホール導体近傍の電極層および圧電体層となるべき部分も変形させる。

そして、得られた積層体グリーンを焼成する。具体的には、積層体グリーンを安定化ジルコニアで構成されたセッターに載せて、脱バインダ処理をおこない、さらに、積層体グリーンを載せたセッターを安定化ジルコニア質の匣鉢に入れて、約１１００℃で焼成する。

焼成後、所定の分極処理を施して、圧電素子１０が完成する。分極処理では、たとえば、１００℃の温度下で電界強度２ｋＶ／ｍｍの電圧を３分間印加する。

上述した手順により得られた圧電素子１０においては、図３に示すように、各スルーホール導体４０は拡幅部分４０ａを有する。拡幅部分４０ａは、積層体２０の積層方向に対して直交する方向に張り出した突部４０ｂを有し、積層体２０の積層方向に直交する断面での断面積Ｄ_２が、その他の部分の断面積に比べて広くなっている部分である。より詳しくは、拡幅部分４０ａの断面積Ｄ_２は、スルーホール導体４０の厚さ方向（積層体２０の積層方向）に関する端面Ｓの面積Ｄ_１よりも広くなっている（すなわち、Ｄ_１＜Ｄ_２）。断面積Ｄ_２は、たとえば面積Ｄ_１の１．２倍〜３倍の範囲であり、一例として１．４倍である。図３に示した構成では、スルーホール導体４０の拡幅部分４０ａは、スルーホール導体４０の厚さ方向における中心位置にある。

また、スルーホール導体４０の拡幅部分４０ａの突部４０ｂと、そのスルーホール導体４０に接する電極層３０との間に、圧電体層３６の一部３６ｂが入り込んでいる。

このようなスルーホール導体４０の形状、電極層３０の形状および圧電体層３６の形状は、圧電素子１０の作製時に、スルーホール導体を高温等圧下で押し潰したことで得られると考えられる。

そして、上述したスルーホール導体４０によれば、拡幅部分４０ａがスルーホール導体４０の歪みを抑制する。具体的には、スルーホール導体４０に対して厚さ方向の歪みが付加されたときに、スルーホール導体４０自体のアンカー効果により、その歪みが抑制される。

なお、上述した圧電素子１０では、圧電素子１０を作製する際の焼成のときに非活性部Ｓａに生じる内部応力（すなわち、焼成時の収縮による残留応力）や外部から非活性部Ｓａに付加された応力により、非活性部Ｓａに厚さ方向の歪みが付加され得る。また、一対の外部接続端子Ｔ１、Ｔ２間の電圧印加により、活性部Ｓｂが長手方向において伸縮や振動等の変形したときにも、その変形に伴って非活性部Ｓａに厚さ方向の歪みが付加され得る。

図４に、従来技術に係る圧電素子の非活性部の要部拡大断面図を示す。図４において、符号５２、５４、５６はそれぞれ、電極層、圧電体層、スルーホール導体を示す。図４に示すように、従来技術に係るスルーホール導体５６は上述したような拡幅部分を含んでおらず、厚さ方向にわたって均一の断面積および幅を有する。そのため、従来技術に係る圧電素子ではスルーホール導体５６に対して厚さ方向の歪みが付加された場合に、その歪みは抑制されない。その結果、電極層５２がスルーホール導体５６から脱離したり断線したりする事態が生じ得る。

圧電素子１０は、以上において説明したとおり、スルーホール導体４０が拡幅部分４０ａを含むことで、拡幅部分を含まないスルーホール導体５６を有する従来の圧電素子に比べて、電極層３０やスルーホール導体４０の導通不良や断線が生じる事態が抑制される。

特に、上述した圧電素子１０においては、スルーホール導体４０の厚さ方向における中心位置に拡幅部分４０ａがあるため、厚さ方向における応力や歪みが上部および下部のいずれか一方に集中する事態が抑制され、それにより応力や歪みの均一な分散が実現される。

また、上述した圧電素子１０では、スルーホール導体４０の拡幅部分４０ａの突部４０ｂと電極層３０との間に圧電体層３６の一部３６ｂが入り込んでいることで、その部分の圧電体層３６が、スルーホール導体４０の歪みを抑制する。それにより、上記非活性部Ｓａにおいて電極層３０やスルーホール導体４０の導通不良や断線が生じる事態がさらに抑制される。

なお、圧電素子１０では、積層体２０の一端部２０ａ側の非活性部Ｓａが、上述した他端部２０ｂ側の非活性部Ｓａと同様の電極層３０、圧電体層３６およびスルーホール導体４０の構成を有しているため、一端部２０ａ側の非活性部Ｓａでも上記と同様の効果が得られる。

次に、第２実施形態に係る圧電素子１００の構成について、図５〜８を参照しつつ説明する。

図５に示されるように、圧電素子１００は、個別電極１０２が形成された複数の圧電体層１０３と、コモン電極１０４が形成された複数の圧電体層１０５とが交互に積層され、更に、端子電極１１７、１１８が形成された圧電体層１０７が最上層に積層されることで構成されている。

圧電素子１００は、一方向に延びる直方体の外形を有する積層体１０１を備えている。積層体１０１の寸法は、一例として、長手方向長さ３０．０ｍｍ、短手方向長さ１５．０ｍｍ、厚さ０．３０ｍｍである。

複数の圧電体層１０３、１０７は、いずれも長方形平板状であり、一例として、長手方向長さ３０．０ｍｍ、短手方向長さ１５．０ｍｍ、厚さ３０μｍである。各圧電体層３６は、たとえば、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料で構成されており、Ｎｂ、Ｓｒ等の添加物を含んでいる。

各圧電体層１０３、１０５、１０７は、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなり、例えば「１５ｍｍ×３０ｍｍ、厚さ３０μｍ」の長方形薄板状に形成されている。また、個別電極１０２、コモン電極１０４および端子電極１１７、１１８は、Ａｇ−Ｐｄ合金（Ａｇ７０ｗｔ％、Ｐｄ３０ｗｔ％）で構成されており、Ａｇ−Ｐｄ合金以外の導電材料（Ａｇ−Ｐｔ合金、Ａｕ−Ｐｄ合金、Ｃｕ、Ｎｉ等）で構成することもできる。スクリーン印刷によりパターン形成されたものである。

最上層の圧電体層１０７から数えて２層目、４層目、６層目、８層目の圧電体層１０３の上面には、図６に示されるように、複数の長方形状の個別電極１０２が千鳥配置されている。各個別電極１０２は、その長手方向が圧電体層１０３の長手方向と直交するように配置されており、隣り合う個別電極１０２、１０２は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。

ここで、圧電体層３の長手方向を列方向、当該長手方向と直交する方向を行方向とすると、個別電極１０２は、例えば４行に並べて千鳥状に配置される。複数の個別電極１０２を千鳥配置にすることで、圧電体層１０３に対して効率の良い配置が可能となるため、圧電体層１０３において変形に寄与する活性部の面積を維持しつつ、圧電素子１００の小型化或いは個別電極１０２の高集積化を図ることができる。

各個別電極１０２は、近接する個別電極との間で対向する端部を接続端部１０２ａとし、その接続端部１０２ａの直下において、図９に示すように、圧電体層１０３に貫設されたスルーホール導体１１４に接続されている。スルーホール導体１１４は、圧電体層１０３に設けられたスルーホール１３６ａに電極材料を充填して構成されている。

更に、圧電体層１０３の上面の縁部には、上下に位置する圧電体層１０５のコモン電極１０４同士を電気的に接続するための中継電極１０６が形成されている。この中継電極１０６は、その直下において圧電体層１０３に貫設されたスルーホール導体１１４に接続されている。

なお、最下層の圧電体層１０３の上面にも、上述した２層目、４層目、６層目、８層目の圧電体層１０３と同様に個別電極１０２が千鳥配置されている。ただし、最下層の圧電体層１０３は、中継電極１０６及びスルーホール導体１１４が形成されていない点で、２層目、４層目、６層目、８層目の圧電体層１０３と異なっている。

また、最上層の圧電体層１０７から数えて３層目、５層目、７層目、９層目の圧電体層１０５の上面には、図７に示されるように、積層体１０１の積層方向（すなわち、積層型圧電素子１００の厚さ方向）において圧電体層１０３の各接続端部１０２ａに対向するように中継電極１１６が形成されている。各中継電極１１６は、その直下において、図９に示すように、圧電体層１０５に貫設されたスルーホール導体１１４に接続されている。スルーホール導体１１４は、圧電体層１０５に設けられたスルーホール１３６ａに電極材料を充填して構成されている。

更に、圧電体層１０５の上面にはコモン電極１０４が形成されている。このコモン電極１０４は、１行目及び２行目の中継電極１１６の集合と、３行目及び４行目の中継電極１１６の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極１０２の接続端部１０２ａを除く部分と重なっている。これにより、圧電体層１０３、１０５において各個別電極１０２の接続端部１０２ａを除く部分に対向する部分の全体を、変形に寄与する活性部（図９の活性部Ｓｂ）として有効に用いることができる。また、コモン電極１０４は、圧電体層１０５の外周部から所定の間隔をとって形成され、積層方向において圧電体層１０３の中継電極１０６に対向するように圧電体層１０５に貫設されたスルーホール導体１１４に接続されている。

なお、９層目の圧電体層１０５の上面にも、上述した３層目、５層目、７層目の圧電体層１０５と同様に中継電極１１６及びコモン電極１０４が形成されている。ただし、９層目の圧電体層１０５は、積層方向において圧電体層１０３の中継電極１０６に対向するスルーホール導体１１４が形成されていない点で、３層目、５層目、７層目の圧電体層１０５と異なっている。

また、最上層の圧電体層１０７の上面には、図８に示されるように、積層方向において圧電体層１０３の各個別電極１０２の接続端部１０２ａに対向するように端子電極１１７が形成され、積層方向において圧電体層１０３の中継電極１０６に対向するように端子電極１１８が形成されている。各端子電極１１７、１１８は、その直下において圧電体層１０７に貫設されたスルーホール導体１１４に接続されている。

これらの端子電極１１７、１１８には、駆動電源に接続するためにＦＰＣ（flexible printed circuit board）等のリード線が半田付けされる。そのため、リード線を半田付けするに際して半田を載せ易くすべく、端子電極１１７、１１８においては、Ａｇ及びＰｄにより構成された導電材料からなる下地電極層上に、半田ぬれ性を良好にするためにＡｇにより構成された導電材料からなる表面電極層が形成されている。

最上層の圧電体層１０７に形成された端子電極１１７、１１８の厚さは、他の電極層１０２、１０４、１１６の厚さよりも厚く、約１〜２μｍである。端子電極１１７、１１８の厚さは、他の電極層１０２、１０４、１１６の厚さに対して、好ましくは５〜５０％、より好ましくは１０〜３０％厚い。

なお、最上層の圧電体層１０７の上面の周縁部にはダミー電極パターンを配置してもよい。周縁部にダミー電極パターンを配置することにより、プレス時の圧力の偏りが少なくなり、プレス後のグリーン密度のばらつきを低減できるという効果が得られる。

以上のように電極パターンが形成された圧電体層１０３、１０５、１０７の積層によって、最上層の端子電極１１８に対しては、積層方向において４つのコモン電極１０４が中継電極１０６を介在させて整列し、整列した各電極層１０４、１０６は、スルーホール導体１１４により電気的に接続されることになる。

また、最上層の各端子電極１１７に対しては、積層方向において５つの個別電極１０２が中継電極１１６を介在させて整列し、整列した各電極層１０２、１１６は、図９に示されるように、スルーホール導体１１４により電気的に接続されることになる。

なお、積層体１０１の積層方向から見て隣り合うスルーホール導体１１４は、図９に示すように、それぞれの中心軸が重ならないように設計されており、積層方向から見て所定の間隔を空けて個別電極１０２の延在方向に沿って隣接するように、各圧電体層１０３、１０５に形成されている。隣り合うスルーホール導体１１４をこのように配置することで、スルーホール導体１１４による電気的な接続が確実化されている。

積層型圧電素子１００は、上述したとおりの電気的接続となっているため、所定の端子電極１１７と端子電極１１８との間に電圧を印加すると、個別電極１０２とコモン電極１０４との間に電圧が印加されて、個別電極１０２とコモン電極１０４とで圧電体層１０３、１０５が挟まれた部分である活性部Ｓｂが変位する。したがって、電圧を印加する端子電極１１７を選択することで、マトリックス状に配置された各個別電極１０２に対応する活性部Ｓｂのうち、選択した端子電極１１７下に整列する活性部Ｓｂを積層方向に変位させることができる。このような積層型圧電素子１００は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。

一方、個別電極１０２の接続端部１０２ａと中継電極１１６とが重なる部分は、同じ極性の電極層３１ａ、３２ｂが重なり合う積層部分であるため、電圧が印加されてもほとんど変形しない。そのため、図９に示すように、個別電極１０２の接続端部１０２ａと中継電極１１６とが重なる部分は、変形に寄与しない非活性部Ｓａとなっている。また、最上層の圧電体層１０７は下にのみ個別電極１０２が位置するため、電圧が印加されても変形はほとんど生じない。積層体１０１では、電圧が印加されても変形が実質的に生じない部分（すなわち、個別電極１０２の接続端部１０２ａと中継電極１１６とが重なる部分）にのみ、スルーホール導体１１４が設けられている。

図９、１０に示すように、非活性部Ｓａでは、同じ極性を有する電極層１３０（より詳しくは、個別電極１０２、中継電極１１６）が、圧電体層１０３、１０５を介して重なっている。なお、説明の便宜上、重なり合う電極層１３０を上側から順に、第１層１３０Ａ、第２層１３０Ｂ、第３層１３０Ｃ、第４層１３０Ｄとも称す。また、第１層１３０Ａと第２層１３０Ｂとの間に介在する圧電体層１０３を特に第１の圧電体層１３６Ａと称し、第２層１３０Ｂと第３層１３０Ｃとの間に介在する圧電体層１０５を特に第２の圧電体層１３６Ｂと称し、第３層１３０Ｃと第４層１３０Ｄとの間に介在する圧電体層１０３を特に第３の圧電体層１３６Ｃと称す。

隣り合う第１層１３０Ａ、第２層１３０Ｂ、第３層１３０Ｃ、第４層１３０Ｄの層間は、圧電体層１０３、１０５に貫設されたスルーホール導体１１４により接続されている。ただし、上下に隣り合うスルーホール導体１１４同士は、厚さ方向（積層体１０１の積層方向）から見て重なっておらず、隣接している。具体的には、第１の圧電体層１３６Ａの第１のスルーホール導体１１４Ａと、第２の圧電体層１３６Ｂの第２のスルーホール導体１１４Ｂとは、厚さ方向から見て重なっておらず、図の左右方向（すなわち、個別電極１０２の延在方向）にズレて配置されている。また、第２のスルーホール導体１１４Ｂと、第３の圧電体層１３６Ｃの第３のスルーホール導体１１４Ｃも、厚さ方向から見て重なっておらず、図の左右方向にズレて配置されている。第３の圧電体層１３６Ｃの第３のスルーホール導体１１４Ｃは、第１の圧電体層１３６Ａの第１のスルーホール導体１１４Ａと、厚さ方向から見て重なっている。スルーホール導体１１４のズレ量は、たとえば、スルーホール導体１１４の最大半径以上であることが好ましく、スルーホール導体１１４の最大直径以上であることがより好ましい。

圧電素子１００を作製する手順は、上述した圧電素子１０を作製する手順と同様である。すなわち、所定パターンの電極ペーストを塗布したグリーンシートを重ねて、温間等方圧プレス等のプレス処理をおこない、積層グリーンシートを得る。このとき、圧力等のプレス処理条件を調整して、スルーホール導体を押し潰して変形させるとともに、その変形に伴うように、スルーホール導体近傍の電極層および圧電体層となるべき部分も変形させる。そして、得られた積層体グリーンを焼成するとともに所定の分極処理を施して、圧電素子１００が完成する。

上述した手順により得られた圧電素子１００においては、図１０に示すように、各スルーホール導体１１４は、上述したスルーホール導体４０の拡幅部分４０ａと同様の拡幅部分１１４ａを有する。すなわち、拡幅部分１１４ａは、積層体１０１の積層方向に対して直交する方向に張り出した突部１１４ｂを有し、積層体１０１の積層方向に直交する断面での断面積Ｄ_２が、その他の部分の断面積に比べて広くなっている部分である。より詳しくは、拡幅部分１１４ａの断面積Ｄ_２は、スルーホール導体１１４の厚さ方向（積層体１０１の積層方向）に関する端面Ｓの面積Ｄ_１よりも広くなっている（すなわち、Ｄ_１＜Ｄ_２）。図１０に示した構成では、スルーホール導体１１４の拡幅部分１１４ａは、スルーホール導体１１４の厚さ方向における中心位置にある。

また、スルーホール導体１１４の拡幅部分１１４ａの突部１１４ｂと、そのスルーホール導体１１４に接する電極層１３０との間に、圧電体層１０３、１０５の一部１３６ｂが入り込んでいる。

このようなスルーホール導体１１４の形状、電極層１３０の形状および圧電体層１０３、１０５の形状は、圧電素子１００の作製時に、スルーホール導体を高温等圧下で押し潰したことで得られると考えられる。

そして、上述したスルーホール導体１１４によれば、第１実施形態に係るスルーホール導体４０同様、拡幅部分１１４ａがスルーホール導体１１４の歪みを抑制する。具体的には、スルーホール導体１１４に対して厚さ方向の歪みが付加されたときに、スルーホール導体１１４自体のアンカー効果により、その歪みが抑制される。なお、圧電素子１００の非活性部Ｓａにも、第１実施形態に係る圧電素子１０の非活性部Ｓａ同様の原因で、厚さ方向の歪みが付加され得る。

したがって、圧電素子１００は、スルーホール導体１１４が拡幅部分１１４ａを含むことで、拡幅部分を含まないスルーホール導体５６を有する従来の圧電素子に比べて、電極層１３０やスルーホール導体１１４の導通不良や断線が生じる事態が抑制される。

特に、上述した圧電素子１００においては、スルーホール導体１１４の厚さ方向における中心位置に拡幅部分１１４ａがあるため、厚さ方向における応力や歪みが上部および下部のいずれか一方に集中する事態が抑制され、それにより応力や歪みの均一な分散が実現される。

また、上述した圧電素子１００では、スルーホール導体１１４の拡幅部分１１４ａの突部１１４ｂと電極層１３０との間に圧電体層１０３、１０５の一部１３６ｂが入り込んでいることで、その部分の圧電体層１０３、１０５が、スルーホール導体１１４の歪みを抑制する。それにより、上記非活性部Ｓａにおいて電極層１３０やスルーホール導体１１４の導通不良や断線が生じる事態がさらに抑制される。

本発明は、上述した実施形態に限定されるものではない。たとえば、圧電素子の積層体の電極層や圧電体層の層数は、上述した積層部分を構成するに最低限必要な層数（すなわち、３層以上の電極層と２層以上の圧電体層）以上であれば、適宜増減することができる。また、積層体の総厚さ、電極層の厚さおよび圧電体層の厚さも、適宜増減することができる。

１０、１００…圧電素子、２０、１０１…積層体、３０、３１、３２、３３、１０２、１０４、１１６、１３０…電極層、３６、３８、１０３、１０５、１０７…圧電体層、３６ａ、１３６ａ…スルーホール、４０、４２、４４、４６、１１４…スルーホール導体、４０ａ、１１４ａ…拡幅部分、４０ｂ、１１４ｂ…突部、Ｓａ…非活性部、Ｓｂ…活性部。

Claims

一対の電極層と、該一対の電極層の間に介在する圧電体層と、該圧電体層に貫設されたスルーホール導体とを含む積層部分を有する積層体を備え、
前記スルーホール導体が、前記積層体の積層方向に直交する断面の面積が前記スルーホール導体の前記積層体の積層方向に関する端面の面積よりも広い拡幅部分を含む、圧電素子。
電圧を印加したときに圧電体層に電界が生じて変形する活性部と、電圧を印加したときに圧電体層に電界が生じない非活性部とを有し、
前記積層部分は前記非活性部に位置している、請求項１に記載の圧電素子。
前記スルーホール導体の前記拡幅部分が、前記積層体の積層方向における前記スルーホール導体の中心位置にある、請求項１または２に記載の圧電素子。
前記拡幅部分の突部と前記電極層との間に前記圧電体層が入り込んでいる、請求項１〜３のいずれか一項に記載の圧電素子。