JP2018006537A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018006537A
JP2018006537A JP2016130693A JP2016130693A JP2018006537A JP 2018006537 A JP2018006537 A JP 2018006537A JP 2016130693 A JP2016130693 A JP 2016130693A JP 2016130693 A JP2016130693 A JP 2016130693A JP 2018006537 A JP2018006537 A JP 2018006537A
Authority
JP
Japan
Prior art keywords
connection terminal
die pad
semiconductor device
semiconductor element
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016130693A
Other languages
English (en)
Inventor
孝 大美賀
Takashi Omika
孝 大美賀
健治 藤本
Kenji Fujimoto
健治 藤本
博之 荻野
Hiroyuki Ogino
博之 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2016130693A priority Critical patent/JP2018006537A/ja
Publication of JP2018006537A publication Critical patent/JP2018006537A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】放熱性が優れ、かつ高信頼性の半導体装置を提供する。【解決手段】半導体素子1と、ダイパッド部2と、第1の接続端子31と、第2の接続端子32と、これらを封止する封止体4と、を備える半導体装置において、ダイパッド部2と第1の接続端子31とが一体に形成され、板厚が同一であり、第2の接続端子32よりも厚い。また、ダイパッド部2の上面には半導体素子1を載置し、ダイパッド部2の下面には、放熱板を配置してもよい。【選択図】図1

Description

本発明は、高温領域で動作可能な半導体装置に関する。
モーター駆動用途の半導体装置では、電気回路に大電流が流れ、半導体素子の発熱量が大きくなるため、製品の特性や信頼性を維持するために放熱対策が重要である。
従来技術では、半導体素子を搭載する本体部と、外部接続端子部とを一体に形成し、電極板の放熱面をパッケージ外表面に露出させることで放熱性を実現している。(特許文献1)
WO2012/108011号公報
発熱量の大きな半導体素子を利用する場合、放熱性を向上させるために本体部を厚くする必要があるが、従来技術によれば、本体部と端子部の厚さを同じ厚さとするため、端子が厚くなり、製品基板への組み込みが困難となる。このため、放熱性が十分に確保できない懸念がある。
そこで、本発明は上記問題点を鑑み、高い放熱性を実現した半導体装置を提供するものである。

上述の課題を解決するために、本発明は以下に掲げる構成とした。
本発明の半導体装置は、半導体素子と、ダイパッド部と、第1の接続端子と、第2の接続端子と、前記半導体素子と、前記ダイパッド部と、前記第1の接続端子と、前記第2の接続端子と、を封止する封止体と、を備える半導体装置において、前記ダイパッド部と前記第1の接続端子とが一体に形成され、板厚が同一であり、前記第2の接続端子よりも厚いことを特徴とする。また、前記ダイパッド部の上面には前記半導体素子を載置し、前記ダイパッド部の下面には、放熱板を配置していることを特徴とする。
本発明は、発熱量の大きな半導体素子を利用する場合、半導体素子が載置されるダイパッド部の厚さを厚くし、かつ、ダイパッド部と同一の厚さの第1の接続端子が封止体外部に導出されることで大きな熱容量を確保できる。第2の接続端子は第1の接続端子よりも薄くすることができ、製品基板への組み込みが容易である。よって、高い放熱性を実現した半導体装置を提供することができる効果を奏する。
本発明の実施例1に係る半導体装置100の平面模式図(a)および、(a)のA-A断面による断面模式図(b)である。 本発明の実施例2に係る半導体装置100の断面模式図である。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。なお以下の図面の記載において、同一または類似の部分には、同一または類似の符号で表している。但し、図面は模式的なものであり、寸法関係の比率等は現実のものとは異なる。したがって、具体的な寸法等は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す実施の形態は、この発明の技術的思想を具体化するための例示であって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の実施の形態は、要旨を逸脱しない範囲内で種々変更して実施できる。
以下、図面を参照して本発明の実施例に係る半導体装置100を説明する。図1は、本発明の実施例1に係る半導体装置100の平面模式図(a)および、(a)のA-A断面による断面模式図(b)である。なお図1では、接着材や電気的接続のための配線は図示していない。
図1に示す半導体装置100は、半導体素子1、ダイパッド部2、第1の接続端子31、第2の接続端子32、封止体4、から成っている。
半導体素子1は、ダイパッド部2上に接着材(図示せず)を介して載置され固定されている。半導体素子1には、主にSi半導体が用いられるが、Si半導体に比べて高温状態での動作が可能であり、またスイッチング速度が速く、低損失である化合物半導体、例えばSiC半導体やGaN半導体等の化合物半導体で構成する電力用半導体素子とすることもできる。また、電気回路に合わせて、複数の半導体素子1で構成されてもよい。
ダイパッド部2は、CuまたはCu合金に、NiめっきあるいはAgめっきを施して成る。ダイパッド部2は、ダイパッド部2の上面に、接着材(図示せず)を介して、半導体素子1と電気的に接続されている。
本実施例に係る半導体装置100では、ダイパッド部2は、第1の接続端子31と一体に形成されている。例えば、1.0mm厚の平形状板材をプレス打ち抜き加工や化学的なエッチング加工で形成される。
第1の接続端子31は、CuまたはCu合金に、NiめっきあるいはAgめっきを施して成る。
第1の接続端子31は、例えば、1.0mm厚の平形状板材をプレス打ち抜き加工や化学的なエッチング加工で形成される。
第1の接続端子31は、例えば、電力用接続端子として、ダイパッド部2と一体に形成され、半導体素子1の外部取り出し電極として機能する。
第2の接続端子32は、CuまたはCu合金に、NiめっきあるいはAgめっきを施して成る。
第2の接続端子32は、例えば、0.5mm厚の平形状板材をプレス打ち抜き加工や化学的なエッチング加工で形成される。
第2の接続端子32は、例えば、信号用接続端子として、半導体素子1の外部取り出し電極として機能する。
封止体4は、例えば、熱硬化性エポキシ樹脂が使用され、樹脂成形金型とプレス装置を使用し、トランスファーモールドとして、樹脂成形されたものである。また半導体素子1を外囲体で囲み、囲まれた領域を流動性の高い樹脂を注入して形成することもできる。
以上により、半導体装置100が完成する。
次に、上述の実施例に係る半導体素子100の効果を説明する。
本発明の実施例に係る半導体装置100によれば、本発明に基づいて、ダイパッド部2を第2の接続端子32よりも板厚を厚くし、ダイパッド部2と同一の厚さで第1の接続端子31を封止体4の外部に導出させる。これにより半導体素子1が直接搭載されるダイパッド部2の厚さを厚くし、容量大きくするので、放熱性が向上する。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることは明らかである。
図2は、本発明の実施例2に係る半導体装置100の断面模式図である。半導体素子1を上面に載置したダイパッド部2の下面に放熱板5を配置することで、更なる放熱性の向上ができる。
1、半導体基板
2、ダイパッド部
31、第1の接続端子
32、第2の接続端子
4、封止体
5、放熱板
100、半導体素子
次に、上述の実施例に係る半導体装置100の効果を説明する。
100、半導体装置

Claims (2)

  1. 半導体素子と、ダイパッド部と、第1の接続端子と、第2の接続端子と、前記半導体素子と、前記ダイパッド部と、前記第1の接続端子と、前記第2の接続端子と、を封止する封止体と、を備える半導体装置において、前記ダイパッド部と前記第1の接続端子とが一体に形成され、板厚が同一であり、前記第2の接続端子よりも厚いことを特徴とする半導体装置。
  2. 前記ダイパッド部の上面には前記半導体素子を載置し、前記ダイパッド部の下面には、放熱板を配置されることを特徴とする請求項1に記載の半導体装置。
JP2016130693A 2016-06-30 2016-06-30 半導体装置 Pending JP2018006537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016130693A JP2018006537A (ja) 2016-06-30 2016-06-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016130693A JP2018006537A (ja) 2016-06-30 2016-06-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2018006537A true JP2018006537A (ja) 2018-01-11

Family

ID=60945021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016130693A Pending JP2018006537A (ja) 2016-06-30 2016-06-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2018006537A (ja)

Similar Documents

Publication Publication Date Title
TWI685075B (zh) 功率轉換電路的封裝模組及其製造方法
JP2016018866A (ja) パワーモジュール
JP2010034350A (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
US9704794B2 (en) Electronic device with die being sunk in substrate
CN104037152B (zh) 芯片载体结构、芯片封装及其制造方法
JP2012182250A (ja) 半導体装置
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP6868455B2 (ja) 電子部品パッケージおよびその製造方法
US20190214340A1 (en) Power module
JP2017028174A (ja) 半導体装置
KR20120138984A (ko) 전력 모듈 패키지 및 그 제조방법
JP2018006537A (ja) 半導体装置
TW201242123A (en) Structure of the LED package
CN108364943B (zh) 一种电力转换电路的封装模块
JP2017069351A (ja) 半導体装置
KR102016019B1 (ko) 고열전도성 반도체 패키지
JP5682511B2 (ja) 半導体モジュール
JP5741526B2 (ja) 半導体装置及びその製造方法
JP2013128065A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
JP2017045905A (ja) 半導体装置
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
CN108364940B (zh) 一种电力用逆变电路装置
WO2014132897A1 (ja) 半導体装置
JP2016225449A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160719