JP2017537382A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017537382A5 JP2017537382A5 JP2017522352A JP2017522352A JP2017537382A5 JP 2017537382 A5 JP2017537382 A5 JP 2017537382A5 JP 2017522352 A JP2017522352 A JP 2017522352A JP 2017522352 A JP2017522352 A JP 2017522352A JP 2017537382 A5 JP2017537382 A5 JP 2017537382A5
- Authority
- JP
- Japan
- Prior art keywords
- eud
- usb
- electronic system
- coupled
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral Effects 0.000 claims 9
- 238000011144 upstream manufacturing Methods 0.000 claims 7
- 238000000034 method Methods 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 claims 1
Claims (15)
- 電子システムにおける組込みユニバーサルシリアルバス(USB)デバッグ(EUD)であって、
前記電子システム内のUSB物理(PHY)に結合された少なくとも1つのアップストリームインターフェースと、
前記少なくとも1つのアップストリームインターフェースに通信可能に結合された複数のダウンストリームインターフェースと
を備えるUSBハブと、
前記複数のダウンストリームインターフェースのうちの1つのダウンストリームインターフェースに結合されたデバッグ周辺装置であって、前記デバッグ周辺装置が、前記複数のダウンストリームインターフェースのうちの前記1つのダウンストリームインターフェースを介して、USBフォーマットされたデータパケットを前記USBハブと交換するように構成される、デバッグ周辺装置と
を備え、
前記デバッグ周辺装置が、複数のデバッグ機能の中の少なくとも1つのデバッグ機能からデバッギング情報を受信するために、前記電子システム内の前記少なくとも1つのデバッグ機能に通信可能に結合され、
前記デバッグ周辺装置が、前記少なくとも1つのデバッグ機能から受信された前記デバッギング情報を、前記USBハブに提供されるべき前記USBフォーマットされたデータパケットに変換するように構成され、
前記USBハブが、前記少なくとも1つのアップストリームインターフェースを介して、前記電子システム内の前記EUDの外側に提供されたUSBコントローラが前記USB PHYに結合されているかどうかに関係なく、前記USBフォーマットされたデータパケットを前記USB PHYに提供するように構成される、EUD。 - 前記USB PHYに結合されたEUD電源であって、動作電力を前記EUDに提供するように構成されたEUD電源と、
前記USB PHYに結合されたEUD発振器であって、動作クロックを前記EUDに提供するように構成されたEUD発振器と
をさらに備える、請求項1に記載のEUD。 - 前記USB PHYに結合されたEUD電源であって、前記電子システム内のデジタル電源電圧が非動作レベルに設定されているかどうかに関係なく、動作電力を前記EUDに提供するように構成されたEUD電源をさらに備える、請求項1に記載のEUD。
- 前記USB PHYに結合されたEUD発振器であって、前記電子システム内の他のシステムクロックがオフにされているかどうかに関係なく、動作クロックを前記EUDに提供するように構成されたEUD発振器をさらに備える、請求項1に記載のEUD。
- 前記電子システムのデバッギングモードを有効にするように構成されたバイパススイッチをさらに備える、請求項1に記載のEUD。
- 前記バイパススイッチが、
前記少なくとも1つのアップストリームインターフェースおよび前記USB PHYに結合された第1のバイパススイッチと、
前記電子システム内の前記USBコントローラおよび前記複数のダウンストリームインターフェースのうちの1つに結合された第2のバイパススイッチと
を備え、
切断スイッチを開のままにすることによって、前記電子システムを前記USBハブからデタッチするように構成された前記切断スイッチをさらに備える、請求項5に記載のEUD。 - 切断スイッチを閉のままにすることによって、前記電子システムを前記USBハブにアタッチするように構成された前記切断スイッチをさらに備える、請求項6に記載のEUD。
- 前記USB PHYをUSBコントローラに直接接続することによって、前記電子システムのミッションモードを有効にするように構成されたバイパススイッチを備え、
前記バイパススイッチが、
前記USB PHYに結合され、前記少なくとも1つのアップストリームインターフェースから結合解除された第1のバイパススイッチと、
前記電子システム内の前記USBコントローラおよび前記第1のバイパススイッチに結合された第2のバイパススイッチと
を備える、請求項1に記載のEUD。 - 前記デバッグ周辺装置が、前記電子システム内のジョイントテストアクショングループ(JTAG)デバッグ機能に結合され、それぞれの前記JTAGデバッグ機能とJTAGデバッギング情報を送信または受信するように構成される、請求項1に記載のEUD。
- 前記デバッグ周辺装置が、前記電子システム内のシリアルワイヤデバッグ(SWD)デバッグ機能に結合され、それぞれの前記SWDデバッグ機能とSWDデバッギング情報を送信または受信するように構成される、請求項1に記載のEUD。
- 前記デバッグ周辺装置が、前記電子システム内のシステムトレースデバッグ機能に結合され、それぞれの前記システムトレースデバッグ機能とシステムトレースデバッギング情報を送信または受信するように構成される、請求項1に記載のEUD。
- 前記デバッグ周辺装置が、前記電子システム内の通信(COM)ポートデバッグ機能に結合され、それぞれの前記COMポートデバッグ機能とCOMポートデバッギング情報を送信または受信するように構成される、請求項1に記載のEUD。
- 前記電子システムが、少なくとも1つの二次電子システムを備えるシステムインパッケージ(SIP)ベースの電子システムであり、前記少なくとも1つの二次電子システムが、少なくとも1つの二次アップストリームインターフェースを有する二次EUDを備える、請求項1に記載のEUD。
- 前記複数のダウンストリームインターフェースのうちの1つが、前記少なくとも1つの二次電子システムとデバッギング情報を送信または受信するために、前記少なくとも1つの二次アップストリームインターフェースに結合される、請求項13に記載のEUD。
- 組込みユニバーサルシリアルバス(USB)デバッグ(EUD)を使用して電子システムにおけるデバッギングプロセスを有効にするための方法であって、
前記電子システムをUSBホストにアタッチするステップと、
前記EUDによって前記USBホストの存在を検出するステップと、
前記デバッギングプロセスが前記EUDによって前記電子システムにおいて許可されるかどうかを検出するステップと、
前記USBホストから少なくとも1つのEUD構成を受信するステップと、
前記USBホストから前記EUDによって少なくとも1つのデバッグコマンドを受信するステップと、
前記少なくとも1つのデバッグコマンドに従って、デバッギング情報を収集するステップと、
前記デバッギング情報を、USBフォーマットされたデータパケットに変換するステップと、
前記電子システム内の前記EUDの外側に提供されたUSBコントローラが前記USB PHYに結合されているかどうかに関係なく、前記USBフォーマットされたデータパケットを前記USBホストに提供するステップと
を含む方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/527,873 US9684578B2 (en) | 2014-10-30 | 2014-10-30 | Embedded universal serial bus (USB) debug (EUD) for multi-interfaced debugging in electronic systems |
US14/527,873 | 2014-10-30 | ||
PCT/US2015/053938 WO2016069206A1 (en) | 2014-10-30 | 2015-10-05 | Embedded universal serial bus (usb) debug (eud) for multi-interfaced debugging in electronic systems |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017537382A JP2017537382A (ja) | 2017-12-14 |
JP2017537382A5 true JP2017537382A5 (ja) | 2018-11-01 |
JP6594972B2 JP6594972B2 (ja) | 2019-10-23 |
Family
ID=54293427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017522352A Expired - Fee Related JP6594972B2 (ja) | 2014-10-30 | 2015-10-05 | 電子システムにおけるマルチインターフェースデバッギングのための組込みユニバーサルシリアルバス(usb)デバッグ(eud) |
Country Status (16)
Country | Link |
---|---|
US (1) | US9684578B2 (ja) |
EP (1) | EP3213215B1 (ja) |
JP (1) | JP6594972B2 (ja) |
KR (1) | KR20170078662A (ja) |
CN (1) | CN107077409B (ja) |
AU (1) | AU2015339839A1 (ja) |
BR (1) | BR112017008712A2 (ja) |
CA (1) | CA2962771A1 (ja) |
CL (1) | CL2017001033A1 (ja) |
CO (1) | CO2017003937A2 (ja) |
MX (1) | MX2017005636A (ja) |
PH (1) | PH12017500531A1 (ja) |
RU (1) | RU2017114719A (ja) |
SG (1) | SG11201702090QA (ja) |
TW (1) | TWI689813B (ja) |
WO (1) | WO2016069206A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201627862A (zh) * | 2015-01-26 | 2016-08-01 | 鴻海精密工業股份有限公司 | 除錯電路、除錯請求電路及除錯系統 |
US20170138998A1 (en) * | 2015-11-16 | 2017-05-18 | Mediatek Inc. | Testing Device for Connection Interface and Related Testing Methods |
US10503683B2 (en) * | 2015-11-20 | 2019-12-10 | Parade Technologies, Ltd. | Service redirect over USB Type-C |
US10705142B2 (en) * | 2016-12-29 | 2020-07-07 | Intel Corporation | Device, system and method for providing on-chip test/debug functionality |
KR102376750B1 (ko) | 2018-09-13 | 2022-03-21 | 한국전자통신연구원 | 디버깅을 위한 네트워크를 포함하는 시스템 온 칩 |
US10846201B1 (en) * | 2018-09-21 | 2020-11-24 | Amazon Technologies, Inc. | Performance debug for networks |
FR3089657B1 (fr) * | 2018-12-06 | 2021-05-28 | Idemia Identity & Security France | Dispositif tel qu’un objet connecté pourvu de moyens pour contrôler l’exécution d’un programme exécuté par le dispositif |
KR20200123680A (ko) * | 2019-04-22 | 2020-10-30 | 에스케이하이닉스 주식회사 | 테스트 기판 |
TWI710778B (zh) * | 2019-12-04 | 2020-11-21 | 瑞軒科技股份有限公司 | 自動化測試系統及其裝置 |
TWI748297B (zh) | 2019-12-04 | 2021-12-01 | 瑞軒科技股份有限公司 | 自動化測試方法 |
CN112416835A (zh) * | 2021-01-25 | 2021-02-26 | 智道网联科技(北京)有限公司 | 智能车载网联终端主板、智能车载网联终端及调试方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6732301B1 (en) * | 2000-03-06 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Serial bus diagnostic port of a digital system |
US6823224B2 (en) | 2001-02-21 | 2004-11-23 | Freescale Semiconductor, Inc. | Data processing system having an on-chip background debug system and method therefor |
JP4479002B2 (ja) | 2004-03-31 | 2010-06-09 | 日本電気株式会社 | Cpuの省電力機能を有する機器のデバッグシステム及び方法 |
US20050268195A1 (en) * | 2004-04-29 | 2005-12-01 | Lund Morten W | Apparatus and method for improving emulation speed of high-level languages in on-chip emulation systems |
CN100435110C (zh) * | 2004-11-26 | 2008-11-19 | 上海芯华微电子有限公司 | 片上系统的片上调试器 |
JP4222370B2 (ja) | 2006-01-11 | 2009-02-12 | セイコーエプソン株式会社 | デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム |
JP4422134B2 (ja) * | 2006-09-29 | 2010-02-24 | Okiセミコンダクタ株式会社 | Usbテスト回路 |
US8205095B2 (en) | 2007-11-02 | 2012-06-19 | Nvidia Corporation | Method and system for remotely debugging a failed computer machine |
US8296469B2 (en) * | 2008-12-31 | 2012-10-23 | Intel Corporation | Scalable method and apparatus for link with reconfigurable ports |
US8332641B2 (en) * | 2009-01-30 | 2012-12-11 | Freescale Semiconductor, Inc. | Authenticated debug access for field returns |
US8683221B2 (en) * | 2010-05-18 | 2014-03-25 | Lsi Corporation | Configurable memory encryption with constant pipeline delay in a multi-core processor |
US8487655B1 (en) * | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
TW201145016A (en) * | 2010-06-15 | 2011-12-16 | Nat Univ Chung Cheng | Non-intrusive debugging framework for parallel software based on super multi-core framework |
GB2483907A (en) * | 2010-09-24 | 2012-03-28 | Advanced Risc Mach Ltd | Privilege level switching for data processing circuitry when in a debug mode |
US9037911B2 (en) * | 2010-12-09 | 2015-05-19 | Advanced Micro Devices, Inc. | Debug state machines and methods of their operation |
US8826081B2 (en) | 2011-08-25 | 2014-09-02 | Ultrasoc Technologies, Ltd. | Data processing apparatus and related methods of debugging processing circuitry |
GB2500074B (en) | 2012-07-09 | 2014-08-20 | Ultrasoc Technologies Ltd | Debug architecture |
GB2500441B (en) | 2012-07-09 | 2014-03-05 | Ultrasoc Technologies Ltd | Data prioritisation in a debug architecture |
US9927486B2 (en) | 2012-07-09 | 2018-03-27 | Ultrasoc Technologies Ltd. | Debug architecture |
CN103226506B (zh) * | 2013-04-28 | 2015-04-22 | 杭州士兰微电子股份有限公司 | 内嵌于芯片的usb转jtag调试装置及其调试方法 |
US9404968B1 (en) * | 2013-10-25 | 2016-08-02 | Altera Corporation | System and methods for debug connectivity discovery |
TWM483532U (zh) * | 2014-01-21 | 2014-08-01 | Elitegroup Computer Sys Co Ltd | 主機板及除錯裝置 |
CN203838699U (zh) * | 2014-05-29 | 2014-09-17 | 国家电网公司 | 一种多功能调试接口转换装置 |
-
2014
- 2014-10-30 US US14/527,873 patent/US9684578B2/en not_active Expired - Fee Related
-
2015
- 2015-10-05 AU AU2015339839A patent/AU2015339839A1/en not_active Abandoned
- 2015-10-05 EP EP15779165.8A patent/EP3213215B1/en active Active
- 2015-10-05 CN CN201580058555.4A patent/CN107077409B/zh active Active
- 2015-10-05 WO PCT/US2015/053938 patent/WO2016069206A1/en active Application Filing
- 2015-10-05 JP JP2017522352A patent/JP6594972B2/ja not_active Expired - Fee Related
- 2015-10-05 KR KR1020177011873A patent/KR20170078662A/ko unknown
- 2015-10-05 MX MX2017005636A patent/MX2017005636A/es unknown
- 2015-10-05 RU RU2017114719A patent/RU2017114719A/ru not_active Application Discontinuation
- 2015-10-05 BR BR112017008712A patent/BR112017008712A2/pt not_active IP Right Cessation
- 2015-10-05 SG SG11201702090QA patent/SG11201702090QA/en unknown
- 2015-10-05 TW TW104132730A patent/TWI689813B/zh not_active IP Right Cessation
- 2015-10-05 CA CA2962771A patent/CA2962771A1/en not_active Abandoned
-
2017
- 2017-03-22 PH PH12017500531A patent/PH12017500531A1/en unknown
- 2017-04-21 CO CONC2017/0003937A patent/CO2017003937A2/es unknown
- 2017-04-26 CL CL2017001033A patent/CL2017001033A1/es unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017537382A5 (ja) | ||
JP2015506042A5 (ja) | ||
US20120290761A1 (en) | USB Converter and Related Method | |
RU2017114719A (ru) | Встроенное средство отладки по универсальной последовательной шине (usb) (eud) для многоинтерфейсной отладки в электронных системах | |
WO2013080027A3 (en) | Interrupt handling systems and methods for pcie bridges with multiple buses | |
CN108009065B (zh) | 监控axi总线的方法和装置 | |
WO2012087901A3 (en) | Communications architecture for providing data communication, synchronization and fault detection between isolated modules | |
CN108475227A (zh) | 测试功能组件及数据调试方法 | |
CN106569416B (zh) | 一种微控制器的串行接口与仿真调试接口复用方法及装置 | |
JP2016500174A5 (ja) | ||
CN103617138A (zh) | 多主机仲裁方法及多主机通信系统 | |
TW201514708A (zh) | I 2 c匯流排監控裝置 | |
CN201751898U (zh) | 1553b总线测试设备 | |
CN203883848U (zh) | 一种用于智能变电站同步测试的时钟同步装置 | |
CN201751896U (zh) | Arinc429总线测试设备 | |
CN103077144A (zh) | 一种确保数据完整的spi通讯接口及其通讯方法 | |
CN103914421B (zh) | 一种数据终端、数据传输系统及热插拔控制方法 | |
CN203117968U (zh) | 一种spi通讯接口 | |
CN103517307B (zh) | 一种基于td-scdma的远程调试系统 | |
CN106375155B (zh) | Mac仿真验证模型的控制方法及控制系统 | |
TWI502338B (zh) | 測試介面卡及測試方法 | |
TW201441643A (zh) | Svid資料測試系統及方法 | |
CN103279440A (zh) | 一种单机模块间总线通信方法 | |
CN204028612U (zh) | 一种can总线信号收发工具 | |
CN203104028U (zh) | 自组网电池监控微单元 |