JP2017532787A

JP2017532787A - コンパクトなマイクロキャパシタ又はナノキャパシタの製造方法、及びコンパクトなマイクロキャパシタ又はナノキャパシタ

Info

Publication number: JP2017532787A
Application number: JP2017519877A
Authority: JP
Inventors: ゲー．シュミットオリヴァー
Original assignee: Leibniz Institut fur Festkoerper und Werkstoffforschung Dresden EV; Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Current assignee: Leibniz Institut fur Festkoerper und Werkstoffforschung Dresden EV; Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Priority date: 2014-10-13
Filing date: 2015-10-12
Publication date: 2017-11-02
Also published as: EP3207552A1; DE102015219696A1; EP3207552B1; CN107004503A; CN107004503B; WO2016058980A1

Abstract

本発明は、マイクロエレクトロニクスの分野に関し、かつ例えば高周波共振回路及び高周波共振フィルタにおいて使用することができるコンパクトなキャパシタに関する。本発明の課題は、機能層の確実でかつ簡単な接続部を備えたコンパクトなマイクロキャパシタ又はナノキャパシタを提供することにある。この課題は、基材上に、少なくとも２つの機能層と、二次元材料からなる２つの層と、電気絶縁材料からなる少なくとも２つの層とからなり、二次元材料からなる層を備えた少なくとも２つの機能層は、巻き取り方向に対して交差する方向で、それぞれ一方の側で交互に、積層体の幅を越えて突き出るように配置された積層体を配置し、引き続き積層体を巻き取り、突き出る層を素材接触により相互に結合する、コンパクトなマイクロキャパシタ又はナノキャパシタを製造する方法により解決される。

Description

本発明は、マイクロエレクトロニクス及び材料科学の分野に関し、かつ例えば、電気機器及び電子機器中での周波数決定及び時間決定の用途のための素子として、並びに高周波数共振回路及び高周波数共振フィルタにおいて使用することができるようなコンパクトなマイクロキャパシタ又はナノキャパシタの製造方法、並びにコンパクトなマイクロキャパシタ又はナノキャパシタに関する。

我々の電子モバイル社会は、モバイル利用のためのコンパクトな組込式の素子を戸外で快適に利用するために、常に新たな成果／改善を必要とする。特に、デジタルエレクトロニクスにおいて、ここ数十年の小型化の進行と共に、集積論理回路の周辺で必要とされる素子も、いっそう小型化しなければならない。この場合、マイクロメートルサイズ又はナノメートルサイズのコンパクトなキャパシタ素子が特に重要である。

ここで、マイクロメートル領域の寸法は、本発明の範囲内では、大部分及び少なくとも３つの軸の１つに沿って、０．１〜５００マイクロメートルの大きさを示し、かつナノメートル領域の寸法は、１〜１００ナノメートルの大きさを示すとされる（欧州委員会の定義）

巻き取り技術の場合、基材上に層を施し、引き続き巻き取る。この巻き取りのメカニズムは、層を張設し、引き続き解放することによるか、又は犠牲層を施し、引き続き犠牲層を除去することにより実現することができる（Y. Mei et al：Advanced Materials、2008、20；O.G. Schmidt及びK. Eberl：Nature 2001、410）。

Bufonによると、同様に、犠牲層上に設けられていて、かつ犠牲層の除去により巻き取られるキャパシタ層構造体は公知である。キャパシタの直径は、＞１０μｍである［C.C.B. Bufon et al.、Nano Letters、2010、10、2506-2510］。

公知の先行技術の欠点は、巻き取られる素子の製造が相変わらず技術的に難しいことである。このことは、殊に、マイクロメートルサイズ又はナノメートルサイズで、さらにコンパクトな素子を製造するためには、いっそう小さな直径でよりいっそう多く巻くことが望ましいためであり、このため、その機械強度に関して、薄層に対してますます高い要求が課される。同様に、このような超コンパクトな素子内での機能層の接続部は、マイクロメートルサイズ又はナノメートルサイズの場合にまさに、一段と実現が困難である。というのも、層のロール長さが増大すると共に、接続部の長さも増大し、それにより接続部の抵抗も増大するためである。このため、殊に接続部材料により、素子の厚みは不所望にも増大することになる。

本発明の課題は、機能層の確実かつ簡単な接続部を備えたコンパクトなマイクロキャパシタ又はナノキャパシタの、簡単でかつ低コストの製造方法を提供することである。

前記課題は、特許請求の範囲に記載された発明により解決される。好ましい実施態様は、従属請求項の主題である。

コンパクトなマイクロキャパシタ又はナノキャパシタを製造するための本発明による方法の場合、基材上に、順番に、少なくとも２つの機能層と、その上にそれぞれ配置された、二次元材料からなる少なくとも２つの層と、二次元材料からなる少なくとも２つの層を備えたそれぞれ少なくとも２つの機能層の間に絶縁のために配置された、電気絶縁材料からなる少なくとも２つの層からなり、この場合、二次元材料からなる層は、機能層と少なくとも部分的に素材接触による結合を示す積層体を製造するか、又は、二次元材料からなる少なくとも２つの層と、電気絶縁材料からなる少なくとも２つの層からなり、この場合、二次元材料からなる少なくとも２つの層の間に電気絶縁材料からなる少なくとも１つの層が絶縁のために配置された積層体を製造し、この場合、二次元材料からなる層を備えた少なくとも１つの機能層又は二次元材料からなる１つの層は、巻き取り方向に対してほぼ交差する方向で、一方の側で、積層体の幅を越えて突き出るように配置され、かつ二次元材料からなる第２の層を備えた少なくとも第２の機能層又は二次元材料からなる第２の層は、巻き取り方向に対してほぼ交差する方向で、他方の側で、積層体の幅を越えて突き出るように配置され、引き続きこの基材上の積層体を巻き取り、巻き取られた素子の幅を越えてそれぞれスパイラル状に突出する層を、少なくとも部分的に素材接触により互いに結合し、かつ電気端子と接続する。

好ましくは、積層体は歪みをもって基材上に配置され、この場合、好ましくは積層体の歪みの勾配は、基材表面に対して垂直方向に整列され、引き続き積層体は巻き取られる。

更に好ましくは、基材上に犠牲層が施され、引き続きこの犠牲層上に積層体が配置され、引き続き犠牲層は少なくとも部分的に除去される。

同様に好ましくは、積層体の巻き取りを液体中で実施し、引き続き巻き取られた積層体を乾燥させるが、更に好ましくは、積層体の巻き取りを水又は水溶液又は溶媒又は溶媒混合物からなる液体中で実施し、この場合、更に好ましくは、巻き取られた積層体の乾燥を、１５℃〜４００℃の温度で実施する。

また、好ましくは、ニッケル又は銅と一緒に接続された二次元材料は、電気端子と接続される。

本発明による方法によって製造された本発明によるコンパクトなマイクロキャパシタ又はナノキャパシタは、機能層と少なくとも部分的に素材接触による結合を示す二次元材料からなるそれぞれ少なくとも１つの層を備えた少なくとも２つの機能層と、電気絶縁材料からなる少なくとも２つの層からなるか、又は二次元材料からなる少なくとも２つの層と、電気絶縁材料からなる少なくとも２つの層からなり、この場合、二次元材料からなる層を備えた機能層又は二次元材料からなる層は、電気絶縁材料からなる層によりそれぞれ絶縁されるように互いに隔てられて配置されていて、かつ互いに積み重なって配置されたこれらの層は巻き取られていて、かつ二次元材料からなる少なくとも１つの層を備えた少なくとも１つの機能層又は二次元材料からなる少なくとも１つの層は、巻き取り方向に対してほぼ交差する方向で、一方の側で、その全幅の少なくとも５％が、巻き取られた積層体の幅を越えて突き出るように配置されていて、かつ二次元材料からなる少なくとも第２の層を備えた少なくとも第２の機能層又は二次元材料からなる少なくとも第２の層は、巻き取り方向に対してほぼ交差する方向で、他方の側で、その全幅の少なくとも５％が、巻き取られた積層体の幅を越えて突き出るように配置されていて、かつ巻き取られた積層体のそれぞれの側で全てのスパイラル状に突出する、二次元材料からなる少なくとも１つの層を備えた機能層又は二次元材料からなる少なくとも１つの層は、少なくとも部分的に素材接触により互いに結合されていて、かつ電気的に接続されている。

マイクロキャパシタ又はナノキャパシタは、巻き取られた状態で、最大２００μｍの外径を示す場合が好ましい。

好ましくは、二次元材料として、グラフェンが存在する。

更に好ましくは、機能層として、銅又はニッケルのような導電性材料が存在する。

同様に好ましくは、電気絶縁材料として、Ａｌ₂Ｏ₃又はＴｉＯ₂が存在する。

二次元材料からなる層を備えた機能層又は二次元材料からなる層は、巻き取り方向に対してほぼ交差する方向で、それぞれの側で、その全幅の少なくとも５〜３０％が、巻き取られた積層体の幅を越えて突出するように配置されている場合も好ましい。

巻き取られた積層体は、機能層、その上に配置された二次元材料からなる層、その上に配置された電気絶縁材料からなる層、その上に配置された別の機能層、その上に配置された二次元材料からなる別の層、その上に配置された電気絶縁材料からなる別の層から実現されているか、又は、巻き取られた積層体が、電気絶縁材料からなる層、その上に配置された機能層、その上に配置された二次元材料からなる層、その上に配置された電気絶縁材料からなる別の層、その上に配置された別の機能層、その上に配置された二次元材料からなる別の層から実現されている場合も好ましい。

同様に、巻き取られた積層体は、二次元材料からなる層、その上に配置された電気絶縁材料からなる層、その上に配置された二次元材料からなる別の層、その上に配置された電気絶縁材料からなる別の層から実現されているか、又は、巻き取られた積層体が、電気絶縁材料からなる層、その上に配置された二次元材料からなる層、その上に配置された電気絶縁材料からなる別の層、その上に配置された二次元材料からなる別の層から実現されている場合も好ましい。

更に、二次元材料からなる層は、機能層と完全に素材接触により結合する場合が好ましい。

かつ、二次元材料からなる層は、５原子以下、更に好ましくは１〜２原子層の厚みを示す場合も好ましい。

二次元材料からなる層が成長して、機能層の全体に又は一部に配置されている場合も好ましい。

本発明による解決策によって、コンパクトなマイクロキャパシタ又はナノキャパシタの簡単でかつ低コストの製造方法を提供することが初めて可能となる。同様に、確実でかつ簡単な機能層の接続部を備えたコンパクトなマイクロキャパシタ又はナノキャパシタを提供することが初めて可能となる。

これは主に、巻き取られた積層体が、二次元材料からなるそれぞれ少なくとも１つの層を備えた少なくとも２つの機能層と、電気絶縁材料からなる少なくとも２つの層から製造されるか、又は二次元材料からなる少なくとも２つの層と、電気絶縁材料からなる少なくとも２つの層から製造され、ここで、二次元材料からなる層は、素材接触によって機能層と結合されていて、かつ同時に、二次元材料からなる少なくとも１つの層を備えた少なくとも１つの機能層又は二次元材料からなる少なくとも１つの層は、巻き取り方向に対してほぼ交差する方向で、一方の側で、その全幅の少なくとも５％が、巻き取られた積層体の幅を越えて突き出るように配置されていて、かつ二次元材料からなる少なくとも第２の層を備えた少なくとも第２の機能層又は二次元材料からなる少なくとも第２の層は、巻き取り方向に対してほぼ交差する方向で、他方の側で、その全幅の少なくとも５％が、巻き取られた積層体の幅を越えて突き出るように配置されていて、それにより、少なくとも２つの機能層及び／又は二次元材料からなる少なくとも２つの層は、導電性の接続部のために互いに別々に利用可能となる、コンパクトなマイクロキャパシタ又はナノキャパシタの製造方法により達成される。

巻き取られた積層体の全幅を越えて突出する層の領域は、それぞれの側で、それぞれその全幅の５〜３０％が、巻き取られた積層体の全幅を越えて突き出ていてよい。全体として又は積層体が完全に均一に巻き取られていない場合でも、それぞれの側の突出する層の領域の幅は、異なる大きさであってもよい。

同時に、少なくとも２つの機能層及び／又は二次元材料からなる少なくとも２つの層の、それぞれの側で、巻き取られた積層体の全幅を越えて突き出る領域は、少なくとも部分的に、互いに素材接触により結合され、それにより電気的に接続されている。層の突き出している領域の、この素材接触による結合は、層厚の寸法が僅かであり、かつ巻き取られた積層体の直径の寸法が僅かであることに基づいて、層を巻き取る間及び／又は層を巻き取った後に、更なる措置又は補助手段を必要とすることなく行われる。それにより、スパイラル状に突出する層領域は、互いに電気的に同様に結合されていて、かつ簡単に電気的に接続することができる。

このようにして、長い接続部が回避され、その抵抗が小さく保たれる。

この場合、この種の二次元材料は極端に薄く、更に良好に導電性であり、かつ十分に良好な弾性及び機械的安定性も示すことが特に重要である。これらの全ての特性は、例えばグラフェン層が示す。

グラフェン層は更に、この種のグラフェン層を金属機能層上で成長させることができ、したがって特に薄く、好ましくは、１原子層又は数原子層の厚みで、好ましくは≦５原子層の厚みで実現することができるという利点がある。好ましくは、グラフェン層のような二次元材料からなる層は、１〜２原子層だけで施される。

マイクロサイズ又はナノサイズの本発明によるコンパクトな電気素子又は電子素子の層構造は、次のような外観であってよい：
機能層、その上に配置された二次元材料からなる層、その上に配置された電気絶縁材料からなる層、その上に配置された別の機能層、その上に配置された二次元材料からなる別の層、その上に配置された電気絶縁材料からなる別の層；
又は
電気絶縁材料からなる層、その上に配置された機能層、その上に配置された二次元材料からなる層、その上に配置された電気絶縁材料からなる別の層、その上に配置された別の機能層、その上に配置された二次元材料からなる別の層。

同様に、機能層及び二次元層の代わりに、それぞれ二次元材料からなる１つの層だけが配置されていてよい。というのもこの二次元材料からなる層は導電性であり、かつ本発明によるコンパクトなキャパシタにおいて機能層の機能を担うことができるためである。

更に、二次元材料からなる層が、積層体の幅を越えて突き出ることが特に重要である。この場合、これは、巻き取り方向に対してまさに交差する方向で又は一定の角度で実現されていてもよい。積層体の巻き取り後に、二次元材料からなる少なくとも両方の層は、巻き取られた素子のそれぞれ一方の側で、電気的に接続することができるほど突き出ていることが保証されていなければならない。これは、それぞれの層が、それぞれの側で、その全幅の少なくとも５％が、巻き取られた積層体の全幅を越えて突出することにより保証される。同様に、二次元材料からなる少なくとも２つの層が、互いに導電性に接触していないことが保証されていなければならい。これは、二次元材料からなる少なくとも第１の層を備えたそれぞれ少なくとも第１の機能層又は二次元材料からなる少なくとも第１の層が、一方の側で、巻き取られた積層体の全幅を越えて突出し、かつ二次元材料からなる少なくとも第２の層を備えたそれぞれ第２の機能層又は二次元材料からなる少なくとも第２の層が、他方の側で、巻き取られた積層体の全幅を越えて突出することにより達成される。

同様に、二次元材料の良好な弾性特性及び機械的特性に基づいて、この二次元材料は巻き取りの際にちぎれる及び／又は裂けることはなく、かつ良好に導電性に接続可能であることが特に重要である。

巻き取りプロセスは、基材上に犠牲層を施し、その上に本発明による素子用の積層体を施し、かつ犠牲層を少なくとも部分的に除去することによって積層体の巻き取りが行われることにより実現することができる。同様に、本発明による素子用の積層体は、歪んだ状態となるような方法様式で基材上に施され、その際、好ましくは、積層体の歪みの勾配は、基材表面に対して垂直方向に整列され、かつこの歪みの解除により積層体の巻き取りが引き起こされることが可能である。

巻き取りプロセスは好ましくは液体中で実施され、この液体は、例えば水又は水溶液又は溶媒又は溶媒混合物であってよい。液体中で巻き取る場合、巻き取られた積層体を乾燥させなければならず、この乾燥は、好ましくは１５℃〜４００℃の温度で実施される。

液体中での積層体の巻き取り及びその後の乾燥は、積層体が比較的均一にまっすぐ巻き取られ、かつ巻き取られた積層体の乾燥によって同時に、改善された機械的安定性を示すという利点を有する。

本発明による電気素子又は電子素子として、好ましくは幅１００ｎｍ〜２００μｍ及び直径５０ｎｍ〜１００μｍの寸法を示すコンパクトなマイクロキャパシタ及びナノキャパシタを製造することができる。この種のキャパシタについての市場は、５０億ユーロを越えるものである。

次に、本発明を実施例によって詳細に説明する。

本発明による素子のための積層体を示す図

実施例
シリコン基材上に、ポリマーからなる犠牲層を施す。この上に、熱蒸着を用いて、１０ｎｍの厚みを示す銅からなる機能層を施す。この機能層の表面上に、気相堆積（化学気相堆積（ＣＶＤ））を用いて、グラフェンからなる層を、１原子層の厚さの二次元材料からなる層として成長させ、ここで、機能層とグラフェン層とは、巻き取り方向で右縁部を超えて、後に堆積されるべきＡｌ₂Ｏ₃層を超えて犠牲層の上にまで位置決めされる。引き続き、原子層堆積（Atomic Layer Deposition (ALD)）を用いて、機能層及びグラフェン層の上方にＡｌ₂Ｏ₃からなる層を１０ｎｍの厚みで施すが、ここで、巻き取り方向で右縁部で、グラフェン層のストリップはＡｌ₂Ｏ₃層で被覆されない。その後、熱蒸着を用いて、銅からなる第２の機能層をＡｌ₂Ｏ₃からなる層の上方に施し、かつこの第２の機能層上に、ＣＶＤを用いて、第２のグラフェン層を成長させ、ここで、第２の機能層及び第２のグラフェン層は、巻き取り方向の左縁部にわたって、Ａｌ₂Ｏ₃層を超えて犠牲層の上にまで配置される。この上に、ＡＬＤを用いてＡｌ₂Ｏ₃からなる第２の層を施すが、ここで、巻き取り方向の左縁部で、グラフェン層のストリップは、Ａｌ₂Ｏ₃層で被覆されない。これらのそれぞれの第２の層は、それぞれ第１の層と同じ厚みを示す。
突出する層領域のない、巻き取られた積層体は、幅５０μｍ及び厚み２０μｍを示す。

引き続き犠牲層を水により除去し、積層体を５分間で巻き取る。
巻き取られた積層体の幅の両側に突き出た、グラフェン層を備えた機能層を、銅と接続し、ケーシング内にパッケージングする。

この方法様式で、簡単にかつ低コストで、機能層の確実でかつ簡単な接続部を備えるコンパクトなマイクロキャパシタ又はナノキャパシタが製造された。

１基材
２犠牲層
３二次元の層を含む機能層
４絶縁層

Claims

コンパクトなマイクロキャパシタ又はナノキャパシタの製造方法であって、基材上に、少なくとも２つの機能層と、それぞれの機能層上に配置された、二次元材料からなる少なくとも２つの層と、前記二次元材料からなる少なくとも２つの層を備えたそれぞれの前記少なくとも２つの機能層の間に、電気的な絶縁のために配置された、電気絶縁材料からなる少なくとも２つの層から、この順番で構成される積層体であって、前記二次元材料からなる層が、前記機能層と少なくとも部分的に素材接触による結合を示す積層体を製造するか、又は、二次元材料からなる少なくとも２つの層と、電気絶縁材料からなる少なくとも２つの層からなる積層体であって、前記二次元材料からなる少なくとも２つの層の間に、電気的な絶縁のために配置された、電気絶縁材料からなる少なくとも１つの層が配置された積層体を製造し、かつ前記二次元材料からなる層を備えた前記少なくとも１つの機能層又は前記二次元材料からなる１つの層は、一方の側で、巻き取り方向に対してほぼ交差する方向で、前記積層体の幅を越えて突き出るように配置され、かつ前記二次元材料からなる第２の層を備えた前記少なくとも第２の機能層又は前記二次元材料からなる第２の層は、他方の側で、巻き取り方向に対してほぼ交差する方向で、前記積層体の幅を越えて突き出るように配置され、引き続き前記基材上の前記積層体を巻き取り、巻き取られた素子の幅を越えてそれぞれスパイラル状に突出する層を、少なくとも部分的に素材接触により互いに結合し、かつ電気接続部と接続する、コンパクトなマイクロキャパシタ又はナノキャパシタの製造方法。
前記基材上に前記積層体を歪んだ状態で配置し、好ましくは前記積層体の歪みの勾配を基材表面に対して垂直方向に整列させ、引き続き積層体を巻き取る、請求項１に記載の方法。
前記基材上に犠牲層を施し、引き続き前記犠牲層上に前記積層体を配置し、引き続き前記犠牲層を少なくとも部分的に除去する、請求項１に記載の方法。
前記積層体の巻き取りを液体中で実施し、引き続き巻き取られた積層体を乾燥させる、請求項１に記載の方法。
前記積層体の巻き取りを、水又は水溶液又は溶媒又は溶媒混合物からなる液体中で実施する、請求項４に記載の方法。
巻き取られた積層体の乾燥を、１５℃〜４００℃の温度で実施する、請求項４に記載の方法。
ニッケル又は銅と一緒に接続された二次元材料を、電気接続部と接続する、請求項１に記載の方法。
請求項１に記載の方法により製造された、機能層と少なくとも部分的に素材接触による結合を示す二次元材料からなるそれぞれ少なくとも１つの層を備えた少なくとも２つの機能層と、電気絶縁材料からなる少なくとも２つの層とから構成されるか、又は二次元材料からなる少なくとも２つの層と、電気絶縁材料からなる少なくとも２つの層から構成されるコンパクトなマイクロキャパシタ又はナノキャパシタであって、前記二次元材料からなる層を備えた前記機能層又は前記二次元材料からなる層は、前記電気絶縁材料からなる層によりそれぞれ絶縁されるように互いに分離されて配置されていて、かつ互いに積み重なって配置されたこれらの層は巻き取られていて、かつ前記二次元材料からなる少なくとも１つの層を備えた前記少なくとも１つの機能層又は前記二次元材料からなる少なくとも１つの層は、一方の側で、巻き取り方向に対してほぼ交差する方向で、その全幅の少なくとも５％が、前記巻き取られた積層体の幅を越えて突き出るように配置されていて、かつ前記二次元材料からなる少なくとも第２の層を備えた前記少なくとも第２の機能層又は二次元材料からなる少なくとも第２の層は、他方の側で、巻き取り方向に対してほぼ交差する方向で、その全幅の少なくとも５％が、前記巻き取られた積層体の幅を越えて突き出るように配置されていて、かつ前記巻き取られた積層体のそれぞれの側で全てスパイラル状に突出する、前記二次元材料からなる少なくとも１つの層を備えた機能層又は前記二次元材料からなる少なくとも１つの層は、少なくとも部分的に素材接触により互いに結合されていて、かつ電気接続されている、コンパクトなマイクロキャパシタ又はナノキャパシタ。
前記キャパシタは、巻き取られた状態で最大２００μｍの外径を示す、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
二次元材料として、グラフェンが存在する、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
機能層として、銅又はニッケルのような導電性材料が存在する、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
電気絶縁材料として、Ａｌ₂Ｏ₃又はＴｉＯ₂が存在する、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
前記二次元材料からなる層を備えた前記機能層又は前記二次元材料からなる層は、それぞれの側方部において、巻き取り方向に対してほぼ交差する方向で、その全幅の少なくとも５〜３０％が、前記巻き取られた積層体の幅を越えて突出するように配置されている、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
巻き取られた積層体は、機能層、その上に配置された二次元材料からなる層、その上に配置された電気絶縁材料からなる層、その上に配置された別の機能層、その上に配置された二次元材料からなる別の層、その上に配置された電気絶縁材料からなる別の層から実現されているか、
又は、巻き取られた積層体は、電気絶縁材料からなる層、その上に配置された機能層、その上に配置された二次元材料からなる層、その上に配置された電気絶縁材料からなる別の層、その上に配置された別の機能層、その上に配置された二次元材料からなる別の層から実現されている、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
巻き取られた積層体は、二次元材料からなる層、その上に配置された電気絶縁材料からなる層、その上に配置された二次元材料からなる別の層、その上に配置された電気絶縁材料からなる別の層から実現されているか、
又は、巻き取られた積層体は、電気絶縁材料からなる層、その上に配置された二次元材料からなる層、その上に配置された電気絶縁材料からなる別の層、その上に配置された二次元材料からなる別の層から実現されている、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
二次元材料からなる２つの層を備えた２つの機能層及び電気絶縁材料からなる２つの層のみが存在するか、又は二次元材料からなる２つの層及び電気絶縁材料からなる２つの層のみが存在する、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
前記二次元材料からなる層は、前記機能層と完全な素材接触により結合している、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
前記二次元材料からなる層は、５原子以下、好ましくは１〜２原子層の厚みを示す、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。
前記二次元材料からなる層は、前記機能層の全体に又は一部に成長させて配置されている、請求項８に記載のコンパクトなマイクロキャパシタ又はナノキャパシタ。