JP2017532767A - ３ｄ回路におけるソース・チャネルの相互作用の改善 - Google Patents

３ｄ回路におけるソース・チャネルの相互作用の改善 Download PDF

Info

Publication number
JP2017532767A
JP2017532767A JP2017509688A JP2017509688A JP2017532767A JP 2017532767 A JP2017532767 A JP 2017532767A JP 2017509688 A JP2017509688 A JP 2017509688A JP 2017509688 A JP2017509688 A JP 2017509688A JP 2017532767 A JP2017532767 A JP 2017532767A
Authority
JP
Japan
Prior art keywords
layer
metal
source
channel
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017509688A
Other languages
English (en)
Other versions
JP6507229B2 (ja
Inventor
エム メルディン、ジョン
エム メルディン、ジョン
フ、ユィシー
フ、ヨンジュン
マクティア、エヴェレット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017532767A publication Critical patent/JP2017532767A/ja
Application granted granted Critical
Publication of JP6507229B2 publication Critical patent/JP6507229B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

多層ソースは、複数の電荷担体を多階層チャネルコネクタに提供する。ソースは、基板上に金属シリサイド層を含み、金属シリサイド層とチャネルとの間に窒化金属層を含む。金属シリサイド層および窒化金属層は、それらの間の介在酸化物層なしで加工される。一実施形態において、ソースは、窒化金属層とチャネルとの間にシリコン層を更に含む。シリコン層も、介在酸化物層なしで加工され得る。従って、ソースは、基板からチャネルへの介在酸化物層を有しない。

Description

本発明の複数の実施形態は、概ね３次元回路デバイスに関し、より具体的にはチャネルのための低い抵抗および電荷担体の貯蔵体を有するソースを提供して、チャネルに電気的に結合させることに関する。
［著作権の通知／許可］ 本特許文献における開示は部分的に、著作権保護を受ける資料を含み得る。著作権者は、米国特許商標庁における特許出願および記録に見られる特許文献または特許開示が何人により複製されても異議を有しないが、それ以外の場合には全ての著作権等を留保するものである。「著作権、２０１４年、インテル（登録商標）コーポレーション、無断複写・転載禁止」という著作権の通知は、下記に記載された全てのデータ、本明細書の添付の図面、および下記に記載されたいずれのソフトウェアにも適用される。
より高い性能および格納容量がデバイスから期待される場合であっても、コンピューティング・電子デバイスおよびコンポーネントのサイズが継続してより小さくなることに対する一般的な希望が存在する。そのような希望は、特にメモリ回路またはメモリデバイスに当てはまる。ディスクリート回路コンポーネントが多くなり、用いられる占有面積が大きくなるほど、デバイスはより多くの電力を消費することが理解されよう。電子デバイスおよびメモリデバイス、特に携帯用の移動体用途にとり、サイズおよび電力消費量は、重要な要因である。デバイス製造における近年の発展は、より高い密度を有する電子デバイスを形成するべく３次元（３Ｄ）回路構造を提供する。
しかし、様々な材料の物理的特性および加工技術は、最終的な高密度デバイスに対する性能の限界をもたらし、これによりそのようなデバイスの商業的な実現可能性に限界を与えてしまう。３Ｄ回路デバイスを用いて開発された一技術は、電流を伝えて積層回路素子のアクティブな動作を可能にするべく、導電性チャネルを用いるものである。しかし、従来の加工は、ソース層をチャネルに電気的に接続するときに所望でない影響をもたらしてきた。従来のソースは、抵抗が高いが、チャネル内へと移動する電荷担体のための良好な貯蔵体（良好なＧＩＤＬ（ゲート誘起ドレインリーク）を有するソース）か、またはより低いＧＩＤＬおよび低い抵抗を有するソースのいずれかを提供してきた。従来、低い抵抗のソースは、良好なソースをチャネル導体に提供するよりはむしろ担体のシンクとして機能してきた。
以下の説明は、図示が本発明の複数の実施形態の実装における例として与えられた図面の検討を含む。図面は、限定としてではなく例として理解されたい。本明細書において用いられるように、１または複数の「実施形態」への参照は、本発明の少なくとも一実装に含まれる具体的な特徴、構造、および／または特性を説明するものと理解されたい。従って、本明細書に見られる「一実施形態において」または「代替的な実施形態において」等の文言は、本発明における様々な実施形態および実装を説明するものであり、全てが同一の実施形態を必ずしも指すわけではない。しかし、これらは必ずしも相互に排他的でもない。
多層ソースを用いる３Ｄ回路の一実施形態のブロック図である。
シリサイド層、窒化物層、およびシリコン層を有するソースを用いた３Ｄ回路の一実施形態のブロック図である。
多層ソースを用いた３Ｄ回路のための様々な加工段階の一実施形態のブロック図である。 多層ソースを用いた３Ｄ回路のための様々な加工段階の一実施形態のブロック図である。 多層ソースを用いた３Ｄ回路のための様々な加工段階の一実施形態のブロック図である。 多層ソースを用いた３Ｄ回路のための様々な加工段階の一実施形態のブロック図である。 多層ソースを用いた３Ｄ回路のための様々な加工段階の一実施形態のブロック図である。 多層ソースを用いた３Ｄ回路のための様々な加工段階の一実施形態のブロック図である。 多層ソースを用いた３Ｄ回路のための様々な加工段階の一実施形態のブロック図である。
多層ソースを用いた積層回路を形成するためのプロセスの実施形態のフロー図である。
多層ソースを用いた積層回路が実装され得るコンピューティングシステムの実施形態のブロック図である。
多層ソースを用いた積層回路が実装され得るモバイルデバイスの実施形態のブロック図である。
特定の詳細および実装の説明が以下に続く。下記の実施形態のうちのいくつかまたは全てを示し得る図の説明を含み、本明細書に提示される発明のコンセプトの他の潜在的な実施形態または実装を検討する。
多層ソースは、複数の電荷担体を多階層チャネルコネクタに提供する。ソースは、基板上に金属シリサイド層を含み、金属シリサイド層とチャネルとの間に窒化金属層を含む。金属シリサイド層および窒化金属層は、それらの間の介在酸化物層なしで加工される。多層ソースは低い抵抗を有し、チャネルのための複数の電荷担体に良好な貯蔵体を提供し、所望のＧＩＤＬ（ゲート誘起ドレインリーク）を提供する。一実施形態において、ソースは、ソースとチャネルとの間のインタフェースを容易にするべく窒化金属層とチャネルとの間にシリコン層を更に含む。シリコン層も、介在酸化物層なしで加工され得る。従って、ソースは、基板からチャネルへの介在酸化物層を有さず、これにより寄生動作の影響を低減する。
３Ｄ（３次元）回路のための従来のソース形成は、多結晶シリコン（ポリ）膜および／または金属シリサイド膜に基づいている。本明細書において用いられるように、「ポリ」は、概してドープシリコンを指す。ポリは、低濃度のドープまたはより高濃度のドープであり得ることが理解されよう。特定の指標がない場合、ポリへ言及するときは概して、より低濃度か、またはより高濃度のドープシリコンを含み得る。ポリまたは金属シリサイドソースは、従来、高度にドープされ、ポリ導体から加工されたチャネルに接続される。ソースからのドーパントは、チャネルを拡散（ｄｉｆｆｕｓｅ）させてチャネルに結合された複数の回路素子のアクティブな動作のために電流を伝えるべく必要とされる。従来のソース加工は、純粋なポリソース、純粋なシリサイドソース、またはポリ／シリサイドの混成物を重点としてきた。
純粋なポリソースは、ドーパントのための良好な貯蔵体として機能し、ポリチャネルと良好に相接する。特に、より高い周波数の動作においてソースドーパントの流れに悪影響を与える介在酸化物層の形成を回避するための既知の複数の加工技術が存在するので、ポリソースは、ポリチャネルと良好に相接する。しかし、純粋なポリソースは、著しい量の抵抗を有し、これにより最終的デバイスの動作周波数および動作電圧に著しい限界を与える。最終的デバイスは、最新コンピューティングシステム用のメモリデバイスにおいて所望のパラメータ内で動作しない。
純粋なシリサイドソースは、純粋なポリソースより低い抵抗を提供する。純粋なシリサイドソースの一例は、タングステンシリサイド（ＷＳｉｘ）である。ＷＳｉｘ（および本明細書において用いられる他のもの）等の化学式表現は、具体的な化学式ではなく、化学的化合物の汎用的表現であることが理解されよう。各表現は、第１の元素としての金属または金属原子を指し、これに第２の元素が続く。化学式表現の終わりの「ｘ」は、化合物が第２の原子のうちの１もしくは複数と組み合わされた第１の原子のうちの１もしくは複数を含むことを示す。各化合物における原子の正確な数は、実装および／または加工技術により変わり得、従って本明細書においては特定されない。
ＷＳｉｘは、高導電性のシリサイドである。ＷＳｉｘは、低い抵抗のソースであるが、ドーパントまたは電荷担体は、チャネルに拡散するのではなく、シリサイドへと沈下しがちである。従って、純粋な金属シリサイドは、ドーパントには不十分な貯蔵体となりがちである。更に、シリサイドソースとポリチャネルとの間の界面は、ポリ・オン・シリサイド（ｐｏｌｙ ｏｎ ｓｉｌｉｃｉｄｅ）であり、これは、介在酸化（酸化物）層を用いない従来の加工においては形成されない。従って、シリサイドは、複数の電荷担体のためのシンクとして機能するのみならず、酸化物層は、ドーパントがチャネルへと拡散することを防止し得る。
ソースは、ＷＳｉｘ層上のポリ層のようなポリおよびシリサイドの積層体であり得る。そのようなソースは、低い抵抗を有する。更に、ＷＳｉｘ上のポリは、ソースとチャネルとの間にポリとポリの界面を形成し得る。しかし、上述の純粋なシリサイドソースにおけるように、シリサイドは、ドーパントの大きなシンクとして機能し、これによりドーパントがチャネルへと拡散することを防止する。更に、従来の加工を用いてＷＳｉｘ上にポリ層を加工することにより、ソースＷＳｉｘとソースポリとの間に酸化物層を形成し、これにより高周波の結合を生じさせ得る。たとえ加工がＷＳｉｘとポリとの間の介在酸化物層なしで実行され得るとしても、ＷＳｉｘは、ドーパントシンクとして機能し、これによりチャネルに拡散するのに利用可能なドーパントの数を低減する。
基板上にシリサイド（例えば、ＷＳｉｘ）の層を有するソースを形成することにより、ソースは、所望のより低い抵抗を有し得る。シリサイド層上の窒化物（例えば、ＴｉＮ）の層を加工することにより、窒化物は、ドーパントに対するバリアとして機能し得、これにより電荷担体がシリサイドへと沈下することを防止する。ソースは、ドーパントがチャネルへと拡散することを可能にするチャネルとの界面を有し得る。一実施形態において、界面は、ポリ層を含み得るシリコン層を含む。一実施形態において、界面は、介在酸化物層なしでチャネルとの電気的接触を生成するべく、窒化物層上に加工された他の材料を含み得る。
チャネルは、ソース上に加工される複数の回路素子の複数の階層のアクティブな動作のために電流を伝える導電性チャネルを提供する。複数の階層は、複数の階層の１または複数の積層体として加工され得る。一実施形態において、積層体の各階層は、１つのメモリセルデバイスまたは複数のメモリセルデバイスを含む。そのような多階層積層体を用いる回路は、複数のメモリセルの多階層積層体に隣接するセレクトゲートソース多結晶（ＳＧＳポリ）層を含み得、ＳＧＳポリ層は、多階層積層体の複数のメモリセルのためのゲートセレクト信号を提供し得る。通常、ＳＧＳポリ層は、ソースと回路素子の複数の階層との間に位置付けられる。一実施形態において、各階層は、複数のＮＡＮＤメモリセルを含む。従って、回路デバイスは、３Ｄメモリデバイスである。一実施形態において、この加工は、複数の階層に空洞チャネルを形成する。ソースに接続されたチャネルは充電されて、各回路素子のためのゲートの両端に電圧を生成し、従って回路素子をアクティブ化し得る。
以下の説明は、添付の図面を参照する。図面は、要素またはコンポーネントを必ずしも原寸に比例して提示するものではないことが理解されよう。特定の要素は、例示および検討の目的のために、意図的に誇張して描かれている。特定の例は、一方が他方の上にある、複数の回路素子の縦型積層および回路素子のデッキを示すことも理解されよう。一実施形態において、複数の階層および／またはデッキは、水平方向に構成され得る。
図１は、多層ソースを用いる３Ｄ回路の一実施形態のブロック図である。システム１００は、回路素子の複数の階層の複数のデッキを用いる電子回路デバイスを表す。全ての回路素子を単一の積層体に加工して、全ての回路素子を動作させるチャネルの形成を試みることに代えて、システム１００は、複数の回路素子の複数のデッキを有する複数の層に加工される。
基板１１０は、その上に電子回路が加工される基板または半導体プラットフォームを表す。システム１００は、電子回路の断面図を表し、通常は多くのそのような回路が半導体ウェハ上で同時に加工されることが理解されよう。この加工により、基板１１０内または基板１１０上にソース１２０を形成する。本明細書において用いられるように、回路素子の形成は、堆積、成長、またはそうでなければ回路に材料を物理的に付加することを指す。回路の形成は、アニーリング、またはそうでなければある材料の別の材料への貼り合わせ等の加工工程も指し得る。一実施形態において、材料は、任意の厚さの材料を示し得る層の形で形成される。通常、この形成は、材料を別の材料に付加し、および／または複数の材料を組み合わせるためのＣＶＤ（化学気相成長）、ＰＶＤ（物理気相成長）、エピタキシャル成長、または他の既知の加工等の化学的加工を伴う。
ソース１２０は、システム１００の複数の回路素子（例えば、素子１３０および１５０）の回路動作をアクティブ化し、または制御し得る。ソース１２０は、金属シリサイド層１２２、窒化金属層１２４、およびチャネル界面１２６を含む。金属シリサイド層１２２は、シリコンを含む金属または金属元素の化合物を含む。一実施形態において、金属は、タングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）、または選択された複数の金属のうちの少なくとも１つを含む合金を含み得る。金属シリサイド層１２２が高導電性である場合、ソース１２０に低い抵抗を提供する。窒化金属層１２４は、窒素を含む耐火性（ｒｅｆｒａｃｔｏｒｙ）金属または金属元素の化合物を含む。一実施形態において、金属または金属元素は、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）、または選択された複数の元素のうちの少なくとも１つを含む合金を含み得る。選択された窒化金属層１２４は、チャネル界面１２６と金属シリサイド層１２２との間にドーパント絶縁を提供する化合物であり得る。従って、ドーパントは、金属シリサイド層１２２にではなく、チャネル１６２へと拡散する。
一実施形態において、チャネル界面１２６は、ソース１２０における材料の別の層である。一実施形態において、チャネル界面１２６は、窒化金属層１２４とチャネル１６２との間の領域であるが、エッチングされ、またはそうでなければチャネル１６２を窒化金属層１２４に相互接続するように準備された領域のように、必ずしも回路素子１３０と窒化金属層１２４との間にあるわけではない。図２のシステム２００は、チャネル界面１２６がシリコン材料層である実施形態の一例を示す。
デッキ１０２は、電流がチャネル１６２を流れる場合にアクティブ化される回路素子１３０（素子１３０‐Ａおよび１３０‐Ｂ）を含む。一実施形態において、チャネル１６２は、ドープポリである。あるいは、チャネル１６２は、チャネル界面１２６における特定の層または材料を介して窒化金属層１２４と相接し得る別の導電性材料であり得る。素子「Ａ」および「Ｂ」として示されるが、デッキ１０２は、電流がチャネル１６２を流れるときに別個にアクティブ化される複数の回路素子１３０を含み得ることが理解されよう。「Ａ」または「Ｂ」の符号は、例示目的のみのためのものである。複数の回路素子１３０は、デッキ１０２内の階層の形で形成される。従って、複数の回路素子１３０は、デッキ１０２内で互いに隣接して（例えば、縦方向に隣接して）積層され得る。デッキ１０２は、いずれかの箇所に若干の回路素子〜数十の回路素子（例えば、数十のメモリセル）を含み得る。チャネル１６２は、デッキ１０２の高さ／長さ全体にわたってソース１２０へと延在し、複数の回路素子１３０のアクティブな動作のためにソース１２０からの電気的接続を提供する。チャネル１６２は、デッキのある端部からデッキの他の端部へと（例えば、縦型積層体の上部から底部へ、または水平方向の積層体／行の左右へと）延在する。
一実施形態において、システム１００は、デッキ１０２に隣接して形成または加工されるデッキ１０４により示されるように、複数のデッキを含む。デッキ１０４は、複数の回路素子１５０（素子１５０‐Ａおよび１５０‐Ｂ）を含む。一実施形態において、複数の回路素子１３０および１５０は各々、自身の各々のデッキ内に複数の回路素子の複数の階層として縦方向に積層される。一実施形態において、複数の回路素子１５０を形成する加工は、複数の回路素子１３０を形成する加工と同一であるが、特定のデッキの加工工程により分離された異なるデッキにおいて実行される。一実施形態において、導体１６４は、チャネル１６２の端部で加工され、デッキ１０４のチャネル１６６とデッキ１０２のチャネル１６２、従ってソース１２０との電気的接続を提供する。導体１６４は、電気的接続を提供する高導電性材料または金属材料であり得る。
システム１００は、２つのデッキ、デッキ１０２およびデッキ１０４を明示的に示す。異なるデッキにおける複数の素子の分離、および複数のデッキを接続する複数の導電性チャネルおよび導体の高い導電性により、理論的には任意の数のデッキがシステム１００において積層されることを可能にすることが理解されよう。従って、システム１００における回路素子の総数は、積層するので、占有面積が従来において可能とするものに対して２倍、３倍またはそれより大きくなり得る。
一実施形態において、真空等の気中遮断器（ａｉｒ ｂｒｅａｋ）なしで加工により、ソース１２０の少なくとも金属シリサイド層１２２および窒化金属層１２４を形成し得る。真空での層の形成は、介在酸化物層なしで層１２２および１２４を生成する１つのプロセスである。一実施形態において、層１２２および１２４は、気中遮断器を用いて加工し、層の間に適切な洗浄工程を実行してあらゆる酸化物を除去することにより、介在酸化物層なしで生成される。一実施形態において、金属シリサイド層１２２および／または窒化金属層１２４に用いられる複数の材料に応じて、ソース１２０は、金属シリサイド層と窒化金属層との間に加工された接着層を含み得る。接着層は、シリサイドおよび窒化物を加工中に互いに接合させる材料の層であり得る。
図２は、シリサイド層、窒化物層、およびシリコン層を有するソースを用いた３Ｄ回路の一実施形態のブロック図である。システム２００は、図１のシステム１００による回路の一例であり得る。システム２００は、回路がその上に加工されるウェハ等の半導体基板である基板２１０を含む。ソース２２０は、基板２１０上に加工される。ソース２２０は、複数の電荷担体をチャネル２４０に提供する高いＧＩＤＬを有する低い抵抗のソースである。
一実施形態において、ソース２２０は、タングステンシリサイドＷＳｉｘまたは別のシリサイドの層２２２を含む。一実施形態において、ソース２２０は、窒化チタン（ＴｉＮ）または別の窒化物の層２２４を含む。一実施形態において、ソース２２０は、シリコン（Ｓｉ）層２２６を含む。Ｓｉ層２２６は、ＰＶＤ Ｓｉ、ＣＶＤ Ｓｉ、および／または他のシリコン材料を含み得る。一実施形態において、Ｓｉ層２２６は、他のシリコンを含まない純粋なポリである。一実施形態において、シリコン層２２６は、アンドープシリコン層およびポリシリコン層等、複数の異なるシリコン層を含む。
一実施形態において、ソース２２０は、気中遮断器なしで加工されたＷＳｉｘ（２２２）、ＴｉＮ（２２４）、およびＰＶＤ Ｓｉ、ならびに／またはポリ（２２６）の積層体を含む。一実施形態において、真空を破壊して好適な洗浄を行った後、プロセスにより、制御される待ち行列時間（ｑｕｅｕｅ ｔｉｍｅ）の進行中に層２２６上に拡散ポリシリコンを堆積させる。ＰＶＤ Ｓｉは、５０オングストローム（Ａ）程の薄さであり得る。気中遮断器を用いずに層２２２、２２４、および２２６を堆積させることにより、金属膜とシリコン膜との間に酸化界面は存在しなくなる。一実施形態において、プロセスは、気中遮断器を用いて複数の層を堆積させ、外気への曝露から生じる酸化物を除去する複数の工程を含む。シリサイド層は、熱的に安定した低い抵抗のソースを可能にする。拡散ポリがＰＶＤ Ｓｉ上に加工される一実施形態において、ＰＶＤ Ｓｉと拡散ポリとの界面は、酸化物層なしで形成され得る。ＴｉＮ層２２４上に形成されたＳｉ層２２６には、貯蔵体を形成するべく高い注入量のドーパントが注入され得る。ＴｉＮ層２２４は、５０〜７５Ａ程の薄さであり得、ドーパントがＷＳｉｘ２２２へと沈下するのを防止する拡散バリアとして機能する。窒化物層の拡散バリアは、ドーパントの分離を提供する。Ｓｉ層２２６は、界面２４２を、酸化物層なしで形成されたシリコン‐シリコンの界面とし得る。
図３Ａ〜図３Ｇは、多層ソースを用いた３Ｄ回路のための様々な加工段階の一実施形態のブロック図である。例示の目的のために、図３Ａ〜図３Ｇは、複数の回路素子の複数の階層を有する３次元積層回路デバイスを示す。回路デバイスは、メモリデバイスであり得る。図３Ａ〜図３Ｇにおける例は、縦型積層回路デバイスの例示的な一実施形態を提供する。一実施形態において、そのような加工は、「水平方向」の態様で半導体基板またはウェハから積層されるデバイスに対して行われ得る。従って、一実施形態において、「縦型」積層は、その上にデバイスが加工され、および／または工程のために配置される半導体基板の外に、または半導体基板の上方に、および半導体基板から複数の回路素子を延在させる任意の加工を指し得る。
図３Ａは、プロセスがＷＳｉｘ層３３０を基板３２０上に形成する回路状態３０２を示す。図３Ｂは、プロセスがＴｉＮ層３４０をＷＳｉｘ層３３０上に形成する回路状態３０４を示す。図３Ｃは、プロセスがＳｉ層３５０をＴｉＮ層３４０上に形成する回路状態３０６を示す。一実施形態において、Ｓｉ層３５０は、純粋なシリコンである（アンドープシリコンであり得る）。図３Ｄは、プロセスがポリ層３６０をＳｉ層３５０上に形成する回路状態３０８を示す。一実施形態において、このプロセスは、真空下でＷＳｉｘ層３３０、ＴｉＮ層３４０、およびＳｉ層３５０を形成する。このプロセスは、介在酸化物層を生じさせることなく、Ｓｉ層３５０が形成された後の気中遮断器を可能にし得る。酸化物層のないＳｉ層上にポリを加工することは、周知のプロセスだからである。
図３Ｅは、複数の回路素子の階層３８２がソースおよび基板３２０上に加工される回路状態３１０を示す。一実施形態において、このプロセスは、ポリ層３６０上、または複数の回路素子の多階層積層体に直接に隣接するソースの他の層上に絶縁体層３７０を形成する。絶縁体層３７０は、酸化物を含み得、この酸化物は、エッチング停止のための特別な層を含み得る。絶縁体層３７０は、複数の回路素子のゲートをアクティブ化するＳＧＳ層を含む。一実施形態において、回路は、ゲートポリ層も含むが、これは具体的に示されていない。
一実施形態において、このプロセスは、ｎ型ポリシリコンを形成するｎ型ドーパント等の自由担体の導体でポリ層３６０をドープする。ｎ型材料は、（電荷を提供することにより）電流フローを提供する自由電子を有するが、Ｐ型材料は、（電荷を受け取ることにより）電流フローを提供する自由正孔を有することが理解されよう。一実施形態において、ゲートポリは、Ｐ型ドープポリシリコンを含み得る。複数の階層３８２を有する階層積層体３８０は、絶縁体層３７０上に加工される。階層積層体３８０は、絶縁体材料（例えば、酸化物）および導電性材料（例えば、ドープポリ）の複数の交互層、ならびに複数の階層３８２を含み得、これは、ソース（ＷＳｉｘ層３３０、ＴｉＮ層３４０、Ｓｉ層３５０、およびポリ層３６０）への電気的接続によりアクティブ化される複数の回路素子を表す。
図３Ｆは、プロセスが複数のチャネル導体のための１または複数のピラーを形成する回路状態３１２を示す。一実施形態において、このプロセスは、（例えば、パンチエッチング等により）１または複数のピラー３９０を形成し、ピラーは、階層積層体３８０と絶縁体層３７０を通ってポリ層３６０に至る開口部を提供する。上述のように、一実施形態において、絶縁体層３７０として示される１つの層または複数の層は、ポリ層３６０へとあまり切り込むことなくポリ層３６０までの洗浄エッチングを提供するエッチング停止層を含む。最初のピラー３９０を形成した後、プロセスは、ピラー３９０を洗浄してソース（ポリ層３６０）を露出させる。
図３Ｇは、プロセスが複数の階層３８２の回路素子のために電流を伝える複数の導電性チャネルを形成する回路状態３１４を示す。このプロセスは、複数のチャネル３９２をピラー３９０から形成する。一実施形態において、プロセスはまず、複数のゲート（具体的に図示せず）を各階層３８２上に形成し、次に複数のピラー内に導体チャネルを形成する。複数のチャネル３９２は、複数の壁部および基部（ポリ層３６０に最も近い部分）上に形成された導体を有するピラーを表す。一実施形態において、複数のチャネル３９２は、導体の薄い層を含む空洞チャネルであり、導体が囲む絶縁体（例えば、酸化物）で充填される。一実施形態において、複数の壁部における導体の厚さは、複数の閾値電圧の分布（ｄｉｓｔｒｉｂｕｔｉｏｎ ｏｆ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅｓ）を向上させ、チャネルがオフにされたときのリーク電流を改善するべく制御される。複数のチャネル３９２は、ポリ層３６０とのポリ‐ポリの接触を形成する。従って、複数のチャネル３９２は、多層ソースから複数の階層３８２への電気的接続を提供する。
図４は、多層ソースを用いた積層回路を形成するための加工の実施形態のフロー図である。プロセス４００は、ドーパントのための良好な貯蔵体として機能する低い抵抗のソースを形成し得る。プロセス４００は、図３Ａ〜図３Ｇのそれら、図１におけるシステム１００、および／または図２におけるシステム２００等、またはこれらに類似する複数の回路および回路状態を形成するためのプロセスの一例であり得る。プロセス４００は、製造事業者の加工装置により実行され得る。製造者は、加工装置を構成し、一連の加工段階または工程を半導体ウェハに実行して複数の電子回路を形成する。加工装置は、任意のタイプの材料加工工程（堆積、ＣＭＰ、エッチング、イオン注入、アニーリング等）を実行するための複数のツールを含み得る。そのような加工装置は、プロセスを実行するコンピュータ装置、ならびに機械的および電気的ツールを含む。加工装置は、１または複数の加工工程制御器により制御され、これは、プロセスを制御するためのハードウェアロジックおよび／またはソフトウェア／ファームウェアロジックを含み得る。装置は、特定の工程を特定の順序で実行するようにプログラミングまたは構成され得る。一括して、装置およびプロセスまたは構成は、加工システムと称され得る。加工４００の目的のために、複数の工程は、「プロセス」により実行されるものとして説明され、これは、製造者により用いられる加工システムを間接的に指す。
プロセスは、４０２において多層ソースを用いた３Ｄ回路用の半導体基板を準備する。半導体基板は、例えばシリコンウェハであり得る。一実施形態において、プロセスは、４０４において真空下で堆積による多層ソースの形成を開始する。真空下で複数の層を形成することにより、気中遮断器は不要となり、これにより介在酸化物層の形成を省き得る。真空下でソース形成を実行することによっても、ソースは、適切なドーパント拡散を（ソース層ではなくチャネルに、の意味で）提供するときに、低い抵抗を可能にする複数の材料を含む必要がある。一実施形態において、プロセスは、真空下でないところで層を形成して、複数の層の間の自然酸化物を洗浄して、複数の層の間に酸化物を有しない回路をもたらす１または複数の更なる工程を含む。
プロセスは、４０６において金属シリサイド層を基板上に形成する。低い抵抗率をソースに提供する金属シリサイドが選択され得る。プロセスは、４０８において窒化金属層をシリサイド層上に形成する。一実施形態において、このプロセスは、４１０でシリコン層を窒化物層上に形成する。一実施形態において、シリコン層は、アンドープシリコン層を含む。一実施形態において、シリコン層は、ドープシリコンを含む。一実施形態において、シリコン層は、ポリシリコンを含む。このプロセスは、４１２において、真空プロセスを破壊し、４１４においてソースに仕上げプロセスを実行し得る。仕上げプロセスは、洗浄および／または他の層のソースへの塗布を含み得る。例えば、このプロセスは、シリサイドおよび窒化物の堆積から真空を破壊することなく、シリコン層を堆積させ、次に真空によらずに別のシリコン層をシリコン層上に堆積させ得る。
一実施形態において、このプロセスは、４１６でソースに隣接する複数の回路素子の多階層積層体を加工する。このプロセスは、４１８において、ソースに接触する複数の回路素子の多階層積層体を通る導電性チャネルを形成する。このプロセスは、導電性材料の堆積およびアニーリングプロセスを用いるなどして、チャネルをソースに電気的に結合する。熱加工は、ドーパントまたは電荷担体をソース貯蔵体からチャネルへと拡散させるべく用いられ得る。一実施形態において、多層ソースは、より多くのドーパントがソース貯蔵体から利用可能であるので、メモリデバイスサイクルによるＳＧＳデバイスの閾値電圧（Ｖｔ）劣化を改善する。このように、ソース貯蔵体からドーパントが利用可能であることにより、（例えば、ＳＧＳ層に対する）Ｖｔ劣化を低減し得る。
図５は、多層ソースを用いた積層回路が実装され得るコンピューティングシステムの実施形態のブロック図である。システム５００は、本明細書に説明される任意の実施形態によるコンピューティングデバイスを表し、ラップトップコンピュータ、デスクトップコンピュータ、サーバ、ゲームもしくはエンタテインメント制御システム、スキャナ、コピー機、プリンタ、ルーティングもしくはスイッチングデバイス、または他の電子デバイスであり得る。システム５００は、加工、工程管理、およびシステム５００に対する複数の命令の実行を提供するプロセッサ５２０を含む。プロセッサ５２０は、システム５００のための処理を提供するための任意のタイプのマイクロプロセッサ、中央処理装置（ＣＰＵ）、プロセッシングコア、または他の処理ハードウェアを含み得る。プロセッサ５２０は、システム５００の動作全体を制御し、１または複数のプログラミング可能な汎用もしくは専用マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、プログラミング可能なコントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）等、またはそのような複数のデバイスの組み合わせであるか、またはこれらを含み得る。
メモリサブシステム５３０は、システム５００のメインメモリを表し、プロセッサ５２０により実行されるべきコード、またはルーチンを実行するときに用いられるべき複数のデータ値のための一時的なストレージを提供する。メモリサブシステム５３０は、リードオンリメモリ（ＲＯＭ）、フラッシュメモリ等の１または複数のメモリデバイス、１または複数の様々なランダムアクセスメモリ（ＲＡＭ）、もしくは他の複数のメモリデバイス、またはそのような複数のデバイスの組み合わせを含み得る。メモリサブシステム５３０は、特に、システム５００において複数の命令を実行するためのソフトウェアプラットフォームを提供するためのオペレーティングシステム（ＯＳ）５３６を格納してホスティングする。更に、他の複数の命令５３８は、システム５００のロジックおよび処理を提供するべく、メモリサブシステム５３０から格納され、実行される。ＯＳ５３６および複数の命令５３８は、プロセッサ５２０により実行される。メモリサブシステム５３０は、データ、複数の命令、プログラム、または他のアイテムを格納するメモリデバイス５３２を含む。一実施形態において、メモリサブシステムは、メモリコントローラ５３４を含み、これは、メモリデバイス５３２に複数のコマンドを生成して発するメモリコントローラである。メモリコントローラ５３４がプロセッサ５２０の物理的な一部であり得ることが理解されよう。
プロセッサ５２０およびメモリサブシステム５３０は、バス／バスシステム５１０に結合される。バス５１０は、適切な複数のブリッジ、アダプタ、および／またはコントローラにより接続された任意の１または複数の別個の物理的バス、通信ライン／インタフェース、および／またはポイントツーポイント接続を表す抽象物である。従って、バス５１０は例えば、システムバス、周辺構成要素相互接続（ＰＣＩ）バス、ハイパートランスポートもしくは業界標準アーキテクチャ（ＩＳＡ）バス、小型コンピュータシステムインタフェース（ＳＣＳＩ）バス、ユニバーサルシリアルバス（ＵＳＢ）、または米国電気電子学会（ＩＥＥＥ）規格１３９４バス（一般に「ファイヤワイヤ」と称される）のうちの１または複数を含み得る。バス５１０における複数のバスは、ネットワークインタフェース５５０における複数のインタフェースにも対応し得る。
また、システム５００は、バス５１０に結合された１または複数の入力／出力（Ｉ／Ｏ）インタフェース５４０、ネットワークインタフェース５５０、１または複数の内部大容量ストレージデバイス５６０、および周辺機器インタフェース５７０も含む。Ｉ／Ｏインタフェース５４０は１または複数のインタフェースコンポーネントを含み得、ユーザはこれを介してシステム５００とインタラクトする（例えば、動画、オーディオ、および／または英数字のインタフェース）。一実施形態において、Ｉ／Ｏインタフェース５４０は、出力をユーザに提供する高精細（ＨＤ）ディスプレイを含み得る。高精細とは、約１００ＰＰＩ（ピクセル・パー・インチ）またはそれより大きな画素密度を有するディスプレイを指し得、フルＨＤ（例えば、１０８０ｐ）、網膜ディスプレイ、４Ｋ（超高精細もしくはＵＨＤ）、または他のもののようなフォーマットを含み得る。高精細は、画素ディスプレイと同等の視覚的品質を有する投影ディスプレイ（例えば、ヘッドマウントディスプレイ）も指し得る。ネットワークインタフェース５５０は、１または複数のネットワークを介して複数のリモートデバイス（例えば、複数のサーバ、他のコンピューティングデバイス）と通信する能力をシステム５００に提供する。ネットワークインタフェース５５０は、イーサネット（登録商標）アダプタ、無線相互接続コンポーネント、ＵＳＢ（ユニバーサルシリアルバス）、または他の有線もしくは無線規格ベースのインタフェースまたはプロプライエタリインタフェースを含み得る。
ストレージ５６０は、１または複数の磁気、ソリッドステートもしくは光学ベースのディスク、または組み合わせ等の不揮発性の態様で大量のデータを格納する任意の従来媒体であるか、またはこれらを含み得る。ストレージ５６０は、コードまたは命令およびデータ５６２を永続的状態に保つ（すなわち、値はシステム５００への電力が中断されたとしても保持される）。ストレージ５６０は一般的には「メモリ」とみなされ得るが、メモリ５３０は複数の命令をプロセッサ５２０に提供する実行メモリまたは動作メモリである。ストレージ５６０は不揮発性であるが、メモリ５３０は揮発性メモリ（すなわち、システム５００への電力が遮断されると、データの値または状態が不定になる）を含み得る。
周辺機器インタフェース５７０は、具体的に上述されない任意のハードウェアインタフェースを含み得る。一般に、周辺機器は、従属的にシステム５００を接続するデバイスを指す。従属的接続は、動作が実行され、ユーザがインタラクトするソフトウェアおよび／またはハードウェアプラットフォームを、システム５００が提供するものである。
一実施形態において、システム５００は、本明細書に説明されるいずれかの実施形態による多層ソースを用いた複数の積層回路として形成された複数の素子を含むコンポーネントを含む。例えば、メモリサブシステム５３０のメモリデバイス５３２および／またはシステム５００の他の複数のコンポーネントは、本明細書に説明されるいずれかの実施形態による多層ソースを用いた複数の積層回路として形成された素子を含み得る。多層ソースは、低い抵抗率を提供するためのシリサイド層と、複数の電荷担体がシリサイドへと沈下するのを防止するためのシリサイド層上の窒化物層とを含む。ソースは、複数の積層回路素子に結合されたチャネルに複数の電荷担体を提供し、チャネル導体に界面を提供するべく、シリサイド層上にドーパント貯蔵体を含み得る。
図６は、多層ソースを用いた積層回路が実装され得るモバイルデバイスの実施形態のブロック図である。デバイス６００は、コンピューティングタブレット、携帯電話もしくはスマートフォン、無線機能付き電子書籍リーダ、ウェアラブルコンピューティングデバイス、または他のモバイルデバイス等のモバイルコンピューティングデバイスを表す。複数のコンポーネントのうちの特定のものが全体として示され、そのようなデバイスの全てのコンポーネントがデバイス６００に示されているわけではないことが理解されよう。
デバイス６００はプロセッサ６１０を含み、プロセッサ６１０は、デバイス６００の主要な複数の処理動作を実行する。プロセッサ６１０は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジックデバイス等、１または複数の物理デバイス、または他の処理手段を含み得る。プロセッサ６１０により実行される複数の処理動作は、アプリケーションおよび／またはデバイスの機能が実行されるオペレーティングプラットフォームまたはオペレーティングシステムの実行を含む。複数の処理動作は、人間ユーザまたは複数の他のデバイスとのＩ／Ｏ（入力／出力）に関連する動作、電力管理に関連する動作、および／またはデバイス６００を別のデバイスに接続することに関連する動作を含む。これらの処理動作は、オーディオＩ／Ｏおよび／またはディスプレイＩ／Ｏに関連する複数の動作も含み得る。
一実施形態において、デバイス６００は、オーディオサブシステム６２０を含み、オーディオサブシステム６２０は、複数のオーディオ機能をコンピューティングデバイスに提供することに関連付けられたハードウェア（例えば、オーディオハードウェアおよびオーディオ回路）およびソフトウェア（例えば、ドライバ、コーデック）のコンポーネントを表す。オーディオ機能は、スピーカおよび／またはヘッドフォン出力、ならびにマイク入力を含み得る。そのような機能のための複数のデバイスは、デバイス６００に組み込まれ、またはデバイス６００に接続され得る。一実施形態において、ユーザは、プロセッサ６１０により受信および処理される複数のオーディオコマンドを提供することにより、デバイス６００とインタラクトする。
ディスプレイサブシステム６３０は、ユーザがコンピューティングデバイスとインタラクトする視覚および／または触覚ディスプレイを提供する、ハードウェア（例えば、ディスプレイデバイス）およびソフトウェア（例えば、ドライバ）のコンポーネントを表す。ディスプレイサブシステム６３０は、ディスプレイインタフェース６３２を含み、ディスプレイインタフェース６３２は、ディスプレイをユーザに提供するべく用いられる特定のスクリーンまたはハードウェアデバイスを含む。一実施形態において、ディスプレイインタフェース６３２は、ディスプレイに関連する少なくともいくつかの処理を実行する、プロセッサ６１０と別個のロジックを含む。一実施形態において、ディスプレイサブシステム６３０は、ユーザに対して出力および入力の双方を提供するタッチスクリーンデバイスを含む。一実施形態において、ディスプレイサブシステム６３０は、出力をユーザに提供する高精細（ＨＤ）ディスプレイを含む。高精細とは、約１００ＰＰＩ（ピクセル・パー・インチ）またはそれより大きな画素密度を有するディスプレイを指し得、フルＨＤ（例えば、１０８０ｐ）、網膜ディスプレイ、４Ｋ（超高精細もしくはＵＨＤ）、または他のもののようなフォーマットを含み得る。高精細は、画素ディスプレイと同等の視覚的品質を有する投影ディスプレイ（例えば、ヘッドマウントディスプレイ）も指し得る。
Ｉ／Ｏコントローラ６４０は、ユーザとのインタラクションに関連する複数のハードウェアデバイスおよびソフトウェアコンポーネントを表す。Ｉ／Ｏコントローラ６４０は、オーディオサブシステム６２０および／またはディスプレイサブシステム６３０の一部であるハードウェアを管理するように動作し得る。更に、Ｉ／Ｏコントローラ６４０は、デバイス６００に接続する追加の複数のデバイスに対する接続ポイントを図示し、ユーザはデバイス６００を介してシステムとインタラクトし得る。例えば、デバイス６００に取り付けられ得る複数のデバイスとしては、マイクデバイス、スピーカもしくはステレオシステム、ビデオシステムもしくは他のディスプレイデバイス、キーボードもしくはキーパッドデバイス、またはカードリーダもしくは他のデバイス等の特定のアプリケーションと共に用いるための他のＩ／Ｏデバイスが挙げられ得る。
上述のように、Ｉ／Ｏコントローラ６４０は、オーディオサブシステム６２０および／またはディスプレイサブシステム６３０とインタラクトし得る。例えば、マイクまたは他のオーディオデバイスを介した入力は、デバイス６００の１または複数のアプリケーションまたは機能に対する入力またはコマンドを提供し得る。更に、ディスプレイ出力に代えて、またはこれに加えてオーディオ出力が提供され得る。別の例において、ディスプレイサブシステムがタッチスクリーンを含む場合、ディスプレイデバイスは、Ｉ／Ｏコントローラ６４０により少なくとも部分的に管理され得る入力デバイスとしても機能する。Ｉ／Ｏコントローラ６４０により管理される複数のＩ／Ｏ機能を提供するべく、デバイス６００上に追加の複数のボタンまたはスイッチも存在し得る。
一実施形態において、Ｉ／Ｏコントローラ６４０は、デバイス６００に含まれ得る加速度計、カメラ、光センサもしくは他の環境センサ、ジャイロスコープ、全地球測位システム（ＧＰＳ）、または他のハードウェア等の複数のデバイスを管理する。入力は、直接のユーザインタラクションの一部であると共に、システムの動作に影響する、システムへの環境入力（ノイズに対するフィルタリング、輝度検出のためのディスプレイの調整、カメラのフラッシュの適用、または他の複数の機能等）を提供することの一部であり得る。一実施形態において、デバイス６００は、バッテリ電力使用量、バッテリの充電、および省電力動作に関する複数の機能を管理する電力管理６５０を含む。
メモリサブシステム６６０は、デバイス６００に情報を格納するためのメモリデバイス６６２を含む。メモリサブシステム６６０は、不揮発性（メモリデバイスへの電力が中断されても状態が変化しない）および／または揮発性（メモリデバイスへの電力が中断されると、状態が不定になる）メモリデバイスを含み得る。メモリ６６０は、システム６００の複数のアプリケーションおよび機能の実行に関連するアプリケーションデータ、ユーザデータ、音楽、写真、文書、または他のデータ、ならびにシステムデータ（長期的または一時的であるかに関係なく）を格納し得る。一実施形態において、メモリサブシステム６６０は、（システム６００の制御の一部ともみなされ得、潜在的にプロセッサ６１０の一部とみなされ得る）メモリコントローラ６６４を含む。メモリコントローラ６６４は、メモリデバイス６６２に複数のコマンドを生成して発するスケジューラを含む。
接続６７０は、デバイス６００が複数の外部デバイスと通信することを可能にするハードウェアデバイス（例えば、無線および／または有線コネクタ、ならびに通信ハードウェア）およびソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。外部デバイスは、他のコンピューティングデバイス、無線アクセスポイントまたは基地局等の別個のデバイス、ならびにヘッドセット、プリンタ、または他のデバイス等の周辺機器であり得る。
接続６７０は、複数の異なるタイプの接続を含み得る。一般化するべく、デバイス６００はセルラー接続６７２および無線接続６７４と共に図示される。一般に、セルラー接続６７２は、ＧＳＭ（登録商標）（汎欧州デジタル移動電話方式）または改変形態もしくは派生物、ＣＤＭＡ（符号分割多重アクセス）または改変形態もしくは派生物、ＴＤＭ（時分割多重化）または改変形態もしくは派生物、ＬＴＥ（ロングタームエボリューション、「４Ｇ」とも称される）、または他のセルラーサービス規格により提供されるもの等、無線キャリアにより提供されるセルラーネットワーク接続を指す。無線接続６７４は、セルラーでない無線接続を指し、パーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）等）、ローカルエリアネットワーク（ＷｉＦｉ（登録商標）等）、および／またはワイドエリアネットワーク（ＷｉＭＡＸ（登録商標）等）、または他の無線通信を含み得る。無線通信は、非固体媒体を介して変調電磁放射の使用によるデータ転送を指す。有線通信は、固体通信媒体を介して行われる。
複数の周辺接続６８０は、周辺接続を行うハードウェアインタフェースおよびコネクタ、ならびにソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。デバイス６００は、他のコンピューティングデバイスに対する周辺機器（「ｔｏ」６８２）であり得ると共に、それに接続された複数の周辺機器を有するもの（「ｆｒｏｍ」６８４）でもあり得ることが理解されよう。一般に、デバイス６００は、デバイス６００上のコンテンツの管理（例えば、ダウンロードおよび／またはアップロード、変更、同期）などを目的として複数の他のコンピューティングデバイスに接続する「ドッキング」コネクタを有する。更に、ドッキングコネクタは、デバイス６００がコンテンツの出力を制御することを可能にする特定の複数の周辺機器、例えば、オーディオビジュアルシステムまたは他のシステムに、デバイス６００が接続することを可能にし得る。
独自のドッキングコネクタまたは他の独自の接続ハードウェアに加えて、デバイス６００は一般的または規格ベースのコネクタにより周辺接続６８０を行い得る。一般的な複数のタイプとしては、（多数の異なるハードウェアインタフェースのうちのいずれかを含み得る）ユニバーサルシリアルバス（ＵＳＢ）コネクタ、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むＤｉｓｐｌａｙＰｏｒｔ、高精細マルチメディアインタフェース（ＨＤＭＩ（登録商標））、ファイヤワイヤ、または他のタイプが挙げられ得る。
一実施形態において、システム６００は、本明細書に説明されるいずれかの実施形態による多層ソースを用いた複数の積層回路として形成された複数の素子を含むコンポーネントを含む。例えば、メモリサブシステム６６０のメモリデバイス６６２および／またはシステム６００の他の複数のコンポーネントは、本明細書に説明されるいずれかの実施形態による多層ソースを用いた複数の積層回路として形成された素子を含み得る。多層ソースは、低い抵抗率を提供するためのシリサイド層と、複数の電荷担体がシリサイドへと沈下するのを防止するためのシリサイド層上の窒化物層とを含む。ソースは、複数の積層回路素子に結合されたチャネルに複数の電荷担体を提供し、チャネル導体に界面を提供するべく、シリサイド層上にドーパント貯蔵体を含み得る。
一態様において、３次元回路を用いる回路デバイスは、互いに隣接して積層され、各階層がゲートを介してアクティブ化される回路素子を含む複数の回路素子の複数の階層と、複数の回路素子の複数の階層を通って延在し、ゲートの両端に（ａｃｒｏｓｓ ｔｈｅ ｇａｔｅ）電圧差を生成するためのドープ多結晶（ポリ）材料を含むチャネルと、複数の電荷担体をチャネルに提供するべくチャネルに電気的に結合され、基板上に金属シリサイド層を含み、金属シリサイド層とチャネルとの間に窒化金属層を含むソースとを備え、窒化金属層は、介在酸化物層なしで金属シリサイド層上に加工される。
一実施形態において、金属シリサイド層は、シリコンから形成されるシリサイド化合物、およびタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）から選択される金属、または選択された複数の金属のうちの少なくとも１つを含む合金を含む。一実施形態において、窒化金属層は、窒素から形成された窒化化合物、およびチタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）から選択される耐火性金属元素、または選択された複数の金属元素のうちの少なくとも１つを含む合金を含む。一実施形態において、金属シリサイド層は、真空下で基板上に加工され、窒化金属層は、真空を破壊することなく金属シリサイド層上に加工される。一実施形態において、金属シリサイド層と窒化金属層との間に加工された接着層を更に備える。一実施形態において、ソースに隣接するセレクトゲートソース（ＳＧＳ）層を更に備え、ソースは、ＳＧＳ閾値電圧（Ｖｔ）劣化を改善するべく、複数のドーパントをＳＧＳ層に提供する。一実施形態において、窒化金属層とチャネルとの間にシリコン層を更に備える。一実施形態において、金属シリサイド層は、真空下で基板上に加工され、窒化金属層は、真空を破壊することなく金属シリサイド層上に加工され、シリコン層は、真空を破壊することなく窒化金属層上に加工される。一実施形態において、シリコン層は、ポリシリコン層を含む。
一態様において、メモリデバイスを用いる電子デバイスは、データを格納するための３次元積層メモリデバイスと、複数のメモリ素子からアクセスされたデータに基づいて表示を生成するべく結合されたタッチスクリーンディスプレイとを備え、３次元積層メモリデバイスは、互いに隣接して積層され、各階層がゲートを介してアクティブ化されるメモリ素子を含む複数のメモリ素子の複数の階層と、複数のメモリ素子の複数の階層を通って延在し、ゲートの両端に電圧差を生成するためのドープ多結晶（ポリ）材料を含むチャネルと、複数の電荷担体をチャネルに提供するべくチャネルに電気的に結合され、基板上に金属シリサイド層を含み、金属シリサイド層とチャネルとの間に窒化金属層を含むソースとを有し、窒化金属層は、介在酸化物層なしで金属シリサイド層上に加工される。
一実施形態において、金属シリサイド層は、シリコンから形成されるシリサイド化合物、およびタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）から選択される金属、または選択された複数の金属のうちの少なくとも１つを含む合金を含む。一実施形態において、窒化金属層は、窒素から形成された窒化化合物、およびチタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）から選択される耐火性金属元素、または選択された複数の金属元素のうちの少なくとも１つを含む合金を含む。一実施形態において、金属シリサイド層は、真空下で基板上に加工され、窒化金属層は、真空を破壊することなく金属シリサイド層上に加工される。一実施形態において、メモリデバイスは、金属シリサイド層と窒化金属層との間に加工された接着層を更に備える。一実施形態において、メモリデバイスは、ソースに隣接するセレクトゲートソース（ＳＧＳ）層を更に備え、ソースは、ＳＧＳ閾値電圧（Ｖｔ）劣化を改善するべく、複数のドーパントをＳＧＳ層に提供する。一実施形態において、メモリデバイスは、窒化金属層とチャネルとの間にシリコン層を更に備える。一実施形態において、金属シリサイド層は、真空下で基板上に加工され、窒化金属層は、真空を破壊することなく金属シリサイド層上に加工され、シリコン層は、真空を破壊することなく窒化金属層上に加工される。一実施形態において、シリコン層は、ポリシリコン層を含む。
一態様において、３次元回路を形成するための方法は、基板上に金属シリサイド層を含み、金属シリサイド層上に窒化金属層を含むソースを形成する段階であって、介在酸化物層なしで金属シリサイド層上に窒化金属層を加工する段階を有する段階と、複数のメモリセルの多階層積層体を生成する段階と、複数のメモリセルの複数の階層を通って延在するチャネルを形成する段階とを備え、多階層積層体の各階層がゲートを介してアクティブ化されるメモリセルデバイスを含み、チャネルは、ゲートにわたる電圧差が複数のメモリセルをアクティブ化する場合に電流を伝えるためのドープ多結晶（ポリ）材料を含み、チャネルは、ソースが複数の電荷担体をチャネルに提供するようにソースに電気的に結合される。
一実施形態において、ソースを形成する段階は、シリコンから形成されるシリサイド化合物、およびタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）から選択される金属、または選択された複数の金属のうちの少なくとも１つを含む合金を形成する段階を有する。一実施形態において、ソースを形成する段階は、窒素から形成された窒化化合物、およびチタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）から選択される耐火性金属元素、または選択された複数の金属元素のうちの少なくとも１つを含む合金を形成する段階を有する。一実施形態において、介在酸化物層なしでソースを形成する段階は、真空下で基板上に金属シリサイド層を加工する段階と、真空を破壊することなく、金属シリサイド層上に窒化金属層を加工する段階とを更に有する。一実施形態において、窒化金属層を堆積させる前に、金属シリサイド層上に接着層を堆積させる段階を更に備える。一実施形態において、ソースを形成する段階は、窒化金属層上にシリコン層を堆積させる段階を更に有する。一実施形態において、窒化金属層上にシリコン層を堆積させる段階は、真空を破壊することなくシリコン層を加工する段階を有する。一実施形態において、シリコン層を堆積させる段階は、ポリシリコン層を堆積させる段階を有する。
一態様において、製造物品は、実行されると、介在酸化物層なしで金属シリサイド層上に窒化金属層を加工することを含めて、基板上に金属シリサイド層を含み、金属シリサイド層上に窒化金属層を含むソースを形成することと、複数のメモリセルの多階層積層体を生成することと、複数のメモリセルの複数の階層を通って延在するチャネルを形成することとを含む、３次元回路を形成するための動作を実行するコンテンツを格納したコンピュータ可読記憶媒体を備え、多階層積層体の各階層がゲートを介してアクティブ化されるメモリセルデバイスを含み、チャネルは、ゲートにわたる電圧差が複数のメモリセルをアクティブ化する場合に電流を伝えるためのドープ多結晶（ポリ）材料を含み、チャネルは、ソースが複数の電荷担体をチャネルに提供するようにソースに電気的に結合される。
一実施形態において、ソースを形成するためのコンテンツは、シリコンから形成されるシリサイド化合物、およびタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）から選択される金属、または選択された複数の金属のうちの少なくとも１つを含む合金を形成するためのコンテンツを有する。一実施形態において、ソースを形成するためのコンテンツは、窒素から形成された窒化化合物、およびチタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）から選択される耐火性金属元素、または選択された複数の金属元素のうちの少なくとも１つを含む合金を形成するためのコンテンツを有する。一実施形態において、介在酸化物層なしでソースを形成するためのコンテンツは、真空下で基板上に金属シリサイド層を加工するためのコンテンツと、真空を破壊することなく、金属シリサイド層上に窒化金属層を加工するためのコンテンツとを更に有する。一実施形態において、窒化金属層を堆積させる前に、金属シリサイド層上に接着層を堆積させるためのコンテンツを更に備える。一実施形態において、ソースを形成するためのコンテンツは、窒化金属層上にシリコン層を堆積させるコンテンツを更に有する。一実施形態において、窒化金属層上にシリコン層を堆積させるためのコンテンツは、真空を破壊することなくシリコン層を加工するためのコンテンツを有する。一実施形態において、シリコン層を堆積させるためのコンテンツは、ポリシリコン層を堆積させるためのコンテンツを有する。
一態様において、３次元回路を形成するための装置は、介在酸化物層なしで金属シリサイド層上に窒化金属層を加工することを含めて、基板上に金属シリサイド層を含み、金属シリサイド層上に窒化金属層を含むソースを形成するための手段と、複数のメモリセルの多階層積層体を生成するための手段と、複数のメモリセルの複数の階層を通って延在するチャネルを形成するための手段とを備え、多階層積層体の各階層がゲートを介してアクティブ化されるメモリセルデバイスを含み、チャネルは、ゲートにわたる電圧差が複数のメモリセルをアクティブ化する場合に電流を伝えるためのドープ多結晶（ポリ）材料を含み、チャネルは、ソースが複数の電荷担体をチャネルに提供するようにソースに電気的に結合される。
一実施形態において、ソースを形成するための手段は、シリコンから形成されるシリサイド化合物、およびタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）から選択される金属、または選択された複数の金属のうちの少なくとも１つを含む合金を形成するための手段を有する。一実施形態において、ソースを形成するための手段は、窒素から形成された窒化化合物、およびチタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）から選択される耐火性金属元素、または選択された複数の金属元素のうちの少なくとも１つを含む合金を形成するための手段を有する。一実施形態において、介在酸化物層なしでソースを形成するための手段は、真空下で基板上に金属シリサイド層を加工するための手段と、真空を破壊することなく、金属シリサイド層上に窒化金属層を加工するための手段とを更に有する。一実施形態において、窒化金属層を堆積させる前に、金属シリサイド層上に接着層を堆積させるための手段を更に備える。一実施形態において、ソースを形成するための手段は、窒化金属層上にシリコン層を堆積させるための手段を更に有する。一実施形態において、窒化金属層上にシリコン層を堆積させるための手段は、真空を破壊することなくシリコン層を加工するための手段を有する。一実施形態において、シリコン層を堆積させるための手段は、ポリシリコン層を堆積させるための手段を有する。
本明細書において図示される複数のフロー図は、一連の様々な処理動作の例を提供する。フロー図は、ソフトウェアまたはファームウェアルーチンにより実行されるべき複数の動作、および物理的動作を示し得る。一実施形態において、フロー図は、ハードウェアおよび／またはソフトウェアの形で実装され得る有限ステートマシン（ＦＳＭ）の状態を示し得る。特定のシーケンスまたは順序で示されているが、別途指定されない限り、動作の順序は変更され得る。従って、図示される複数の実施形態は、専ら例として理解されるべきであり、処理は異なる順序で実行され得、いくつかの動作は並行して実行され得る。更に、１または複数の動作は、様々な実施形態において省略され得る。従って各実施形態において、全ての動作が必要とされるわけではない。他の複数のプロセスフローも可能である。
様々な動作または機能が本明細書に説明される限りにおいて、動作または機能は、ソフトウェア、コード、命令、構成、および／またはデータとして説明され、または定義され得る。コンテンツは、直接に実行可能なもの（「オブジェクト」または「実行可能な」形式）、ソースコード、または差分コード（「デルタ」または「パッチ」コード）であり得る。本明細書に説明される複数の実施形態におけるソフトウェアコンテンツは、コンテンツが格納された製造物品、または通信インタフェースを介してデータを送信するように通信インタフェースを動作させる方法により提供され得る。機械可読ストレージ媒体は、説明される機械に複数の機能または動作を実行させ得、記録可能／記録不可能な媒体（例えば、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスクストレージ媒体、光ストレージ媒体、フラッシュメモリデバイス等）のような機械（例えば、コンピューティングデバイス、電子システム等）によりアクセス可能な形態で情報を格納する任意のメカニズムを含む。通信インタフェースは、メモリバスインタフェース、プロセッサバスインタフェース、インターネット接続、ディスクコントローラ等のような別のデバイスに通信するハードワイヤード、無線、光等の媒体のいずれかにインタフェース接続する任意のメカニズムを含む。通信インタフェースは、複数の構成パラメータを提供し、および／または信号を送信して、通信インタフェースがソフトウェアコンテンツを記載するデータ信号を提供するように準備することにより構成され得る。通信インタフェースは、通信インタフェースに送信される１または複数のコマンドまたは信号によりアクセスされ得る。
本明細書に説明される様々なコンポーネントは、説明される複数の動作または機能を実行するための手段であり得る。本明細書に説明される各コンポーネントは、ソフトウェア、ハードウェア、またはこれらの組み合わせを含む。これらのコンポーネントは、ソフトウェアモジュール、ハードウェアモジュール、専用ハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）等）、エンベデッドコントローラ、ハードワイヤード回路等として実装され得る。
本明細書において説明されるもの以外にも、本発明において開示される複数の実施形態および実装に対して、その範囲を逸脱することなく様々な変更が行われ得る。従って、本明細書における図示および例は、限定的な意味ではなく例示的な意味に解釈されるべきである。本発明の範囲は、以下の特許請求の範囲を参照することのみにより評価されるべきである。

Claims (25)

  1. ３次元回路を用いる回路デバイスであって、
    互いに隣接して積層され、各階層がゲートを介してアクティブ化される回路素子を含む複数の回路素子の複数の階層と、
    複数の回路素子の前記複数の階層を通って延在し、前記ゲートの両端に電圧差を生成するためのドープ多結晶（ポリ）材料を含むチャネルと、
    複数の電荷担体を前記チャネルに提供するべく前記チャネルに電気的に結合され、基板上に金属シリサイド層を含み、前記金属シリサイド層と前記チャネルとの間に窒化金属層を含むソースとを備え、
    前記窒化金属層は、介在酸化物層なしで前記金属シリサイド層上に加工される、回路デバイス。
  2. 前記金属シリサイド層は、シリコンから形成されるシリサイド化合物、およびタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）から選択される金属、または選択された複数の金属のうちの少なくとも１つを含む合金を含む、請求項１に記載の回路デバイス。
  3. 前記窒化金属層は、窒素から形成された窒化化合物、およびチタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）から選択される耐火性金属元素、または選択された複数の金属元素のうちの少なくとも１つを含む合金を含む、請求項１に記載の回路デバイス。
  4. 前記金属シリサイド層は、真空下で前記基板上に加工され、
    前記窒化金属層は、真空を破壊することなく前記金属シリサイド層上に加工される、請求項１に記載の回路デバイス。
  5. 前記金属シリサイド層と前記窒化金属層との間に加工された接着層を更に備える、請求項４に記載の回路デバイス。
  6. 前記ソースに隣接するセレクトゲートソース（ＳＧＳ）層を更に備え、
    前記ソースは、ＳＧＳ閾値電圧（Ｖｔ）劣化を改善するべく、複数のドーパントを前記ＳＧＳ層に提供する、請求項１に記載の回路デバイス。
  7. 前記窒化金属層と前記チャネルとの間にシリコン層を更に備える、請求項１に記載の回路デバイス。
  8. 前記金属シリサイド層は、真空下で前記基板上に加工され、
    前記窒化金属層は、真空を破壊することなく前記金属シリサイド層上に加工され、
    前記シリコン層は、真空を破壊することなく前記窒化金属層上に加工される、請求項７に記載の回路デバイス。
  9. 前記シリコン層は、ポリシリコン層を含む、請求項７に記載の回路デバイス。
  10. メモリデバイスを用いる電子デバイスであって、
    データを格納するための３次元積層メモリデバイスと、
    複数のメモリ素子からアクセスされたデータに基づいて表示を生成するべく結合されたタッチスクリーンディスプレイとを備え、
    前記３次元積層メモリデバイスは、
    互いに隣接して積層され、各階層がゲートを介してアクティブ化されるメモリ素子を含む前記複数のメモリ素子の複数の階層と、
    複数のメモリ素子の前記複数の階層を通って延在し、前記ゲートの両端に電圧差を生成するためのドープ多結晶（ポリ）材料を含むチャネルと、
    複数の電荷担体を前記チャネルに提供するべく前記チャネルに電気的に結合され、基板上に金属シリサイド層を含み、前記金属シリサイド層と前記チャネルとの間に窒化金属層を含むソースとを有し、
    前記窒化金属層は、介在酸化物層なしで前記金属シリサイド層上に加工される、電子デバイス。
  11. 前記金属シリサイド層は、シリコンから形成されるシリサイド化合物、およびタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）から選択される金属、または選択された複数の金属のうちの少なくとも１つを含む合金を含む、請求項１０に記載の電子デバイス。
  12. 前記窒化金属層は、窒素から形成された窒化化合物、およびチタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）から選択される耐火性金属元素、または選択された複数の金属元素のうちの少なくとも１つを含む合金を含む、請求項１０に記載の電子デバイス。
  13. 前記金属シリサイド層は、真空下で前記基板上に加工され、
    前記窒化金属層は、真空を破壊することなく前記金属シリサイド層上に加工される、請求項１０に記載の電子デバイス。
  14. 前記メモリデバイスは、前記金属シリサイド層と前記窒化金属層との間に加工された接着層を更に備える、請求項１３に記載の電子デバイス。
  15. 前記メモリデバイスは、前記ソースに隣接するセレクトゲートソース（ＳＧＳ）層を更に備え、
    前記ソースは、ＳＧＳ閾値電圧（Ｖｔ）劣化を改善するべく、複数のドーパントを前記ＳＧＳ層に提供する、請求項１０に記載の電子デバイス。
  16. 前記メモリデバイスは、前記窒化金属層と前記チャネルとの間にシリコン層を更に備える、請求項１０に記載の電子デバイス。
  17. 前記金属シリサイド層は、真空下で前記基板上に加工され、
    前記窒化金属層は、真空を破壊することなく前記金属シリサイド層上に加工され、
    前記シリコン層は、真空を破壊することなく前記窒化金属層上に加工される、請求項１６に記載の電子デバイス。
  18. 前記シリコン層は、ポリシリコン層を含む、請求項１６に記載の電子デバイス。
  19. ３次元回路を形成するための方法であって、
    基板上に金属シリサイド層を含み、前記金属シリサイド層上に窒化金属層を含むソースを形成する段階であって、介在酸化物層なしで前記金属シリサイド層上に前記窒化金属層を加工する段階を有する段階と、
    複数のメモリセルの多階層積層体を生成する段階と、
    複数のメモリセルの複数の階層を通って延在するチャネルを形成する段階とを備え、
    前記多階層積層体の各階層がゲートを介してアクティブ化されるメモリセルデバイスを含み、
    前記チャネルは、前記ゲートにわたる電圧差が前記複数のメモリセルをアクティブ化する場合に電流を伝えるためのドープ多結晶（ポリ）材料を含み、前記チャネルは、前記ソースが複数の電荷担体を前記チャネルに提供するように前記ソースに電気的に結合される、方法。
  20. 前記ソースを形成する段階は、シリコンから形成されるシリサイド化合物、およびタングステン（Ｗ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、もしくはモリブデン（Ｍｏ）から選択される金属、または選択された複数の金属のうちの少なくとも１つを含む合金を形成する段階を有する、請求項１９に記載の方法。
  21. 前記ソースを形成する段階は、窒素から形成された窒化化合物、およびチタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、ジルコニウム（Ｚｒ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、もしくはタングステン（Ｗ）から選択される耐火性金属元素、または選択された複数の金属元素のうちの少なくとも１つを含む合金を形成する段階を有する、請求項１９に記載の方法。
  22. 介在酸化物層なしで前記ソースを形成する段階は、
    真空下で前記基板上に前記金属シリサイド層を加工する段階と、
    真空を破壊することなく、前記金属シリサイド層上に前記窒化金属層を加工する段階とを更に有する、請求項１９に記載の方法。
  23. 前記ソースを形成する段階は、前記窒化金属層上にシリコン層を堆積させる段階を更に有する、請求項１９に記載の方法。
  24. コンテンツを格納したコンピュータ可読記憶媒体を備える製造物品であって、
    実行されると、請求項１９〜２３のいずれか１項に記載の３次元回路を形成するための方法を実行する、製造物品。
  25. ３次元回路を形成するための装置であって、
    請求項１９〜２３のいずれか１項に記載の方法を実行する複数の動作を実行するための手段を備える、装置。
JP2017509688A 2014-09-26 2015-09-03 ３ｄ回路におけるソース・チャネルの相互作用の改善 Active JP6507229B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/498,640 2014-09-26
US14/498,640 US9299767B1 (en) 2014-09-26 2014-09-26 Source-channel interaction in 3D circuit
PCT/US2015/048280 WO2016048615A1 (en) 2014-09-26 2015-09-03 Improved source-channel interaction in a 3d circuit

Publications (2)

Publication Number Publication Date
JP2017532767A true JP2017532767A (ja) 2017-11-02
JP6507229B2 JP6507229B2 (ja) 2019-04-24

Family

ID=55537577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017509688A Active JP6507229B2 (ja) 2014-09-26 2015-09-03 ３ｄ回路におけるソース・チャネルの相互作用の改善

Country Status (5)

Country Link
US (1) US9299767B1 (ja)
EP (1) EP3198653A4 (ja)
JP (1) JP6507229B2 (ja)
TW (1) TWI590461B (ja)
WO (1) WO2016048615A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022539668A (ja) * 2020-05-29 2022-09-13 長江存儲科技有限責任公司 半導体デバイス
US11735543B2 (en) 2020-02-20 2023-08-22 Yangtze Memory Technologies Co., Ltd. DRAM memory device with xtacking architecture

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283520B2 (en) 2016-07-12 2019-05-07 Micron Technology, Inc. Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor
US10090318B2 (en) * 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US11527548B2 (en) * 2018-12-11 2022-12-13 Micron Technology, Inc. Semiconductor devices and electronic systems including an etch stop material, and related methods
US11081546B2 (en) 2019-04-17 2021-08-03 International Business Machines Corporation Isolation structure for stacked vertical transistors
JP2021047968A (ja) 2019-09-20 2021-03-25 キオクシア株式会社 記憶装置
US20210091009A1 (en) * 2019-09-23 2021-03-25 Micron Technology, Inc. Integrated Assemblies Having Barrier Material Between Silicon-Containing Material and Another Material Reactive with Silicon

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010080685A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2010219409A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP2010532568A (ja) * 2007-06-29 2010-10-07 サンディスク スリーディー，エルエルシー 選択成長による可逆的抵抗スイッチング素子を使用するメモリセルおよびその形成方法
JP2011009409A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 不揮発性半導体記憶装置
US20110298038A1 (en) * 2010-06-03 2011-12-08 Samsung Electronics Co., Ltd. Three dimensional semiconductor device
JP2013505581A (ja) * 2009-09-17 2013-02-14 サンディスク スリーディー，エルエルシー 低コンタクト抵抗を有する３次元ポリシリコンダイオードおよびその形成方法
JP2013098563A (ja) * 2011-10-28 2013-05-20 Samsung Electronics Co Ltd メモリ装置
JP2013153127A (ja) * 2012-01-24 2013-08-08 Toshiba Corp 記憶装置
JP2013535101A (ja) * 2010-06-08 2013-09-09 サンディスク スリーディー，エルエルシー 垂直ビット線および横方向に整列したアクティブな素子を有する読み出し／書き込み素子の３次元アレイを有する不揮発性メモリおよびその方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
KR101663566B1 (ko) * 2010-03-03 2016-10-07 삼성전자주식회사 3차원 반도체 기억 소자 및 그 형성 방법
JP5502629B2 (ja) * 2010-07-12 2014-05-28 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
KR101762823B1 (ko) * 2010-10-29 2017-07-31 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 제조 방법
KR20130066950A (ko) * 2011-12-13 2013-06-21 에스케이하이닉스 주식회사 3차원 불휘발성 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
KR20130141876A (ko) * 2012-06-18 2013-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
TWI488265B (zh) * 2012-07-11 2015-06-11 Powerchip Technology Corp 立體垂直式記憶體的製作方法
KR102003526B1 (ko) * 2012-07-31 2019-07-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US10651315B2 (en) * 2012-12-17 2020-05-12 Micron Technology, Inc. Three dimensional memory
US8963156B2 (en) * 2013-02-22 2015-02-24 Micron Technology, Inc. Semiconductor devices including WiSX
US11018149B2 (en) * 2014-03-27 2021-05-25 Intel Corporation Building stacked hollow channels for a three dimensional circuit device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532568A (ja) * 2007-06-29 2010-10-07 サンディスク スリーディー，エルエルシー 選択成長による可逆的抵抗スイッチング素子を使用するメモリセルおよびその形成方法
JP2010080685A (ja) * 2008-09-26 2010-04-08 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2010219409A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP2011009409A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 不揮発性半導体記憶装置
JP2013505581A (ja) * 2009-09-17 2013-02-14 サンディスク スリーディー，エルエルシー 低コンタクト抵抗を有する３次元ポリシリコンダイオードおよびその形成方法
US20110298038A1 (en) * 2010-06-03 2011-12-08 Samsung Electronics Co., Ltd. Three dimensional semiconductor device
JP2013535101A (ja) * 2010-06-08 2013-09-09 サンディスク スリーディー，エルエルシー 垂直ビット線および横方向に整列したアクティブな素子を有する読み出し／書き込み素子の３次元アレイを有する不揮発性メモリおよびその方法
JP2013098563A (ja) * 2011-10-28 2013-05-20 Samsung Electronics Co Ltd メモリ装置
JP2013153127A (ja) * 2012-01-24 2013-08-08 Toshiba Corp 記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735543B2 (en) 2020-02-20 2023-08-22 Yangtze Memory Technologies Co., Ltd. DRAM memory device with xtacking architecture
JP2022539668A (ja) * 2020-05-29 2022-09-13 長江存儲科技有限責任公司 半導体デバイス
JP7352660B2 (ja) 2020-05-29 2023-09-28 長江存儲科技有限責任公司 半導体デバイス
US11948901B2 (en) 2020-05-29 2024-04-02 Yangtze Memory Technologies Co., Ltd. Vertical memory devices

Also Published As

Publication number Publication date
EP3198653A1 (en) 2017-08-02
US9299767B1 (en) 2016-03-29
US20160093688A1 (en) 2016-03-31
TWI590461B (zh) 2017-07-01
JP6507229B2 (ja) 2019-04-24
EP3198653A4 (en) 2018-06-06
TW201613104A (en) 2016-04-01
WO2016048615A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6507229B2 (ja) ３ｄ回路におけるソース・チャネルの相互作用の改善
US10002767B2 (en) Aluminum oxide landing layer for conductive channels for a three dimensional circuit device
US11018149B2 (en) Building stacked hollow channels for a three dimensional circuit device
JP6586455B2 (ja) 積層型回路におけるポリチャネルピラーのキャッピング
US20210351078A1 (en) Vertically stacked transistors in a fin
WO2018125065A1 (en) 2-d material-based nanomechanical device
US9252118B2 (en) CMOS-compatible gold-free contacts
US20200161440A1 (en) Metal to source/drain contact area using thin nucleation layer and sacrificial epitaxial film
JP2022095535A (ja) ストリング電流を改善する導電性構造を備えた垂直チャネル

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190401

R150 Certificate of patent or registration of utility model

Ref document number: 6507229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250