JP2017514436A

JP2017514436A - 共振型ワイヤレス受電器における電圧調整

Info

Publication number: JP2017514436A
Application number: JP2016561859A
Authority: JP
Inventors: チェラーニ，ジョナサン・ウェイド
Original assignee: Linear Technology LLC
Current assignee: Linear Technology LLC
Priority date: 2014-04-17
Filing date: 2015-03-17
Publication date: 2017-06-01
Also published as: US9825553B2; TWI577105B; EP3134957A1; WO2015160463A1; TW201541791A; CN106104967A; US20150303824A1; EP3134957A4

Abstract

ワイヤレスに受電して出力電圧を生成するように構成された受電回路を制御するための制御システムが提供される。受電回路は、並列に結合された誘導素子及び容量素子を含む共振ＬＣ回路を有する。制御システムは、共振ＬＣ回路に並列に結合されるスイッチング回路と、共振ＬＣ回路に生じる電圧のサイクル毎に、スイッチング回路が導通状態である持続期間を制御することによって出力電圧を調整するように構成されたフィードバックループ回路とを含む。

Description

関連出願
本出願は、「共振型ワイヤレス受電器における電圧調整（VOLTAGE REGULATION IN RESONANT POWER WIRELESS RECEIVER）」との名称で２０１４年４月１７日付で提出され、かつ、参照によってここに援用される米国仮特許出願第６１／９８０，８９１号の利益を主張する。

技術分野
本開示は、ワイヤレス送電に関し、特に、共振型ワイヤレス受電器の電圧調整を提供するためのシステム及び方法に関する。

今日、低電力及び中電力レベル用のワイヤレス送電の分野では、共振技術が注目されている。周波数制御回路を用いて、エネルギ伝送器として用いられる磁気コイルを通じた特定の周波数のＡＣ電流が生成される。送電コイルにおいて生成された磁束は、電磁誘導によって受電回路を励磁する。受電器は、同調されたＬＣ回路に基づいており、ＬＣ回路は、特定の送電周波数において共振する。この同調されたＬＣ回路は、受電コイルに誘起される電流に応答し、その結果生じるＡＣ電圧をＬＣ回路の共振によって増幅する。その後、ＬＣ回路に生成されたＡＣ電圧は、一般的には整流され、その結果生じる直流電圧は、共振型ワイヤレス受電器から給電されるリモート電子機器によって用いられる。

適切に設計された受電器は、送電周波数に完全に調整された、高い品質係数（Ｑ）のＬＣ回路を用い、受電器から給電される電子機器が利用可能な電圧を最大化する。しかしながら、同調された受電器のＬＣ回路は、共振状態で動作しているので、生じる電圧は、理論的には桁外れに大きなレベルに達し、受電器から給電される電子機器に潜在的にダメージを与え得る。したがって、受電器に生じる電圧を、関連する回路群によって制御され利用可能なレベルに調整する方法が要求される。

共振受電器の振幅を直接制御して、整流後のＤＣ電圧を関連の電子システムに対して適切なレベルに調整することが望ましい。受電器の振幅制御について一般的に議論されている２つの方法は、（１）ＬＣ回路の共振周波数を選択的に再調整すること、又は（２）ＬＣ回路のＱ値を下げることである。（１）の場合、所望の生成電圧が達成されるような送電周波数においてゲイン特性が小さくなるように、受電回路の共振周波数が送電周波数からずらされる。（２）の場合、調整された周波数は維持され、同調された受電器のゲインのピークは送電周波数で維持されるが、所望の生成電圧が達成されるように、回路のＱ値を低下させてゲインを低下させる抵抗が共振回路に追加される。

特に自動調整システムでの使用に対する妥当性を調べる場合には、共振のゲイン調整についてのこれら２つの方法にはいくつかの問題がある。高Ｑ値のＬＣ回路は、理論的には電力消費がないことから極めて高効率であるので、共振周波数の変更、すなわち回路の再同調は、最も望ましい調整方法である。残念ながら、電子的に制御される可変キャパシタや可変インダクタは空想のものであり、したがって、実効インダクタンス又は実効キャパシタンスの動的な変更を通じたＬＣ回路の共振周波数特性の調整は、回路調整のための直接的な実用的アプローチではない。Ｑ値低減は、電子的な可変抵抗の組込みで済むので実用的な解決法ではあるが、さらなる抵抗を用いるＱ値低減は、必然的にさらなる電力消費を招き、それによる効率ロスが直ちに問題となる。

さらなる受動要素の組込みなしに共振ＬＣ回路の実効ゲイン特性を再調整することによってワイヤレス受電器の電圧調整を提供するシステム及び方法を開発することが望ましいであろう。さらに、寄生の電力消費を最小化するために、抵抗要素を直接組込むことなしにワイヤレス受電器を制御することが望ましいであろう。

本開示は、ワイヤレスで受電し出力電圧を生成するように構成された受電回路を制御するための制御システムを提供する。受電回路は、並列に結合された誘導素子及び容量素子を含む共振ＬＣ回路を有する。

本開示のある局面によると、制御システムは、共振ＬＣ回路に並列に結合されるスイッチング回路と、共振ＬＣ回路に生じる電圧のサイクル毎に、スイッチング回路が導通状態である持続期間を制御することによって出力電圧を調整するように構成されたフィードバックループ回路とを備える。

例示的な実施形態では、フィードバックループ回路は、出力電圧と参照電圧との差を示す誤差信号に応答して、スイッチング回路を制御するためのパルス幅変調（ＰＷＭ（Pulse Width Modulation））制御信号を生成するＰＷＭ制御回路を含み得る。

また、フィードバックループ回路は、共振ＬＣ回路に生じる電圧のゼロ交差を特定してＰＷＭ制御回路を起動するように構成されたゼロ交差検出回路を含み得る。

ゼロ交差検出回路は、共振ＬＣ回路に生じる電圧の正弦波サイクル毎に１つのゼロ交差を特定する単相モードで動作してもよい。

或いは、ゼロ交差検出回路は、共振ＬＣ回路に生じる電圧の正弦波サイクル毎に２つのゼロ交差を特定する２相モードで動作してもよい。

フィードバックループ回路は、共振ＬＣ回路に生じる電圧に応じて整流回路により生成される整流信号に応答して、スイッチング回路を制御するように構成され得る。

スイッチング回路は、第１のＮ型電界効果トランジスタ（ＮＦＥＴ（N-type Field Effect Transistor））及び第２のＮＦＥＴを用いて実現され得る。第１及び第２のＮＦＥＴのドレインは互いに接続されてもよく、第１のＮＦＥＴのソースは共振ＬＣ回路の第１のノードに結合され、第２のＮＦＥＴのソースは共振ＬＣ回路の第２のノードに結合されてもよい。

第１のＮＦＥＴを制御するために、第１のブートストラップドライバが設けられてもよい。第１のブートストラップドライバは、第１のＮＦＥＴのゲートを制御するためのＰＷＭ制御信号に応答する第１のレベルシフタと、共振ＬＣ回路の第１のノードに結合される負極端子及び第１のダイオードを介してＤＣ電圧源に結合される正極端子を有する第１のブートストラップキャパシタとを含み得る。

第２のＮＦＥＴを制御するように構成された第２のブートストラップドライバは、第２のＮＦＥＴのゲートを制御するためのＰＷＭ制御信号に応答する第２のレベルシフタと、共振ＬＣ回路の第２のノードに結合される負極端子及び第２のダイオードを介してＤＣ電圧源に結合される正極端子を有する第２のブートストラップキャパシタとを含み得る。

ＰＷＭ制御回路は、ゼロ交差検出回路によって生成される信号に応答するランプジェネレータを用いて実現され得る。ＰＷＭ制御回路は、誤差信号をランプジェネレータにより生成されるランプ信号と比較するコンパレータをさらに含んでもよい。ＰＷＭ制御回路は、コンパレータの出力信号に基づいてスイッチング回路のスイッチングを制御するように構成され得る。

本開示の方法に従って、受電システムの電圧調整を行なうために以下のステップが実行される。

−共振ＬＣ回路にシャントを接合して、シャントが低抵抗状態であるときに共振ＬＣ回路に電流を帰還させること。

−受電回路の出力電圧に応答して、共振ＬＣ回路に生じる電圧のサイクル毎に、シャントが低抵抗状態である持続期間を制御すること。

出力電圧と誤差信号との差を示す誤差電圧に基づいてシャントを制御するための制御信号が生成され得る。制御信号は、共振ＬＣ回路に生じる電圧のゼロ交差に応答して形成され得る。たとえば、シャントは、ＰＷＭ制御信号によって制御可能なスイッチであってもよい。

本開示の付加的な利点及び局面が以下の詳細な説明から当業者にとって容易に明らかとなり、本開示の例示的な実施形態が図示及び記載されるであろう。以下に説明されるように、本開示は他の異なる実施形態も実現可能であり、そのいくつかの詳細は、開示の精神から全く逸脱することなく、様々な明瞭な観点から変更可能である。したがって、図面及び記載は、本質的に、限定的なものではなく例示的なものとみなされるべきである。

本開示の実施形態の以下の詳細な説明は、添付の図面に関連付けて読まれると最もよく理解することができる。添付の図面においては、特徴は必ずしも縮尺通りではなく、関連する特徴を最適に例示するように描かれている。

共振ＬＣ回路の電圧及び電流応答を示す図である。共振ＬＣ回路の電圧及び電流応答を示す図である。本開示に従って共振型ワイヤレス受電器を制御する制御システムの例示的な実施形態を示す図である。図３に示される様々な要素の例示的な実行例を示す図である。図３に示される様々な要素の例示的な実行例を示す図である。図３に示される様々な要素の例示的な実行例を示す図である。図３に示される様々な要素の例示的な実行例を示す図である。図３に示される様々な要素の例示的な実行例を示す図である。図３に示される様々な要素の例示的な実行例を示す図である。図３に示される様々な要素の例示的な実行例を示す図である。本開示の２相制御システムの例示的な２チャネル実行例を示す図である。

本開示は、以下に示される具体例を用いてなされるであろう。しかしながら、開示の概念は、以下に議論される技術の様々な他の変形例に適用可能である。

開示される技術は、制御されるシャント装置を用いて、共振振動の各サイクルに対して、制御された時間の間、共振容量の電圧特性を遮断するものである。サイクル毎の所与の誘導電流初期条件に対する、このキャパシタの電圧応答の遮断は、その既定の初期条件に対する回路ピーク電圧を下げる。このサイクル毎の電圧特性の遮断を取り入れることによって、誘導電流に対して生じる全体応答が低減され、共振回路において増加する容量を効果的にシミュレートする。したがって、効果的な受電器の共振がシステムの送電／受電周波数からシフトされ、その周波数での共振ＬＣ受電器の電圧ゲインが低下する。サイクル毎のシャント動作の持続期間や、シャント装置によりなされる周波数シフトの程度は、パルス幅変調（ＰＷＭ）ループを通じて容易に制御することができ、それによって、本手法を特に電子的なフィードバック機構を用いた実現につなげることができる。

図１を参照して、図１は、共振ＬＣ回路の共振時の電圧及び電流応答を示す。ここで、電圧応答は、電流応答より９０度遅れている。所与の電流初期条件に対する共振時の誘導電圧は１／Ｃに比例する。Ｃは、ＬＣ回路の容量の値である。図２に示されるように、所与の継続する各サイクルに対して共振ＬＣ回路の電圧応答を遮断することは、増加する容量の特性に似て低下するピーク電圧特性を誘導する。この電圧特性の破損は、ピーク電圧をＶＬＣ１からＶＬＣ２に低下させ、このことは、ＶＬＣ１／ＶＬＣ２の因子によってＬＣ共振回路の容量を増加し、その所与のサイクルに対して効果的な共振周波数をω₀からω₀×（ＶＬＣ１／ＶＬＣ２）^1/2に低下させることに似ている。

図３は、エネルギ送電器として用いられる送電磁気コイル１２を含むワイヤレス通信システムにおいて、共振ワイヤレス受電器を制御するための制御システムの例示的な実施形態を概略的に示す。電磁誘導によって、磁気コイル１２に生成される磁束が、並列接続された誘導素子Ｌ及び容量素子Ｃを含む同調されたＬＣ共振回路として構成される共振ワイヤレス受電器１４を励磁する。同調されたＬＣ回路は、送電磁気コイル１２に生成されるＡＣ電流の周波数に対応する周波数で共振する。

共振によって、同調されたＬＣ回路は、誘導素子Ｌにおいて誘導された電流の結果として生じるＡＣ電圧を増幅する。ＬＣ回路に生じるＡＣ電圧の波形は、図１に示した電圧波形の正弦波サイクルと同じ正弦波サイクルを有し得る。共振ＬＣ回路に生じたＡＣ電圧は、ＤＣ電圧Ｖ_REGを生成する整流器１６によって整流され、ＤＣ電圧Ｖ_REGは、ワイヤレス受電器１４によって給電される電子機器に供給され得る。出力キャパシタＣoは、整流器１６の出力に結合され得る。

整流器１６は、たとえばショットキー・ダイオードで構成されるフルブリッジ整流器として構成され得る。しかしながら、本開示の電圧調整技術は、ハーフブリッジ整流器が用いられる場合にも同様に効果的である。制御されるＦＥＴを用いたアクティブブリッジ整流器もまた、より高い効率のために用いられ得る。

上述のように、整流器１６によって生成される電圧は、受電器によって給電される電子機器に潜在的にダメージを与えるレベルに上昇する可能性がある。電圧Ｖ_REGを所望のレベルに調整するためにＬＣ共振回路の再同調を制御するフィードバックループが与えられる。本開示によれば、フィードバックループは、同調されたＬＣ共振回路の容量素子Ｃに並列に設けられるシャントスイッチ回路１８のスイッチングを制御する。フィードバックループは、共振ＬＣ回路に生じるＡＣ電圧の各サイクルにおいて、シャントスイッチ回路１８が導通状態である持続期間を制御する。各サイクルの初めは、この電圧のゼロ交差によって特定され得る。

例示的な実施形態では、フィードバックループは、ゼロ交差検出回路２０、シャントスイッチ回路１８のスイッチングを制御するパルス幅変調（ＰＷＭ）制御回路２２、積分器２４、及び誤差増幅器２６を含み得る。ＰＷＭ制御回路２２によって制御されるシャントスイッチ回路１８は、スイッチング素子において効率を最大化しパワー消散を最小化するために、シャントスイッチ回路１８に電圧が生じていないときに起動されなければならない。ゼロ交差検出回路２０がこの情報を与える。ＰＷＭ制御回路の一方の入力に結合されるゼロ交差検出回路２０は、ＬＣ回路に生じてシャントスイッチ回路１８に印加される電圧のゼロ交差を特定するように構成される。

ＰＷＭ制御回路２２の他方の入力は、整流された出力電圧Ｖ_REGを所望の参照電圧Ｖ_REFと比較する誤差増幅器によって生成される積分誤差信号により駆動され得る。

ＬＣ共振回路は、送電周波数に適切に同調されて共振し、送電コイル１２により生成される結合磁束を通じた刺激に応答して増加するピーク電圧波形を生成するものとされる。ＬＣ共振回路によって誘導されるピーク電圧が増加するにつれて、その後の整流電圧Ｖ_REGが、共振回路のＡＣピーク電圧に追従して増加する。

整流された出力電圧Ｖ_REGが参照電圧Ｖ_REFのレベルに上昇すると、誤差増幅器２６は、積分器２４によって積分されてＰＷＭ制御回路２２の入力に供給される誤差信号を生成する。ＰＷＭ制御回路２２は、ゼロ交差検出回路２０によって検出される、ＬＣ回路に生じる電圧のゼロ交差の時点でサイクル毎に起動される。ＰＷＭ制御回路２２は、ＬＣ回路の発振サイクルの一部の間シャントスイッチ１８をオンにし、シャントスイッチ１８がオフされるまで、生じている共振電流に対するＬＣ回路の電圧応答を止める。シャントスイッチ１８は、ＬＣ回路の容量素子Ｃの瞬時的な電圧放電、並びに大電流及び上昇した電力消散レベルを潜在的に生成し得る状態を抑制するために、ＬＣ回路の電圧がゼロ交差する時点でオンされる。

図３に表される様々な要素の例示的な実行例が以下に示される。図４を参照して、積分器２４と誤差増幅器２６とを兼ねる回路が、非反転積分を有する電圧増幅器によって実現され得る。電圧増幅器は、コンパレータ１０２，１０４を含む。電圧Ｖ_REGは、コンパレータ１０４の反転入力に結合される抵抗１０６，１０８から成る分圧器を用いて監視される。参照電圧Ｖ_REFは、コンパレータ１０２，１０４の非反転入力に供給される。キャパシタ１１０と抵抗１１２とから成る積分回路は、コンパレータ１０２の非反転入力とコンパレータ１０２の出力との間に設けられる。抵抗１１４は、コンパレータ１０２の出力とコンパレータ１０４の反転入力との間に結合され得る。抵抗１１６は、コンパレータ１０４の反転入力とコンパレータ１０４の出力との間に結合され、コンパレータ１０４の出力において誤差電圧Ｖ_ERRORを生成するアクティブローパスフィルタ段を与える。Ｖ_REGとＶ_REFとの積分偏差を表す誤差電圧Ｖ_ERRORは、ＰＷＭ制御回路２２に供給される。

或いは、図５を参照して、積分器２４と誤差増幅器２６とを兼ねる回路が、非反転積分を有する相互コンダクタンス増幅器１１８によって実現され得る。電圧Ｖ_REGは、相互コンダクタンス増幅器１１８の非反転入力に結合される抵抗１２０，１２２から成る分圧器を用いて監視される。参照電圧Ｖ_REFは、Ｖ_REGとＶ_REFとの偏差に対応する電流を生成する相互コンダクタンス増幅器１１８の反転入力に供給される。キャパシタ１２４と抵抗１２６とから成る積分回路は、Ｖ_REGとＶ_REFとの積分差を表す誤差電圧Ｖ_ERRORを生成するために、相互コンダクタンス増幅器１１８の出力と接地ノードとの間に設けられる。

図６は、ゼロ交差検出回路２０の例示的な実行例を示す。ゼロ交差検出回路２０は、受電器１４の共振ＬＣ回路に生じる電圧を、ゼロ交差検出コンパレータ２０２の反転及び非反転入力に供給される入力電圧として用いる。この入力電圧が図７に示される。コンパレータの入力の各々は、共振ＬＣ回路のノードの一つに接続される。共振ＬＣ回路に生じる電圧は、差動ＡＣ信号であり、典型的には、本来正弦波である。コンパレータ２０２の出力は、コンパレータの入力における差動電圧が正の場合に論理ハイであり、入力電圧が負の場合は論理ローである。したがって、コンパレータ２０１の出力は、略５０％のデューティサイクルであって、共振ＬＣ受電回路に生成される正弦波状の電圧と同じ周波数を有するデジタルパルス列となる。コンパレータ２０２の出力信号は、図７に示されるゼロ交差検出回路２０の「位相」出力信号に対応する。

さらに、ゼロ交差検出回路２０は、正エッジのパルス生成器を含む。このパルス生成器は、コンパレータ２０２の出力に結合されたインバータ２０４と、一方の入力がインバータ２０４の出力に結合され、かつ、他方の入力がコンパレータ２０２の出力に結合されるＡＮＤゲート２０６とから成る。ＡＮＤゲート２０６は、ゼロ交差の立上り検出に対応する、検出回路２０の「パルス」出力における短期間のパルスを出力する。図７に示されるように、「パルス」出力信号は、極小さいデューティサイクルであって、共振ＬＣ受電回路に生成される正弦波形状の電圧と同じ周波数を有するデジタルパルス列である。

ゼロ交差検出回路２０の特定の実行例においては、入力電圧の立上りゼロ交差、入力電圧の立下りゼロ交差、又は双方のゼロ交差が検出され得る。さらに、反転された入力接続を有する２つのゼロ交差検出器を用いてもよい。それらの一方がゼロ交差の立上りを検出し、他方がゼロ交差の立下りを検出するように構成され得る。

ゼロ交差検出回路２０の「位相」出力信号及び「パルス」出力信号は、ＰＷＭ制御回路２２に供給され、その例示的な実行例が図８に示される。ＰＷＭ制御回路２２は、各サイクルにおいてシャントスイッチ回路１８が導通状態にある持続時間に対応するパルスを生成する。図８のＰＷＭ制御回路２２は、Ｎ型電界効果トランジスタ（ＮＦＥＴ）３０４のゲートに結合されたインバータ３０２を含むランプジェネレータを備え、ＮＦＥＴ３０４は、電流源３０６及びキャパシタ３０８に接続される。インバータ３０２の入力は、図９に示されるゼロ交差検出回路２０の「位相」出力信号が供給されるＰＷＭ制御回路２２の「ランプ」入力に結合される。

図９に示されるように、ランプジェネレータにより生成されるランプ電圧は、積分器２４の出力で生成される誤差電圧Ｖ_ERRORと比較される。特に、ランプジェネレータは、「ランプ」入力信号が論理ハイの間に、ランプ信号が利用可能であり電圧コンパレータ３１０の非反転入力に印加されるように制御される。「ランプ」入力信号が論理ローの間は、電圧コンパレータ３１０の非反転入力はローに維持される。

コンパレータ３１０の出力は、リセット−ドミナントＳ−Ｒラッチ３１２のリセット入力Ｒに結合される。ラッチ３１２のセット入力Ｓは、図９に示されるゼロ交差検出回路２０の「パルス」出力信号が供給されるＰＷＭ制御回路２２の「トリガ」入力に接続される。ラッチ３１２のＱ出力は、シャント制御ＰＷＭ出力信号ＳＷ_ONを生成する。ＳＷ_ON制御信号は、シャントスイッチ回路１８に供給されてスイッチングを制御する。

ＰＷＭ制御回路２２は、「ランプ」入力が論理ハイの間アクティブである。「トリガ」信号は、ＰＷＭ制御回路のアクティブ期間の開始を示すのに用いられる「ランプ」論理ハイパルスの開始と同期する短期間のパルスである。「トリガ」信号は、コンパレータ３１０の反転入力における誤差電圧Ｖ_ERRORが非反転入力のランプ電圧よりも低い場合にＱ出力が論理ハイになるように、ラッチ３１２のＳ入力に入力される。ランプ電圧が誤差電圧Ｖ_ERRORを超えるまでＱ出力は論理ハイのままであり、超えた時点でＱ出力は論理ローにラッチされる。

図１０は、受電器１４の共振ＬＣ回路に並列に結合されるシャントスイッチ回路１８の例示的な実施形態である。ＬＣ回路に生じる差動ＡＣ電圧は、フルブリッジ整流器１６によってＤＣ電圧に変換され、整流器１６は、ＬＣ回路の各側における電圧の最低部分を接地基準で参照する。したがって、ＬＣ回路の両側における電圧は、位相不一致の正弦波であり、ピーク振幅と接地に近い値との間で動作する。そして、ＬＣ回路の両側を短絡するシャントスイッチ回路１８は、ピーク電圧に差動的に耐えることができなければならないが、接地よりも低い変位を維持する必要はない。シャントスイッチ回路１８のスイッチングは、共振ＬＣ回路の関連する側に参照される第１及び第２のブートストラップドライバを用いてそれぞれ制御される第１及び第２の連続したＮＦＥＴ４０２，４０４を用いて実行され得る。

第１のブートストラップドライバは、レベルシフタ４０６と、ダイオード４０８と、ブートストラップキャパシタ４１０とを含む。第２のブートストラップドライバは、レベルシフタ４１２と、ダイオード４１４と、ブートストラップキャパシタ４１６とを含む。各ブートストラップドライバは、ＰＷＭ制御回路２２によって供給される、接地基準の論理レベル入力ＳＷ_ONを受け入れる。この入力は、レベルシフタ４０６，４１２によって、それぞれＮＦＥＴ４０２，４０４のゲートに供給されるゲート駆動出力にレベルシフトされる。各ゲート駆動出力は、フローティングのローカル供給電圧Ｖ_BST内で動作する。ローカル供給電圧Ｖ_BSTは、ブートストラップキャパシタ４１０，４１６で生成され、ブートストラップキャパシタ４１０，４１６の各々は、共振ＬＣ回路の関連する側に参照される。キャパシタ４１０，１１６の電荷は、ローカルＤＣ電源によって供給されるＶ_REFRESH電圧を用いて、それぞれダイオード４０８，４１４を通じて補充される。一例として、５Ｖの電圧がローカルＤＣ電源から供給され得る。

上述のゼロ交差検出回路２０及びＰＷＭ制御回路２２は、ＬＣ回路に生じる電圧の単相で動作する。すなわち、ＬＣ回路電圧の正弦波サイクル毎に１つだけゼロ交差が検出される。したがって、シャントスイッチ回路１８は、電圧正弦波の各サイクル中の単パルスに対して活性化され、スイッチ制御のパルス列は、ＬＣ回路の電圧波形と同じ周波数を有する。しかしながら、本開示の制御システムは、ＬＣ回路の電圧の２相を用いて、すなわち正弦波サイクルにおける各ゼロ交差を検出することによって、実現されてもよい。２相制御は、反転された入力接続を有する同一の制御チャネルを用いて、或いは専用の２相制御回路を用いることによって実現され得る。単相実行例及び２相実行例の双方とも、同様の一般的な制御特性を示すが、１００％デューティサイクルに近づく能力のおかげではるかに大きい制御レンジを有するので、２相実行例が望ましい。

図１１は、本開示の２相制御システムの例示的な２チャネル実行例を示す。ＬＣ回路に生じる電圧の各サイクルにおいて２つのゼロ交差を検出するために、２つの制御チャネルが受電器１４の共振ＬＣ回路に結合される。第１の制御チャネルは、ゼロ交差検出回路５０２と、ＰＷＭ制御回路５０４とを含む。第２の制御チャネルは、ゼロ交差検出回路５０６と、ＰＷＭ制御回路５０８とを含む。ゼロ交差検出回路５０２，５０６の各々は、図６におけるゼロ交差検出回路と同様に構成され得る。ＰＷＭ制御回路５０４，５０８の各々は、図８におけるＰＷＭ制御回路と同様に構成され得る。ＰＷＭ制御回路５０４，５０８の出力信号は、シャント制御ＰＷＭ信号ＳＷ_ONを生成するＯＲゲート５１０に供給され、ＬＣ回路に生じる電圧の各正弦波サイクルにおける２つのゼロ交差に応答してシャントスイッチ回路１８を導通状態にする。

上記の説明は、本発明の局面を例示及び記載するものである。さらに、本開示は、単に好ましい実施形態を図示及び記載しているに過ぎないが、上述のとおり、本発明が他の様々な組合せ、変更例及び環境において使用可能であり、上記の教示、及び／又は、関連する技術についての技術若しくは知識に応じたレベルで、この明細書中において表わされた発明の概念の範囲内での変更又は変形が可能であることが理解されるはずである。

上記の実施形態は、さらに、本発明を実施するための公知のベストモードを説明するように意図されたものであり、かつ、本発明の特定の用途又は使用時に必要とされる様々な変形例を用いて、当業者が本発明をこのような実施形態又は他の実施形態において利用することを可能にするよう意図されたものである。したがって、この説明は、本発明をこの明細書中に開示される形態に限定するよう意図されたものではない。

Claims

ワイヤレスで受電し、出力電圧を生成し、並列に結合された誘導素子及び容量素子を含む共振ＬＣ回路を有するように構成された受電回路を制御する制御システムであって、
前記共振ＬＣ回路に並列に結合されるスイッチング回路と、
前記共振ＬＣ回路に生じる電圧のサイクル毎に、前記スイッチング回路が導通状態である持続期間を制御することによって前記出力電圧を調整するように構成されたフィードバックループ回路とを備える、制御システム。
前記フィードバックループ回路は、前記出力電圧と参照電圧との差を示す誤差信号に応答して前記スイッチング回路を制御するためのパルス幅変調（ＰＷＭ（Pulse Width Modulation））制御信号を生成するＰＷＭ制御回路を含む、請求項１に記載の制御システム。
前記フィードバックループ回路は、前記共振ＬＣ回路に生じる電圧のゼロ交差を特定して前記ＰＷＭ制御回路を起動するように構成されたゼロ交差検出回路をさらに含む、請求項２に記載の制御システム。
前記フィードバックループ回路は、前記共振ＬＣ回路に生じる電圧に応じて整流回路により生成される整流信号に応答して、前記スイッチング回路を制御するように構成される、請求項１に記載の制御システム。
前記スイッチング回路は、
第１のＮ型電界効果トランジスタ（ＮＦＥＴ（N-type Field Effect Transistor））と、
第２のＮＦＥＴとを含み、
前記第１及び第２のＮＦＥＴのドレインは互いに接続され、
前記第１のＮＦＥＴのソースは、前記共振ＬＣ回路の第１のノードに結合され、
前記第２のＮＦＥＴのソースは、前記共振ＬＣ回路の第２のノードに結合される、請求項２に記載の制御システム。
前記第１のＮＦＥＴを制御するように構成された第１のブートストラップドライバをさらに備え、
前記第１のブートストラップドライバは、
前記第１のＮＦＥＴのゲートを制御するためのＰＷＭ制御信号に応答する第１のレベルシフタと、
第１のブートストラップキャパシタとを含み、
前記第１のブートストラップキャパシタは、
前記共振ＬＣ回路の前記第１のノードに結合される負極端子と、
第１のダイオードを介してＤＣ電圧源に結合される正極端子とを有する、請求項５に記載の制御システム。
前記第２のＮＦＥＴを制御するように構成された第２のブートストラップドライバをさらに備え、
前記第２のブートストラップドライバは、
前記第２のＮＦＥＴのゲートを制御するためのＰＷＭ制御信号に応答する第２のレベルシフタと、
第２のブートストラップキャパシタとを含み、
前記第２のブートストラップキャパシタは、
前記共振ＬＣ回路の前記第２のノードに結合される負極端子と、
第２のダイオードを介して前記ＤＣ電圧源に結合される正極端子とを有する、請求項６に記載の制御システム。
前記ゼロ交差検出回路は、前記共振ＬＣ回路に生じる電圧の正弦波サイクル毎に１つのゼロ交差を特定する単相モードで動作するように構成される、請求項３に記載の制御システム。
前記ゼロ交差検出回路は、前記共振ＬＣ回路に生じる電圧の正弦波サイクル毎に２つのゼロ交差を特定する２相モードで動作するように構成される、請求項３に記載の制御システム。
前記ＰＷＭ制御回路は、前記ゼロ交差検出回路によって生成される信号に応答するランプジェネレータを含む、請求項３に記載の制御システム。
前記ＰＷＭ制御回路は、前記誤差信号を前記ランプジェネレータにより生成されるランプ信号と比較するコンパレータをさらに含む、請求項１０に記載の制御システム。
前記ＰＷＭ制御回路は、前記コンパレータの出力信号に基づいて前記スイッチング回路のスイッチングを制御するように構成される、請求項１１に記載の制御システム。
ワイヤレスで受電して出力電圧を生成するように構成された受電システムの電圧調整方法であって、
前記受電システムは、並列に結合された誘導素子及び容量素子を含む共振ＬＣ回路を有し、
前記方法は、
前記共振ＬＣ回路にシャントを結合して、前記シャントが低抵抗状態であるときに前記共振ＬＣ回路に電流を帰還させるステップと、
前記受電システムの前記出力電圧に応じて、前記共振ＬＣ回路に生じる電圧のサイクル毎に、前記シャントが低抵抗状態である持続期間を制御するステップとを含む、電圧調整方法。
前記出力電圧と誤差信号との差を示す誤差電圧に基づいて前記シャントを制御するための制御信号を生成するステップをさらに含む、請求項１３に記載の電圧調整方法。
前記共振ＬＣ回路に生じる電圧のゼロ交差を特定するステップをさらに含む、請求項１４に記載の電圧調整方法。
前記制御信号は、前記ゼロ交差に応答して生成される、請求項１５に記載の電圧調整方法。
前記シャントは、前記制御信号によって制御可能なスイッチである、請求項１３に記載の電圧調整方法。
前記制御信号は、ＰＷＭ信号である、請求項１７に記載の電圧調整方法。
ワイヤレスで受電して出力電圧を生成するシステムであって、
並列に結合された誘導素子及び容量素子を含む共振ＬＣ回路と、
前記共振ＬＣ回路に生じる電圧を整流して前記出力電圧を生成する整流器と、
前記共振ＬＣ回路に並列に結合されるシャント回路と、
前記シャント回路のインピーダンスを制御して前記出力電圧を調整するように構成された制御回路とを備えるシステム。
前記シャント回路は、スイッチを含み、
前記制御回路は、前記共振ＬＣ回路に生じる電圧のサイクル毎に、前記スイッチが導通状態である持続期間を制御するように構成される、請求項１９に記載のシステム。