JP2017507323A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017507323A5 JP2017507323A5 JP2016544161A JP2016544161A JP2017507323A5 JP 2017507323 A5 JP2017507323 A5 JP 2017507323A5 JP 2016544161 A JP2016544161 A JP 2016544161A JP 2016544161 A JP2016544161 A JP 2016544161A JP 2017507323 A5 JP2017507323 A5 JP 2017507323A5
- Authority
- JP
- Japan
- Prior art keywords
- scan
- output
- circuit
- clock
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007906 compression Methods 0.000 claims 5
Claims (20)
- 回路であって、
スキャンクロックにより駆動され、1以上の整数であるM個のスキャン出力を生成するように構成されるスキャン圧縮アーキテクチャと、
1以上の整数であるk個の位相シフトされたスキャンクロックを生成するために前記スキャンクロックをkで分周するように構成されるクロック分周器と、
前記スキャン圧縮アーキテクチャに結合され、前記M個のスキャン出力と前記k個の位相シフトされたスキャンクロックとに応答してkM個のスロースキャン出力を生成するように構成されるパッキングロジックと、
を含み、
前記パッキングロジックが、
M個のパッキング要素であって、前記M個のパッキング要素の各パッキング要素が、前記M個のスキャン出力の或るスキャン出力を受信するように構成される、前記M個のパッキング要素と、
各パッキング要素におけるk個のフリップフロップであって、或るパッキング要素における前記k個のフリップフロップの各フリップフロップが、前記スキャン出力と前記k個の位相シフトされたスキャンクロックに応答して前記kM個のスロースキャン出力の或るスロースキャン出力を生成するように、各フリップフロップが、前記M個のスキャン出力の或るスキャン出力を受信し、前記k個の位相シフトされたスキャンクロックの或る位相シフトされたスキャンクロックを受信するように構成される、前記各パッキング要素におけるk個のフリップフロップと、
を含む、回路。 - 請求項1に記載の回路であって、
各パッキング要素が、前記スキャン出力と前記k個の位相シフトされたスキャンクロックとに応答してk個のスロースキャン出力を生成する、回路。 - 請求項1に記載の回路であって、
前記スキャン圧縮アーキテクチャが、
1以上の整数であるN個のデータ入力を受信し、N個のスキャン入力を生成するように構成される第1の複数の入力/出力(IO)回路と、
前記第1の複数のIO回路に結合され、前記N個のスキャン入力を受信するように構成される伸長器と、
前記伸長器に結合され、前記M個のスキャン出力を生成するように構成される圧縮器と、
前記伸長器と前記圧縮器との間に結合される複数のスキャンチェーンであって、前記複数のスキャンチェーンの各スキャンチェーンが複数のスキャンセルを含む、前記複数のスキャンチェーンと、
を更に含む、回路。 - 請求項1に記載の回路であって、
前記パッキングロジックに結合され、前記kM個のスロースキャン出力に応答してkM個のデータ出力を生成するように構成される第2の複数のIO回路を更に含む、回路。 - 請求項1に記載の回路であって、
前記複数のスキャンチェーンが前記スキャンクロックにより駆動される、回路。 - 請求項1に記載の回路であって、
前記伸長器が、前記N個のスキャン入力に応答して複数のコアスキャン入力を生成するように構成される、回路。 - 請求項1に記載の回路であって、
前記複数のスキャンチェーンが、前記複数のコアスキャン入力を受信するように構成され、
前記複数のスキャンセルの各スキャンセルが、前記スキャンクロックの周波数で前記複数のコアスキャン入力の或るコアスキャン入力をシフトするように構成される、回路。 - 請求項1に記載の回路であって、
前記複数のスキャンチェーンが、前記複数のコアスキャン入力に応答して複数のコアスキャン出力を生成するように構成される、回路。 - 請求項1に記載の回路であって、
前記圧縮器が、前記複数のコアスキャン出力に応答して前記M個のスキャン出力を生成するように構成される、回路。 - 集積回路をテストする方法であって、
1以上の整数であるN個のデータ入力から1以上の整数であるM個のスキャン出力を生成することであって、前記N個のデータ入力が前記集積回路の各テストサイクルにおいて生成されるビットのセットである、前記M個のスキャン出力を生成することと、
スキャンクロックから1以上の整数であるk個の位相シフトされたスキャンクロックを生成することと、
前記M個のスキャン出力からkM個のスロースキャン出力を生成するようにパッキングロジックを構成することであって、前記パッキングロジックがM個のパッキング要素を含む、前記パッキングロジックを構成することと、
前記M個のスキャン出力の或るスキャン出力と前記k個の位相シフトされたスキャンクロックとに応答してk個のスロースキャン出力を生成するように前記M個のパッキング要素の各パッキング要素を構成することと、
を含み、
前記kM個のスロースキャン出力が前記テストの出力である、方法。 - 請求項10に記載の方法であって、
前記N個のデータ入力からM個のスキャン出力を生成することが、
前記N個のデータ入力に応答してN個のスキャン入力を生成することと、
前記N個のスキャン入力に応答して複数のコアスキャン入力を生成することと、
前記複数のコアスキャン入力に応答して複数のコアスキャン出力を生成することと、
前記複数のコアスキャン出力に応答して前記M個のスキャン出力を生成することと、
を含む、方法。 - 請求項10に記載の方法であって、
各パッキング要素がk個のフリップフロップを含む、方法。 - 請求項10に記載の方法であって、
前記パッキング要素において受信された前記スキャン出力と前記k個の位相シフトされたスキャンクロックの或る位相シフトされたスキャンクロックとに応答してスロースキャン出力を生成するように、パッキング要素における前記k個のフリップフロップの各フリップフロップを構成することを更に含む、方法。 - 請求項10に記載の方法であって、
前記複数のコアスキャン入力に応答して複数のコアスキャン出力を生成するように複数のスキャンチェーンを構成することを更に含み、
前記複数のスキャンチェーンの各スキャンチェーンが複数のスキャンセルを含む、方法。 - 請求項10に記載の方法であって、
前記複数のスキャンセルの各スキャンセルが、前記スキャンクロックの周波数で前記複数のコアスキャン入力の或るコアスキャン入力をシフトするように構成される、方法。 - 請求項10に記載の方法であって、
前記kM個のスロースキャン出力に応答してkM個のデータ出力を生成することを更に含む、方法。 - コンピューティングデバイスであって、
処理ユニットと、
前記処理ユニットに結合される複数の論理回路と、
前記複数の論理回路の少なくとも1つの論理回路に結合されるテスト回路と、
を含み、
前記テスト回路が、
スキャンクロックにより駆動され、1以上の整数であるM個のスキャン出力を生成するように構成されるスキャン圧縮アーキテクチャと、
1以上の整数であるk個の位相シフトされたスキャンクロックを生成するために前記スキャンクロックをkで分周するように構成されるクロック分周器と、
前記スキャン圧縮アーキテクチャに結合され、前記M個のスキャン出力と前記k個の位相シフトされたスキャンクロックとに応答してkM個のスロースキャン出力を生成するように構成されるパッキングロジックと、
を含み、
前記パッキングロジックが、
M個のパッキング要素であって、前記M個のパッキング要素の各パッキング要素が、前記M個のスキャン出力の或るスキャン出力を受信するように構成される、前記M個のパッキング要素と、
各パッキング要素におけるk個のフリップフロップであって、或るパッキング要素における前記k個のフリップフロップの各フリップフロップが、前記スキャン出力と前記位相シフトされたスキャンクロックとに応答して前記kM個のスロースキャン出力の或るスロースキャン出力を生成するように、各フリップフロップが、前記M個のスキャン出力の或るスキャン出力を受信し、前記k個の位相シフトされたスキャンクロックの或る位相シフトされたスキャンクロックを受信するように構成される、前記各パッキング要素におけるk個のフリップフロップと、
を含む、コンピューティングデバイス。 - 請求項17に記載のコンピューティングデバイスであって、
前記スキャン圧縮アーキテクチャが、
整数であるN個のデータ入力を受信し、N個のスキャン入力を生成するように構成される第1の複数の入力/出力(IO)回路と、
前記第1の複数のIO回路に結合され、前記N個のスキャン入力を受信するように構成される伸長器と、
前記伸長器に結合され、前記M個のスキャン出力を生成するように構成される圧縮器と、
前記伸長器と前記圧縮器との間に結合される複数のスキャンチェーンであって、前記複数のスキャンチェーンの各スキャンチェーンが複数のスキャンセルを含む、前記複数のスキャンチェーンと、
を更に含む、コンピューティングデバイス。 - 請求項17に記載のコンピューティングデバイスであって、
前記パッキングロジックに結合され、前記kM個のスロースキャン出力に応答してkM個のデータ出力を生成するように構成される第2の複数のIO回路を更に含む、コンピューティングデバイス。 - 請求項17に記載のコンピューティングデバイスであって、
前記複数のスキャンチェーンが、前記複数のコアスキャン入力を受信するように構成され、
前記複数のスキャンセルの各スキャンセルが、前記スキャンクロックの周波数で前記複数のコアスキャン入力の或るコアスキャン入力をシフトするように構成される、コンピューティングデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/145,293 US9261560B2 (en) | 2013-12-31 | 2013-12-31 | Handling slower scan outputs at optimal frequency |
US14/145,293 | 2013-12-31 | ||
PCT/US2014/073090 WO2015103440A1 (en) | 2013-12-31 | 2014-12-31 | Handling slower scan outputs at optimal frequency |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017507323A JP2017507323A (ja) | 2017-03-16 |
JP2017507323A5 true JP2017507323A5 (ja) | 2018-02-15 |
JP6521983B2 JP6521983B2 (ja) | 2019-05-29 |
Family
ID=53481402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544161A Active JP6521983B2 (ja) | 2013-12-31 | 2014-12-31 | 最適周波数での一層遅いスキャン出力ハンドリング |
Country Status (5)
Country | Link |
---|---|
US (1) | US9261560B2 (ja) |
EP (1) | EP3090268B1 (ja) |
JP (1) | JP6521983B2 (ja) |
CN (1) | CN105874343B (ja) |
WO (1) | WO2015103440A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9448284B2 (en) * | 2014-05-08 | 2016-09-20 | Texas Instruments Incorporated | Method and apparatus for test time reduction using fractional data packing |
US10060979B2 (en) | 2016-08-02 | 2018-08-28 | Texas Instruments Incorporated | Generating multiple pseudo static control signals using on-chip JTAG state machine |
US11073557B2 (en) * | 2019-05-08 | 2021-07-27 | Texas Instruments Incorporated | Phase controlled codec block scan of a partitioned circuit device |
JP1656709S (ja) * | 2019-05-31 | 2020-04-06 | ||
JP2021038982A (ja) * | 2019-09-02 | 2021-03-11 | 株式会社東芝 | 半導体装置 |
TWI800925B (zh) * | 2021-09-17 | 2023-05-01 | 瑞昱半導體股份有限公司 | 測試系統以及測試方法 |
EP4232833A1 (en) * | 2022-01-05 | 2023-08-30 | Google LLC | High-throughput scan architecture |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5663966A (en) * | 1996-07-24 | 1997-09-02 | International Business Machines Corporation | System and method for minimizing simultaneous switching during scan-based testing |
US6694467B2 (en) * | 1999-06-24 | 2004-02-17 | Texas Instruments Incorporated | Low power testing of very large circuits |
JP3845016B2 (ja) * | 1999-11-23 | 2006-11-15 | メンター・グラフィクス・コーポレーション | テスト中回路技術分野へのテストパターンの連続的な適用およびデコンプレッション |
US6725391B2 (en) * | 2000-03-02 | 2004-04-20 | Texas Instruments Incorporated | Clock modes for a debug port with on the fly clock switching |
US6766487B2 (en) * | 2000-03-09 | 2004-07-20 | Texas Instruments Incorporated | Divided scan path with decode logic receiving select control signals |
EP1146343B1 (en) * | 2000-03-09 | 2005-02-23 | Texas Instruments Incorporated | Adapting Scan-BIST architectures for low power operation |
US8091002B2 (en) * | 2001-02-15 | 2012-01-03 | Syntest Technologies, Inc. | Multiple-capture DFT system to reduce peak capture power during self-test or scan test |
US7231570B2 (en) * | 2004-05-26 | 2007-06-12 | Syntest Technologies, Inc. | Method and apparatus for multi-level scan compression |
JP2006003317A (ja) * | 2004-06-21 | 2006-01-05 | Renesas Technology Corp | スキャンテスト回路 |
US7404126B2 (en) * | 2006-03-29 | 2008-07-22 | Texas Instruments Incorporated | Scan tests tolerant to indeterminate states when employing signature analysis to analyze test outputs |
US7793179B2 (en) * | 2006-06-27 | 2010-09-07 | Silicon Image, Inc. | Test clock control structures to generate configurable test clocks for scan-based testing of electronic circuits using programmable test clock controllers |
US7372305B1 (en) * | 2006-10-31 | 2008-05-13 | International Business Machines Corporation | Scannable dynamic logic latch circuit |
US7823034B2 (en) * | 2007-04-13 | 2010-10-26 | Synopsys, Inc. | Pipeline of additional storage elements to shift input/output data of combinational scan compression circuit |
JP2009222644A (ja) * | 2008-03-18 | 2009-10-01 | Toshiba Corp | 半導体集積回路、及び設計自動化システム |
US8726112B2 (en) * | 2008-07-18 | 2014-05-13 | Mentor Graphics Corporation | Scan test application through high-speed serial input/outputs |
US8856601B2 (en) | 2009-08-25 | 2014-10-07 | Texas Instruments Incorporated | Scan compression architecture with bypassable scan chains for low test mode power |
US8458543B2 (en) | 2010-01-07 | 2013-06-04 | Freescale Semiconductor, Inc. | Scan based test architecture and method |
US8464117B2 (en) * | 2010-05-25 | 2013-06-11 | Freescale Semiconductor, Inc. | System for testing integrated circuit with asynchronous clock domains |
US8887018B2 (en) | 2010-06-11 | 2014-11-11 | Texas Instruments Incorporated | Masking circuit removing unknown bit from cell in scan chain |
US8887019B2 (en) * | 2010-11-16 | 2014-11-11 | Cadence Design Systems, Inc. | Method and system for providing efficient on-product clock generation for domains compatible with compression |
US9746519B2 (en) * | 2011-03-25 | 2017-08-29 | Nxp B.V. | Circuit for securing scan chain data |
US8671320B2 (en) | 2011-06-21 | 2014-03-11 | Lsi Corporation | Integrated circuit comprising scan test circuitry with controllable number of capture pulses |
-
2013
- 2013-12-31 US US14/145,293 patent/US9261560B2/en active Active
-
2014
- 2014-12-31 EP EP14875966.5A patent/EP3090268B1/en active Active
- 2014-12-31 CN CN201480071759.7A patent/CN105874343B/zh active Active
- 2014-12-31 WO PCT/US2014/073090 patent/WO2015103440A1/en active Application Filing
- 2014-12-31 JP JP2016544161A patent/JP6521983B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017507323A5 (ja) | ||
JP2011071995A5 (ja) | カウンタ回路 | |
JP2013149310A5 (ja) | ||
US9377997B2 (en) | Random number generator | |
JP2019529887A5 (ja) | ||
US10445068B2 (en) | Random number generator | |
JP2018112861A5 (ja) | 乱数生成装置 | |
JP5670849B2 (ja) | 擬似乱数生成装置、および、擬似乱数生成方法 | |
CN104579295A (zh) | 时钟动态切换电路及方法 | |
US9264023B2 (en) | Scannable flop with a single storage element | |
ATE449462T1 (de) | Frequenzteilerschaltungen | |
CN108226763B (zh) | 用于扫描链重新排序的方法、设备和计算机程序产品 | |
JP2016126517A (ja) | 乱数生成装置及び乱数生成方法 | |
Tupparwar et al. | A hybrid true random number generator using ring oscillator and digital clock manager | |
JP6379032B2 (ja) | 乱数生成装置及び乱数生成方法 | |
Cartagena et al. | A fully-synthesized TRNG with lightweight cellular-automata based post-processing stage in 130nm CMOS | |
US9966964B1 (en) | Multi-phase divider | |
US20240036113A1 (en) | Test circuit, test method, and computing system comprising test circuit | |
JP2015099146A5 (ja) | ||
JP2014060537A (ja) | プログラマブルロジックデバイス及びその検証方法 | |
JP6305823B2 (ja) | スキャンテスト回路 | |
US9347991B1 (en) | Scan throughput enhancement in scan testing of a device-under-test | |
Saha et al. | Design and implementation of a BIST embedded inter-integrated circuit bus protocol over FPGA | |
JP6575970B2 (ja) | 試験時間削減のための方法及び装置 | |
US9148152B1 (en) | Device for maintaining synchronization of plurality of field programmable gate arrays (FPGAs) |