JP2017503298A - アドレス・タグ・ビットに基づく動的キャッシュ置換ウェイ選択 - Google Patents
アドレス・タグ・ビットに基づく動的キャッシュ置換ウェイ選択 Download PDFInfo
- Publication number
- JP2017503298A JP2017503298A JP2016564432A JP2016564432A JP2017503298A JP 2017503298 A JP2017503298 A JP 2017503298A JP 2016564432 A JP2016564432 A JP 2016564432A JP 2016564432 A JP2016564432 A JP 2016564432A JP 2017503298 A JP2017503298 A JP 2017503298A
- Authority
- JP
- Japan
- Prior art keywords
- tag
- bits
- cache memory
- ways
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1021—Hit rate improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/604—Details relating to cache allocation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Claims (21)
- キャッシュ・メモリであって、
当該キャッシュ・メモリが複数の割り当てモードのうちのどれで動作するかを表示するモード入力と、
Wが1より大きい整数であるW個のウェイによる複数のセットを有するエントリのセット・アソシエイティブ配列と、
メモリ・アドレスを受け取る入力であって、前記アドレスが、
前記複数のセットから1つのセットを選択するために使用されるインデックスと、
前記選択されたセットの前記W個のウェイの前記エントリに記憶されるタグと比較して、前記配列内で前記メモリ・アドレスがヒットするか、又はミスするかを判定するために使用されるタグとを備える、前記入力と、
前記メモリ・アドレスが前記配列内でミスしたときに、
前記割り当てモードに基づき前記タグの1つ又は複数のビットを選択し、
前記割り当てモードに基づき、前記タグの前記選択された1つ又は複数のビットに対して、前記配列の前記W個のウェイのサブセットを生成するための機能を実行し、
前記選択されたセットの前記ウェイの前記サブセットのうちの1つのウェイ内に割り当てる割り当てロジックとを備える、キャッシュ・メモリ。 - 前記タグの前記1つ又は複数のビットに対して実行される前記機能は、前記タグの前記ビットのうちの2つ又はそれ以上のビットのブール演算を含む、請求項1に記載のキャッシュ・メモリ。
- 前記ブール演算は、前記タグの前記ビットのうちの前記2つ又はそれ以上のビットのブール排他的OR(XOR)を含む、請求項2に記載のキャッシュ・メモリ。
- 前記ブール演算は、前記タグの前記ビットのうちの前記2つ又はそれ以上のビットの回転を含む、請求項2に記載のキャッシュ・メモリ。
- 前記タグの前記1つ又は複数のビットに対して実行される前記機能は、前記タグの前記ビットのうちの1つ又は複数のビットの選択を含む、請求項1に記載のキャッシュ・メモリ。
- 前記タグの前記1つ又は複数のビットに対して実行される前記機能の出力は、単一のビットを生成し、前記ビットが1であるときに、前記サブセットは前記選択されたセットの前記W個のウェイの奇数番号のウェイを含み、前記ビットが0であるときに、前記サブセットは前記選択されたセットの前記W個のウェイの偶数番号のウェイを含む、請求項1に記載のキャッシュ・メモリ。
- 前記複数の割り当てモードのうちの1つ又は複数に対して、前記サブセットは、前記選択されたセットの前記W個のウェイのうちの1つのウェイである、請求項1に記載のキャッシュ・メモリ。
- Wは2^Qであり、前記1つのウェイは、前記タグのQ個のビットによって指定され、Qは、0よりも大きい整数である、請求項7に記載のキャッシュ・メモリ。
- 前記タグの前記Q個のビットは、前記タグのQ個の最下位ビットである、請求項8に記載のキャッシュ・メモリ。
- 前記サブセットは、前記2^Q個のウェイのうちの2^Z個のウェイに制限され、前記2^Z個のウェイは、前記タグの(W−Z)個のビットに基づき、Zは0よりも大きく、Wよりも小さい整数である、請求項8に記載のキャッシュ・メモリ。
- Wが1より大きい整数であるW個のウェイによる複数のセットを有するエントリのセット・アソシエイティブ配列を有するキャッシュ・メモリを動作させるための方法であって、当該方法は、
前記キャッシュ・メモリが複数の割り当てモードのうちのどれで動作するかを表示するモード入力を受け取るステップと、
メモリ・アドレスを受け取るステップであって、前記アドレスが、
前記複数のセットから1つのセットを選択するために使用されるインデックスと、
前記選択されたセットの前記W個のウェイの前記エントリに記憶されるタグと比較して、前記配列内で前記メモリ・アドレスがヒットするか、又はミスするかを判定するために使用されるタグとを備える、ステップと、
前記メモリ・アドレスが配列内でミスしたときに、
前記割り当てモードに基づき前記タグの1つ又は複数のビットを選択し、
前記割り当てモードに基づき、前記タグの前記選択された1つ又は複数のビットに対して、前記配列の前記W個のウェイのサブセットを生成するための機能を実行し、
前記選択されたセットの前記ウェイの前記サブセットのうちの1つのウェイ内に割り当てるステップとを含む、方法。 - 前記タグの前記1つ又は複数のビットに対して実行される前記機能は、前記タグの前記ビットのうちの2つ又はそれ以上のビットのブール演算を含む、請求項11に記載の方法。
- 前記ブール演算は、前記タグの前記ビットのうちの前記2つ又はそれ以上のビットのブール排他的OR(XOR)を含む、請求項12に記載の方法。
- 前記ブール演算は、前記タグの前記ビットのうちの前記2つ又はそれ以上のビットの回転を含む、請求項12に記載の方法。
- 前記タグの前記1つ又は複数のビットに対して実行される前記機能は、前記タグの前記ビットのうちの1つ又は複数のビットの選択を含む、請求項11に記載の方法。
- 前記タグの前記1つ又は複数のビットに対して実行される前記機能の出力は、単一のビットを生成し、前記ビットが1であるときに、前記サブセットは前記選択されたセットの前記W個のウェイの奇数番号のウェイを含み、前記ビットが0であるときに、前記サブセットは前記選択されたセットの前記W個のウェイの偶数番号のウェイを含む、請求項11に記載の方法。
- 前記複数の割り当てモードのうちの1つ又は複数に対して、前記サブセットは、前記選択されたセットの前記W個のウェイのうちの1つのウェイである、請求項11に記載の方法。
- Wは2^Qであり、前記1つのウェイは、前記タグのQ個のビットによって指定され、Qは、0よりも大きい整数である、請求項17に記載の方法。
- 前記タグの前記Q個のビットは、前記タグのQ個の最下位ビットである、請求項18に記載の方法。
- 前記サブセットは、前記2^Q個のウェイのうちの2^Z個のウェイに制限され、前記2^Z個のウェイは、前記タグの(W−Z)個のビットに基づき、Zは0よりも大きく、Wよりも小さい整数である、請求項18に記載の方法。
- セット・アソシエイティブ・キャッシュ・メモリを動作させるための方法であって、当該方法は、
複数の割り当てモードのうちの現在の割り当てモードで前記キャッシュ・メモリを動作させるステップであって、
前記複数の割り当てモードのうちの各割り当てモードで、前記キャッシュ・メモリ内のメモリ・アドレスのミスが発生した後、前記キャッシュ・メモリが、前記メモリ・アドレスのインデックス部分を使用して選択された前記キャッシュ・メモリのセットのウェイのサブセットのうちのいずれかの1つのウェイ内に割り当て、
前記複数の割り当てモードのうちの各割り当てモードで、前記サブセットが前記メモリ・アドレスのタグ部分の1つ又は複数のビットの異なる機能によって判定される、ステップと、
前記現在の割り当てモードで動作している間に前記キャッシュ・メモリの有効性を監視し、前記有効性が閾値より低くなったときに前記現在の割り当てモードを前記複数の割り当てモードのうちの異なる1つに変更するステップとを含む、方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2014/003225 WO2016097808A1 (en) | 2014-12-14 | 2014-12-14 | Dynamic cache replacement way selection based on address tag bits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017503298A true JP2017503298A (ja) | 2017-01-26 |
JP6218971B2 JP6218971B2 (ja) | 2017-10-25 |
Family
ID=56126008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016564432A Active JP6218971B2 (ja) | 2014-12-14 | 2014-12-14 | アドレス・タグ・ビットに基づく動的キャッシュ置換ウェイ選択 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10698827B2 (ja) |
EP (1) | EP3129886B1 (ja) |
JP (1) | JP6218971B2 (ja) |
CN (1) | CN105701030B (ja) |
TW (1) | TWI599882B (ja) |
WO (1) | WO2016097808A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101817847B1 (ko) | 2014-12-14 | 2018-02-21 | 비아 얼라이언스 세미컨덕터 씨오., 엘티디. | 메모리 접근 타입에 기초한 통로에 의해 버짓화된 캐시 메모리 |
US9898411B2 (en) * | 2014-12-14 | 2018-02-20 | Via Alliance Semiconductor Co., Ltd. | Cache memory budgeted by chunks based on memory access type |
US9798668B2 (en) | 2014-12-14 | 2017-10-24 | Via Alliance Semiconductor Co., Ltd. | Multi-mode set associative cache memory dynamically configurable to selectively select one or a plurality of its sets depending upon the mode |
JP6207766B2 (ja) * | 2014-12-14 | 2017-10-04 | ヴィア アライアンス セミコンダクター カンパニー リミテッド | ヘテロジニアス置換ポリシーを用いるセット・アソシエイティブ・キャッシュ・メモリ |
US10719434B2 (en) | 2014-12-14 | 2020-07-21 | Via Alliance Semiconductors Co., Ltd. | Multi-mode set associative cache memory dynamically configurable to selectively allocate into all or a subset of its ways depending on the mode |
EP3230874B1 (en) * | 2014-12-14 | 2021-04-28 | VIA Alliance Semiconductor Co., Ltd. | Fully associative cache memory budgeted by memory access type |
EP3055775B1 (en) * | 2014-12-14 | 2019-08-21 | VIA Alliance Semiconductor Co., Ltd. | Cache replacement policy that considers memory access type |
JP2018005667A (ja) * | 2016-07-05 | 2018-01-11 | 富士通株式会社 | キャッシュ情報出力プログラム、キャッシュ情報出力方法及び情報処理装置 |
US10606339B2 (en) * | 2016-09-08 | 2020-03-31 | Qualcomm Incorporated | Coherent interconnect power reduction using hardware controlled split snoop directories |
CN107526688B (zh) * | 2017-09-12 | 2020-05-29 | 上海兆芯集成电路有限公司 | 储存装置以及配置方法 |
US11010165B2 (en) | 2019-03-12 | 2021-05-18 | Marvell Asia Pte, Ltd. | Buffer allocation with memory-based configuration |
US11093405B1 (en) | 2019-05-29 | 2021-08-17 | Marvell Asia Pte, Ltd. | Shared mid-level data cache |
US11036643B1 (en) | 2019-05-29 | 2021-06-15 | Marvell Asia Pte, Ltd. | Mid-level instruction cache |
US11327890B1 (en) * | 2019-05-29 | 2022-05-10 | Marvell Asia Pte, Ltd. | Partitioning in a processor cache |
US11513958B1 (en) | 2019-05-29 | 2022-11-29 | Marvell Asia Pte, Ltd. | Shared mid-level data cache |
CN110879797B (zh) * | 2019-10-31 | 2021-09-07 | 西安交通大学 | 高速可重构处理器配置信息缓存替换方法及存储体系结构 |
US11379368B1 (en) | 2019-12-05 | 2022-07-05 | Marvell Asia Pte, Ltd. | External way allocation circuitry for processor cores |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0520193A (ja) * | 1991-07-15 | 1993-01-29 | Oki Electric Ind Co Ltd | キヤツシユ・メモリ装置 |
JPH06231044A (ja) * | 1992-12-22 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | キャッシュ・メモリを有するデータ処理システム |
JPH0962582A (ja) * | 1995-08-21 | 1997-03-07 | Toshiba Corp | 疑似セットアソシアティブ方式キャッシュメモリ装置 |
JP2000020396A (ja) * | 1998-06-26 | 2000-01-21 | Nec Kofu Ltd | 可変式キャッシュ方式 |
JP2002236616A (ja) * | 2001-02-13 | 2002-08-23 | Fujitsu Ltd | キャッシュメモリシステム |
JP2003131945A (ja) * | 2001-10-25 | 2003-05-09 | Hitachi Ltd | キャッシュメモリ装置 |
JP2005293300A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | セットアソシアティブキャッシュシステム及びキャッシュメモリの制御方法 |
JP2010170292A (ja) * | 2009-01-22 | 2010-08-05 | Nec Computertechno Ltd | キャッシュメモリ制御回路およびキャッシュメモリ管理方法 |
WO2013098919A1 (ja) * | 2011-12-26 | 2013-07-04 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2646854B2 (ja) * | 1990-12-18 | 1997-08-27 | 三菱電機株式会社 | マイクロプロセッサ |
JP3259969B2 (ja) * | 1991-07-09 | 2002-02-25 | 株式会社東芝 | キャッシュメモリ制御装置 |
US5325504A (en) * | 1991-08-30 | 1994-06-28 | Compaq Computer Corporation | Method and apparatus for incorporating cache line replacement and cache write policy information into tag directories in a cache system |
US5367653A (en) | 1991-12-26 | 1994-11-22 | International Business Machines Corporation | Reconfigurable multi-way associative cache memory |
US6223255B1 (en) * | 1995-02-03 | 2001-04-24 | Lucent Technologies | Microprocessor with an instruction level reconfigurable n-way cache |
US5809562A (en) | 1996-05-20 | 1998-09-15 | Integrated Device Technology, Inc. | Cache array select logic allowing cache array size to differ from physical page size |
US5974507A (en) | 1997-04-14 | 1999-10-26 | International Business Machines Corporation | Optimizing a cache eviction mechanism by selectively introducing different levels of randomness into a replacement algorithm |
US6138209A (en) | 1997-09-05 | 2000-10-24 | International Business Machines Corporation | Data processing system and multi-way set associative cache utilizing class predict data structure and method thereof |
US6047358A (en) | 1997-10-31 | 2000-04-04 | Philips Electronics North America Corporation | Computer system, cache memory and process for cache entry replacement with selective locking of elements in different ways and groups |
US6192458B1 (en) | 1998-03-23 | 2001-02-20 | International Business Machines Corporation | High performance cache directory addressing scheme for variable cache sizes utilizing associativity |
JP3495266B2 (ja) | 1998-11-13 | 2004-02-09 | Necエレクトロニクス株式会社 | キャッシュロック装置及びキャッシュロック方法 |
US6405287B1 (en) * | 1999-11-17 | 2002-06-11 | Hewlett-Packard Company | Cache line replacement using cache status to bias way selection |
US6446168B1 (en) * | 2000-03-22 | 2002-09-03 | Sun Microsystems, Inc. | Method and apparatus for dynamically switching a cache between direct-mapped and 4-way set associativity |
US6681295B1 (en) * | 2000-08-31 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Fast lane prefetching |
US6516387B1 (en) * | 2001-07-30 | 2003-02-04 | Lsi Logic Corporation | Set-associative cache having a configurable split and unified mode |
US6874056B2 (en) | 2001-10-09 | 2005-03-29 | Agere Systems Inc. | Method and apparatus for reducing cache thrashing |
US6801459B2 (en) * | 2002-03-22 | 2004-10-05 | Intel Corporation | Obtaining data mask mapping information |
US7096323B1 (en) | 2002-09-27 | 2006-08-22 | Advanced Micro Devices, Inc. | Computer system with processor cache that stores remote cache presence information |
JP2004171177A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | キャッシュシステムおよびキャッシュメモリ制御装置 |
US7406579B2 (en) * | 2002-12-17 | 2008-07-29 | International Business Machines Corporation | Selectively changeable line width memory |
US7191291B2 (en) | 2003-01-16 | 2007-03-13 | Ip-First, Llc | Microprocessor with variable latency stack cache |
US7177983B2 (en) * | 2003-08-12 | 2007-02-13 | Intel Corporation | Managing dirty evicts from a cache |
US7543113B2 (en) | 2004-07-02 | 2009-06-02 | Hewlett-Packard Development Company, L.P. | Cache memory system and method capable of adaptively accommodating various memory line sizes |
JP4669244B2 (ja) * | 2004-07-29 | 2011-04-13 | 富士通株式会社 | キャッシュメモリ装置およびメモリ制御方法 |
US7257678B2 (en) | 2004-10-01 | 2007-08-14 | Advanced Micro Devices, Inc. | Dynamic reconfiguration of cache memory |
US8593474B2 (en) | 2005-12-30 | 2013-11-26 | Intel Corporation | Method and system for symmetric allocation for a shared L2 mapping cache |
JPWO2007096998A1 (ja) * | 2006-02-24 | 2009-07-09 | 富士通株式会社 | キャッシュメモリ装置およびキャッシュメモリ制御方法 |
US7689772B2 (en) | 2006-05-04 | 2010-03-30 | Intel Corporation | Power-performance modulation in caches using a smart least recently used scheme |
US8046775B2 (en) * | 2006-08-14 | 2011-10-25 | Marvell World Trade Ltd. | Event-based bandwidth allocation mode switching method and apparatus |
US20090006756A1 (en) | 2007-06-29 | 2009-01-01 | Donley Greggory D | Cache memory having configurable associativity |
JP2010026851A (ja) * | 2008-07-22 | 2010-02-04 | Panasonic Corp | コンパイラによる最適化方法 |
US8352684B2 (en) | 2008-09-23 | 2013-01-08 | International Business Machines Corporation | Optimal cache replacement scheme using a training operation |
US8661179B2 (en) | 2008-10-03 | 2014-02-25 | Agere Systems Llc | Cache memory architecture having reduced tag memory size and method of operation thereof |
US8549208B2 (en) | 2008-12-08 | 2013-10-01 | Teleputers, Llc | Cache memory having enhanced performance and security features |
US8250332B2 (en) | 2009-06-11 | 2012-08-21 | Qualcomm Incorporated | Partitioned replacement for cache memory |
US8990506B2 (en) | 2009-12-16 | 2015-03-24 | Intel Corporation | Replacing cache lines in a cache memory based at least in part on cache coherency state information |
US9582431B2 (en) | 2010-03-22 | 2017-02-28 | Seagate Technology Llc | Storage address space to NVM address, span, and length mapping/converting |
US20120096226A1 (en) * | 2010-10-18 | 2012-04-19 | Thompson Stephen P | Two level replacement scheme optimizes for performance, power, and area |
KR101933741B1 (ko) | 2011-06-09 | 2018-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 캐시 메모리 및 캐시 메모리의 구동 방법 |
US9110830B2 (en) | 2012-01-18 | 2015-08-18 | Qualcomm Incorporated | Determining cache hit/miss of aliased addresses in virtually-tagged cache(s), and related systems and methods |
US9824013B2 (en) | 2012-05-08 | 2017-11-21 | Qualcomm Incorporated | Per thread cacheline allocation mechanism in shared partitioned caches in multi-threaded processors |
US20140047175A1 (en) | 2012-08-09 | 2014-02-13 | International Business Machines Corporation | Implementing efficient cache tag lookup in very large cache systems |
US9734059B2 (en) * | 2012-11-21 | 2017-08-15 | Advanced Micro Devices, Inc. | Methods and apparatus for data cache way prediction based on classification as stack data |
US11620220B2 (en) | 2014-07-14 | 2023-04-04 | Via Alliance Semiconductor Co., Ltd. | Cache system with a primary cache and an overflow cache that use different indexing schemes |
CN105793832B (zh) | 2014-09-18 | 2018-12-18 | 上海兆芯集成电路有限公司 | 处理器及其操作方法、以及计算机可读存储介质 |
US9760492B2 (en) * | 2014-11-21 | 2017-09-12 | Mediatek Singapore Pte. Ltd. | Method for controlling access of cache through using programmable hashing address and related cache controller |
US9798668B2 (en) | 2014-12-14 | 2017-10-24 | Via Alliance Semiconductor Co., Ltd. | Multi-mode set associative cache memory dynamically configurable to selectively select one or a plurality of its sets depending upon the mode |
US10719434B2 (en) | 2014-12-14 | 2020-07-21 | Via Alliance Semiconductors Co., Ltd. | Multi-mode set associative cache memory dynamically configurable to selectively allocate into all or a subset of its ways depending on the mode |
-
2014
- 2014-12-14 JP JP2016564432A patent/JP6218971B2/ja active Active
- 2014-12-14 WO PCT/IB2014/003225 patent/WO2016097808A1/en active Application Filing
- 2014-12-14 EP EP14891603.4A patent/EP3129886B1/en active Active
- 2014-12-14 US US14/891,336 patent/US10698827B2/en active Active
-
2015
- 2015-11-18 CN CN201510795194.3A patent/CN105701030B/zh active Active
- 2015-11-20 TW TW104138638A patent/TWI599882B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0520193A (ja) * | 1991-07-15 | 1993-01-29 | Oki Electric Ind Co Ltd | キヤツシユ・メモリ装置 |
JPH06231044A (ja) * | 1992-12-22 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | キャッシュ・メモリを有するデータ処理システム |
JPH0962582A (ja) * | 1995-08-21 | 1997-03-07 | Toshiba Corp | 疑似セットアソシアティブ方式キャッシュメモリ装置 |
JP2000020396A (ja) * | 1998-06-26 | 2000-01-21 | Nec Kofu Ltd | 可変式キャッシュ方式 |
JP2002236616A (ja) * | 2001-02-13 | 2002-08-23 | Fujitsu Ltd | キャッシュメモリシステム |
JP2003131945A (ja) * | 2001-10-25 | 2003-05-09 | Hitachi Ltd | キャッシュメモリ装置 |
JP2005293300A (ja) * | 2004-03-31 | 2005-10-20 | Nec Corp | セットアソシアティブキャッシュシステム及びキャッシュメモリの制御方法 |
JP2010170292A (ja) * | 2009-01-22 | 2010-08-05 | Nec Computertechno Ltd | キャッシュメモリ制御回路およびキャッシュメモリ管理方法 |
WO2013098919A1 (ja) * | 2011-12-26 | 2013-07-04 | ルネサスエレクトロニクス株式会社 | データ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105701030B (zh) | 2019-08-23 |
EP3129886B1 (en) | 2019-10-02 |
EP3129886A4 (en) | 2017-08-09 |
US10698827B2 (en) | 2020-06-30 |
JP6218971B2 (ja) | 2017-10-25 |
CN105701030A (zh) | 2016-06-22 |
US20160350229A1 (en) | 2016-12-01 |
TWI599882B (zh) | 2017-09-21 |
EP3129886A1 (en) | 2017-02-15 |
TW201631476A (zh) | 2016-09-01 |
WO2016097808A1 (en) | 2016-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6218971B2 (ja) | アドレス・タグ・ビットに基づく動的キャッシュ置換ウェイ選択 | |
JP6207765B2 (ja) | モードに応じてセットの1つ又は複数を選択的に選択するように動的に構成可能であるマルチモード・セット・アソシエイティブ・キャッシュ・メモリ | |
JP6209689B2 (ja) | モードに応じてウェイの全部又はサブセットに選択的に割り当てるように動的に構成可能であるマルチモード・セット・アソシエイティブ・キャッシュ・メモリ | |
JP6207766B2 (ja) | ヘテロジニアス置換ポリシーを用いるセット・アソシエイティブ・キャッシュ・メモリ | |
Sanchez et al. | The ZCache: Decoupling ways and associativity | |
EP3066572B1 (en) | Cache memory budgeted by chunks based on memory access type | |
EP3055775B1 (en) | Cache replacement policy that considers memory access type | |
EP3066571B1 (en) | Cache memory budgeted by ways on memory access type | |
EP3230874B1 (en) | Fully associative cache memory budgeted by memory access type | |
Basu et al. | Scavenger: A new last level cache architecture with global block priority |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6218971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |