JP2017228829A - 撮像素子、その制御方法、および制御プログラム、並びに撮像装置 - Google Patents

Abstract

【課題】単位画素に複数の受光素子を有する場合に、出力される信号の量を低減する。【解決手段】撮像素子は複数の受光素子を備える単位画素２００を有し、これら単位画素が２次元マトリックス状に配列されている。撮像素子は第１の方向に沿って配置された第１の受光素子の出力を選択的に混合して少なくとも第１の信号および第２の信号を得るとともに、第１の方向に交差する方向に配置された第２の受光素子の出力を選択的に混合して少なくとも第３の信号および第４の信号を得て、第１の駆動モードが設定されると、第１の信号、第２の信号、第３の信号、および第４の信号のうち３つの信号を、撮像面位相差ＡＦ制御を行う際の像信号として出力する。【選択図】図４

Description

本発明は、撮像素子、その制御方法、および制御プログラム、並びに撮像装置に関し、特に、撮像光学系を介して光を瞳分割で受光する撮像素子に関する。

デジタルカメラなどの撮像装置において、撮像素子（以下固体撮像素子ともいう）に焦点検出用画素を配置して、自動焦点調節（以下ＡＦという）の１つである所謂撮像面位相差ＡＦを行うようにしたものがある。この撮像面位相差ＡＦでは、撮像素子に撮像光学系の瞳を分割して受光する複数の受光素子を配置して、当該受光素子で得られた像信号に基づいてＡＦが行われる。

撮像面位相差ＡＦを行うために用いられる固体撮像素子として、例えば、単位画素に複数の受光素子を配置して、瞳領域が分割された光をこれら受光素子で光電変換するものが知られている。なお、このような撮像素子では、複数の受光素子から読み出した像信号を加算して撮影画像とすることも行われている。

ところで、一般に単位画素は２つの受光素子を備えているが、単位画素が多数の受光素子を有する撮像素子が知られている。例えば、単位画素が４つの受光素子を有する撮像素子がある（特許文献１参照）。特許文献１に記載の撮像素子では、瞳領域を水平および垂直方向に分割するように受光素子が配されている。このため、縦線および横線の双方の検知が可能となって、撮像面位相差ＡＦを行うための被写体を増やすことができるばかりでなく、その精度を向上させることができる。

さらに、各受光素子の出力である像信号を用いて、画像生成の際に用いる画素配列を再構成して、合焦状態にある画像を生成するようにしたものがある（特許文献２参照）。

特開２０１３−４６３５号公報 特開２００９−１０５７１７号公報

ところで、単位画素に複数の受光素子を配置する際には、単位画素に１つの受光素子を配置する場合に比べて、同一の画素数の画像を得るために読み出す受光素子の数が非常に多くなる。撮像面位相差ＡＦを行う場合には、単位画素毎に複数の受光素子から像信号を読み出すことが必要となって、撮像素子から読み出す信号の量が増大する。また、撮像面位相差ＡＦを行わない場合においても、単位画素毎に複数の受光素子から像信号を個別に読み出すと、不要に信号の量が増加してしまう。

従って、本発明の目的は、単位画素に複数の受光素子を有する場合に、出力される信号の量を低減することができる撮像素子、その制御方法、および制御プログラム、並びに撮像装置を提供することにある。

上記の目的を達成するため、本発明による撮像素子は、複数の受光素子を備える単位画素が２次元マトリックス状に配列された撮像素子であって、第１の方向に配置された第１の受光素子の出力を選択的に混合して少なくとも第１の信号および第２の信号を得るとともに、前記第１の方向に交差する第２の方向に配置された第２の受光素子の出力を選択的に混合して少なくとも第３の信号および第４の信号を得る混合手段と、第１の駆動モードが設定されると、前記第１の信号、前記第２の信号、前記第３の信号、および前記第４の信号のうち３つの信号を、撮像面位相差ＡＦ制御を行う際の像信号として出力する出力手段と、を有することを特徴とする。

本発明によれば、単位画素に複数の受光素子を有する場合に、撮像素子の出力である信号の量を低減することができる。

本発明の第１の実施形態による撮像素子が用いられた撮像装置の一例についてその構成を示すブロック図である。 図１に示す撮像素子の構成についてその一例を示す図である。 図２に示す単位画素の構成についてその一例を示す図である。 図２に示す撮像素子を第１の駆動モードで駆動する際のタイミングチャートである。 図２に示す撮像素子を第２の駆動モードで駆動する際のタイミングチャートである。 本発明の第２の実施形態による撮像素子の構成についてその一例を示す図である。 図６に示す単位画素の構成についてその一例を示す図である。 図６に示す増幅回路の構成についてその一例を示す図である。 図６に示す撮像素子を第１の駆動モードで駆動する際のタイミングチャートである。 本発明の第３の実施形態による撮像素子の構成についてその一例を示す図である。 図１０に示す単位画素の構成についてその一例を示す図である。 図１１に示す単位画素と垂直出力線との接続関係を説明するための図である。 図１０に示す撮像素子を第１の駆動モードで駆動する際のタイミングチャートである。 図１０に示す撮像素子を第２の駆動モードで駆動する際のタイミングチャートである。 本発明の第４の実施形態による撮像素子の構成についてその一例を示す図である。 図１５に示す単位画素の構成についてその一例を示す図である。 図１５に示す撮像素子を第１の駆動モードで駆動する際の一例を示すタイミングチャートである。 図１５に示す撮像素子を第２の駆動モードで駆動する際のタイミングチャートである。 図１５に示す撮像素子を第１の駆動モードで駆動する際の他の例を示すタイミングチャートである。 本発明の第５の実施形態による撮像素子が用いられたカメラにおける焦点調節を説明するための図である。

以下に、本発明の実施の形態による撮像素子の一例について図面を参照して説明する。

［第１の実施形態］
図１は、本発明の第１の実施形態による撮像素子が用いられた撮像装置の一例についてその構成を示すブロック図である。

図示の撮像装置は、例えば、デジタルカメラ（以下カメラと呼ぶ）であり、固体撮像素子（以下単に撮像素子という）１００を有している。図示の例では、撮像素子１００として、ＣＭＯＳイメージセンサーが用いられる。

撮影レンズユニット（以下撮影レンズと呼ぶ）１０１を介して光学像が撮像素子１００に結像する。撮像素子１００は光学像に応じた画像信号（電気信号）を出力する。レンズ駆動部１０２は、全体制御演算部１０４の制御下で、撮影レンズ１０１の焦点制御を行う。信号処理部１０３は、撮像素子１００の出力である画像信号について補正処理、並び替え、さらには後述する混合信号から他の混合信号を生成して画像データとして全体制御演算部１０４に出力する。

全体制御演算部１０４は、画像データに対して補正処理を行うとともに、現像処理を行う。さらに、全体制御演算部１０４はカメラ全体の制御を行う。全体制御演算部１０４はメモリ部１０５に画像データを一時的に記憶する。また、全体制御演算部１０４は表示部１０６に、各種情報および画像データに応じた画像を表示する。さらに、全体制御演算部１０４は、記録部１０７に画像データを書き込むとともに、記録部１０７に記録された画像データを読み出す。なお、記録部１０７はカメラに着脱可能であり、記録部１０７として、例えば、半導体メモリが用いられる。

操作部１０８はユーザーによって操作され、全体制御演算部１０４は操作部１０８の操作に応じてカメラを制御する。

図２は、図１に示す撮像素子の構成についてその一例を示す図である。

撮像素子１００は、複数の単位画素２００を備えており、これら単位画素２００は２次元マトリックス状に配列されている。単位画素２００の各々は撮像素子１００に結像した光学像に応じた電気信号を垂直出力線２０１に出力する。なお、単位画素２００の詳細な構成については後述する。

垂直出力線２０１は列毎に単位画素２００に共通に接続されており、単位画素２００の出力である電気信号を行毎に後段に送る。電流源２０２は負荷として垂直出力線２０１に接続される。ンプルホールド回路（以下Ｓ／Ｈ回路という）２０３は容量およびスイッチを備えており、垂直出力線２０１に出力された電気信号を保持する。これによって、後段のＡＤ変換回路２０４においてＡＤ変換が行われている際に、次の行の単位画素２００から電気信号を出力することが可能となる。

図示のＡＤ変換回路２０４は、シングルスロープ型であり、コンパレータ（ＣＯＭＰ）およびカウンタを備えている。ＡＤ変換回路２０４はＲＡＭＰ生成回路２０５から出力されるＲＡＭＰ信号とＳ／Ｈ回路２０３に保持された電気信号とを比較する。そして、ＡＤ変換回路２０４はこれら信号の大小関係が変化するタイミングでカウンタを停止させてＡＤ変換を行う。

ＲＡＭＰ生成回路２０５は電流源および容量を有し、所定の速さで電位が上昇又は下降するＲＡＭＰ信号を出力する。メモリ回路２０６はＡＤ変換回路２０４の出力であるデジタル信号を保持するととともに、減算回路（図示せず）によって減算処理を行う。そして、演算回路２０７はメモリ回路２０６に保持されたデジタル信号の加算を行うか否かを選択して、デジタル信号を水平転送部２０８に出力する。

水平転送部２０８は水平走査回路２１１によって制御され、各列の演算回路２０７から出力されたデジタル信号を順次出力回路２０９に送る。出力回路２０９は水平転送部２０８から送られたデジタル信号を撮像素子１００の外部に出力する。

垂直走査回路２１０は、駆動信号線に単位画素２００を駆動する駆動信号であるφＲＥＳ、φＴＸ＿Ａ、φＴＸ＿Ｂ、φＴＸ＿Ｃ、φＴＸ＿Ｄ、およびφＳＥＬを出力する。駆動信号線は行毎に配置されている。ここでは、ｎ（ｎは１以上の整数）行目に出力される駆動信号に添え字＿ｎを付してＲＥＳ＿ｎ、φＴＸ＿Ａ＿ｎ、φＴＸ＿Ｂ＿ｎ、φＴＸ＿Ｃ＿ｎ、φＴＸ＿Ｄ＿ｎ、およびφＳＥＬ＿ｎとする。なお、水平走査回路２１１は水平転送部２０８を制御する。

図３は、図２に示す単位画素の構成についてその一例を示す図である。

図示の単位画素２００は、受光素子であるフォトダイオード（以下ＰＤという）３００Ａ、３００Ｂ、３００Ｃ、および３００Ｄを有している。これらＰＤ３００Ａ、３００Ｂ、３００Ｃ、および３００Ｄは行方向（水平方向）に沿って配置されるとともに、水平方向に交差する方向（列方向又は垂直方向）に配置されている。そして、これらＰＤ３００Ａ〜３００Ｄを覆うようにして、マイクロレンズ（以下ＭＬという）３０１が配置されている。図示の例では、ＰＤ３００Ａ〜３００ＤはＭＬ３０１で覆われた領域を２×２分割するように配置されている。これによって、ＰＤ３００Ａ〜３００Ｄにはそれぞれが射出瞳領域において互いに異なる領域を通過した光が入射する。その結果、互いに異なる射出瞳領域における光学像を光電変換した得られた像信号を比較すれば、焦点検出を行うことが可能である。

転送トランジスタ（以下ＴＸという）３０２ＡＰＤ３００Ａに蓄積された電荷を電荷電圧変換部であるフローティングディフュージョン（以下ＦＤという）３０３に転送する。ＴＸ３０２ＢはＰＤ３００Ｂに蓄積された電荷をＦＤ３０３に転送し、ＴＸ３０２ＣはＰＤ３００Ｃに蓄積された電荷をＦＤ３０３に転送する。また、ＴＸ３０２ＤはＰＤ３００Ｄに蓄積された電荷をＦＤ３０３に転送する。

複数のＰＤ３００Ａ〜３００Ｄに対して１つのＦＤ３０３を有することによって、時分割で個別に読み出しを行うことができる。そして、ＦＤ３０３において電荷を混合することが可能であるので、ＦＤ３０３を複数のＰＤ３００Ａ〜３００Ｄの電荷を混合して電圧信号を生成する混合部として用いることができる。

リセットトランジスタ（以下ＲＥＳという）３０４はＦＤ３０３の電荷を排出して、ＦＤ３０３の電位をリセットする。ソースフォロワ型アンプである増幅トランジスタ（以下ＳＦという）３０５はＦＤ３０３の電位に応じた電圧信号を垂直出力線２０１に出力する。選択トランジスタ（以下ＳＥＬという）３０６はＦＤ３０３と垂直出力線２０１との間に接続され、ＳＦ３０５を選択的に垂直出力線２０１に接続する。

ＴＸＤ３０２Ａ〜３０２Ｄはそれぞれ転送信号φＴＸ＿Ａ〜φＴＸ＿Ｄによってオンオフ制御される。ＲＥＳ３０４はリセット信号φＲＥＳによって制御され、ＳＥＬ３０６は選択信号φＳＥＬにより制御される。

図４は、図２に示す撮像素子を第１の駆動モードで駆動する際のタイミングチャートである。また、図５は図２に示す撮像素子を第２の駆動モードで駆動する際のタイミングチャートである。なお、第１の駆動モードは撮像面位相差ＡＦ制御（以下単に撮像面位相差ＡＦという）を行う際の駆動モードであり、第２の駆動モードは撮像面位相差ＡＦを行わずに撮影画像を生成する際の読み出しモードである。

まず、ここでは、図４および図５に示すタイミングチャートの概要、そして、当該タイムチャートに示す記号について説明する。

図示のタイミングチャートにおいては、１行目から２行目までの単位画素２００の駆動が示されており、当該駆動を行数に応じて繰り返し行うことによって、全ての単位画素２００の読み出しを行うことができる。

φＲＥＳ，φＴＸ＿Ａ〜φＴＸ＿Ｄ、およびφＳＥＬはそれぞれ対応する行の駆動信号を示し、φＳ／ＨはＳ／Ｈ回路２０３に備えられたスイッチを駆動する信号を示す。そして、Ｓ／Ｈ回路２０３は、駆動信号φＳ／Ｈがハイレベル（Ｈレベル）の期間においてサンプリングを行い、ローレベル（Ｌレベル）の期間において信号をホールドする。

ＶｒａｍｐはＲＡＭＰ生成回路２０５から出力されるＲＡＭＰ信号（比較信号）の電位レベルを示す。垂直出力線は垂直出力線２０１の電位を破線で示す。ＡＤ入力はＡＤ変換回路２０４に入力されるＳ／Ｈ回路２０３の出力を示す。ＣＯＭＰはＡＤ変換回路２０４に備えられたコンパレータ（ＣＯＭＰ）の出力を示す。そして、カウンタはＡＤ変換回路２０４に備えられたカウンタの動作を示す。ここでは、パルスが発生している期間においてカウンタのカウンタ値が増加する。

水平走査信号は、水平走査回路２１１の動作を示し、パルスに応じてメモリ回路２０６から出力される列の信号が切り替わる。そして、切り替えの繰り返しによって全てのメモリ回路２０６の信号が演算回路２０７および水平転送部２０８を介して出力回路２０９に送られる。なお、Ｖｒａｍｐ、垂直出力線、ＡＤ入力、ＣＯＭＰ、およびカウンタについては、１つの列についてその一例が示されている。

図１に示すカメラにおいては、ＰＤ３００Ａ〜３００Ｄの各々に蓄積された電荷に応じた信号とＰＤ３００Ａ〜３００Ｄに蓄積された電荷に応じた信号を混合して得られた混合信号についてＡＤ変換を行う。その際、ＰＤ３００Ａ〜３００Ｄの信号をそれぞれＡＳ信号、ＢＳ信号、ＣＳ信号、およびＤＳ信号とする。また、ＰＤ３００ＡとＰＤ３００Ｃとの混合信号をＡ＋ＣＳ信号とし、同様に、ＰＤ３００ＢとＰＤ３００Ｄとの混合信号をＢ＋ＤＳ信号とする。

さらに、ＰＤ３００Ａ〜３００Ｄの電荷を転送する前（リセット後）の状態をＮ信号として、Ｓ信号（ＡＳ信号など）からＮ信号を減算することによって電荷に応じた信号をより精度よく求めることができる。なお、前述のＡＳ信号、ＢＳ信号、Ａ＋ＣＳ信号、およびＢ＋ＤＳ信号などに対応するＮ信号をそれぞれＡＮ信号、ＢＮ信号、Ａ＋ＣＮ信号、およびＢ＋ＤＮ信号などとする。加えて、Ｓ信号からＮ信号を減算して得られた信号をＡ信号、Ｂ信号、Ａ＋Ｃ信号、およびＢ＋Ｄ信号などとする。また、Ｓ信号に係るＡＤ変換をＳ変換、Ｎ信号に係るＡＤ変換をＮ変換とする。

まず、図４を参照して、第１の駆動モードが設定されると、タイミングｔ４０１において、リセットφＲＥＳ＿１がＬレベルとなって、１行目の単位画素２００のＦＤ３０３のリセットが解除される。同時に選択信号φＳＥＬ＿１がＨレベルとなって、垂直出力線２０１に１行目のＦＤ３０３のリセット後の電位に基づく電圧信号（ＡＮ信号およびＡ＋ＣＮ信号）が出力される。

タイミングｔ４０２において、駆動信号φＳ／ＨがＨレベルとなって、垂直出力線２０１の電位のＳ／Ｈを開始する。そして、タイミングｔ４０３において駆動信号φＳ／ＨがＬレベルとなって、Ｓ／Ｈ回路２０３は垂直出力線２０１の電位をホールドする。これによって、１行目のＡＮ信号のＳ／Ｈが完了する。

タイミングｔ４０４〜ｔ４０６において、Ｓ／Ｈ回路２０３に保持された１行目のＡＮ信号がＮ変換される。タイミングｔ４０４においては、ＲＡＭＰ生成回路２０５からＲＡＭＰ信号が出力される。そして、ＡＤ変換回路２０４のカウンタのカウント値が増加する。その後、ＶｒａｍｐとＡＤ入力の電位との大小関係が変化するタイミングでＡＤ変換回路２０４においてＣＯＭＰ出力が反転してＬレベルとなる。ＡＤ変換回路２０４はＣＯＭＰ出力の反転によってカウンタの動作を停止する。これによって、ＦＤ３０３のリセット後における電位に応じた電圧信号（ＡＮ信号、Ａ＋ＣＮ信号）が、デジタル信号に変換される。

タイミングｔ４０６においては、ＲＡＭＰ生成回路２０５はＲＡＭＰ信号を停止して、ＡＮ信号のＮ変換を終了する。Ｎ変換されたＡＮ信号はメモリ回路２０６に一時的に保持される。

なお、タイミングｔ４０５においては、転送信号φＴＸ＿Ａ＿１がＨレベルとなって、１行目のＰＤ３００Ａに蓄積された電荷がＦＤ３０３に転送される。ＦＤ３０３ではＰＤ３００Ｃに蓄積された電荷に応じてその電位が低下する。これによって、垂直出力線３０１の電位は、リセット後の電位から、電荷に応じて電位が低下した電位（ＡＳ信号）となる。

タイミングｔ４０７〜ｔ４０８においては、駆動信号φＳ／Ｈがハイレベルとなって、１行目のＡＳ信号に対してＳ／Ｈが行われる。タイミングｔ４０９〜ｔ４１１においては、Ｓ／Ｈ回路２０３に保持されたＡＳ信号がＳ変換される。そして、Ｓ変換されたＡＳ信号からＡＮ信号を減算した得られた信号がＡ信号としてメモリ回路２０６に保持される。

タイミングｔ４１０では、転送信号φＴＸ＿Ｃ＿１がＨレベルとなって、１行目のＰＤ３００Ｃに蓄積された電荷がＦＤ３０３に転送される。ＦＤ３０３にはＰＤ３００Ａで蓄積された電荷が既に転送されており、新たに転送されたＰＤ３００Ｃの電荷と混合される。これによって、垂直出力線２０１の電位はＡ＋ＣＳ信号となる。タイミングｔ４１２〜ｔ４１３においては、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＣＳ信号に対してＳ／Ｈが行われる。

タイミングｔ４１４〜ｔ４１５においては、Ｓ／Ｈ回路２０３に保持された１行目のＡ＋ＣＳ信号がＳ変換される。Ｓ変換されたＡ＋ＣＳ信号からＡ＋ＣＮ信号を減算して得られた信号がＡ＋Ｃ信号としてメモリ回路２０６に保持される。なお、タイミングｔ４１４において、リセット信号φＲＥＳ＿１がＨレベルとなって、読み出し中の行の単位画素２００のＦＤ３０３がリセットされた状態となる。

タイミングｔ４１６においては、リセット信号φＲＥＳ＿１がＬレベルとなって、ＦＤ３０３のリセットが解除される。これによって、垂直出力線２０１には１行目のＦＤ３０３のリセット後の電位に応じた信号（ＢＮ信号、Ｂ＋ＤＮ信号）が出力される。

タイミングｔ４１７〜ｔ４１８においては、駆動信号φＳ／Ｈがハイレベルとなって、１行目のＢＮ信号に対してＳ／Ｈが行われる。タイミングｔ４１９〜ｔ４２１においては、Ｓ／Ｈ回路２０３に保持された１行目のＢＮ信号がＮ変換される。そして、Ｎ変換されたＢＮ信号はメモリ回路２０６に一時的に保持される。なお、タイミングｔ４２０において、転送信号φＴＸ＿Ｂ＿１がＨレベルとなって、１行目のＰＤ３００Ｂに蓄積された電荷がＦＤ３０３に転送される。これによって、垂直出力線２０１の電位はＢＳ信号となる。

タイミングｔ４２２〜ｔ４２３においては、駆動信号φＳ／ＨがＨレベルとなって、１行目のＢＳ信号に対してＳ／Ｈが行われる。タイミングｔ４２４〜ｔ４２６においては、Ｓ／Ｈ回路２０３に保持された１行目のＢＳ信号がＳ変換される。Ｓ変換されたＢＳ信号からＢＮ信号を減算して得られた信号がＢ信号としてメモリ回路２０６に保持される。なお、タイミングｔ４２５において、転送信号φＴＸ＿Ｄ＿１がＨレベルとなって、１行目のＰＤ３００Ｄに蓄積された電荷がＦＤ３０３に転送される。これによって、垂直出力線２０１の電位はＢ＋ＤＳ信号となる。

タイミングｔ４２７〜ｔ４２８においては、駆動信号φＳ／ＨがＨレベルとなって、１行目のＢ＋ＤＳ信号に対してＳ／Ｈが行われる。タイミングｔ４２９〜ｔ４３０においては、Ｓ／Ｈ回路２０３に保持された１行目のＢ＋ＤＳ信号がＳ変換される。Ｓ変換されたＢ＋ＤＳ信号からＢ＋ＤＮ信号を減算して得られた信号がＢ＋Ｄ信号としてメモリ回路２０６に保持される。なお、タイミングｔ４２９において、リセット信号φＲＥＳ＿１がＨレベルとなって、ＦＤ３０３がリセット状態となる。また、選択信号φＳＥＬ＿１がＬレベルとなって、１行目の単位画素２００が垂直出力線２０１から切り離される。

タイミングｔ４３１〜ｔ４６２において、メモリ回路２０６に保持された信号が出力回路２０９に順次転送されて撮像素子から出力される。この際、Ａ信号およびＢ信号は演算回路２０７において加算されて、Ａ＋Ｂ信号として出力回路２０９に転送される。一方、Ａ＋Ｃ信号およびＢ＋Ｄ信号はそのまま出力回路２０９に転送される。

タイミングｔ４３２〜ｔ４６３において、１行目の信号が撮像素子から出力されるのと並行して、１行目と同様にして２行目の単位画素２００の読み出しが行われる。２行目以降において、タイミングｔ４３１〜ｔ４６３における駆動制御が繰り返し行われる。これによって、図２に示す撮像素子において撮像面位相差ＡＦを行うための第１の駆動モードが行われる。

上述のようにして、撮像素子１００からＡ＋Ｃ信号、Ａ＋Ｂ信号、およびＢ＋Ｄ信号を出力する。そして、信号処理部１０３又は全体制御演算部１０４によってＡ＋Ｃ信号とＢ＋Ｄ信号とを加算して撮影画像として用いるＡ＋Ｂ＋Ｃ＋Ｄ信号を生成する。さらに、Ａ＋Ｂ＋Ｃ＋Ｄ信号からＡ＋Ｂ信号を減算してＣ＋Ｄ信号を生成する。つまり、Ａ＋Ｃ信号とＢ＋Ｄ信号とによって単位画素２００のＰＤを模擬的に横に２分割した縦線検出用信号が得られる。また、Ａ＋Ｂ信号とＣ＋Ｄ信号とによって単位画素２００のＰＤを模擬的に縦に２分割した横線検出用信号が得られる。そして、撮影画像として用いるＡ＋Ｂ＋Ｃ＋Ｄ信号を得ることができる。

続いて、図５を参照して、タイミングｔ５０１において、リセット信号φＲＥＳ＿１がＬレベルとなって、１行目の単位画素２００のＦＤ３０３のリセットが解除される。さらに、選択信号φＳＥＬ＿１がＨレベルとなって、垂直出力線２０１には１行目のＦＤ３０３のリセット後の電位に応じた信号（Ａ＋Ｂ＋Ｃ＋ＤＮ信号）が出力される。

タイミングｔ５０２〜ｔ５０３において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋Ｂ＋Ｃ＋ＤＮ信号に対してＳ／Ｈが行われる。タイミングｔ５０４〜ｔ５０６において、Ｓ／Ｈ回路２０３に保持された１行目のＡ＋Ｂ＋Ｃ＋ＤＮ信号がＮ変換される。Ｎ変換されたＡ＋Ｂ＋Ｃ＋ＤＮ信号はメモリ回路２０６に一時的に保持される。なお、タイミングｔ５０５においては、転送信号φＴＸ＿Ａ＿１、φＴＸ＿Ｂ＿１、φＴＸ＿Ｃ＿１、およびφＴＸ＿Ｄ＿１がＨレベルとなる。これによって、１行目のＰＤ３００Ａ〜３００Ｄに保持された電荷がそれぞれＦＤ３０３に転送される。そして、ＰＤ３００Ａ〜３００Ｄに蓄積された電荷がＦＤ３０３で混合されて、垂直出力線２０１の電位はＡ＋Ｂ＋Ｃ＋ＤＳ信号となる。

タイミングｔ５０７〜ｔ５０８において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋Ｂ＋Ｃ＋ＤＳ信号に対してＳ／Ｈが行われる。タイミングｔ５０９〜ｔ５１０において、Ｓ／Ｈ回路２０３に保持された１行目のＡ＋Ｂ＋Ｃ＋ＤＳ信号がＳ変換される。Ｓ変換されたＡ＋Ｂ＋Ｃ＋ＤＳ信号からＡ＋Ｂ＋Ｃ＋ＤＮ信号が減算されて、Ａ＋Ｂ＋Ｃ＋Ｄ信号としてメモリ回路２０６に保持される。なお、タイミングｔ５０９においては、リセット信号φＲＥＳ＿１がＨレベルとなって、１行目の単位画素２００のＦＤ３０３がリセット状態となる。また、選択信号φＳＥＬ＿１がＬレベルとなって、１行目の単位画素２００が垂直出力線２０１から切り離される。

タイミングｔ５１１〜ｔ５２１において、メモリ回路２０６に保持された信号が出力回路２０９に順次転送されて撮像素子から出力される。この際、演算回路２０７においては処理が行われず、Ａ＋Ｂ＋Ｃ＋Ｄ信号はそのまま出力回路２０９に転送される。

タイミングｔ５１２〜ｔ５２２において、１行目の信号が撮像素子から出力されるのと並行して、１行目と同様の駆動制御が、２行目の単位画素２００に対して行われる。２行目以降においては、タイミングｔ５１１〜ｔ５２２の駆動制御が繰り返し行われる。これによって、図２に示す撮像素子において、撮像面位相差ＡＦを行うことなく、高速に撮像素子から信号を出力することができる。

上述のように、撮像面位相差ＡＦを行う際に必要な縦線検出用信号、横線検出用信号、および撮影画像用信号を出力する際、単位画素の全てのＰＤについてそれぞれ信号を出力する場合に比べて、出力する信号量を低減することができる。

なお、上述の例では、Ａ＋Ｃ信号およびＢ＋Ｄ信号をＦＤ３０３における混合によって得るようにしたが、例えば、Ａ信号、Ｂ信号、Ｃ信号、およびＤ信号の各々についてＡＤ変換を行って、演算回路２０７において混合するようにしてもよい。

［第２の実施形態］
続いて、本発明の第２の実施形態による撮像素子の一例について説明する。なお、第２の実施形態による撮像素子が用いられるカメラの構成は、図１に示すカメラと同様である。

図６は、本発明の第２の実施形態による撮像素子の構成についてその一例を示す図である。

図示の撮像素子では、１列当りに垂直出力線６０１およびその対応する電流源６０２が４つ配置されている。さらに、垂直出力線６０１とＳ／Ｈ回路６０４との間には増幅回路６０３が配置されている。Ｓ／Ｈ回路６０４、ＡＤ変換回路６０５、およびメモリ回路６０７は列毎に３つ配置され、演算回路が備えられていない。なお、単位画素６００および増幅回路６０３については後述する。

単位画素６００を制御する駆動信号線は１行当りにφＲＥＳ、φＴＸ、およびφＳＥＬの３本が配置されている。ここでは、ｎ行目に接続される駆動信号線を、添え字＿ｎを付して、φＴＸ＿ｎ、φＲＥＳ＿ｎ、およびφＳＥＬ＿ｎとする。

単位画素６００は垂直出力線６０１−１〜６０１−４に信号を出力する。同一の列に配置される垂直出力線６０１−１〜６０１−４は、共通の増幅回路６０３に接続される。増幅回路６０３は垂直出力線６０１−１〜６０１−４の信号を、組み合わせを異ならせて混合して３つの混合信号を生成する。増幅回路６０３の出力である混合信号は、異なるＳ／Ｈ回路６０４、ＡＤ変換回路６０５、およびメモリ回路６０７で並列に処理される。

図７は、図６に示す単位画素の構成についてその一例を示す図である。

図示の単位画素６００は、図３に示す単位画素と比べて、ＰＤ毎にＴＸ、ＦＤ、ＲＥＳ、ＳＦ、およびＳＥＬが備えられている。図示の単位画素では、ＦＤ７０３Ａの電位に応じた信号は垂直出力線６０１−１に出力される。ＦＤ７０３Ｂの電位に応じた信号は垂直出力線６０１−２に出力される。そして、ＦＤ７０３Ｃの電位に応じた信号は垂直出力線６０１−３に出力され、ＦＤ７０３Ｄの電位に応じた信号は垂直出力線６０１−４に出力される。

なお、図示の例では、ＰＤ７００ＡにはＴＸ７０２Ａ、ＦＤ７０３Ａ、ＲＥＳ７０４Ａ、ＳＦ７０５Ａ、およびＳＥＬ７０６Ａが対応する。ＰＤ７００ＢにはＴＸ７０２Ｂ、ＦＤ７０３Ｂ、ＲＥＳ７０４Ｂ、ＳＦ７０５Ｂ、およびＳＥＬ７０６Ｂが対応する。同様に、ＰＤ７００ＣにはＴＸ７０２Ｃ、ＦＤ７０３Ｃ、ＲＥＳ７０４Ｃ、ＳＦ７０５Ｃ、およびＳＥＬ７０６Ｃが対応する。そして、ＰＤ７００ＤにはＴＸ７０２Ｄ、ＦＤ７０３Ｄ、ＲＥＳ７０４Ｄ、ＳＦ７０５Ｄ、およびＳＥＬ７０６Ｄが対応する。

図８は、図６に示す増幅回路６０３の構成についてその一例を示す図である。

図示の増幅回路６０３は、増幅器８００、入力容量８０１、帰還容量８０２、およびクランプ用トランジスタ（以下ＣＬという）８０３を備えている。図示の例では、列毎に３つの増幅器８００ＢＤ、８００ＡＢ、および８００ＡＣが備えられている。これら増幅器８００ＢＤ、８００ＡＢ、および８００ＡＣのマイナス入力端子はそれぞれ入力容量８０１を介して２本の垂直出力線に接続される。ここでは、増幅器８００ＡＣは垂直出力線６０１−１および６０１−３に接続され、増幅器８００ＡＢは垂直出力線６０１−１および６０１−２に接続される。そして、増幅器８００ＢＤは垂直出力線６０１−２および６０１−４に接続される。

増幅器８００ＢＤ、８００ＡＢ、および８００ＡＣの各々において、マイナス入力端子と出力端子との間には帰還容量８０２およびＣＬ８０３が並列に接続される。増幅器８００ＢＤ、８００ＡＢ、および８００ＡＣの各々において、プラス入力端子には基準電圧Ｖｃｌａｍｐが接続される。ＣＬ８０３は駆動信号φＣＬＡＭＰによって制御され、増幅器８００ＢＤ、８００ＡＢ、および８００ＡＣの各々においてマイナス入力端子の電位をリセットする。

前述のように、増幅器８００ＢＤ、８００ＡＢ、および８００ＡＣの各々において、マイナス入力端子には入力容量８０１を介して複数の垂直出力線が接続される。これによって、増幅回路６０３は、複数の垂直出力線上の信号を権号して混合信号を生成する。

図９は、図６に示す撮像素子を第１の駆動モードで駆動する際のタイミングチャートである。なお、図示の例では、１行目から２行目までの単位画素６００の駆動が示されており、当該駆動を行数に応じて繰り返し行うことによって、全ての単位画素６００の読み出しを行うことができる。また、前述のように、増幅回路６０３は反転増幅器を備えているので、ＲＡＭＰ生成回路６０６の出力である比較信号Ｖｒａｍｐは初期電圧から電圧が上昇する信号とすることが望ましい。

タイミングｔ９０１において、リセット信号φＲＥＳ＿１がＬレベルとなって、１行目の単位画素６００のＦＤ７０３のリセットが解除される。さらに、選択信号φＳＥＬ＿１がＨレベルとなって、垂直出力線６０１−１〜６０１−４には１行目のＦＤ７０３Ａ〜ＦＤ７０３Ｄの電位に応じた電圧信号が出力される。

タイミングｔ９０２において、駆動信号φＣＬＡＭＰがＨレベルとなって、ＣＬ８０３がオンする。これによって、増幅器８００のマイナス入力端子と出力端子とが短絡されて、増幅器８００のマイナス入力端子の電位が基準電圧Ｖｃｌａｍｐにリセットされる。

タイミングｔ９０３〜ｔ９０４において、駆動信号φＳ／ＨがＨレベルとなって、増幅回路６０３のリセット解除後の信号（１行目のＡ＋ＣＮ信号、Ａ＋ＢＮ信号、およびＢ＋ＤＮ信号）に対してＳ／Ｈが行われる。タイミングｔ９０５〜ｔ９０６において、Ｓ／Ｈ回路６０４に保持された１行目のＡ＋ＣＮ信号、Ａ＋ＢＮ信号、およびＢ＋ＤＮ信号がＮ変換される。Ｎ変換されたＡ＋ＣＮ信号、Ａ＋ＢＮ信号、およびＢ＋ＤＮ信号はメモリ回路６０７に一時的に保持される。

なお、タイミングｔ９０５においては、転送信号φＴＸ＿１がＨレベルとなって、１行目のＰＤ７００Ａ〜ＰＤ７００Ｄに蓄積された電荷がそれぞれ対応するＦＤ７０３Ａ〜７０３Ｄに転送される。これによって、垂直出力線６０１の電位が変化して、増幅回路６０３の出力は垂直出力線６０１の変化量を示す混合信号が増幅された信号である１行目のＡ＋ＣＳ信号、Ａ＋ＢＳ信号、およびＢ＋ＤＳ信号となる。

タイミングｔ９０７〜ｔ９０８において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＣＳ信号、Ａ＋ＢＳ信号、およびＢ＋ＤＳ信号に対してＳ／Ｈが行われる。タイミングｔ９０９〜ｔ９１０において、Ｓ／Ｈ回路６０４に保持された１行目のＡ＋ＣＳ信号、Ａ＋ＢＳ信号、およびＢ＋ＤＳ信号がＳ変換される。これらＳ変換された信号からメモリ回路６０７に保持された１行目のＡ＋ＣＮ信号、Ａ＋ＢＮ信号、およびＢ＋ＤＮ信号がそれぞれ減算される。そして、１行目のＡ＋Ｃ信号、Ａ＋Ｂ信号、およびＢ＋Ｄ信号がメモリ回路６０７に保持される。

なお、タイミングｔ９０９においては、リセット信号φＲＥＳ＿１がＨレベルとなって、１行目の単位画素６００のＦＤ７０３がリセット状態となる。また、選択信号φＳＥＬ＿１がＬレベルとなって、１行目の単位画素６００が垂直出力線６０１から切り離される。

タイミングｔ９１１〜ｔ９２５において、メモリ回路６０７に保持されたＡ＋Ｃ信号、Ａ＋Ｂ信号、およびＢ＋Ｄ信号が順次出力回路６０９に送られて、撮像素子から出力される。タイミングｔ９１４〜ｔ９２６において、１行目の信号が撮像素子から出力されるのと並行して、１行目と同様の駆動制御が、２行目の単位画素６００に対して行われる。

２行目以降については、タイミングｔ９１１〜ｔ９２６における駆動制御が繰り返し行われる。それによって、撮像面位相差ＡＦを行うための第１の駆動モードが行われる。

第２の実施形態においても、第１の実施形態と同様に、信号処理部１０３又は全体制御演算部１０４によってＡ＋Ｃ信号、Ａ＋Ｂ信号、およびＢ＋Ｄ信号からＣ＋Ｄ信号およびＡ＋Ｂ＋Ｃ＋Ｄ信号を生成することができる。さらに、撮像面位相差ＡＦを行う際に必要な縦線検出用信号、横線検出用信号、および撮影画像用信号を出力する際、単位画素の全てのＰＤについてそれぞれ信号を出力する場合に比べて、出力する信号量を低減することができる。加えて、信号の混合を、ＡＤ変換回路の前段に配置した増幅回路で行うようにしたので、ＡＤ変換を行う信号数を低減することができる。

［第３の実施形態］
続いて、本発明の第３の実施形態による撮像素子の一例について説明する。なお、第３の実施形態による撮像素子が用いられるカメラの構成は、図１に示すカメラと同様である。

図１０は、本発明の第３の実施形態による撮像素子の構成についてその一例を示す図である。

図示の撮像素子では、１列当りに垂直出力線１００１−１〜１００１−３およびその対応する電流源１００２が３つ配置されている。さらに、第１の実施形態で説明した演算回路および第２の実施形態で説明した増幅回路は備えられておらず、駆動信号線が異なる。また、後述するように、単位画素１０００と３本の垂直出力線１００１との接続が３パターンあり、当該パターンは６行周期で繰り返される。なお、単位画素１０００については後述する。

単位画素１０００を制御する駆動信号線は１行当りに１行当たりにφＴＸ、φＲＥＳ、φＳＥＬ１、φＳＥＬ２、およびφＳＥＬ３の５本が配置されている。ここでは、ｎ行目に接続される駆動信号線を、添え字＿ｎを付して、φＴＸ＿ｎ、φＲＥＳ＿ｎ、φＳＥＬ１＿ｎ、φＳＥＬ２＿ｎ、およびφＳＥＬ３＿ｎとする。

図１１は、図１０に示す単位画素の構成についてその一例を示す図である。

図示の単位画素１０００では、ＦＤ毎に２つのＳＥＬ１１０６Ａ−１および１１０６Ａ−２が配置されている。ＳＥＬ１１０６Ａ−１および１１０６Ａ−２はＳＦ１１０５Ａとは異なる垂直出力線の間に配置されており、ＦＤ１１０３Ａの電位に応じた信号を出力する垂直出力線を切り替えられることができる。

図示の例では、後述するように、単位画素１０００の備えられたＦＤ１１０３Ａ〜１１０３Ｄのうち異なるＦＤの電位に応じた信号が同時に同一の垂直出力線に出力される。よって、垂直出力線の電位は複数のＦＤの電位に応じた混合信号となる。

転送信号ＴＸ１１０２Ａ，ＴＸ１１０２Ｂ、ＴＸ１１０２Ｃ、およびＴＸ１１０２Ｄは共通の駆動信号（転送信号）φＴＸによって駆動される。また、リセット信号ＲＥＳ１１０４Ａ、ＲＥＳ１１０４Ｂ、ＲＥＳ１１０４Ｃ、およびＲＥＳ１１０４Ｄは共通の駆動信号（リセット信号）φＲＥＳによって駆動される。そして、選択信号ＳＥＬ１１０６Ａ−１およびＳＥＬ１１０６Ｂ−１は駆動信号（選択信号）φＳＥＬ１によって駆動される。選択信号ＳＥＬ１１０６Ｃ−１およびＳＥＬ１１０６Ｄ−１は駆動信号（選択信号）φＳＥＬ２によって駆動される。さらに、選択信号ＳＥＬ１１０６Ａ−２、ＳＥＬ１１０６Ｂ−２、ＳＥＬ１１０６Ｃ−２、およびＳＥＬ１１０６Ｄ−２は駆動信号（選択信号）φＳＥＬ３によって駆動される。

駆動信号（選択信号）φＳＥＬによってＦＤの電位に応じた信号がいずれの垂直出力線に出力されるかについては後述する。

図１２は、図１１に示す単位画素と垂直出力線との接続関係を説明するための図である。そして、図１２（ａ）は第１の接続パターンを示す図であり、図１２（ｂ）は第２の接続パターンを示す図である。また、図１２（ｃ）は第３の接続パターンを示す図であり、図１２（ｄ）は単位画素の行と接続パターンとの関係を示す図である。

図１２（ａ）に示す第１の接続パターン（接続パターン１）においては、選択信号φＳＥＬ１がＨレベルとなると、ＦＤ１１０３ＡおよびＦＤ１１０３Ｂの電位に応じた信号が垂直出力線１００１−１に出力されて混合信号となる。選択信号φＳＥＬ２がＨレベルとなると、ＦＤ１１０３ＣおよびＦＤ１１０３Ｄの電位に応じた信号が垂直出力線１００１−１に出力されて混合信号となる。

選択信号φＳＥＬ３がＨレベルになると、ＦＤ１１０３ＡおよびＦＤ１１０３Ｃの電位に応じた信号が垂直出力線１００１−２に出力されて混合信号となる。同時に、ＦＤ１１０３ＢおよびＦＤ１１０３Ｄの電位に応じた信号が垂直出力線１００１−３に出力され混合信号となる。

図１２（ｂ）に示す第２の接続パターン（接続パターン２）においては、選択信号φＳＥＬ１がＨレベルとなると、ＦＤ１１０３ＡおよびＦＤ１１０３Ｂの電位に応じた信号が垂直出力線１００１−２に出力されて混合信号となる。選択信号φＳＥＬ２がＨレベルとなると、ＦＤ１１０３ＣおよびＦＤ１１０３Ｄの電位に応じた信号が垂直出力線１００１−２に出力されて混合信号となる。

選択信号φＳＥＬ３がＨレベルとなると、ＦＤ１１０３ＡおよびＦＤ１１０３Ｃの電位に応じた信号が垂直出力線１００１−３に出力されて混合信号となる。同時に、ＦＤ１１０３ＢおよびＦＤ１１０３Ｄの電位に応じた信号が垂直出力線１００１−１に出力されて混合信号となる。

図１２（ｃ）に示す第３の接続パターン（接続パターン３）においては、選択信号φＳＥＬ１がＨレベルとなると、ＦＤ１１０３ＡおよびＦＤ１１０３Ｂの電位に応じた信号が垂直出力線１００１−３に出力されて混合信号となる。選択信号φＳＥＬ２がＨレベルとなると、ＦＤ１１０３ＣおよびＦＤ１１０３Ｄの電位に応じた信号が垂直出力線１００１−３に出力されて混合信号となる。

選択信号φＳＥＬ３がＨレベルとなると、ＦＤ１１０３ＡおよびＦＤ１１０３Ｃの電位に応じた信号が垂直出力線１００１−１に出力されて混合信号となる。同時に、ＦＤ１１０３ＢおよびＦＤ１１０３Ｄの電位に応じた信号が垂直出力線１００１−２に出力されて混合信号となる。

図１２（ｄ）に示すように、１行目および２行目に配置された単位画素１０００においては、接続パターン１で垂直出力線に接続される。３行目および４行目に配置された単位画素１０００においては、接続パターン２で垂直出力線に接続される。５行目および６行目に配置された単位画素１０００においては、接続パターン３で垂直出力線に接続される。７行目以降については１行目〜６行目までの接続が繰り替えされる。

図１３は、図１０に示す撮像素子を第１の駆動モードで駆動する際のタイミングチャートである。なお、図示の例では、１行目から６行目までの単位画素１０００の駆動が示されており、当該駆動を行数に応じて繰り返し行うことによって、全ての単位画素１０００の読み出しを行うことができる。

タイミングｔ１３０１において、リセット信号φＲＥＳ＿１およびφＲＥＳ＿２がＬレベルとなる。これによって、１行目および２行目のＦＤ１１０３Ａ、ＦＤ１１０３Ｂ、ＦＤ１１０３Ｃ、およびＦＤ１１０３Ｄのリセットが解除される。さらに、選択信号φＳＥＬ３＿１およびφＳＥＬ１＿２がＨレベルとなって、垂直出力線１００１−１には２行目のＦＤ１１０３ＡおよびＦＤ１１０３Ｂの電位に応じた混合信号（２行目のＡ＋ＢＮ信号）が出力される。垂直出力線１００１−２には１行目のＦＤ１１０３ＡおよびＦＤ１１０３Ｃの電位に応じた混合信号（１行目のＡ＋ＣＮ信号）が出力される。垂直出力線１００１−３には１行目のＦＤ１１０３ＢおよびＦＤ１１０３Ｄの電位に応じた混合信号（１行目のＢ＋ＤＮ信号）が出力される。

タイミングｔ１３０２〜ｔ１３０３において、駆動信号φＳ／ＨがＨレベルとなって、２行目のＡ＋ＢＮ信号、１行目のＡ＋ＣＮ信号、および１行目のＢ＋ＤＮ信号がＳ／Ｈ回路１００３に保持される。タイミングｔ１３０４〜ｔ１３０５において、２行目のＡ＋ＢＮ信号、１行目のＡ＋ＣＮ信号、および１行目のＢ＋ＤＮ信号に対してＡＤ変換回路１００４によってＮ変換が行われる。Ｎ変換で得られたＮ信号はメモリ回路１００６に一時的に保持される。

なお、タイミングｔ１３０４においては、選択信号φＳＥＬ３＿１およびφＳＥＬ１＿２がＬレベルとなって、選択信号φＳＥＬ１＿１およびφＳＥＬ３＿２がＨレベルとなる。これによって、垂直出力線１００１−１には１行目のＡ＋ＢＮ信号が出力される。また、垂直出力線１００１−２には２行目のＡ＋ＣＮ信号が出力され、垂直出力線１００１−３には２行目のＢ＋ＤＮ信号が出力される。

タイミングｔ１３０６〜ｔ１３０７において、１行目のＡ＋ＢＮ信号、２行目のＡ＋ＣＮ信号、および２行目のＢ＋ＤＮ信号に対してＳ／Ｈが行われる。タイミングｔ１３０８〜ｔ１３１０において、１行目のＡ＋ＢＮ信号、２行目のＡ＋ＣＮ信号、２行目のＢ＋ＤＮ信号に対してＡＤ変換回路１００４によってＮ変換が行われる。Ｎ変換によって得られたＮ信号はメモリ回路１００６に一時的に保持される。

なお、タイミングｔ１３０８においては、選択信号φＳＥＬ１＿１およびφＳＥＬ３＿２がＬレベルとなり、選択信号φＳＥＬ３＿１およびφＳＥＬ１＿２がハイレベルとなる。また、タイミングｔ１３０９においては、転送信号φＴＸ＿１およびφＴＸ＿２がＨレベルとなって、１行目および２行目の複数のＰＤに蓄積された電荷がそれぞれ対応するＦＤに転送される。これによって、垂直出力線１００１−１には２行目のＡ＋ＢＳ信号が出力される。また、垂直出力線１００１−２には１行目のＡ＋ＣＳ信号が出力され、垂直出力線１００１−３には１行目のＢ＋ＤＳ信号が出力される。

タイミングｔ１３１１〜ｔ１３１２において、２行目のＡ＋ＢＳ信号、１行目のＡ＋ＣＳ信号、および１行目のＢ＋ＤＳ信号に対してＳ／Ｈが行われる。タイミングｔ１３１３〜ｔ１３１４において、２行目のＡ＋ＢＳ信号、１行目のＡ＋ＣＳ信号、および１行目のＢ＋ＤＳ信号に対してＡＤ変換回路１００４によってＳ変換が行われる。

Ｓ変換によって得られたＳ信号からそれぞれ対応するＮ信号が減算され、２行目Ａ＋Ｂ信号、１行目Ａ＋Ｃ信号、および１行目Ｂ＋Ｄ信号としてメモリ回路１００６に保持される。なお、タイミングｔ１３１３においては、選択信号φＳＥＬ３＿１およびφＳＥＬ１＿２がＬレベルとなり、選択信号φＳＥＬ１＿１およびφＳＥＬ３＿２がハイレベルとなる。これによって、垂直出力線１００１−１には１行目のＡ＋ＢＳ信号が出力される。また、垂直出力線１００１−２には２行目のＡ＋ＣＳ信号が出力され、垂直出力線１００１−３には２行目のＢ＋ＤＳ信号が出力される。

タイミングｔ１３１５〜ｔ１３１６において、１行目のＡ＋ＢＳ信号、２行目のＡ＋ＣＳ信号、および２行目のＢ＋ＤＳ信号に対してＳ／Ｈが行われる。タイミングｔ１３１７〜ｔ１３１９において、１行目のＡ＋ＢＳ信号、２行目のＡ＋ＣＳ信号、および２行目のＢ＋ＤＳ信号に対してＡＤ変換回路１００４によってＳ変換が行われる。Ｓ変換で得られたＳ信号からそれぞれ対応するＮ信号が減算されて、１行目Ａ＋Ｂ信号、２行目Ａ＋Ｃ信号、および２行目Ｂ＋Ｄ信号としてメモリ回路１００６に保持される。

なお、タイミングｔ１３１８においては、リセットφＲＥＳ＿１およびφＲＥＳ＿２がＨレベルとなり、１行目および２行目のＦＤ１１０３Ａ、ＦＤ１１０３Ｂ、ＦＤ１１０３Ｃ、およびＦＤ１１０３Ｄがリセットされた状態となる。さらに、選択信号φＳＥＬ１＿１およびφＳＥＬ３＿２がＬレベルとなり、１行目および２行目の単位画素１０００が垂直出力線１００１−１、１００１−２、および１００１−３から切り離される。

タイミングｔ１３２０〜ｔ１３４０において、メモリ回路１００６に保持された１行目および２行目のＡ＋Ｂ信号、Ａ＋Ｃ信号、およびＢ＋Ｄ信号が順次出力回路１００８に送られて撮像素子から出力される。

タイミングｔ１３２１〜ｔ１３３９において、撮像素子外からの出力と並行して、１行目および２行目の読み出しが行われた駆動制御と同様の駆動制御が３行目および４行目の単位画素１００に対して行われる。但し、３行目および４行目については接続パターン２で単位画素１０００と垂直出力線とが接続されているので、垂直出力線に出力される信号に係る対応が１行目および２行目と異なる。

タイミングｔ１３４１〜ｔ１３６１において、メモリ回路１００６に保持された３行目及び４行目のＡ＋Ｂ信号、Ａ＋Ｃ信号、およびＢ＋Ｄ信号が順次出力回路１００８に送られて撮像素子から出力される。

タイミングｔ１３４２〜ｔ１３６０において、１行目および２行目の読み出しが行われた駆動制御と同様の駆動制御が５行目および６行目の単位画素１００に対して行われる。但し、５行目および６行目については接続パターン３で単位画素１０００と垂直出力線が接続されているので、垂直出力線に出力される信号に係る対応が１行目、２行目、３行目、および４行目と異なる。

上述のようにして、駆動制御行うことによって図１０および図１１で説明した撮像素子について撮像面位相差ＡＦを行うための第１の駆動モードを行うことができる。

図１４は、図１０に示す撮像素子を第２の駆動モードで駆動する際のタイミングチャートである。なお、図示の例では、１行目から６行目までの単位画素１０００の駆動が示されており、当該駆動を行数に応じて繰り返し行うことによって、全ての単位画素１０００の読み出しを行うことができる。

タイミングｔ１４０１において、リセットφＲＥＳ＿２がＬレベルとなって、２行目の単位画素１０００のＦＤ１１０３Ａ、ＦＤ１１０３Ｂ、ＦＤ１１０３Ｃ、およびＦＤ１１０３Ｄの電位のリセットが解除される。さらに、選択信号φＳＥＬ１＿２およびφＳＥＬ２＿２がＨレベルとなる。これによって、垂直出力線１００１−１に２行目の単位画素１０００のＦＤ１１０３Ａ、ＦＤ１１０３Ｂ、ＦＤ１１０３Ｃ、およびＦＤ１１０３Ｄの電位に応じた混合信号（２行目のＡ＋Ｂ＋Ｃ＋ＤＮ信号）が出力される。その後、タイミングｔ１４０２〜ｔ１４０３において、Ａ＋Ｂ＋Ｃ＋ＤＮ信号がＳ／Ｈされる。タイミングｔ１４０４〜１４０６において、Ａ＋Ｂ＋Ｃ＋ＤＮ信号がＮ変換される。そして、Ｎ変換された２行目のＡ＋Ｂ＋Ｃ＋ＤＮ信号がメモリ回路１００６に一時的に保持される。

タイミングｔ１４０５において、転送信号φＴＸ＿２がＨレベルとなって、２行目の複数のＰＤに蓄積された電荷がそれぞれ対応するＦＤに転送される。これによって、垂直出力線１００１−１にはＡ＋Ｂ＋Ｃ＋ＤＳ信号が出力される。その後、タイミングｔ１４０７〜ｔ１４０８において、Ａ＋Ｂ＋Ｃ＋ＤＳ信号がＳ／Ｈされ、タイミングｔ１４０９〜１４１１において、Ａ＋Ｂ＋Ｃ＋ＤＳ信号がＳ変換される。そして、Ｓ変換されたＡ＋Ｂ＋Ｃ＋ＤＳ信号からＡ＋Ｂ＋Ｃ＋ＤＮ信号が減算されて、２行目のＡ＋Ｂ＋Ｃ＋Ｄ信号としてメモリ回路１００６に保持される。

なお、タイミングｔ１４１０においては、リセット信号φＲＥＳ＿２がＨレベルとなって、２行目の単位画素１０００の全てのＦＤはリセットされた状態となる。さらに、選択信号φＳＥＬ１＿２およびφＳＥＬ２＿２がＬレベルとなって、２行目の単位画素１０００は垂直出力線から切り離される。

タイミングｔ１４１２〜ｔ１４１３において、メモリ回路１００６に保持された、２行目のＡ＋Ｂ＋Ｃ＋Ｄ信号が順次出力回路１００８に送られて、撮像素子から出力される。タイミングｔ１４１４〜ｔ１４２４においては、２行目の単位画素１０００に対して行った駆動制御が、１行目、３行目、および５行目の単位画素１０００について行われる。この際、垂直出力線１００１−１には１行目の単位画素１０００が接続される。また、垂直出力線１００１−２には３行目の単位画素１０００が接続され、垂直出力線１００１−３には５行目の単位画素１０００が接続される。

タイミングｔ１４２５〜ｔ１４３７において、メモリ回路１００６に保持された１行目、３行目、および５行目のＡ＋Ｂ＋Ｃ＋Ｄ信号が順次出力回路１００８に送られて、撮像素子から出力される。

タイミングｔ１４２６〜ｔ１４３６においては、タイミングｔ１４０１〜ｔ１４１１において２行目の単位画素１０００に対して行われた駆動制御が４行目、６行目、および８行目の単位画素１０００に対して行われる。この際、垂直出力線１００１−１には８行目の単位画素１０００が接続される。また、垂直出力線１００１−２には４行目の単位画素１０００が接続され、垂直出力線１００１−３には６行目の単位画素１０００が接続される。

図示はされていないが、以降、７行目、９行目、および１１行目について駆動制御が行われ、続いて１０行目、１２行目、および１４行目について駆動制御が行われる。このようにして、読み出しを行う行の組み合わせを３行ずつずらしながら読み出しが行われる。これによって、図１０および図１１に示す撮像素子では、撮像面位相差ＡＦを行わずに、高速に撮像素子から信号を出力する第２の駆動モードが行われる。

第３の実施形態においては、行の順に信号の読み出しが行われない。このため、信号の出力順を行の順に変更するため、信号処理部１０３においてラインメモリを用いて並び替えが行う。

第３の実施形態においても、信号処理部１０３又は全体制御演算部１０４によってＡ＋Ｂ信号、Ａ＋Ｃ信号、およびＢ＋Ｄ信号からＣ＋Ｄ信号およびＡ＋Ｂ＋Ｃ＋Ｄ信号を生成することができる。さらに、撮像面位相差ＡＦを行う際に必要な縦線検出用信号、横線検出用信号、および撮影画像用信号を出力する際、単位画素の全てのＰＤについてそれぞれ信号を出力する場合に比べて、出力する信号量を低減することができる。加えて、信号の混合を、同一の垂直出力線に同時に出力して行うようにしたので、第１の実施形態に比べてＡＤ変換を行う信号数を低減することができる。さらには、第２の実施形態に比べて垂直出力線の本数を削減することができる。

［第４の実施形態］
続いて、本発明の第４の実施形態による撮像素子の一例について説明する。なお、第４の実施形態による撮像素子が用いられるカメラの構成は、図１に示すカメラと同様である。

図１５は、本発明の第４の実施形態による撮像素子の構成についてその一例を示す図である。

図示の撮像素子では、１列当りに垂直出力線１５００、電流源１５０２、Ｓ／Ｈ回路１５０３、ＡＦ変換回路１５０４、メモリ回路１５０６が１つ配置されており、駆動信号線が異なる。なお、単位画素１５００については後述する。

単位画素１５００を制御する駆動信号線は１行当りに１行当たりにφＲＥＳ、φＴＸ＿ＡＣ、φＴＸ＿ＢＤ、φＳＥＬ＿ＡＢ、およびφＳＥＬ＿ＣＤの５本が配置されている。ここでは、ｎ行目に接続される駆動信号線を、添え字＿ｎを付して、φＲＥＳ＿ｎ、φＴＸ＿ＡＣ＿ｎ、φＴＸ＿ＢＤ＿ｎ、φＳＥＬ＿ＡＢ＿ｎ、φＳＥＬ＿ＣＤ＿ｎとする。

図１６は、図１５に示す単位画素の構成についてその一例を示す図である。

図示の単位画素１５００では、ＰＤ１６００ＡおよびＰＤ１６００ＢがそれぞれＴＸ１６０２ＡおよびＴＸ１６０２Ｂを介して共通のＦＤ１６０３ＡＢに接続される。また、ＰＤ１６００ＣおよびＰＤ１６００ＤがそれぞれＴＸ１６０２ＣおよびＴＸ１６０２Ｄを介して共通のＦＤ１６０３ＣＤに接続される。

ここでは、ＰＤ１６００Ａおよび１６００Ｂに蓄積された電荷が同時にＦＤ１６０３ＡＢに転送される。また、ＰＤ１６００Ｃおよび１６００Ｄに蓄積された電荷が同時にＦＤ１６０３ＣＤに転送される。これによって、信号の加算処理が行われる。さらに、ＦＤ１６０３ＡＢおよびＦＤ１６０３ＣＤの電位に応じた信号が同時に同一の垂直出力線１５０１に出力される。つまり、複数のＦＤの電位に応じた信号を混合することができる。

図１７は、図１５に示す撮像素子を第１の駆動モードで駆動する際の一例を示すタイミングチャートである。なお、図示の例では、１行目から２行目までの単位画素１５００の駆動が示されており、当該駆動を行数に応じて繰り返し行うことによって、全ての単位画素１５００の読み出しを行うことができる。

タイミングｔ１７０１において、リセット信号φＲＥＳ＿１がＬレベルとなって、ＦＤ１６０３ＡＢおよびＦＤ１６０３ＣＤのリセットが解除される。さらに、選択信号φＳＥＬ＿ＡＢ＿１がＨレベルとなって、１行目のＦＤ１６０３ＡＢのリセット後の電位に応じた信号（Ａ＋ＢＮ信号）がＳＦ１６０５ＡＢによって垂直出力線１５０１に出力される。

タイミングｔ１７０２〜ｔ１７０３において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＢＮ信号に対してＳ／Ｈが行われる。タイミングｔ１７０４〜ｔ１７０５において、１行目のＡ＋ＢＮ信号に対してＡＤ変換回路１５０４によるＮ変換が行われる。そして、Ｎ変換されたＡ＋ＢＮ信号はメモリ回路１５０６に一時的に保持される。なお、タイミングｔ１７０４においては、選択信号φＳＥＬ＿ＣＤ＿１がＨレベルとなって、１行目のＦＤ１６０３ＣＤのリセット後の電位に応じた信号がＳＦ１６０５ＣＤによって垂直線１５０１に出力される。この際、垂直出力線１５０１には、ＳＦ１６０５ＡＢおよびＳＦ１６０５ＣＤから同時に信号が出力される。このため、垂直出力線１５０１の電位は、ＦＤ１６０３ＡＢのリセット後の電位とＦＤ１６０３ＣＤのリセット後の電位との混合信号となる。つまり、２つの電位の中間電位に応じた信号（Ａ＋ＣＮ信号、Ａ＋Ｂ＋Ｃ＋ＤＮ信号）となる。

タイミングｔ１７０６〜ｔ１７０７おいて、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＣＮ信号に対してＳ／Ｈが行われる。タイミングｔ１７０８〜ｔ１７１０において、１行目のＡ＋ＣＮ信号のＮ変換（Ａ＋Ｂ＋Ｃ＋ＤＮ信号のＮ変換）が行われる。Ｎ変換された１行目のＡ＋ＣＮ信号はメモリ回路１５０６に一時的に保持される。この際、ＡＤ変換中であるタイミングｔ１７１０において、転送信号φＴＸ＿ＡＣ＿１がハイレベルとなる。これによって、ＰＤ１６００Ａに蓄積された電荷がＦＤ１６０３ＡＢに転送される。また、ＰＤ１６００Ｃに蓄積された電荷がＦＤ１６０３ＣＤに転送される。この結果、垂直出力線１５０１の電位は、ＦＤ１６０３ＡＢおよびＦＤ１６０３ＣＤの電位の混合信号（Ａ＋ＣＳ信号）となる。

タイミングｔ１７１１〜ｔ１７１２において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＣＳ信号に対してＳ／Ｈが行われる。タイミングｔ１７１３〜ｔ１７１５において、１行目のＡ＋ＣＳ信号のＳ変換が行われる。当該Ｓ変換された信号からＡ＋ＣＮ信号が減算されて、１行目のＡ＋Ｃ信号としてメモリ回路１５０６に保持される。

また、Ｓ変換中であるタイミングｔ１７１４において、転送信号φＴＸ＿ＢＤ＿１がＨレベルとなって、ＰＤ１６００Ｂに蓄積された電荷がＦＤ１６０３ＡＢに転送される。さらに、ＰＤ１６００Ｄに蓄積された電荷がＦＤ１６０３ＣＤに転送される。ＦＤ１６０３ＡＢにはＰＤ１６００Ａに蓄積された電荷が既に転送されており、新たに転送されたＰＤ１６００Ｂの電荷とＦＤ１６０３ＡＢにおいて混合される。同様に、ＦＤ１６０３ＣＤにおいても、ＰＤ１６００Ｃに蓄積された電荷とＰＤ１６００Ｄに蓄積された電荷とが混合される。

垂直出力線１５０１の電位はＦＤ１６０３ＡＢとＦＤ１６０３ＣＤとの混合信号となるので、ＰＤ１６００Ａ、ＰＤ１６００Ｂ、ＰＤ１６００Ｃ、およびＰＤ１６００Ｄに蓄積された電荷の混合信号（Ａ＋Ｂ＋Ｃ＋ＤＳ信号）が得られる。

タイミングｔ１７１６〜ｔ１７１７において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋Ｂ＋Ｃ＋ＤＳ信号に対してＳ／Ｈが行われる。タイミングｔ１７１８〜１７１９において、１行目のＡ＋Ｂ＋Ｃ＋ＤＳ信号のＳ変換が行われる。当該Ｓ変換された信号からＡ＋Ｂ＋Ｃ＋ＤＮ信号が減算されて、１行目のＡ＋Ｂ＋Ｃ＋Ｄ信号としてメモリ回路１５０６に保持される。

タイミングｔ１７１８においては、選択信号φＳＥＬ＿ＣＤ＿１がＬレベルとなって、ＳＦ１６０４ＣＤは垂直出力線１５０１から切り離される。これによって、垂直出力線１５０１の電位は、ＦＤ１６０３ＡＢの電位に基づく信号（Ａ＋ＢＳ信号）となる。タイミングｔ１７２０〜ｔ１７２１において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＢＳ信号に対してＳ／Ｈが行われる。

タイミングｔ１７２２〜ｔ１７２３において、１行目のＡ＋ＢＳ信号のＳ変換が行われる。当該Ｓ変換された信号からＡ＋ＢＮ信号が減算されて、１行目のＡ＋Ｂ信号としてメモリ回路１５０６に保持される。タイミングｔ１７２２においては、リセット信号φＲＥＳ＿１がＨレベルとなって、ＦＤ１６０３ＡＢおよびＦＤ１６０３ＣＤの電位がリセットされる。さらに、選択信号φＳＥＬ＿ＡＢ＿１がＬレベルとなって、１行目の単位画素１５００は垂直出力線１５０１から切り離される。

タイミングｔ１７２４〜ｔ１７４７において、メモリ回路１５０６に保持された１行目のＡ＋Ｃ信号、Ａ＋Ｂ＋Ｃ＋Ｄ信号、およびＡ＋Ｂ信号が順次出力回路１５０８に送られて、撮像素子から出力される。

タイミングｔ１７２５〜ｔ１７４８において、１行目の信号が撮像素子から出力されるのと並行して、１行目と同一の駆動制御が２行目の単位画素１５００に対して行われる。そして、２行目以降について同様にして駆動制御が繰り返し行われる。これによって、図１５および図１６に示す撮像素子では、撮像面位相差ＡＦを行うための第１の駆動モードが行われる。

上述のようにして、撮像素子１５００からＡ＋Ｂ＋Ｃ＋Ｄ信号、Ａ＋Ｂ信号、およびＡ＋Ｃ信号を出力する。そして、信号処理部１０３又は全体制御演算部１０４によってＡ＋Ｂ＋Ｃ＋Ｄ信号からＡ＋Ｂ信号を減算することによってＣ＋Ｄ信号を生成する。さらに、Ａ＋Ｂ＋Ｃ＋Ｄ信号からＡ＋Ｃ信号を減算することによってＢ＋Ｄ信号を生成する。つまり、Ａ＋Ｃ信号とＢ＋Ｄ信号とによって単位画素１５００のＰＤを模擬的に横に２分割した縦線検出用信号が得られる。また、Ａ＋Ｂ信号とＣ＋Ｄ信号とによって単位画素１５００のＰＤを模擬的に縦に２分割した横線検出用信号が得られる。そして、撮影画像として用いるＡ＋Ｂ＋Ｃ＋Ｄ信号を得ることができる。

この際、ＦＤにおいて電荷を混合した信号と複数のＳＦ１６０５を用いて同時に垂直出力線１５０１に出力して混合した信号とにおいては、混合の際の振幅が異なる。例えば、ＦＤにおける混合においては加算に等しい振幅が得られるが、垂直出力線における混合においては中間電位となるのでほぼ平均に等しい振幅となる。よって、信号処理部１０３において調整用増幅率を乗算して振幅の調整が行われる。

図１８は、図１５に示す撮像素子を第２の駆動モードで駆動する際のタイミングチャートである。なお、図示の例では、１行目から２行目までの単位画素１５００の駆動が示されており、当該駆動を行数に応じて繰り返し行うことによって、全ての単位画素１５００の読み出しを行うことができる。

タイミングｔ１８０１において、リセット信号φＲＥＳ＿１がＬレベルとなって、１行目のＦＤ１６０３ＡＢおよびＦＤ１６０３ＣＤのリセットが解除される。さらに、選択信号φＳＥＬ＿ＡＢ＿１およびφＳＥＬ＿ＣＤ＿１がＨレベルとなって、１行目のＡ＋Ｂ＋Ｃ＋ＤＮ信号が垂直出力線１５０１に出力される。

タイミングｔ１８０２〜ｔ１８０３において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋Ｂ＋Ｃ＋ＤＮ信号のＳ／Ｈが行われる。タイミングｔ１８０４〜ｔ１８０６において、１行目のＡ＋Ｂ＋Ｃ＋ＤＮ信号のＮ変換が行われてデジタル信号に変換される。そして、Ｎ変換されたＡ＋Ｂ＋Ｃ＋ＤＮ信号はメモリ回路１５０６に一時的に保持される。

なお、Ｎ変換（つまり、ＡＤ変換）中のタイミングｔ１８０５において、転送信号φＴＸ＿ＡＣ＿１およびφＴＸ＿ＢＤ＿１がＨレベルとなる。これによって、１行目のＰＤ１６００ＡおよびＰＤ１６００Ｂに蓄積された電荷がＦＤ１６０３ＡＢに転送される。また、ＰＤ１６００ＣおよびＰＤ１６００Ｄに蓄積された電荷がＦＤ１６０３ＣＤに転送される。その結果、垂直出力線１５０１の電位は１行目のＡ＋Ｂ＋Ｃ＋ＤＳ信号となる。

タイミングｔ１８０７〜ｔ１８０８において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋Ｂ＋Ｃ＋ＤＳ信号のＳ／Ｈが行われる。タイミングｔ１８０９〜ｔ１８１０において、１行目のＡ＋Ｂ＋Ｃ＋ＤＳ信号のＳ変換が行われる。そして、当該Ｓ変換された信号からＡ＋Ｂ＋Ｃ＋ＤＮ信号が減算されて、１行目のＡ＋Ｂ＋Ｃ＋Ｄ信号としてメモリ回路１５０６に保持される。

さらに、タイミングｔ１８０９において、リセットφＲＥＳ＿１がＨレベルとなって、１行目のＦＤ１６０３ＡＢおよびＦＤ１６０３ＣＤの電位がリセットされる。この際、選択信号φＳＥＬ＿ＡＢ＿１およびφＳＥＬ＿ＣＤ＿１がＬレベルとなって、１行目の単位画素１５００が垂直出力線１５０１から切り離される。

タイミングｔ１８１１〜ｔ１８２１において、メモリ回路１５０６に保持された１行目のＡ＋Ｂ＋Ｃ＋Ｄ信号が順次出力回路１５０８に送られて、撮像素子から出力される。

タイミングｔ１８１２〜ｔ１８２２において、１行目の信号が撮像素子から出力されるのと並行して、１行目と同様の駆動制御が２行目の単位画素１５００に対して行われる。そして、２行目以降について同様にして駆動制御が繰り返し行われる。これによって、図１５および図１６に示す撮像素子では、撮像面位相差ＡＦを行わずに画素読み出しを行う第２の駆動モードが行われる。

図１９は、図１５に示す撮像素子を第１の駆動モードで駆動する際の他の例を示すタイミングチャートである。

タイミングｔ１９０１において、リセットφＲＥＳ＿１がＬレベルとなって、１行目のＦＤ１６０３ＡＢおよびＦＤ１６０３ＣＤのリセットが解除される。さらに、選択信号φＳＥＬ＿ＡＢ＿１およびφＳＥＬ＿ＣＤ＿１がＨレベルとなって、１行目のＡ＋ＣＮ信号が垂直出力線１５０１に出力される。

タイミングｔ１９０２〜ｔ１９０３において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＣＮ信号のＳ／Ｈが行われる。タイミングｔ１９０４〜ｔ１９０５において、Ａ＋ＣＮ信号のＮ変換が行われて、デジタル信号に変換される。当該Ｎ変換されたＡ＋ＣＮ信号はメモリ回路１５０６に一時的に保持される。

さらに、タイミングｔ１９０４において、選択信号φＳＥＬ＿ＣＤ＿１がＬレベルとなって、垂直出力線１５０１の電位は１行目のＡ＋ＢＮ信号となる。タイミングｔ１９０６〜ｔ１９０７において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＢＮ信号のＳ／Ｈが行われる。

タイミングｔ１９０８〜ｔ１９０９において、１行目のＡ＋ＢＮ信号のＮ変換が行われてデジタル信号に変換される。当該Ｎ変換されたＡ＋ＢＮ信号はメモリ回路１５０６に一時的に保持される。さらに、タイミングｔ１９０８において、選択信号φＳＥＬ＿ＡＢ＿１がＬレベルとなり、選択信号φＳＥＬ＿ＣＤ＿１がＨレベルとなって、垂直出力線１５０１の電位は１行目のＣ＋ＤＮ信号となる。タイミングｔ１９１０〜ｔ１９１１において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＣ＋ＤＮ信号のＳ／Ｈが行われる。

タイミングｔ１９１２〜ｔ１９１４において、１行目のＣ＋ＤＮ信号のＮ変換が行われてデジタル信号に変換される。当該Ｎ変換されたＣ＋ＤＮ信号はメモリ回路１５０６に一時的に保持される。なお、タイミングｔ１９１２においては、選択信号φＳＥＬ＿ＡＢ＿１がＨレベルとなる。その後、タイミングｔ１９１４において、転送信号φＴＸ＿ＡＣ＿１がＨレベルとなって、ＰＤ１６００Ａに蓄積された電荷がＦＤ１６０３ＡＢに転送される。また、ＰＤ１６００Ｃに蓄積された電荷はＦＤ１６０３ＣＤに転送される。それによって、垂直出力線１５０１の電位は、１行目のＡ＋ＣＳ信号となる。

タイミングｔ１９１５〜ｔ１９１６において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＣＳ信号のＳ／Ｈが行われる。タイミングｔ１９１７〜ｔ１９１９において、１行目のＡ＋ＣＳ信号のＳ変換が行われ、当該Ｓ変換された信号からＡ＋ＣＮ信号が減算されて、１行目のＡ＋Ｃ信号としてメモリ回路１５０６に保持される。

さらに、タイミングｔ１９１７において、選択信号φＳＥＬ＿ＣＤ＿１がＬレベルとなる。その後、タイミングｔ１９１８において、転送信号φＴＸ＿ＢＤ＿１がＨレベルとなって、ＰＤ１６００Ｂに蓄積された電荷はＦＤ１６０３ＡＢに転送される。また、ＰＤ１６００Ｄに蓄積された電荷はＦＤ１６０３ＣＤに転送される。これによって、垂直出力線１５０１の電位は１行目のＡ＋ＢＳ信号となる。

タイミングｔ１９２０〜ｔ１９２１において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＡ＋ＢＳ信号のＳ／Ｈが行われる。タイミングｔ１９２２〜ｔ１９２３において、１行目のＡ＋ＢＳ信号のＳ変換が行われて、当該Ｓ変換された信号からＡ＋ＢＮ信号が減算されて１行目のＡ＋Ｂ信号としてメモリ回路１５０６に保持される。

さらに、タイミングｔ１９２２において、選択信号φＳＥＬ＿ＡＢ＿１がＬレベルとなり、選択信号φＳＥＬ＿ＣＤ＿１がＨレベルとなって、垂直出力線１５０１の電位は１行目のＣ＋ＤＳ信号となる。そして、タイミングｔ１９２４〜ｔ１９２５において、駆動信号φＳ／ＨがＨレベルとなって、１行目のＣ＋ＤＳ信号のＳ／Ｈが行われる。

タイミングｔ１９２６〜ｔ１９２７において、１行目のＣ＋ＤＳ信号のＳ変換が行われて、当該Ｓ変換された信号からＣ＋ＤＮ信号が減算されて１行目のＣ＋Ｄ信号としてメモリ回路１５０６に保持される。なお、タイミングｔ１９２６においては、リセットφＲＥＳ＿１がＨレベルとなって、１行目のＦＤ１６０３ＡＢおよびＦＤ１６０３ＣＤの電位がリセットされる。また、選択信号φＳＥＬ＿ＣＤ＿１がＬレベルとなって、１行目の単位画素１５００が垂直出力線１５０１から切り離される。

タイミングｔ１９２８〜ｔ１９５６において、メモリ回路１５０６に保持された１行目のＡ＋Ｃ信号、Ａ＋Ｂ信号、およびＣ＋Ｄ信号が順次出力回路１５０８に伝送されて、撮像素子から出力される。

タイミングｔ１９２９〜ｔ１９５７において、１行目の信号が撮像素子から出力されるのと並行して、１行目と同様の駆動制御が２行目の単位画素１５００に対して行われる。そして、２行目以降について同様にして駆動制御が繰り返し行われる。これによって、図１５および図１６に示す撮像素子では、撮像面位相差ＡＦを行う第１の駆動モードが行われる。

なお、図１９に示す第１の駆動モードにおいては、撮像素子１５００からＡ＋Ｂ信号、Ａ＋Ｃ信号、およびＣ＋Ｄ信号を出力する。そして、信号処理部１０３又は全体制御演算部１０４において、Ａ＋Ｃ信号とＢ＋Ｄ信号とによって単位画素１５００のＰＤを模擬的に横に２分割した縦線検出用信号が得られる。また、Ａ＋Ｂ信号とＣ＋Ｄ信号とによって単位画素１５００のＰＤを模擬的に縦に２分割した横線検出用信号が得られる。そして、撮影画像として用いるＡ＋Ｂ＋Ｃ＋Ｄ信号を得ることができる。なお、当該第１の駆動モードにおいても、信号処理部１０３などにおいて調整用増幅率を乗算して振幅の調整が行われる。

このように、本発明の第４の実施形態においても、撮像面位相差ＡＦを行う際に必要な縦線検出用信号、横線検出用信号、および撮影画像用信号を出力する際、単位画素の全てのＰＤについてそれぞれ信号を出力する場合に比べて、出力する信号量を低減することができる。加えて、信号の混合を、ＦＤにおける電荷の加算による混合と垂直出力線に同時に出力する混合とを組み合わせる。これによって、第１の実施形態に比べてＡＤ変換を行う信号数を低減することができる。さらには、第２および第３の実施形態に比べて単位画素の構成を簡潔にすることができる。

［第５の実施形態］
続いて、本発明の第５の実施形態による撮像素子の一例について説明する。なお、第５の実施形態による撮像素子が用いられるカメラの構成は、図１に示すカメラと同様である。

前述の第１〜第４の実施形態においては、撮像面位相差ＡＦを行う際に必要な縦線検出用信号、横線検出用信号、および撮影画像用信号を得る際の信号量を低減可能な撮像素子について説明した。

第５の実施形態による撮像素子では、縦線検出および横線検出のみを行い、単位画素において分割されたＰＤから信号を個別に読み出さない。そして、カメラにおいて分割されたＰＤからの信号を復元して焦点調節を行う。

前述の第１〜第４の実施形態においては、カメラに備えられた信号処理部又は全体制御演算部において、Ａ＋Ｂ信号、Ｃ＋Ｄ信号、Ａ＋Ｃ信号、Ｂ＋Ｄ信号、およびＡ＋Ｂ＋Ｃ＋Ｄ信号を生成する。以下の説明ではこれら信号のデジタル値をそれぞれＤＡ＋Ｂ、ＤＣ＋Ｄ、ＤＡ＋Ｃ、ＤＢ＋Ｄ、およびＤＡ＋Ｂ＋Ｃ＋Ｄとする。

いま、被写体が水平方向の空間周波数および垂直方向の空間周波数によって表現可能であるとする。このような被写体においては、水平方向に分割されたＰＤの信号の比は上部おける比（ＤＡ：ＤＢ）、下部おける比（ＤＣ：ＤＤ）、および全体における比（ＤＡ＋Ｃ：ＤＢ＋Ｄ）が等しいと予測することができる。つまり、次の式（１）が成り立つと仮定することができる。
ＤＡ：ＤＢ≒ＤＣ：ＤＤ≒ＤＡ＋Ｃ：ＤＢ＋Ｄ （１）

式（１）を用いて、分割されたＰＤの各々の信号ＤＡ、ＤＢ、ＤＣ、およびＤＤは、次の式（２）〜式（５）によって推測することができる。
ＤＡ＝ＤＡ＋Ｂ×ＤＡ＋Ｃ／ＤＡ＋Ｂ＋Ｃ＋Ｄ （２）
ＤＢ＝ＤＡ＋Ｂ×ＤＢ＋Ｄ／ＤＡ＋Ｂ＋Ｃ＋Ｄ （３）
ＤＣ＝ＤＡ＋Ｃ×ＤＣ＋Ｄ／ＤＡ＋Ｂ＋Ｃ＋Ｄ （４）
ＤＤ＝ＤＢ＋Ｄ×ＤＣ＋Ｄ／ＤＡ＋Ｂ＋Ｃ＋Ｄ （５）

式（２）〜式（４）に示す推測値は、式（１）が成り立たない被写体においては誤差を含む。一方、ＰＤの信号に偏りができる撮像素子の周辺部に対応する領域においては、誤差が大きくなるものの、分割されたＰＤ各々の信号を推測できる。よって、撮影後の画像の焦点調節の用途に用いることが可能である。

図２０は、本発明の第５の実施形態による撮像素子が用いられたカメラにおける焦点調節を説明するための図である。

図２０において、瞳分割画像２０００Ａは画素値を推測値ＤＡとした画像である。同様に、瞳分割画像２０００Ｂは画素値を推測値ＤＢとした画像であり、瞳分割画像２０００Ｃは画素値を推測値ＤＣとした画像である。また、瞳分割画像２０００Ｄは画素値を推測値ＤＤとした画像である。

全体制御演算部１０４は瞳分割画像２０００Ａ〜２０００Ｄを水平方向および垂直方向に画素ずらし量Δｐｉｘに応じてずらして合成し、焦点距離の異なる焦点調節画像２００１を得る。焦点調節画像２００１の画素値Ｄｆは次の式（６）によって得られる。
Ｄｆ（ｍ、ｎ）＝ＤＡ（ｍ＋Δｐｉｘ、ｎ＋Δｐｉｘ）＋ＤＢ（ｍ、ｎ＋Δｐｉｘ）＋ＤＣ（ｍ＋Δｐｉｘ、ｎ）＋ＤＤ（ｍ、ｎ） （６）

なお、推測値ＤＡ〜ＤＤおよび画素値Ｄｆについて、ｍ列ｎ行の値を（ｍ、ｎ）を付して示す。

式（６）を用いて、全体制御演算部１０４は画像全体の画素値Ｄｆを求めて焦点調節画像２００１を得る。なお、焦点調節画像２００１は、２×Δｐｉｘ列および２×Δｐｉｘ行だけ画像サイズが小さい。

また、全体制御演算部１０４は画素ずらし量Δｐｉｘを決定する際、画素ずらし量Δｐｉｘを変更しつつ、焦点調節画像２００１において焦点調節を行う対象領域について既知の手法を用いてコントラストを求める。そして、全体制御演算部１０４は当該コントラストが最大となる画素ずらし量Δｐｉｘを求めて、当該画素ずらし量Δｐｉｘを合成画像を生成する際に用いる画素ずらし量とする。

このように、本発明の第５の実施形態においては、第１〜第４の実施形態で説明した撮像素子を第１の駆動モードで駆動する際においても、撮影後の焦点調節を行うことができる。よって、撮影後の焦点調節を行う際に単位画素の全ての受光素子から出力を得る必要がなく、撮像素子から出力する信号量を低減して焦点調節を行うことができる。

以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。例えば、単位画素内に４つ以上の受光素子を備える構成であってもよい。

例えば、上記の実施の形態の機能を制御方法として、この制御方法を撮像素子に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、当該制御プログラムを撮像素子が備えるコンピュータに実行させるようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。

［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１００ 撮像素子
２００ 単位画素
２０１ 垂直出力線
２０３ サンプルホールド回路（Ｓ／Ｈ）
２０４ ＡＤ変換回路（Ａ／Ｄ）
２０５ ＲＡＭＰ生成回路
２０７ 演算回路
２０９ 出力回路
２１０ 垂直走査回路
２１１ 水平走査回路

Claims (14)

1. 複数の受光素子を備える単位画素が２次元マトリックス状に配列された撮像素子であって、
   第１の方向に配置された第１の受光素子の出力を選択的に混合して少なくとも第１の信号および第２の信号を得るとともに、前記第１の方向に交差する第２の方向に配置された第２の受光素子の出力を選択的に混合して少なくとも第３の信号および第４の信号を得る混合手段と、
   第１の駆動モードが設定されると、前記第１の信号、前記第２の信号、前記第３の信号、および前記第４の信号のうち３つの信号を、撮像面位相差ＡＦ制御を行う際の像信号として出力する出力手段と、
   を有することを特徴とする撮像素子。
2. 複数の受光素子を備える単位画素が２次元マトリックス状に配列された撮像素子であって、
   第１の方向に配置された第１の受光素子の出力を選択的に混合して少なくとも第１の信号および第２の信号を得るとともに、前記第１の方向に交差する第２の方向に配置された第２の受光素子の出力を選択的に混合して少なくとも第３の信号および第４の信号を得る混合手段と、
   第１の駆動モードが設定されると、撮像面位相差ＡＦ制御を行う際の像信号として出力する出力手段と、を有し、
   前記混合手段は、前記第１の受光素子の出力および前記第２の受光素子の出力を混合して第５の信号を得ており、
   前記出力手段は、前記第１の信号および前記第２の信号のいずれか、前記第３の信号および前記第４の信号のいずれか、および前記第５の信号を前記像信号として出力することを特徴とする撮像素子。
3. 前記第１の方向は行方向であり、前記第２の方向は列方向であることを特徴とする請求項１又は２に記載の撮像素子。
4. 前記混合手段は加算によって前記混合を行うことを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
5. 前記出力手段は、第２の駆動モードが設定されると、前記第５の信号を画像信号として出力することを特徴とする請求項２に記載の撮像素子。
6. 前記混合手段は、前記第１の受光素子および前記第２の受光素子の出力をＡＤ変換して混合することを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
7. 前記混合手段は、前記第１の受光素子および前記第２の受光素子に蓄積された電荷を電圧に変換する際に混合することを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
8. 同一の列方向に沿って配列された前記単位画素が接続される垂直出力線と、
   前記垂直出力線に接続された容量と、を有し、
   前記混合手段は前記容量を介して前記垂直出力線に前記第１の受光素子および前記第２の受光素子の出力を出力して混合を行うことを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
9. 同一の列方向に沿って配列された前記単位画素は複数の増幅手段を有し、
   前記単位画素は前記複数の増幅手段を介して垂直出力線と接続され、
   前記混合手段は複数の増幅手段により共通の垂直出力線に前記受光素子の信号を出力して混合を行うことを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
10. 請求項１に記載の撮像素子と、
    前記３つの信号に基づいて前記第１信号、前記第２の信号、前記第３の信号、および前記第４の信号のうちの残りの信号を求めて、前記撮像面位相差ＡＦ制御を行う制御手段と、
    を有することを特徴とする撮像装置。
11. 前記制御手段は、前記３つの信号に基づいて前記第１の受光素子の出力および前記第２の受光素子の出力に応じた画像信号を求めることを特徴とする請求項１０に記載の撮像装置。
12. 請求項２に記載の撮像素子と、
    前記第１の信号、前記第３の信号、および前記第５の信号に基づいて前記第２の信号および前記第４の信号を求めて前記撮像面位相差ＡＦ制御を行う制御手段と、
    を有することを特徴とする撮像装置。
13. 複数の受光素子を備える単位画素が２次元マトリックス状に配列された撮像素子の制御方法であって、
    第１の方向に配置された第１の受光素子の出力を選択的に混合して少なくとも第１の信号および第２の信号を得るとともに、前記第１の方向に交差する第２の方向に配置された第２の受光素子の出力を選択的に混合して少なくとも第３の信号および第４の信号を得る混合ステップと、
    第１の駆動モードが設定されると、前記第１の信号、前記第２の信号、前記第３の信号、および前記第４の信号のうち３つの信号を、撮像面位相差ＡＦ制御を行う際の像信号として出力する出力ステップと、
    を有することを特徴とする制御方法。
14. 複数の受光素子を備える単位画素が２次元マトリックス状に配列された撮像素子で用いられる制御プログラムであって、
    前記撮像素子が備えるコンピュータに、
    第１の方向に配置された第１の受光素子の出力を選択的に混合して少なくとも第１の信号および第２の信号を得るとともに、前記第１の方向に交差する第２の方向に配置された第２の受光素子の出力を選択的に混合して少なくとも第３の信号および第４の信号を得る混合ステップと、
    第１の駆動モードが設定されると、前記第１の信号、前記第２の信号、前記第３の信号、および前記第４の信号のうち３つの信号を、撮像面位相差ＡＦ制御を行う際の像信号として出力する出力ステップと、
    を実行させることを特徴とする制御プログラム。

Images