JP2017224743A - Wiring board and method for manufacturing the same - Google Patents
Wiring board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2017224743A JP2017224743A JP2016119560A JP2016119560A JP2017224743A JP 2017224743 A JP2017224743 A JP 2017224743A JP 2016119560 A JP2016119560 A JP 2016119560A JP 2016119560 A JP2016119560 A JP 2016119560A JP 2017224743 A JP2017224743 A JP 2017224743A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- diameter
- electrolytic plating
- conductor
- diameter via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、半導体素子等を搭載するため等に用いられる配線基板およびその製造方法に関するものである。 The present invention relates to a wiring board used for mounting a semiconductor element or the like and a manufacturing method thereof.
従来、半導体集積回路素子等の半導体素子を搭載するため等に用いられる配線基板として、ビルドアップ法により形成された配線基板が知られている。この配線基板は、絶縁層と配線導体とを交互に多層に積層して成り、下層の絶縁層上に形成された下層の配線導体と、上層の絶縁層上に形成された上層の配線導体とを、下層の配線導体を底面として上層の絶縁層に設けられたビアホール内に充填されたビア導体により電気的および熱的に接続してなる。 Conventionally, a wiring board formed by a build-up method is known as a wiring board used for mounting a semiconductor element such as a semiconductor integrated circuit element. This wiring board is formed by alternately laminating insulating layers and wiring conductors in multiple layers, a lower wiring conductor formed on a lower insulating layer, and an upper wiring conductor formed on an upper insulating layer. Are electrically and thermally connected by a via conductor filled in a via hole provided in an upper insulating layer with the lower wiring conductor as a bottom surface.
このような配線基板は、以下のようにして作製される。まず、下層の絶縁層上に下層の配線導体を所定のパターンに形成する。なお、下層の絶縁層としては、ガラス繊維基材に熱硬化性樹脂を含浸させて成るガラス繊維強化樹脂層や、熱硬化性樹脂中にシリカ等の無機絶縁フィラーを分散させて成るフィラー含有樹脂層が好適に用いられる。また、下層の配線導体としては、銅箔や銅めっき層が好適に用いられる。 Such a wiring board is manufactured as follows. First, a lower wiring conductor is formed in a predetermined pattern on a lower insulating layer. As the lower insulating layer, a glass fiber reinforced resin layer obtained by impregnating a glass fiber base material with a thermosetting resin, or a filler-containing resin obtained by dispersing an inorganic insulating filler such as silica in a thermosetting resin A layer is preferably used. Further, as the lower wiring conductor, a copper foil or a copper plating layer is preferably used.
次に、下層の絶縁層および下層の配線導体上に上層の絶縁層を積層する。上層の絶縁層としては、ガラス繊維基材に熱硬化性樹脂を含浸させて成るガラス繊維強化樹脂層や、熱硬化性樹脂中にシリカ等の無機絶縁フィラーを分散させて成るフィラー含有樹脂層が好適に用いられる。上層の絶縁層の厚みは２５〜５０μｍ程度である。 Next, an upper insulating layer is laminated on the lower insulating layer and the lower wiring conductor. Examples of the upper insulating layer include a glass fiber reinforced resin layer obtained by impregnating a glass fiber base material with a thermosetting resin, and a filler-containing resin layer obtained by dispersing an inorganic insulating filler such as silica in a thermosetting resin. Preferably used. The thickness of the upper insulating layer is about 25 to 50 μm.
次に、上層の絶縁層の所定位置に、下層の配線導体を底面とするビアホールを形成する。ビアホールの形成には、炭酸ガスレーザやＹＡＧレーザによるレーザ加工法が好適に用いられる。ビアホールの直径は、３０〜２００μｍ程度である。 Next, a via hole whose bottom surface is the lower wiring conductor is formed at a predetermined position of the upper insulating layer. For the formation of the via hole, a laser processing method using a carbon dioxide laser or a YAG laser is preferably used. The diameter of the via hole is about 30 to 200 μm.
次に、ビアホール内を含む上層の樹脂層の表面に厚みが０．１〜１μｍ程度の無電解銅めっき層を被着させる。無電解銅めっき層は、電解銅めっきを被着させるための下地金属層として機能する。 Next, an electroless copper plating layer having a thickness of about 0.1 to 1 μm is deposited on the surface of the upper resin layer including the inside of the via hole. The electroless copper plating layer functions as a base metal layer for depositing electrolytic copper plating.
次に、無電解銅めっき層上に、上層の配線導体に対応する形状の開口を有するめっきレジスト層を被着形成した後、めっきレジスト層の開口内の無電解銅めっき層上に上層の配線導体に応じた形状の電解銅めっき層を１０〜２０μｍ程度の厚みに被着させる。このとき、ビアホール内に電解銅めっきが充填されてビア導体が形成される。 Next, after depositing and forming a plating resist layer having an opening corresponding to the upper wiring conductor on the electroless copper plating layer, the upper wiring is formed on the electroless copper plating layer in the opening of the plating resist layer. An electrolytic copper plating layer having a shape corresponding to the conductor is applied to a thickness of about 10 to 20 μm. At this time, electrolytic copper plating is filled in the via hole to form a via conductor.
次に、めっきレジスト層を剥離して除去するとともに、電解銅めっき層が被着されていない部分の無電解銅めっき層をエッチング除去することにより上層の配線導体が形成される。以後、必要に応じてさらに上層の絶縁層および配線導体を上記と同様の方法で形成し、最後に必要に応じて最表層にソルダーレジスト層を形成することにより配線基板が完成する。 Next, the plating resist layer is peeled and removed, and the upper wiring conductor is formed by etching away the electroless copper plating layer where the electrolytic copper plating layer is not deposited. Thereafter, if necessary, further upper insulating layers and wiring conductors are formed by the same method as described above, and finally a solder resist layer is formed on the outermost layer as necessary to complete the wiring board.
ところで、配線基板によっては、同一の絶縁層に直径が１００〜２００μｍ程度の大径ビアホールと、直径が３０〜８０μｍ程度の小径ビアホールとを備えたものがある。 By the way, some wiring boards have the same insulating layer provided with a large diameter via hole having a diameter of about 100 to 200 μm and a small diameter via hole having a diameter of about 30 to 80 μm.
このように、同一の絶縁層に直径が１００〜２００μｍ程度の大径ビアホールと、直径が３０〜８０μｍ程度の小径ビアホールとが形成されている場合、大径ビアホールは小径ビアホールに比べて電解銅めっきにより十分に充填されにくい。その結果、大径ビアホールに充填されたビア導体上の上層の配線導体が大きく凹んでしまい、このビア導体を介した下層の配線導体と上層の配線導体との間の良好な電気的および熱的接続が損なわれてしまうことがある。 Thus, when a large-diameter via hole having a diameter of about 100 to 200 μm and a small-diameter via hole having a diameter of about 30 to 80 μm are formed in the same insulating layer, the large-diameter via hole is electrolytic copper plated as compared with the small-diameter via hole. It is hard to be filled enough. As a result, the upper-layer wiring conductor on the via conductor filled in the large-diameter via hole is greatly recessed, and good electrical and thermal contact between the lower-layer wiring conductor and the upper-layer wiring conductor via the via conductor is obtained. Connections may be lost.
本発明は、同一の絶縁層に大径ビアホールと、小径ビアホールとが形成されている場合に、大径ビアホールが電解めっきから成るビア導体により十分に充填され、ビア導体を介した良好な電気的および熱的接続が可能な配線基板を提供することを課題とする。 In the present invention, when a large-diameter via hole and a small-diameter via hole are formed in the same insulating layer, the large-diameter via hole is sufficiently filled with a via conductor made of electrolytic plating, and a good electrical connection via the via conductor is achieved. Another object of the present invention is to provide a wiring board capable of thermal connection.
本発明の配線基板は、下層の配線導体と、該下層の配線導体上に積層されており、第１の直径を有する大径ビアホールおよび前記第１の直径よりも小さな第２の直径を有する小径ビアホールが前記下層の配線導体を底面として形成された絶縁層と、前記大径ビアホールおよび前記小径ビアホールを充填する電解めっきから成るビア導体およびその上の上層の配線導体と、を具備して成る配線基板であって、前記電解めっきは、第１の電解めっきおよび第２の電解めっきを含み、前記大径ビアホールを充填する前記ビア導体は、前記大径ビアホールの径方向の中央部を充填する前記第１の電解めっきおよび前記大径ビアホールの径方向の外周部を充填する前記第２の電解めっきから成り、前記小径ビアホールを充填するビア導体および前記上層の配線導体は、前記第２の電解めっきから成ることを特徴とするものである。 The wiring board of the present invention is laminated on a lower wiring conductor, a large-sized via hole having a first diameter, and a small diameter having a second diameter smaller than the first diameter. A wiring comprising an insulating layer in which a via hole is formed with the lower wiring conductor as a bottom surface, a via conductor made of electrolytic plating filling the large diameter via hole and the small diameter via hole, and an upper wiring conductor thereon In the substrate, the electrolytic plating includes first electrolytic plating and second electrolytic plating, and the via conductor that fills the large-diameter via hole fills a radial central portion of the large-diameter via hole. A via conductor and the upper layer comprising the first electrolytic plating and the second electrolytic plating filling a radial outer peripheral portion of the large-diameter via hole and filling the small-diameter via hole Wiring conductor is characterized in that consisting of the second electrolytic plating.
また、本発明の配線基板の製造方法は、下層の配線導体上に積層された絶縁層に、第１の直径を有する大径ビアホールおよび前記第１の直径よりも小さな第２の直径を有する小径ビアホールを、前記下層の配線導体を底面として形成する工程と、前記絶縁層の表面ならびに前記大径ビアホールの内部および前記小径ビアホールの内部に電解めっき用の下地金属層を被着させる工程と、前記下地金属層上に、前記大径ビアホールの径方向の中央部上を選択的に露出させる第１のめっきレジスト層を形成する工程と、前記第１のめっきレジストから露出する前記大径ビアホールの径方向の中央部上に第１の電解めっきを被着させ、前記大径ビアホールの径方向の中央部を前記第１の電解めっきで充填する工程と、前記第１のめっきレジスト層を剥離除去した後、前記下地金属層上に、前記大径ビアホール上および前記小径ビアホール上を露出させる第２のめっきレジスト層を形成する工程と、前記第２のめっきレジスト層から露出する前記大径ビアホール上および前記小径ビアホール上に第２の電解めっきを被着させ、該第２の電解めっきで前記大径ビアホールの径方向の外周部および前記小径ビアホールを充填して前記大径ビアホール内に前記第１および第２の電解めっきから成るビア導体を形成するとともに、前記小径ビアホール内に前記第２の電解めっきから成るビア導体を形成し、さらに、前記各ビア導体上に前記第２の電解めっきから成る上層の配線導体を形成する工程と、前記第２のめっきレジスト層を剥離除去するとともに、前記上層の配線導体から露出する前記下地金属層をエッチング除去する工程と、を行うことを特徴とするものである。 In the method for manufacturing a wiring board according to the present invention, a large-diameter via hole having a first diameter and a small-diameter having a second diameter smaller than the first diameter are formed in an insulating layer stacked on a lower wiring conductor. Forming a via hole with the lower wiring conductor as a bottom surface; depositing a base metal layer for electrolytic plating on the surface of the insulating layer and inside the large-diameter via hole and inside the small-diameter via hole; Forming a first plating resist layer that selectively exposes a central portion in a radial direction of the large-diameter via hole on a base metal layer; and a diameter of the large-diameter via hole exposed from the first plating resist. Depositing the first electrolytic plating on the central portion in the direction, filling the radial central portion of the large via hole with the first electrolytic plating, and stripping the first plating resist layer After removing, a step of forming a second plating resist layer exposing the large-diameter via hole and the small-diameter via hole on the base metal layer, and the large-diameter via hole exposed from the second plating resist layer A second electrolytic plating is deposited on the top and the small-diameter via hole, and the second electrolytic plating fills the outer peripheral portion in the radial direction of the large-diameter via hole and the small-diameter via hole so as to fill the large-diameter via hole. Forming via conductors made of the first and second electrolytic platings, forming via conductors made of the second electrolytic plating in the small-diameter via holes, and further forming the via conductors on the respective via conductors from the second electrolytic plating. Forming the upper wiring conductor, and peeling and removing the second plating resist layer and exposing the base metal exposed from the upper wiring conductor A step of the layer etched away, and is characterized in that to perform.
本発明の配線基板によれば、大径ビアホールを充填するビア導体は、その径方向の中央部が第１の電解めっきおよびその径方向の外周部が第２の電解めっきから成り、小径ビアホールを充填するビア導体は、第２の電解めっきから成ることから、大径ビアホールが第１および第２の電解めっきから成るビア導体により十分に充填される。したがって、ビア導体を介した良好な電気的および熱的接続が可能な配線基板を提供することができる。 According to the wiring board of the present invention, the via conductor filling the large-diameter via hole is composed of the first electrolytic plating at the central portion in the radial direction and the second electrolytic plating at the outer peripheral portion in the radial direction. Since the via conductor to be filled is made of the second electrolytic plating, the large-diameter via hole is sufficiently filled with the via conductor made of the first and second electrolytic plating. Therefore, it is possible to provide a wiring board capable of good electrical and thermal connection via the via conductor.
本発明の配線基板の製造方法によれば、大径ビアホールの径方向の中央部を第１の電解めっきで充填し後、大径ビアホールの径方向の外周部および小径ビアホールを第２の電解めっきで充填することから、大径ビアホールを第１および第２の電解めっきにより十分に充填することができる。したがって、ビア導体を介した良好な電気的および熱的接続が可能な配線基板を提供することができる。 According to the method for manufacturing a wiring board of the present invention, after filling the radial central portion of the large via hole with the first electrolytic plating, the radial outer peripheral portion of the large via hole and the small via hole are second electrolytic plated. Therefore, the large-sized via hole can be sufficiently filled by the first and second electrolytic plating. Therefore, it is possible to provide a wiring board capable of good electrical and thermal connection via the via conductor.
次に、本発明の配線基板およびその製造方法を、添付の図面を参照して説明する。 Next, a wiring board and a manufacturing method thereof according to the present invention will be described with reference to the accompanying drawings.
図１に、本発明の配線基板の実施形態例を要部概略断面図で示す。本例の配線基板１００は、下層の絶縁層１と、下層の配線導体２と、上層の絶縁層３と、ビア導体４と、上層の配線導体５とを有している。 FIG. 1 is a schematic cross-sectional view showing a main part of an embodiment of the wiring board according to the present invention. The wiring substrate 100 of this example includes a lower insulating layer 1, a lower wiring conductor 2, an upper insulating layer 3, a via conductor 4, and an upper wiring conductor 5.
下層の絶縁層１は、例えば樹脂系の電気絶縁材料から成る。樹脂系の電気絶縁材料としては、例えばガラス繊維基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成るガラス繊維強化樹脂層や、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂中にシリカ等の無機絶縁フィラーを分散させて成るフィラー含有樹脂層等が好適に用いられる。下層の絶縁層１の厚みは、２０〜８００μｍ程度である。 The lower insulating layer 1 is made of, for example, a resin-based electrical insulating material. Examples of the resin-based electrical insulating material include a glass fiber reinforced resin layer obtained by impregnating a glass fiber base material with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin, or a heat treatment such as an epoxy resin or a bismaleimide triazine resin. A filler-containing resin layer obtained by dispersing an inorganic insulating filler such as silica in a curable resin is preferably used. The thickness of the lower insulating layer 1 is about 20 to 800 μm.
下層の配線導体２は、例えば銅箔や銅めっき等の銅から成る。下層の配線導体２の厚みは、１０〜５０μｍ程度である。 The lower wiring conductor 2 is made of copper such as copper foil or copper plating. The thickness of the lower wiring conductor 2 is about 10 to 50 μm.
上層の絶縁層３は、下層の絶縁層１と同様の樹脂系の電気絶縁材料から成る。上層の絶縁層３の厚みは、２０〜５０μｍ程度である。 The upper insulating layer 3 is made of the same resin-based electrical insulating material as the lower insulating layer 1. The thickness of the upper insulating layer 3 is about 20 to 50 μm.
上層の絶縁層３には、大径ビアホール３ａと小径ビアホール３ｂとが形成されている。これらのビアホール３ａ，３ｂは、それぞれ下層の配線導体２を底面として形成されている。大径ビアホール３ａの直径は、１００〜２００μｍ程度である。小径ビアホール３ｂの直径は３０〜８０μｍ程度である。 A large diameter via hole 3a and a small diameter via hole 3b are formed in the upper insulating layer 3. These via holes 3a and 3b are formed with the lower wiring conductor 2 as a bottom surface. The diameter of the large via hole 3a is about 100 to 200 μm. The diameter of the small diameter via hole 3b is about 30 to 80 μm.
ビア導体４は、大径ビアホール３ａ内および小径ビアホール３ｂ内に充填されている。なお、ビア導体４とは、ビアホール３ａ，３ｂ底面からビアホール３ａ，３ｂの開口縁までを充填する部分を意味する。 The via conductor 4 is filled in the large diameter via hole 3a and the small diameter via hole 3b. The via conductor 4 means a portion that fills from the bottom surfaces of the via holes 3a and 3b to the opening edges of the via holes 3a and 3b.
上層の配線導体５は、ビア導体４上および上層の絶縁層３上に形成されている。上層の配線導体５は、ビア導体４の少なくとも一部と一体的に形成されている。上層の配線導体５の厚みは、１０〜２０μｍ程度である。 The upper wiring conductor 5 is formed on the via conductor 4 and the upper insulating layer 3. The upper wiring conductor 5 is formed integrally with at least a part of the via conductor 4. The upper wiring conductor 5 has a thickness of about 10 to 20 μm.
ビア導体４および上層の配線導体５は、これらを構成する導体として下地金属層６と第１の電解めっき７および第２の電解めっき８とを含んでいる。下地金属層６は、例えば無電解銅めっきから成る。下地金属層６の厚みは０．１〜１μｍ程度である。第１および第２の電解めっき７，８は、例えば電解銅めっきから成る。 The via conductor 4 and the upper wiring conductor 5 include a base metal layer 6, a first electrolytic plating 7 and a second electrolytic plating 8 as conductors constituting them. The base metal layer 6 is made of, for example, electroless copper plating. The thickness of the base metal layer 6 is about 0.1 to 1 μm. The first and second electrolytic platings 7 and 8 are made of, for example, electrolytic copper plating.
第１の電解めっき７は、大径ビアホール３ａの径方向の中央部を充填している。第２の電解めっき８は、大径ビアホール３ａの径方向の外周部および小径ビアホール３ｂを充填している。これにより大径ビアホール３ａは、第１および第２の電解めっき７，８から成るビア導体４により充填されている。また、小径ビアホール３ｂは、第２の電解めっき８から成るビア導体４により充填されている。さらに、第２の電解めっき８は、上層の配線導体５を形成している。なお、大径ビアホール３ａの径方向の中央部を充填する第１の電解めっき７の直径は３０〜８０μｍ程度である。 The first electrolytic plating 7 fills the radial central portion of the large-diameter via hole 3a. The second electrolytic plating 8 fills the radial outer periphery of the large diameter via hole 3a and the small diameter via hole 3b. Thus, the large-diameter via hole 3a is filled with the via conductor 4 composed of the first and second electrolytic platings 7 and 8. The small-diameter via hole 3 b is filled with a via conductor 4 made of the second electrolytic plating 8. Further, the second electrolytic plating 8 forms an upper wiring conductor 5. In addition, the diameter of the 1st electroplating 7 which fills the radial direction center part of the large diameter via hole 3a is about 30-80 micrometers.
このように、本例の配線基板１００によれば、大径ビアホール３ａを充填するビア導体４は、大径ビアホール３ａの径方向の中央部を充填する第１の電解めっき７および大径ビアホール３ａの径方向の外周部を充填する第２の電解めっき８から成り、小径ビアホール３ｂを充填するビア導体４は、第２の電解めっき８から成ることから、大径ビアホール３ａは、大径であるにも拘わらず第１および第２の電解めっき７，８から成るビア導体４により十分に充填されている。したがって、ビア導体４を介した良好な電気的および熱的接続が可能な配線基板１００を提供することができる。 Thus, according to the wiring board 100 of this example, the via conductor 4 filling the large-diameter via hole 3a includes the first electrolytic plating 7 and the large-diameter via hole 3a filling the central portion in the radial direction of the large-diameter via hole 3a. Since the via conductor 4 filling the small diameter via hole 3b is composed of the second electrolytic plating 8, the large diameter via hole 3a has a large diameter. Nevertheless, the via conductor 4 composed of the first and second electrolytic platings 7 and 8 is sufficiently filled. Therefore, it is possible to provide the wiring board 100 capable of good electrical and thermal connection via the via conductor 4.
次に本発明の配線基板の製造方法の実施形態例を上述の配線基板１００を製造する場合を例に説明する。 Next, an embodiment of the method for manufacturing a wiring board according to the present invention will be described by taking the case of manufacturing the above-described wiring board 100 as an example.
まず、図２（ａ）に示すように、下層の絶縁層１の上面に下層の配線導体２を形成する。下層の絶縁層１としては、ガラス繊維基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成るガラス繊維強化樹脂層や、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂中にシリカ等の無機絶縁フィラーを分散させて成るフィラー含有樹脂層が好適に用いられる。下層の配線導体２としては、銅箔や銅めっき層が好適用いられ、周知のサブトラクティブ法やセミアディティブ法等の配線形成技術を用いることにより所定のパターンに形成される。なお、下層の絶縁層１の厚みは２０〜８００μｍ程度であり、下層の配線導体２の厚みは１０〜５０μｍ程度である。 First, as shown in FIG. 2A, the lower wiring conductor 2 is formed on the upper surface of the lower insulating layer 1. As the lower insulating layer 1, a glass fiber reinforced resin layer obtained by impregnating a glass fiber base material with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin, or a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin. A filler-containing resin layer obtained by dispersing an inorganic insulating filler such as silica in the resin is preferably used. As the lower wiring conductor 2, a copper foil or a copper plating layer is preferably used, and is formed in a predetermined pattern by using a wiring forming technique such as a well-known subtractive method or semi-additive method. The lower insulating layer 1 has a thickness of about 20 to 800 μm, and the lower wiring conductor 2 has a thickness of about 10 to 50 μm.
次に、図２（ｂ）に示すように、下層の絶縁層１および下層の配線導体２の上に、上層の絶縁層３を積層する。上層の絶縁層３としては、下層の絶縁層１と同様にガラス繊維基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成るガラス繊維強化樹脂層や、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂中にシリカ等の無機絶縁フィラーを分散させて成るフィラー含有樹脂層が好適に用いられる。なお、上層の絶縁層３の厚みは２０〜５０μｍ程度である。 Next, as shown in FIG. 2B, the upper insulating layer 3 is laminated on the lower insulating layer 1 and the lower wiring conductor 2. As the upper insulating layer 3, as in the lower insulating layer 1, a glass fiber reinforced resin layer obtained by impregnating a glass fiber base material with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin, an epoxy resin or a bis A filler-containing resin layer in which an inorganic insulating filler such as silica is dispersed in a thermosetting resin such as maleimide triazine resin is preferably used. The upper insulating layer 3 has a thickness of about 20 to 50 μm.
次に、図２（ｃ）に示すように、上層の絶縁層３に、それぞれが下層の配線導体２を底面とする大径ビアホール３ａおよび小径ビアホール３ｂを形成する。大径ビアホール３ａの直径は１００〜２００μｍ程度である。小径ビアホール３ｂの直径は３０〜８０μｍ程度である。ビアホール３ａ，３ｂの形成には、炭酸ガスレーザやＹＡＧレーザによるレーザ加工法を用いる。なお、ビアホール３ａ，３ｂを形成した後は、デスミア処理を行うことが好ましい。デスミア処理は水酸化ナトリウム等を含むアルカリ性水溶液で膨潤処理後、過マンガン酸カリウム処理をし、最後に硫酸等を含む酸性水溶液で還元処理することにより行なわれる。 Next, as shown in FIG. 2C, a large-diameter via hole 3a and a small-diameter via hole 3b each having a lower wiring conductor 2 as a bottom surface are formed in the upper insulating layer 3. The diameter of the large via hole 3a is about 100 to 200 μm. The diameter of the small diameter via hole 3b is about 30 to 80 μm. For the formation of the via holes 3a and 3b, a laser processing method using a carbon dioxide gas laser or a YAG laser is used. In addition, it is preferable to perform a desmear process after forming the via holes 3a and 3b. The desmear treatment is performed by swelling treatment with an alkaline aqueous solution containing sodium hydroxide and the like, followed by potassium permanganate treatment, and finally reduction treatment with an acidic aqueous solution containing sulfuric acid and the like.
次に、図３（ｄ）に示すように、ビアホール３ａ，３ｂ内を含む上層の樹脂層３の表面に厚みが０．１〜１μｍ程度の下地金属層６を被着させる。下地金属層６としては、無電解銅めっきが好適に用いられる。なお、無電解銅めっきから成る下地金属層６を被着させる前に、ソフトエッチグ処理、クリーナーコンディショナー処理、アクチベーター処理、アクセレレーター処理等の前処理を行う。無電解銅めっきから成る下地金属層６を被着させるには市販の無電解銅めっき液を用いればよい。 Next, as shown in FIG. 3D, a base metal layer 6 having a thickness of about 0.1 to 1 μm is deposited on the surface of the upper resin layer 3 including the inside of the via holes 3a and 3b. As the base metal layer 6, electroless copper plating is suitably used. In addition, before depositing the base metal layer 6 made of electroless copper plating, pretreatment such as soft etching treatment, cleaner conditioner treatment, activator treatment, and accelerator treatment is performed. A commercially available electroless copper plating solution may be used to deposit the base metal layer 6 made of electroless copper plating.
次に、図３（ｅ）に示すように、下地金属層６上に、第１のめっきレジスト層９を形成する。第１のめっきレジスト層９は、大径ビアホール３ａの径方向の中央部上を選択的に露出させるマスクパターンを有している。第１のめっきレジスト層９により露出される大径ビアホール３ａの径方向の中央部の直径は、３０〜８０μｍ程度である。このような第１のめっきレジスト層９は、市販のドライフィルムレジストを熱間プレスにより積層した後、フォトリソグラフィー技術を採用して露光および現像することにより形成することができる。 Next, as shown in FIG. 3E, a first plating resist layer 9 is formed on the base metal layer 6. The first plating resist layer 9 has a mask pattern that selectively exposes the central portion in the radial direction of the large-diameter via hole 3a. The diameter of the central portion in the radial direction of the large diameter via hole 3a exposed by the first plating resist layer 9 is about 30 to 80 μm. Such a first plating resist layer 9 can be formed by laminating a commercially available dry film resist by hot pressing, and then exposing and developing using a photolithography technique.
次に、図３（ｆ）に示すように、第１のめっきレジスト層９から露出する大径ビアホール３ａの径方向の中央部上に第１の電解めっき７を被着させ、大径ピアホール３ａの径方向の中央部を第１の電解めっき７により充填する。第１の電解めっき７としては、電解銅めっきが好適に用いられる。第１の電解めっき７は、上層の絶縁層３の上面を超えない厚みとする。 Next, as shown in FIG. 3 (f), the first electrolytic plating 7 is deposited on the radial central portion of the large-diameter via hole 3a exposed from the first plating resist layer 9, and the large-diameter peer hole 3a. The central portion in the radial direction is filled with the first electrolytic plating 7. As the first electrolytic plating 7, electrolytic copper plating is suitably used. The first electrolytic plating 7 has a thickness that does not exceed the upper surface of the upper insulating layer 3.
次に、図４（ｇ）に示すように、第１のめっきレジスト層９を除去する。第１のめっきレジスト層９の除去には、例えば水酸化ナトリウム等を含むアルカリ系の剥離液を用いればよい。 Next, as shown in FIG. 4G, the first plating resist layer 9 is removed. For removing the first plating resist layer 9, an alkaline stripping solution containing, for example, sodium hydroxide may be used.
次に、図４（ｈ）に示すように、下地金属層６上に、第２のめっきレジスト層１０を形成する。第２のめっきレジスト層１０は、大径ビアホール３ａ上および小径ビアホール３ｂ上を露出させるマスクパターンを有している。このような第２のめっきレジスト層１０は、第１のめっきレジスト層９と同様に、市販のドライフィルムレジストを熱間プレスにより積層した後、フォトリソグラフィー技術を採用して露光および現像することにより形成することができる。 Next, as shown in FIG. 4H, a second plating resist layer 10 is formed on the base metal layer 6. The second plating resist layer 10 has a mask pattern that exposes the large diameter via hole 3a and the small diameter via hole 3b. Like the first plating resist layer 9, such a second plating resist layer 10 is obtained by laminating a commercially available dry film resist by hot pressing, and then exposing and developing using a photolithography technique. Can be formed.
次に、図４（ｉ）に示すように、第２のめっきレジスト層１０から露出する大径ビアホール３ａ上および小径ビアホール３ｂ上に第２の電解めっき８を被着させ、大径ビアホール３ａの径方向の外周部および小径ビアホール３ｂを第２の電解めっき８で充填するとともに、さらにその上に厚みが１０〜２０μｍの第２の電解めっき８を被着させる。第２の電解めっき８としては、電解銅めっきが好適に用いられる。これにより、大径ビアホール３ａ内に第１および第２の電解めっき７，８から成るビア導体４が形成されるとともに小径ビアホール３ｂ内に第２の電解めっき８から成るビア導体４が形成される。また、第２の電解めっき８から成る上層の配線導体５が形成される。 Next, as shown in FIG. 4I, the second electrolytic plating 8 is deposited on the large diameter via hole 3a and the small diameter via hole 3b exposed from the second plating resist layer 10, and the large diameter via hole 3a is formed. The outer peripheral portion in the radial direction and the small-diameter via hole 3b are filled with the second electrolytic plating 8, and the second electrolytic plating 8 having a thickness of 10 to 20 μm is further deposited thereon. As the second electrolytic plating 8, electrolytic copper plating is suitably used. As a result, the via conductor 4 composed of the first and second electrolytic platings 7 and 8 is formed in the large diameter via hole 3a, and the via conductor 4 composed of the second electrolytic plating 8 is formed in the small diameter via hole 3b. . Further, an upper wiring conductor 5 made of the second electrolytic plating 8 is formed.
このとき、大径ビアホール３ａの径方向の中央部は、第１の電解めっき７により既に充填されているとから、大径ビアホール３ａの径方向の外周部を小径ビアホール３ｂとともに第２の電解めっき８により充填することにより、大径ビアホール３ａを第１および第２の電解めっき７，８により十分に充填することができる。 At this time, since the central portion in the radial direction of the large diameter via hole 3a is already filled with the first electrolytic plating 7, the outer peripheral portion in the radial direction of the large diameter via hole 3a together with the small diameter via hole 3b is subjected to the second electrolytic plating. By filling with 8, the large-diameter via hole 3 a can be sufficiently filled with the first and second electrolytic platings 7 and 8.
次に、図５（ｊ）に示すように、第２のめっきレジスト層１０を除去する。第２のめっきレジスト層１０の除去には、第１のめっきレジスト層９の場合と同様に、例えば水酸化ナトリウム等を含むアルカリ系の剥離液を用いればよい。 Next, as shown in FIG. 5J, the second plating resist layer 10 is removed. For the removal of the second plating resist layer 10, as in the case of the first plating resist layer 9, for example, an alkaline stripping solution containing sodium hydroxide or the like may be used.
最後に、図５（ｋ）に示すように、上層の配線導体５から露出する下地金属層６をエッチング除去することにより、大径ビアホール３ａが第１および第２の電解めっき７，８から成るビア導体４で充填されるとともに小径ビアホール３ｂが第２の電解めっき８から成るビア導体４で充填され、さらにその上に第２の電解めっき８から成る上層の配線導体５が形成された配線基板１００が完成する。 Finally, as shown in FIG. 5 (k), by removing the underlying metal layer 6 exposed from the upper wiring conductor 5, the large-diameter via hole 3a is composed of the first and second electrolytic platings 7 and 8. A wiring board filled with the via conductor 4 and filled with the via conductor 4 made of the second electrolytic plating 8 and the upper wiring conductor 5 made of the second electrolytic plating 8 thereon. 100 is completed.
以上説明したように、本発明の配線基板の製造方法によれば、大径ビアホール３ａの径方向の中央部を第１の電解めっき７で充填した後、大径ビアホール３ａの径方向の外周部および小径ビアホール３ｂを第２の電解めっき８で充填することから、大径ビアホール３ａを第１および第２の電解めっき７，８から成るビア導体４により十分に充填することができる。したがって、ビア導体４を介した良好な電気的および熱的接続が可能な配線基板１００を提供することができる。 As described above, according to the method for manufacturing a wiring board of the present invention, after the central portion in the radial direction of the large diameter via hole 3a is filled with the first electrolytic plating 7, the outer peripheral portion in the radial direction of the large diameter via hole 3a. Since the small diameter via hole 3 b is filled with the second electrolytic plating 8, the large diameter via hole 3 a can be sufficiently filled with the via conductor 4 composed of the first and second electrolytic plating 7 and 8. Therefore, it is possible to provide the wiring board 100 capable of good electrical and thermal connection via the via conductor 4.
２ 下層の配線導体
３ 絶縁層
３ａ 大径ビアホール
３ｂ 小径ビアホール
４ ビア導体
５ 上層の配線導体
６ 下地金属層
７ 第１の電解めっき
８ 第２の電解めっき
９ 第１のめっきレジスト層
１０ 第２のめっきレジスト層
2 Lower-layer wiring conductor 3 Insulating layer 3a Large-diameter via hole 3b Small-diameter via hole 4 Via conductor 5 Upper-layer wiring conductor 6 Underlying metal layer 7 First electrolytic plating 8 Second electrolytic plating 9 First plating resist layer 10 Second Plating resist layer
Claims (2)
前記絶縁層の表面ならびに前記大径ビアホールの内部および前記小径ビアホールの内部に電解めっき用の下地金属層を被着させる工程と、
前記下地金属層上に、前記大径ビアホールの径方向の中央部上を選択的に露出させる第１のめっきレジスト層を形成する工程と、
前記第１のめっきレジストから露出する前記大径ビアホールの径方向の中央部上に第１の電解めっきを被着させ、前記大径ビアホールの径方向の中央部を前記第１の電解めっきで充填する工程と、
前記第１のめっきレジスト層を剥離除去した後、前記下地金属層上に、前記大径ビアホール上および前記小径ビアホール上を露出させる第２のめっきレジスト層を形成する工程と、
前記第２のめっきレジスト層から露出する前記大径ビアホール上および前記小径ビアホール上に第２の電解めっきを被着させ、該第２の電解めっきで前記大径ビアホールの径方向の外周部および前記小径ビアホールを充填して前記大径ビアホール内に前記第１および第２の電解めっきから成るビア導体を形成するとともに、前記小径ビアホール内に前記第２の電解めっきから成るビア導体を形成し、さらに、前記各ビア導体上に前記第２の電解めっきから成る上層の配線導体を形成する工程と、
前記第２のめっきレジスト層を剥離除去するとともに、前記上層の配線導体から露出する前記下地金属層をエッチング除去する工程と、
を行うことを特徴とする配線基板の製造方法。 A large-diameter via hole having a first diameter and a small-diameter via hole having a second diameter smaller than the first diameter are formed in an insulating layer stacked on the lower wiring conductor with the lower wiring conductor as a bottom surface. And a process of
Depositing a base metal layer for electrolytic plating on the surface of the insulating layer and the inside of the large diameter via hole and the inside of the small diameter via hole;
Forming a first plating resist layer on the underlying metal layer to selectively expose a central portion in a radial direction of the large via hole;
A first electrolytic plating is deposited on a radial central portion of the large via hole exposed from the first plating resist, and the radial central portion of the large via hole is filled with the first electrolytic plating. And a process of
Forming a second plating resist layer that exposes the large-diameter via hole and the small-diameter via hole on the underlying metal layer after peeling and removing the first plating resist layer;
A second electrolytic plating is applied on the large-diameter via hole and the small-diameter via hole exposed from the second plating resist layer, and the radial outer periphery of the large-diameter via hole is formed by the second electrolytic plating, and the Forming a via conductor made of the first and second electrolytic plating in the large-diameter via hole by filling a small-diameter via hole, and forming a via conductor made of the second electrolytic plating in the small-diameter via hole; Forming an upper wiring conductor made of the second electrolytic plating on each via conductor;
Peeling and removing the second plating resist layer, and etching and removing the underlying metal layer exposed from the upper wiring conductor;
A method for manufacturing a wiring board, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016119560A JP2017224743A (en) | 2016-06-16 | 2016-06-16 | Wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016119560A JP2017224743A (en) | 2016-06-16 | 2016-06-16 | Wiring board and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017224743A true JP2017224743A (en) | 2017-12-21 |
Family
ID=60688265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016119560A Pending JP2017224743A (en) | 2016-06-16 | 2016-06-16 | Wiring board and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017224743A (en) |
-
2016
- 2016-06-16 JP JP2016119560A patent/JP2017224743A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110209911A1 (en) | Wiring board and method for manufacturing the same | |
| JP2010135721A (en) | Printed circuit board comprising metal bump and method of manufacturing the same | |
| JP2009260204A (en) | Printed circuit board and method of manufacturing the same | |
| US20200214135A1 (en) | Printed circuit board and manufacturing method thereof | |
| JP2009099619A (en) | Core substrate and its manufacturing method | |
| JP5555368B1 (en) | Wiring board manufacturing method | |
| JP2009283671A (en) | Method of manufacturing printed-wiring board | |
| TW201446103A (en) | Circuit board and method for manufacturing same | |
| KR100965341B1 (en) | Method of Fabricating Printed Circuit Board | |
| TW201444440A (en) | Printed circuit board and fabricating method thereof | |
| JP2012160559A (en) | Method for manufacturing wiring board | |
| JP2020057767A (en) | Printed wiring board | |
| JP4319917B2 (en) | Manufacturing method of component built-in wiring board | |
| JP2001156453A (en) | Forming method for embedded via at printed wiring board | |
| JP5860303B2 (en) | Wiring board and manufacturing method thereof | |
| JP2004087697A (en) | Method for manufacturing wiring board | |
| JP2017224743A (en) | Wiring board and method for manufacturing the same | |
| JP2012044081A (en) | Wiring board manufacturing method | |
| JP2017224742A (en) | Wiring board and method for manufacturing the same | |
| JP2017224745A (en) | Wiring board and method for manufacturing the same | |
| JP2017224744A (en) | Wiring board and method for manufacturing the same | |
| JP5565951B2 (en) | Wiring board and manufacturing method thereof | |
| JP2016025307A (en) | Wiring board manufacturing method and wiring board | |
| JP5608262B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
| JP2010262954A (en) | Method for manufacturing wiring board |