JP2017224732A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017224732A
JP2017224732A JP2016119180A JP2016119180A JP2017224732A JP 2017224732 A JP2017224732 A JP 2017224732A JP 2016119180 A JP2016119180 A JP 2016119180A JP 2016119180 A JP2016119180 A JP 2016119180A JP 2017224732 A JP2017224732 A JP 2017224732A
Authority
JP
Japan
Prior art keywords
circuit
standby
voltage
semiconductor device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016119180A
Other languages
English (en)
Inventor
山本　芳樹
Yoshiki Yamamoto
芳樹 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016119180A priority Critical patent/JP2017224732A/ja
Priority to US15/620,406 priority patent/US10115452B2/en
Priority to CN201710447345.5A priority patent/CN107527908A/zh
Publication of JP2017224732A publication Critical patent/JP2017224732A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Static Random-Access Memory (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体チップ全体として消費電力を低減することが可能な半導体装置を提供する。
【解決手段】半導体装置は、基板と、基板に形成されたトランジスタを有する回路と、周波数信号を発生する発振回路と、発振回路からの周波数信号に従って基板電圧を発生する基板電圧発生回路と、回路のスタンバイ期間において発振回路の周波数信号の周波数を変更する制御回路とを備える。
【選択図】図６

Description

本開示は、基板電圧を発生する半導体装置に関する。
半導体素子のたゆまざる微細化によって集積度および動作速度などの性能向上と、単一素子あたりの消費電力低減とを続けてきた。しかしながら、素子の加工寸法が５０ｎｍを下回る世代に至り、性能向上と消費電力低減の両立が困難になっている。
このような問題が生じている原因として、例えば、キャリアの速度飽和による動作電流の限界、ゲート酸化膜からのリーク電流の増大などがあり、これらを解決するための代表的手段として、高誘電率ゲート絶縁膜や、歪シリコンなどの高移動度チャネルが開発されている。前者は、極薄膜化したゲート絶縁膜を通じて流れるトンネルリーク電流を抑えることで、主に電子回路の待機状態における消費電力を低減するものである。また、後者は、同一の素子寸法における出力電流を増大させることにより、動作速度を向上させたり、あるいは動作速度が一定の状態において消費電力を低減させるものである。
一方で、微細化の進行に伴う新たな課題として、素子のばらつきの増大がより深刻になってきている。素子のばらつきが大きくなると、全ての回路を正常に動作させるために必要な電圧マージンを確保させる必要から、微細化と共に進めてきた電源電圧の低減が困難になる。
これは、単一素子あたりの消費電力の低減を困難にすることになり、微細化と共に集積度の上がった半導体チップの消費電力を増大させてしまう。さらに、素子のばらつきが大きいと、消費電力性能の悪い素子がチップ全体の消費電力を大幅に増大させてしまうことにもなる。このため、これまで可能であった、微細化によって同一面積のチップでの消費電力を変えずに回路規模や機能を増大させることが困難になってきている。
素子のばらつきを抑制して半導体チップの性能を向上することが可能な技術として、特許文献１（特開２００５−２５１７７６号公報）に示すようなシリコンオンインシュレータ（ＳＯＩ：Silicon On Insulator)技術が開示されている。この技術は、従来のＳＯＩ技術と異なり、ＳＯＩ層および埋め込み絶縁（ＢＯＸ：Buried Oxide）層を非常に薄くしたＳＯＩ基板を用いて完全空乏型ＳＯＩ（ＦＤＳＯＩ：fully-depleted Silicon-On-Insulator）素子を形成すると共に、ＢＯＸ層の裏面からバイアス電圧を印加することによって、素子の閾値電圧を変化させることを可能とするものである。
これにより、素子の閾値電圧を変化させることにより半導体チップの性能を向上させるとともに、活性状態（アクティブ状態）と、非活性状態（スタンバイ状態）とで閾値電圧を変えることにより消費電力の低減も可能となっている。
特開２００５−２５１７７６号公報
一方で、素子の閾値電圧を変化させるための基板バイアス電圧を生成する回路の消費電力も考慮する必要がある。
本開示は、上記の課題を解決するためになされたものであって、半導体チップ全体として消費電力を低減することが可能な半導体装置を提供することを目的とする。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施例によれば、半導体装置は、基板と、基板に形成されたトランジスタを有する回路と、周波数信号を発生する発振回路と、発振回路からの周波数信号に従って基板電圧を発生する基板電圧発生回路と、回路のスタンバイ期間において発振回路の周波数信号の周波数を変更する制御回路とを備える。
一実施例によれば、半導体チップ全体として消費電力を低減することが可能である。
実施形態に基づく半導体チップ１の構成を説明する図である。 実施形態に基づくＣＰＵを構成するトランジスタの断面構造図である。 実施形態に基づくトランジスタに印加される基板バイアス電圧を説明する図である。 閾値電圧の変化に基づくトランジスタ特性を説明する図である。 アクティブモードとスタンバイモードとにおけるリーク電流を説明する図である。 実施形態に基づく電圧生成部４の構成を説明するブロック図である。 実施形態に基づくスタンバイモードにおけるリングオシレータの発振信号の周波数の調整および電力について説明する図である。 実施形態に基づく電源調整部の回路構成を説明する図である。 実施形態に基づくＳＲＡＭ３のメモリセルＭＣの構成を説明する図である。
実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
図１は、実施形態に基づく半導体チップ１の構成を説明する図である。
図１に示されるように、半導体チップ１は、入出力インタフェース機能を有するＩＯ回路２と、メモリであるＳＲＡＭ（Static Random Access Memory）３と、電圧生成部４と、各種の電源電圧を供給する電源回路５と、ＣＰＵ（Central Processing Unit）６とを備える。電源回路５は、電源電圧ＶＤＤおよび接地電圧ＶＳＳを生成して供給しても良いし、外部からの入力を受けて他の回路に供給するようにしても良い。電圧生成部４は、基板バイアス電圧を生成する回路を含む。
図２は、実施形態に基づくＣＰＵを構成するトランジスタの断面構造図である。
図２に示されるように、ＳＯＴＢ構造を有するトランジスタとしてＮチャネルＭＯＳトランジスタ１００およびＰチャネルＭＯＳトランジスタ１０１が示されている。
ＳＯＩ基板１０２と、ＳＯＩ基板１０２の上層部には、ウェル領域１０４が形成されている。ウェル領域１０４は、ｐ型の不純物が導入されたｐ型の半導体領域である。
ウェル領域１０４の上部には、ＮチャネルＭＯＳトランジスタ１００用の基板バイアス電極１０８が設けられる。また、基板バイアス電極１０８の両側には素子分離膜１０６が設けられる。基板バイアス電極１０８は、電源線ＰＬと接続されている。
また、ＢＯＸ層１１０を介してトランジスタの表面にはゲート電極１１４と、ソース電極１１２と、ドレイン電極１１６とが設けられる。
また、隣接するＰチャネルＭＯＳトランジスタとの境界領域には素子分離膜１０６が設けられる。
ＳＯＩ基板１０２の上層部にはウェル領域１０５が形成されている。
ウェル領域１０５は、ｎ型の不純物が導入されたｎ型の半導体領域である。
ウェル領域１０５の上部には、ＰチャネルＭＯＳトランジスタ１０１用の基板バイアス電極１２４が設けられる。また、基板バイアス電極１２４の両側には素子分離膜１０６が設けられる。基板バイアス電極１２４は、電源線ＮＬと接続されている。
また、ＢＯＸ層１１０を介してトランジスタの表面にはゲート電極１２０と、ソース電極１２２と、ドレイン電極１１８とが設けられる。
図３は、実施形態に基づくトランジスタに印加される基板バイアス電圧を説明する図である。
図３（Ａ）は、アクティブモードにおける基板バイアス電圧の印加状態が示されている。具体的には、ＮチャネルＭＯＳトランジスタには、基板バイアス電圧として接地電圧ＶＳＳが供給される。ＰチャネルＭＯＳトランジスタには、基板バイアス電圧として電源電圧ＶＤＤが供給される。
図３（Ｂ）は、スタンバイモードにおける基板バイアス電圧の印加状態が示されている。
具体的には、ＮチャネルＭＯＳトランジスタには、基板バイアス電圧として電圧ＶＢＮが供給される。ＰチャネルＭＯＳトランジスタには、基板バイアス電圧として電圧ＶＢＰが供給される。電圧ＶＢＮは、接地電圧ＶＳＳよりも低い負電圧である。電圧ＶＢＰは、電圧ＶＤＤよりも高い正電圧である。
図４は、閾値電圧の変化に基づくトランジスタ特性を説明する図である。
図４に示されるように、低閾値（Low Vth）のトランジスタ特性と、高閾値（High Vth）のトランジスタ特性とが示されている。
閾値電圧が低閾値から高閾値に変化することによりトランジスタ特性が変化する。本例においては、印加する基板バイアス電圧をアクティブモードとスタンバイモードとで切り替えることによりトランジスタ特性を変化させる。
具体的には、アクティブモードにおいては、低閾値のトランジスタ特性となるように基板バイアス電圧を印加し、スタンバイモードにおいては、高閾値のトランジスタ特性となるように基板バイアス電圧を印加する。
図５は、アクティブモードとスタンバイモードとにおけるリーク電流を説明する図である。
図５に示されるように、アクティブモードからスタンバイモードに移行する場合に基板バイアス電圧を大きくする場合が示されている。たとえば、ＰチャネルＭＯＳトランジスタの場合について説明する。
これにより、低閾値のトランジスタ特性から高閾値のトランジスタ特性に変化し、スタンバイモードの場合にリーク電流が減少する。
図６は、実施形態に基づく電圧生成部４の構成を説明するブロック図である。
図６に示されるように、電圧生成部４は、コントローラ２０６と、リングオシレータ２０４Ｐ，２０４Ｎ（総称してリングオシレータ２０４と称する）と、電源調整回路２０８Ｐ，２０８Ｎ（総称して電源調整回路２０８と称する）と、チャージポンプ回路２０２Ｐ，２０２Ｎ（総称してチャージポンプ回路２０２と称する）と、トランジスタＳＷＰ，ＳＷＮとを含む。なお、“Ｐ”の符号は、ＰチャネルＭＯＳトランジスタ用の回路であることを意味し、“Ｎ”の符号は、ＮチャネルＭＯＳトランジスタ用の回路であることを意味する。
リングオシレータ２０４Ｐは、チャージポンプ回路２０２Ｐに出力する発振信号（周波数信号）を生成する。
リングオシレータ２０４Ｎは、チャージポンプ回路２０２Ｎに出力する発振信号（周波数信号）を生成する。
電源調整回路２０８Ｐは、リングオシレータ２０４Ｐに供給する電圧レベルを調整する。
電源調整回路２０８Ｎは、リングオシレータ２０４Ｎに供給する電圧レベルを調整する。
リングオシレータ２０４Ｐは、電源調整回路２０８Ｐを介して入力される電圧レベルに従って発振信号の周波数を調整する。
リングオシレータ２０４Ｎは、電源調整回路２０８Ｎを介して入力される電圧レベルに従って発振信号の周波数を調整する。
一例として電圧レベルを高く設定することにより発振信号の周波数を高く設定することが可能である。
トランジスタＳＷＰは、電源電圧ＶＤＤと電源線ＰＬとの間に設けられ、そのゲートはコントローラ２０６からの制御信号の入力を受ける。
トランジスタＳＷＮは、接地電圧ＶＳＳと電源線ＮＬとの間に設けられ、そのゲートはコントローラ２０６からの制御信号の入力を受ける。
コントローラ２０６は、アクティブモードおよびスタンバイモードにおいて各種制御信号を出力し、電源線ＰＬおよびＮＬにそれぞれ基板バイアス電圧を供給する。
具体的には、コントローラ２０６は、アクティブモードにおいて、トランジスタＳＷＰのゲートに制御信号（「Ｌ」レベル）を出力する。また、トランジスタＳＷＮのゲートに制御信号（「Ｈ」レベル）を出力する。
これに伴い、トランジスタＳＷＰおよびＳＷＮは、活性化される。電源線ＰＬは、電源電圧ＶＤＤと接続される。また、電源線ＮＬは、接地電圧ＶＳＳと接続される。ＰチャネルＭＯＳトランジスタには、当該電源電圧ＶＤＤが基板バイアス電圧として供給される。ＮチャネルＭＯＳトランジスタには、当該接地電圧ＶＳＳが基板バイアス電圧として供給される。
コントローラ２０６は、スタンバイモードにおいて、トランジスタＳＷＰのゲートに制御信号（「Ｈ」レベル）を出力する。また、トランジスタＳＷＮのゲートに制御信号（「Ｌ」レベル）を出力する。これに伴い、トランジスタＳＷＰおよびＳＷＮは、非活性化される。また、コントローラ２０６は、リングオシレータ２０４Ｐ，２０４Ｎおよび電源調整回路２０８Ｐ，２０８Ｎに指示して、リングオシレータ２０４Ｐ，２０４Ｎからそれぞれ発振信号を出力する。また、コントローラ２０６は、スタンバイモードのスタンバイ期間においてリングオシレータ２０４Ｐ，２０４Ｎからそれぞれ出力する発振信号の周波数を変更する。
リングオシレータ２０４Ｐ，２０４Ｎで生成された発振信号は、チャージポンプ回路２０２Ｐ,２０２Ｎにそれぞれ入力される。
チャージポンプ回路２０２Ｐは、リングオシレータ２０４Ｐで生成された発振信号に従って電源電圧ＶＤＤよりも高い電圧ＶＢＰを出力するように昇圧動作を実行する。
チャージポンプ回路２０２Ｎは、リングオシレータ２０４Ｎで生成された発振信号に従って接地電圧ＶＳＳよりも低い電圧ＶＢＮを出力するように降圧動作を実行する。
スタンバイモードにおいて、電源線ＰＬには、チャージポンプ回路２０４Ｐで昇圧された電圧ＶＢＰが供給される。また、電源線ＮＬには、チャージポンプ回路２０４Ｎで降圧された電圧ＶＢＮが供給される。したがって、ＰチャネルＭＯＳトランジスタには、当該電圧ＶＢＰが基板バイアス電圧として供給される。ＮチャネルＭＯＳトランジスタには、当該電圧ＶＢＮが基板バイアス電圧として供給される。
図７は、実施形態に基づくスタンバイモードにおけるリングオシレータの発振信号の周波数の調整および電力について説明する図である。
図７（Ａ）に示されるように、アクティブモードからスタンバイモードへのスタンバイ移行期間においては、コントローラ２０６は、電源調整回路２０８Ｐ，２０８Ｎに指示してリングオシレータ２０４Ｐ，２０４Ｎで生成される発振信号の周波数を高く設定する。
これに伴い、チャージポンプ回路２０２Ｐ，２０２Ｎから出力される基板バイアス電圧が所望の電圧レベルに早期に設定することが可能となる。スタンバイ移行期間において、早期に所望の電圧レベルに設定される。
そして、所望の電圧レベルに設定された後、すなわちスタンバイ移行期間が経過した後のスタンバイ安定期間には周波数を低く設定する。スタンバイ移行期間の後のスタンバイ安定期間においては、コントローラ２０６は、電源調整回路２０８Ｐ，２０８Ｎに指示してリングオシレータ２０４Ｐ，２０４Ｎで生成される発振信号の周波数を低く設定する。
これに伴い、チャージポンプ回路２０２Ｐ，２０２Ｎから出力される基板バイアス電圧を所望の電圧に維持しつつリングオシレータ２０４Ｐ，２０４Ｎにおける消費電力を低くすることが可能である。
図７（Ｂ）に示されるように、スタンバイ移行期間において、基板バイアス電圧が設定されることによりトランジスタの閾値電圧が高く設定される。これに伴いリーク電流が減少して、消費電力を低減することが可能である。
したがって、リングオシレータ回路およびチャージポンプ回路の消費電力は低い状態となるためさらに消費電力を低減することが可能である。
一方、リングオシレータ２０４Ｐ，２０４Ｎの発振信号の周波数を変更しない場合には、点線で示した消費電力となり、リングオシレータ回路およびチャージポンプ回路の消費電力を低減することにより半導体チップ全体としてさらに省電力化を図ることが可能である。
図８は、実施形態に基づく電源調整回路２０８Ｐの回路構成を説明する図である。
図８に示されるように、電源調整回路２０８Ｐは、トランジスタ３００〜３０４を含む。
トランジスタ３００は、ＮチャネルＭＯＳトランジスタである。トランジスタ３０２，３０４は、ＰチャネルＭＯＳトランジスタである。
トランジスタ３０２は、電源電圧ＶＤＤとリングオシレータ２０４の電源入力ノードＮ１との間に配置され、そのゲートは、内部ノードＮ０と接続される。
トランジスタ３０４は、内部ノードＮ０とリングオシレータ２０４の電源入力ノードＮ１との間に設けられ、そのゲートは、制御信号の入力を受ける。
トランジスタ３００は、接地電圧ＶＳＳと内部ノードＮ０との間に設けられ、そのゲートは制御信号の入力を受ける。当該制御信号は、コントローラ２０６から出力される。
コントローラ２０６は、電源調整回路２０８Ｐに対してスタンバイ移行期間において制御信号（「Ｈ」レベル）を出力する。そして、スタンバイ安定期間において制御信号（「Ｌ」レベル）を出力する。
制御信号が「Ｈ」レベルに設定されると、トランジスタ３００が導通する。これに伴いトランジスタ３０２のゲートは、接地電圧ＶＳＳと接続される。したがって、トランジスタ３０２が導通して、リングオシレータ２０４の電源入力ノードＮ１には、電源電圧ＶＤＤが供給される。
一方、制御信号が「Ｌ」レベルに設定されると、トランジスタ３００はオフとなる。一方、トランジスタ３０４は、導通する。トランジスタ３０４が導通することにより内部ノードＮ０は、リングオシレータ２０４の電源入力ノードＮ１と電気的に接続される。
したがって、トランジスタ３０２は、ダイオード接続された状態となる。それゆえ、電源入力ノードＮ１には、電源電圧ＶＤＤからトランジスタ３０２の閾値電圧分低い電圧が供給される。これに伴い、リングオシレータ２０４の発振信号の周波数が調整される。
電源調整回路２０８Ｎについても同様に適用することが可能である。
図９は、実施形態に基づくＳＲＡＭ３のメモリセルＭＣの構成を説明する図である。
図９に示されるように、メモリセルＭＣの構成が示されている。メモリセルＭＣは、２つの転送トランジスタＡＴ１，ＡＴ２と、駆動トランジスタＮＴ１，ＮＴ２と、負荷トランジスタＰＴ１，ＰＴ２（負荷素子）とから構成される。
負荷トランジスタＰＴ１と、駆動トランジスタＮＴ１とは電源電圧ＶＤＤと接地電圧ＶＳＳとの間に直列に接続され、そのゲートは、記憶ノードＮＰ２と接続される。
負荷トランジスタＰＴ２と、駆動トランジスタＮＴ２とは電源電圧ＶＤＤと接地電圧ＶＳＳとの間に直列に接続され、そのゲートは、記憶ノードＮＰ１と接続される。
負荷トランジスタＰＴ１と、駆動トランジスタＮＴ１の接続ノードは、記憶ノードＮＰ１を形成する。
負荷トランジスタＰＴ２と、駆動トランジスタＮＴ２の接続ノードは、記憶ノードＮＰ２を形成する。
転送トランジスタＡＴ１は、記憶ノードＮＰ１とビット線ＢＬとの間に接続され、そのゲートはワード線ＷＬと接続される。
転送トランジスタＡＴ２は、記憶ノードＮＰ２とビット線／ＢＬとの間に接続され、そのゲートはワード線ＷＬと接続される。
上記の構成においては、ＣＰＵを構成するトランジスタの基板バイアス電圧を供給する構成について説明したが、メモリを構成するメモリセルＭＣのトランジスタの基板バイアス電圧についても同様に適用可能である。
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ 半導体チップ、２ ＩＯ回路、３ ＳＲＡＭ、４ 電圧生成部、５ 電源回路、２０４ リングオシレータ、２０６ コントローラ、２０８ 電源調整回路。

Claims (9)

  1. 基板と、
    前記基板に形成されたトランジスタを有する回路と、
    周波数信号を発生する発振回路と、
    前記発振回路からの前記周波数信号に従って基板電圧を発生する基板電圧発生回路と、
    前記回路のスタンバイ期間において前記発振回路の周波数信号の周波数を変更する制御回路とを備える、半導体装置。
  2. 前記回路のスタンバイ期間は、前記回路のアクティブ状態からスタンバイ状態に移行するスタンバイ移行期間と前記スタンバイ状態を維持するスタンバイ安定期間とを含み、
    前記制御回路は、前記スタンバイ移行期間と前記スタンバイ安定期間とで前記発振回路の周波数信号の周波数を変更する、請求項１記載の半導体装置。
  3. 前記制御回路は、前記スタンバイ移行期間の前記発振回路の周波数信号の周波数を前記スタンバイ安定期間よりも高くする、請求項２記載の半導体装置。
  4. 前記発振回路は、入力電圧に応じた周波数の周波数信号を発生し、
    前記制御回路は、前記スタンバイ安定期間に入力する入力電圧を前記スタンバイ移行期間に入力する入力電圧よりも低く設定する、請求項３記載の半導体装置。
  5. 前記発振回路に入力する入力電圧の電圧レベルを調整する調整回路をさらに備え、
    前記制御回路は、前記調整回路に指示して前記スタンバイ安定期間に入力する入力電圧を前記スタンバイ移行期間に入力する入力電圧よりも低く設定する、請求項４記載の半導体装置。
  6. 前記調整回路は、前記入力電圧として入力される電源電圧と前記発振回路との間に設けられたスイッチトランジスタを含み、
    前記制御回路は、前記スタンバイ移行期間において前記スイッチトランジスタを導通させ、前記スタンバイ安定期間において前記スイッチトランジスタをダイオード接続する、請求項５記載の半導体装置。
  7. 前記回路は、メモリである、請求項１記載の半導体装置。
  8. 前記メモリは、ＳＲＡＭ(Static Random Access Memory)メモリである、請求項７記載の半導体装置。
  9. トランジスタは、ＳＯＴＢ（Silicon On Thin Buried oxide）構造を有する、請求項１記載の半導体装置。
JP2016119180A 2016-06-15 2016-06-15 半導体装置 Pending JP2017224732A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016119180A JP2017224732A (ja) 2016-06-15 2016-06-15 半導体装置
US15/620,406 US10115452B2 (en) 2016-06-15 2017-06-12 Semiconductor device
CN201710447345.5A CN107527908A (zh) 2016-06-15 2017-06-14 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016119180A JP2017224732A (ja) 2016-06-15 2016-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JP2017224732A true JP2017224732A (ja) 2017-12-21

Family

ID=60660310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016119180A Pending JP2017224732A (ja) 2016-06-15 2016-06-15 半導体装置

Country Status (3)

Country Link
US (1) US10115452B2 (ja)
JP (1) JP2017224732A (ja)
CN (1) CN107527908A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4249412B2 (ja) * 2001-12-27 2009-04-02 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2005251776A (ja) 2004-03-01 2005-09-15 Renesas Technology Corp 半導体装置とその製造方法
KR20100018271A (ko) * 2008-08-06 2010-02-17 삼성전자주식회사 반도체 메모리 장치
JP6258672B2 (ja) * 2013-11-21 2018-01-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102352633B1 (ko) * 2014-07-25 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발진 회로 및 그것을 포함하는 반도체 장치

Also Published As

Publication number Publication date
US20170365330A1 (en) 2017-12-21
US10115452B2 (en) 2018-10-30
CN107527908A (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
US7355455B2 (en) Low power consumption MIS semiconductor device
JP4850387B2 (ja) 半導体装置
US6373321B1 (en) CMOS semiconductor device
JP4800700B2 (ja) 半導体装置およびそれを用いた半導体集積回路
US8654602B2 (en) Pseudo-inverter circuit on SeOI
JP2004296795A (ja) 二重ゲート電界効果トランジスタ
JP2007019357A (ja) 半導体装置
JP2007150761A (ja) 半導体集積回路及びリーク電流低減方法
WO1997038444A1 (en) Semiconductor integrated circuit device
JP2007164960A (ja) 半導体集積回路装置
US7639066B2 (en) Circuit and method for suppressing gate induced drain leakage
US20180005685A1 (en) Semiconductor device comprising charge pump circuit for generating substrate bias voltage
JP4237221B2 (ja) 半導体装置
JPH07254685A (ja) 半導体記憶装置
TW202022524A (zh) 正負全域背偏壓產生器電路結構
JP2004103941A (ja) 電圧発生装置
JP2017224732A (ja) 半導体装置
JP4574734B2 (ja) 半導体集積回路装置
KR930009810B1 (ko) 기판바이어스회로를 구비한 반도체장치
EP2372716A1 (en) Pseudo-inverter circuit on SeOI
JP2004179269A (ja) 半導体集積回路およびその制御方法
JP2001068992A (ja) 半導体集積回路
JP2000269356A (ja) 半導体装置