JP2017220803A - リングミキサ - Google Patents
リングミキサ Download PDFInfo
- Publication number
- JP2017220803A JP2017220803A JP2016113933A JP2016113933A JP2017220803A JP 2017220803 A JP2017220803 A JP 2017220803A JP 2016113933 A JP2016113933 A JP 2016113933A JP 2016113933 A JP2016113933 A JP 2016113933A JP 2017220803 A JP2017220803 A JP 2017220803A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- lines
- output
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
最初に本願発明の実施形態の内容を列記して説明する。
本願発明は、各々一対の分布定数線路が直列に接続され、リング状に接続された4つの線路と、前記4つの線路のうち隣接する線路の間に設けられ、対向するノードに発振信号が入力し、残りの対向するノードから出力信号が出力する4つのノードと、ソースに基準電位が供給され、ドレインがそれぞれ前記一対の分布定数線路間のノードに接続され、ゲートに入力信号が入力する4つのFETと、を具備するリングミキサである。これにより、FETがオンしたときに隣接する線路間のノードからみた分布定数線路をオープンにできる。これにより、線路を遮断できる。よって、入力信号から出力信号への変換利得を向上できる。
図1は、比較例1に係るリングミキサの回路図である。図1に示すように、リングミキサ102では、ノードN6とN8との間、ノードN7とN9との間、ノードN6とN9との間、およびノードN7とN8との間にそれぞれ線路22、24、26および28が直列に接続されている。線路22から28にはそれぞれFET32から38が直列に接続されている。発振端子LO1はFET32および34のゲートに接続され、発振端子LO2はFET36および38のゲートに接続されている。入力端子IF1およびIF2はそれぞれノードN8およびN9に接続されている。出力端子RF1およびRF2はそれぞれノードN6およびN7に接続されている。
FET:InGaAsチャネル層/AlGaAs電子供給層 HEMT(High Electron Mobility Transistor)、ゲート幅80μm
発振信号:LO(Local Oscillation)信号 周波数70GHzから82GHz
入力信号:IF(Intermediate Frequency)信号 周波数3GHz、パワー−20dBm
出力信号:RF(Radio Frequency)信号
FET:InGaAsチャネル層/AlGaAs電子供給層 HEMT、ゲート幅80μm
分布定数線路:長さ 220μm、幅10μm
発振信号:LO信号 周波数70GHzから82GHz
入力信号:IF信号 周波数1GHz
出力信号:RF信号
22、24、26、28 線路
IF1、IF2 入力端子
LO1、LO2 発振端子
RF1、RF2 出力端子
IF+、IF− 入力信号
LO+、LO− 発振信号
RF+、RF− 出力信号
L1、L2、L3、L4 分布定数線路
N1、N2、N3、N4、N6、N7、N8、N9 ノード
Claims (3)
- 各々一対の分布定数線路が直列に接続され、リング状に接続された4つの線路と、
前記4つの線路のうち隣接する線路の間に設けられ、対向するノードに発振信号が入力し、残りの対向するノードから出力信号が出力する4つのノードと、
ソースに基準電位が供給され、ドレインがそれぞれ前記一対の分布定数線路間のノードに接続され、ゲートに入力信号が入力する4つのFETと、
を具備するリングミキサ。 - 前記4つのFETのうち対向するFETのゲートに前記入力信号である平衡入力信号の一方が入力し、残りの対向するFETのゲートに前記平衡入力信号の他方が入力し、
前記対向するノードの一方に前記発振信号である平衡発振信号の一方が入力し、前記対向するノードの他方に前記平衡発振信号の他方が入力し、
前記残りの対向するノードの一方から前記出力信号である平衡出力信号の一方が出力し、前記残りの対向するノードの他方から前記平衡出力信号の他方が出力する請求項1に記載のリングミキサ。 - 前記4つの線路における前記一対の分布定数線路は、各々前記発振信号の波長の1/8以上かつ3/8以下の電気長を有する請求項2に記載のリングミキサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016113933A JP6740723B2 (ja) | 2016-06-07 | 2016-06-07 | リングミキサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016113933A JP6740723B2 (ja) | 2016-06-07 | 2016-06-07 | リングミキサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017220803A true JP2017220803A (ja) | 2017-12-14 |
JP6740723B2 JP6740723B2 (ja) | 2020-08-19 |
Family
ID=60658122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016113933A Active JP6740723B2 (ja) | 2016-06-07 | 2016-06-07 | リングミキサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6740723B2 (ja) |
-
2016
- 2016-06-07 JP JP2016113933A patent/JP6740723B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6740723B2 (ja) | 2020-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070290744A1 (en) | Radio frequency switching circuit, radio frequency switching device, and transmitter module device | |
US8614597B2 (en) | High linear voltage variable attenuator (VVA) | |
TWI382655B (zh) | 用於類比及混合信號應用之折疊串接拓樸結構 | |
EP2263308B1 (en) | A combined mixer and balun design | |
KR101085698B1 (ko) | 주파수 혼합 장치 | |
WO2018179088A1 (ja) | 電流再利用型電界効果トランジスタ増幅器 | |
CN114514704A (zh) | 用于毫米波无线通信的宽带发射器 | |
EP1796202A1 (en) | High power, high frequency switch circuits using strings of power transistors | |
US11323072B1 (en) | Mixer with series connected active devices | |
JP2017220803A (ja) | リングミキサ | |
Asoodeh et al. | A 6-bit active digital phase shifter | |
US8275342B2 (en) | Downconversion mixer | |
KR101013382B1 (ko) | 주파수 혼합기 | |
WO2016160134A1 (en) | Triple balanced, interleaved mixer | |
WO2019203044A1 (ja) | ミキサ | |
JP6430806B2 (ja) | 分布ミキサ | |
SE541484C2 (en) | Balanced resistive frequency mixer | |
US11817826B2 (en) | Frequency mixer including non-linear circuit | |
Nazari et al. | Design of a wideband low noise amplifier using modified cascode structure for 45GHz band applications | |
KR101385636B1 (ko) | 주파수 혼합기 | |
US11239798B2 (en) | Distribution mixer | |
JP2005244850A (ja) | 高周波スイッチ装置 | |
KR20130032501A (ko) | 주파수 혼합기 | |
KR100262455B1 (ko) | 전계효과트랜지스터 혼합기들을 위한 부 자기 바이어스 회로 | |
US20150077163A1 (en) | Dynamic frequency divider circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200706 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6740723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |