JP2017220619A - Collet and die bonding method - Google Patents
Collet and die bonding method Download PDFInfo
- Publication number
- JP2017220619A JP2017220619A JP2016115630A JP2016115630A JP2017220619A JP 2017220619 A JP2017220619 A JP 2017220619A JP 2016115630 A JP2016115630 A JP 2016115630A JP 2016115630 A JP2016115630 A JP 2016115630A JP 2017220619 A JP2017220619 A JP 2017220619A
- Authority
- JP
- Japan
- Prior art keywords
- collet
- semiconductor chip
- hole
- suction
- die bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 245
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 19
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 238000001179 sorption measurement Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 5
- 239000002245 particle Substances 0.000 abstract description 53
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 26
- 238000012986 modification Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 17
- 238000003384 imaging method Methods 0.000 description 6
- 239000012530 fluid Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003925 fat Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- CJRQAPHWCGEATR-UHFFFAOYSA-N n-methyl-n-prop-2-ynylbutan-2-amine Chemical compound CCC(C)N(C)CC#C CJRQAPHWCGEATR-UHFFFAOYSA-N 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
Abstract
Description
本発明はコレットおよび該コレットを用いたダイボンディング方法に関する。 The present invention relates to a collet and a die bonding method using the collet.
半導体の製造工程には、半導体ウエハをダイシングによって分割し、個片化された半導体チップをパッケージの基板に接合する、ダイボンド工程がある。 The semiconductor manufacturing process includes a die bonding process in which a semiconductor wafer is divided by dicing, and the separated semiconductor chips are bonded to a package substrate.
ダイボンド工程では、まず、半導体ウエハをダイシングテープに貼り付ける。その後半導体ウエハをダイシングによって分割し、ダイシング後の個片の半導体チップのサイズに適応した間隔で配置した突き上げピンで、ダイボンドする半導体チップをダイシングテープ側から突き上げて、ダイシングテープから引き剥がす。 In the die bonding process, first, a semiconductor wafer is attached to a dicing tape. Thereafter, the semiconductor wafer is divided by dicing, and the semiconductor chip to be die-bonded is pushed up from the dicing tape side with the push-up pins arranged at intervals suitable for the size of the individual semiconductor chips after dicing, and peeled off from the dicing tape.
次に、コレットという治具を用いて、半導体チップの表面を真空吸着して拾い上げ、コレットを操作し、拾い上げた半導体チップの回路素子が形成された面を上にして、パッケージの基板上の所定の位置に移動させる。そして、半導体チップを基板上に塗布されたダイボンドペースト上に設置し、その後真空吸着を解除してコレットから半導体チップを離す。そして、基板と半導体チップの端子同士をワイヤボンディングすることで、半導体チップと基板との接合を行う。 Next, using a jig called a collet, the surface of the semiconductor chip is picked up by vacuum suction, the collet is operated, and the surface on which the circuit elements of the picked-up semiconductor chip are formed faces up to a predetermined on the substrate of the package Move to the position. Then, the semiconductor chip is placed on the die bond paste applied on the substrate, and then the vacuum suction is released to release the semiconductor chip from the collet. Then, the semiconductor chip and the substrate are joined by wire bonding between the terminals of the substrate and the semiconductor chip.
また、基板に半導体チップを接合させる工程として、フリップチップ工程が含まれることがある。これは、予め素子形成面側にバンプという接続電極が設けられた半導体チップを実装する際に適用され、上述と同様の方法で半導体チップを拾い上げた後、半導体チップをマウントツールに移し替えることによって行われる。 Further, a flip chip process may be included as a process for bonding a semiconductor chip to a substrate. This is applied when mounting a semiconductor chip in which connection electrodes called bumps are provided in advance on the element formation surface. After picking up the semiconductor chip in the same manner as described above, the semiconductor chip is transferred to a mounting tool. Done.
まず、コレットで拾い上げた半導体チップの裏面をマウントツールで真空吸着する。その後、コレットの真空を解除することにより、移し替えが完了する。次に、マウントツールを操作し、拾い上げた半導体チップの回路素子が形成された面を下にして、パッケージの基板上の所定の位置に移動させる。そして、基板上の端子と半導体チップのバンプが対応する位置に半導体チップを設置し、その後真空吸着を解除してマウントツールから半導体チップを離す。最後に、基板の端子と半導体チップのバンプとを超音波振動等を用いて接合することで、半導体チップと基板との接合を行う。 First, the back surface of the semiconductor chip picked up by the collet is vacuum-sucked with a mounting tool. Thereafter, the transfer is completed by releasing the vacuum of the collet. Next, the mounting tool is operated and moved to a predetermined position on the substrate of the package with the surface on which the circuit elements of the picked-up semiconductor chip are formed facing down. Then, the semiconductor chip is installed at a position where the terminal on the substrate corresponds to the bump of the semiconductor chip, and then the vacuum suction is released to release the semiconductor chip from the mounting tool. Finally, the terminal of the substrate and the bump of the semiconductor chip are bonded using ultrasonic vibration or the like, thereby bonding the semiconductor chip and the substrate.
フリップチップ工程を含むダイボンディング方法では、従来の方法と比較して、バンプによって端子との接合が行われることより、ワイヤボンディングの必要が無いため、接続抵抗を低減することが可能な上、実装面積を小さくすることができる利点を有する。 Compared to the conventional method, the die bonding method including the flip chip process does not require wire bonding because the bonding to the terminal is performed by bumps, so that the connection resistance can be reduced and the mounting can be reduced. There is an advantage that the area can be reduced.
これらの工程における真空吸着の解除は、吸引側から一時的に空気を加圧する、すなわち、少量の空気を吸引側から排出することによって行われる。これは、吸引を停止するだけでは、コレット内側と半導体チップとの空間が減圧状態を維持し続けるため、コレット外側との大気圧力差の作用で、半導体チップを離すことが出来ないことによる。この真空吸着の解除における加圧作用を、真空破壊と呼ぶ。 Release of vacuum suction in these steps is performed by temporarily pressurizing air from the suction side, that is, discharging a small amount of air from the suction side. This is because the space between the inner side of the collet and the semiconductor chip continues to maintain a reduced pressure state only by stopping the suction, so that the semiconductor chip cannot be separated due to the effect of the atmospheric pressure difference between the outer side of the collet. This pressurizing action in releasing the vacuum suction is called vacuum break.
しかしながら、上述のようなコレットを使用したダイボンディング方法では、半導体チップの回路素子を、異物によって損傷してしまう問題が発生することがある。 However, the die bonding method using the collet as described above may cause a problem that the circuit element of the semiconductor chip is damaged by foreign matter.
上述の工程では、何れもダイシングテープから半導体チップを引き剥がして、コレットで半導体チップを真空吸着で拾い上げ、その後真空吸着を解除して半導体チップを離す方法がとられている。 In any of the above steps, a method is used in which the semiconductor chip is peeled off from the dicing tape, the semiconductor chip is picked up by vacuum collet, and then the vacuum suction is released to release the semiconductor chip.
ダイシングテープから半導体チップを引き剥がすとき、ダイシングの際に生じた半導体チップ表面と側面に付着しているシリコン片やダイシングテープ材の屑が、ダイシングテープから半導体チップを引き剥がすときの衝撃や静電気によって舞い上がる。これらは、ダイボンドやフリップチップの装置内に浮遊している塵等とともに、半導体チップの表面と側面に付着する。ここでは、これらの異物を総称してパーティクルと呼ぶ。 When the semiconductor chip is peeled off from the dicing tape, the silicon pieces and dicing tape material adhering to the surface and side surfaces of the semiconductor chip generated during dicing are affected by the impact and static electricity generated when the semiconductor chip is peeled off from the dicing tape. Soar. These adhere to the surface and side surfaces of the semiconductor chip together with dust and the like floating in the die bond and flip chip devices. Here, these foreign substances are collectively referred to as particles.
パーティクルが半導体チップの表面や側面に堆積することは、半導体チップの損傷の要因となり得る。特に、半導体チップが素子としてイメージセンサ(固体撮像素子)を搭載している場合、イメージセンサ上にパーティクルが付着する、あるいはイメージセンサが損傷すると、画素欠陥や受光感度により半導体チップが不良品となり、その経済的損失は膨大なものとなる。 The accumulation of particles on the surface and side surfaces of the semiconductor chip can cause damage to the semiconductor chip. In particular, when an image sensor (solid-state imaging device) is mounted as a device on a semiconductor chip, if particles adhere to the image sensor or the image sensor is damaged, the semiconductor chip becomes defective due to pixel defects or photosensitivity, The economic loss is enormous.
上記の問題を解決するため、半導体チップをパーティクルから保護するコレットの構成が、下記の文献に開示されている。 In order to solve the above problems, a collet configuration for protecting a semiconductor chip from particles is disclosed in the following document.
特許文献1では、バンプを備えた半導体チップを吸着するコレットを開示している。ここでは、コレットの吸着面とバンプとを密着させることにより、吸着面と半導体チップの表面との間に、バンプの高さだけ空間が生じるため、半導体チップの表面を異物から保護できるとしている。
特許文献2では、把持部および平板部から間隔をあけて形成され、吸着する半導体チップとの間にも間隔を有する、対向壁が設けられている角錐コレットが開示されている。ここでは、半導体チップ吸着の際に気流が半導体チップ上部を通過しないため、パーティクルが対向壁と把持部との間から真空吸引され、半導体チップの表面に付着することを防止できるとしている。
半導体チップをコレットで真空吸着する際、半導体チップの表面やパーティクルは半導体チップ表面とコレットの半導体チップを把持する面との空間で、跳ね返りを繰り返しながら、コレットの吸引管内に吸引され、コレットの内壁にパーティクルが堆積していく。 When vacuum suctioning a semiconductor chip with a collet, the surface and particles of the semiconductor chip are sucked into the collet suction tube while rebounding in the space between the surface of the semiconductor chip and the surface of the collet holding the semiconductor chip, and the inner wall of the collet Particles accumulate on the surface.
さらに、コレットから半導体チップを離すとき、真空吸着を解除するために吸引管側から空気が排出されることにより、コレットの内壁に堆積したパーティクルが半導体チップ側に共に排出され、半導体チップ表面に付着したり、半導体チップ表面を損傷したりすることもある。 Furthermore, when releasing the semiconductor chip from the collet, air is discharged from the suction tube side to release the vacuum suction, so that particles accumulated on the inner wall of the collet are discharged together to the semiconductor chip side and adhere to the surface of the semiconductor chip. Or the surface of the semiconductor chip may be damaged.
特許文献1および2では何れも、半導体チップの吸着を解除するために、加圧を行うことによって、コレット内壁に堆積したパーティクルが落下し、半導体チップ側に噴出された気流に乗って、パーティクルが半導体チップの上面に到達してしまう虞がある。
In both
特許文献3では、コレットの吸引管を内管および外管の二重構造とし、半導体チップを吸着する際に一方の管から吸引を行い、半導体チップを離すときに、内管と外管の圧力差を制御することで、吸引を行った管では加圧が行われず、パーティクルが真空源に吸い込まれる構成が開示されている。
In
しかし、上記構成においては、内管と外管の圧力差を個別に制御するための、専用の制御装置が必要であり、コストの増加に繋がる。また内管と外管の圧力差を瞬時に制御することは困難であり、制御に時間がかかり、タクトタイムが長時間化することで、半導体チップの製造効率が低下することが考えられる。 However, in the said structure, the exclusive control apparatus for controlling the pressure difference of an inner tube and an outer tube separately is required, and it leads to the increase in cost. In addition, it is difficult to instantaneously control the pressure difference between the inner tube and the outer tube, and it takes time for the control, and it is considered that the manufacturing efficiency of the semiconductor chip is lowered due to the longer tact time.
本発明は、前記の問題点に鑑みてなされたものであり、その目的は、コスト増加や製造効率低下を招くことなく、吸着を解除するための加圧の際に、半導体チップにパーティクルが付着することを防止するコレットを実現することにある。 The present invention has been made in view of the above problems, and its purpose is to prevent particles from adhering to a semiconductor chip during pressurization for releasing adsorption without causing an increase in cost or a decrease in manufacturing efficiency. It is to realize a collet that prevents this.
上記の課題を解決するために、本発明の一態様に係るコレットは、 吸引孔から真空吸引することにより、半導体チップを吸着するコレットであって、開口と、遮蔽部と、複数の貫通孔とを備え、前記開口は、前記コレットの内部の上記吸引孔側と逆側に設けられた、上記吸引孔と連通する空洞であり、前記遮蔽部は、前記半導体チップを吸着する際に該半導体チップの素子形成面に対向するように、前記開口の前記吸引孔側と逆側の端部に、該開口を塞ぐように設けられていて、前記貫通孔は、前記遮蔽部の縁部に、該遮蔽部を貫通するように設けられていることを特徴とする。 In order to solve the above problems, a collet according to one aspect of the present invention is a collet that adsorbs a semiconductor chip by vacuum suction from a suction hole, and includes an opening, a shielding portion, and a plurality of through holes. The opening is a cavity provided on the opposite side to the suction hole side in the collet, and communicates with the suction hole, and the shielding part is configured to suck the semiconductor chip when the semiconductor chip is sucked. The opening is provided at the end of the opening opposite to the suction hole side so as to face the element forming surface, and the through hole is formed at the edge of the shielding part. It is provided so that it may penetrate a shielding part.
本発明の一態様によればコスト増加や製造効率低下を招くことなく、コレット内部の加圧の際にパーティクルをコレット外部に排出し、半導体チップにパーティクルが付着することを低減する効果を奏する。 According to one aspect of the present invention, there is an effect of reducing particles adhering to a semiconductor chip by discharging particles to the outside of the collet at the time of pressurization inside the collet without causing an increase in cost and a decrease in manufacturing efficiency.
〔実施形態1〕
以下、本発明の実施の形態について、図1〜4に基づいて詳細に説明する。ただし、この実施形態に記載されている構成は、特に特定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. However, the configuration described in this embodiment is merely an illustrative example, and is not intended to limit the scope of the present invention only to that unless otherwise specified. In the drawings described below, components having the same function are denoted by the same reference numerals, and repeated description thereof is omitted.
<コレットの構造>
本実施形態に係るコレットは、一方に設けられた吸引孔から真空吸引することにより、他方の開口から半導体チップを吸着し、半導体チップの取り扱いを行うためのコレットである。以下の実施形態においては、表面となる素子形成面に固体撮像素子を備え、差異表面にマイクロレンズが形成された、カメラモジュール用の半導体チップを取り扱うコレットを例に挙げて説明を行う。
<Collet structure>
The collet according to the present embodiment is a collet for sucking a semiconductor chip from the other opening by vacuum suction from a suction hole provided on one side and handling the semiconductor chip. In the following embodiments, a description will be given by taking as an example a collet that handles a semiconductor chip for a camera module, in which a solid-state imaging device is provided on an element forming surface serving as a surface, and a microlens is formed on a different surface.
図1は、本実施形態に係るコレットの構成を示す概略図である。(a)は正面図、(b)は上面図、(c)は下面図を示す。なお、(b)に示されるX―X’線およびY―Y’線は、以降の図で示されるX―X’線およびY―Y’線と対応している。 FIG. 1 is a schematic view showing a configuration of a collet according to the present embodiment. (A) is a front view, (b) is a top view, and (c) is a bottom view. Note that the X-X ′ line and the Y-Y ′ line shown in (b) correspond to the X-X ′ line and the Y-Y ′ line shown in the following drawings.
図1(a)〜(c)に示すように、コレット10は、開口11、遮蔽部12、貫通孔13、チップエッジ14、外壁15、および吸引孔16を備えている。外壁15は、管部15a、上面部15b、側面部15cからなる。
As shown in FIGS. 1A to 1C, the
図1(a)は、コレット10の正面図である。コレット10の外面は、吸引孔16を形成する管部15a、開口11を形成する側面部15c、および管部15aと側面部15cとを接続する上面部15bからなる外壁15によって形成される。
FIG. 1A is a front view of the
図1(b)は、コレット10の上面図である。吸引孔16は管部15aの内側に形成され、後述する開口11と上面部15bにおいて流体的に連通している。このため、コレット10を真上からみると、図1(b)に示すように、図1(c)に示される遮蔽部12の一部が吸引孔16から確認できる。
FIG. 1B is a top view of the
図1(c)は、コレット10の下面図である。開口11は、上面部15bおよび側面部15cの内側に形成される。すなわち、開口11は、コレット10の内部の吸引孔16側と逆側に設けられた、吸引孔16と連通する空洞である。開口11の吸引孔16と反対側の端部には、遮蔽部12が該開口12を塞ぐように設けられている。そして、遮蔽部12を貫通するように、複数の貫通孔13が遮蔽部12の周辺縁部に設けられている。このため、コレット10の外部、開口11、および吸引孔16とは、貫通孔13を介して流体的に連通している。
FIG. 1C is a bottom view of the
さらに、チップエッジ14が、側面部15cの開口11側の端部に設けられている。チップエッジ14は、半導体チップを吸着する際に、該半導体チップと線接触する把持部として機能する。
Furthermore, the
<コレットの内部構造>
次に、コレット10の内部構造を、図2を用いて説明する。図2はコレット10の断面図であり、(a)は図1(b)および(c)のX―X’矢視断面、(b)は図1(b)および(c)のY―Y’矢視断面を示している。
<Internal structure of collet>
Next, the internal structure of the
図1(b)および(c)に示されるように、X―X’線は貫通孔13および吸引孔16の存在する位置上にあるため、図2(a)に示される断面において、貫通孔13および吸引孔16を介して、コレット10の内外が流体的に連通していることを示している。
As shown in FIGS. 1B and 1C, the XX ′ line is on the position where the through
一方、図1(b)および(c)に示されるように、Y―Y’線は吸引孔16の存在する位置上にあるが、貫通孔13が存在しない位置上にあるため、図2(b)に示される断面において、吸引孔16を介して、コレット10の内外が連通しているが、開口11側では、遮蔽部12によって遮蔽されることにより、コレット10の内外が連通していないことを示している。
On the other hand, as shown in FIGS. 1B and 1C, the YY ′ line is on the position where the
以降、本実施形態および他の実施形態や変形例において、本発明のコレットの断面を示す図は、図2(a)のX―X’断面のように、貫通孔13および吸引孔16を介して、コレット10の内外が流体的に連通している位置における断面が示される。また、コレットが描かれている図面においては、特に指定しない限り、吸引孔側を上部、開口側や遮蔽部側を下部とする。
Hereinafter, in this embodiment and other embodiments and modifications, the cross-sectional view of the collet of the present invention is illustrated through the through
図2(a)に示すように、チップエッジ14は外壁15の開口11側の端部に、開口11を囲むように設けられており、その内面は、吸引孔16から開口11の方向において、コレット10の中心から外側に向かって傾斜している。チップエッジ14の内面は、後述する半導体チップを吸着する際に、半導体チップが隙間なく密着できる形状を有している。なお、半導体チップの形状や大きさによって、チップエッジ14および外壁15の形状は適宜設計することが可能である。
As shown in FIG. 2A, the
ここで開口11は、外壁15の上面部15bの下面から、側面部15cの下端までで、側面部15c内面に囲われたコレット10内部の空間を指す。開口11の吸引孔16と逆側の端部は、すなわち、側面部15cの下端の位置、およびチップエッジ14の傾斜の上端の位置を指す。図2に示されるように、遮蔽部12は、この位置において、開口11を塞ぐように設けられている。
Here, the
本実施形態においては、吸引孔13は遮蔽部12の上面側においても、下面側においても、略円形の形状を有する、略直円筒形状の孔である。しかし、これに限られず、貫通孔13を通じて、コレット10の外部から吸引孔16へ流体的に連通していれば、貫通孔13の形状は遮蔽部12の上面と下面で異なっていてもよく、貫通孔13の内部では、孔の形状が変化していてもよい。
In the present embodiment, the
<ダイボンディング方法>
次に、本実施形態のコレットを用いた、半導体チップのダイボンディング方法について、図3を用いて説明する。図3は、コレット10を用いて、半導体チップ1を基板5のダイボンドペースト6上に接合する方法を説明するための図である。
<Die bonding method>
Next, a semiconductor chip die bonding method using the collet of this embodiment will be described with reference to FIG. FIG. 3 is a view for explaining a method of bonding the
初めに、半導体チップ1は、その裏面を図3(a)に示すダイシングテープ3表面の粘着面に貼り付けられ、周知のダイシング方法によって分割され、個片化されている。ダイシングテープ3は、例えば、図示しない吸着ステージなどによって固定されている。ここで例として挙げる半導体チップ1は、その表面となる主面に図示しない固体撮像素子を備え、上面にマイクロレンズ1’が形成されている。なお、実際にコレット10で取扱う半導体チップは固体撮像素子に限られない。
First, the back surface of the
まず、図3(a)に示すように、ダイシングテープ3を突き破らない程度に、突き上げピン4で半導体チップ1をダイシングテープ3の下側から突き上げる。この引き剥がし工程により、半導体チップ1はダイシングテープ3との接触面積が減り、容易にダイシングテープ3から剥がれるようになる。この状態の半導体チップ1の上方にコレット10を図3(a)に示すように操作して移動させる。このとき、コレット10の貫通孔13を半導体チップ1に対向させるように近接させる。
First, as shown in FIG. 3A, the
次に、図3(b)に示すように、コレット10の吸引孔16から、図示しない真空源を用いて、コレット10内部の気体を真空吸引することにより、貫通孔13から半導体チップ1を吸引し、チップエッジ14の内面と半導体チップ1の上面端部を隙間なく密着させることで、コレット10に半導体チップ1を吸着させる吸着工程を行う。このとき、チップエッジ14の内面と半導体チップ1の上面端部は密着しているため、吸引孔16からの吸引を停止するのみでは、コレット10内部の気圧は負圧に保たれ、半導体チップ1はコレット10に吸着したままの状態が維持される。
Next, as shown in FIG. 3B, the
続いて、半導体チップ1の接合工程を行う。まず、コレット10を操作して、図3(c)に示すように、半導体チップ1を実装する基板5のダイボンドペースト6の上方に、半導体チップ1が位置するようにコレット10を移動させる。その後、半導体チップ1の下面をダイボンドペースト6に接触させて、半導体チップ1をコレット10から離す。
Subsequently, a bonding process of the
このとき、吸引孔16側からわずかに加圧を行い、コレット10内部の気圧を上昇させることで、半導体チップ1をコレット10から離すことができる。このようにして、基板5のダイボンドペースト6上に半導体チップ1を設置する。
At this time, the
最後に、図3(d)に示すように、基板5の端子7と半導体チップ1の上面の端子を金ワイヤ8でワイヤボンドすることで、半導体チップ1と基板5との電気的接続が確立される。以上の工程により、半導体チップ1のダイボンディングが完了する。
Finally, as shown in FIG. 3D, the electrical connection between the
<吸着の際のパーティクルの動き>
上述のダイボンディングにおいて、実際には、ダイシングテープ3から半導体チップ1を引き剥がす際に発生する衝撃や静電気により、ダイシングによって分割された半導体チップ1の周囲に付着した半導体ウエハのシリコン片や、ダイシングテープ3の粘着剤の屑などが舞い上がる。これに加えて、コレット10内外の気体には、ちりやほこり等の屑が浮遊している。ここでは、これらの微小な異物を総称して、パーティクルと称する。
<Movement of particles during adsorption>
In the above-described die bonding, the silicon piece of the semiconductor wafer attached to the periphery of the
図4は、本実施形態のコレットを用いて半導体チップを拾い上げる、または離すときの、パーティクルの動きについて説明するための、コレットの断面図である。(a)は半導体チップを拾い上げるための吸引を行うとき、(b)は半導体チップを離すための加圧を行うときのパーティクルの動きについてそれぞれ示している。 FIG. 4 is a cross-sectional view of a collet for explaining the movement of particles when a semiconductor chip is picked up or separated using the collet of this embodiment. (A) shows the movement of particles when performing suction to pick up the semiconductor chip, and (b) shows the movement of particles when performing pressurization to release the semiconductor chip.
実際にコレット10を使用する際は、図4(a)に示すように、コレット10内外にパーティクル9が浮遊している。コレット10が半導体チップ1の吸着を行う際には、コレット10外部に浮遊しているパーティクル9、および半導体チップ1周辺やコレット10内部に存在するパーティクル9が、吸引孔16から空気と共に吸引される。
When the
図4(a)の実線は、コレット10によって半導体チップ1の吸引が行われている際の空気の流れを示している。コレット10の吸引孔16から半導体チップ1の吸引が行われると、これらのパーティクル9は遮蔽部12の貫通孔13を通って、空気と共に真空源へ吸い込まれる。
The solid line in FIG. 4A indicates the air flow when the
このとき、貫通孔13が遮蔽部12の縁部に設けられているため、外部に存在するパーティクル9は、半導体チップ1の側部とチップエッジ14の間を通過し、マイクロレンズ1’の上を通過しない。このため、半導体チップ1の表面に形成されたマイクロレンズ1’は、パーティクル9が付着する、あるいはパーティクル9との接触により損傷することが避けられる。これにより、本実施形態のコレット10は、半導体チップ1やマイクロレンズ1’を損傷することなく、半導体チップ1の吸着が可能である。
At this time, since the through-
また、吸引されたパーティクル9は、コレット10の外壁15の内面に付着し、コレット10の操作の際の衝撃等によって、外壁15に付着したパーティクル9が半導体チップ1側に落ちる事が想定される。しかし、半導体チップ1のマイクロレンズ1’上方には遮蔽部12があるため、落下したパーティクル9がマイクロレンズ1’に触れることがなく、マイクロレンズ1’の損傷防止に繋がる。
Further, the sucked particles 9 adhere to the inner surface of the
<加圧の際のパーティクルの動き>
次に、吸着した半導体チップ1を離すために、コレット10の吸引孔16から空気の加圧が行われるとき、図4(b)の実線で示すように、吸引孔16から開口11へと空気の流れが発生する。これにより、コレット10の外壁内面に付着したパーティクル9や、コレット10内部に存在する、あるいは真空源から送り出されたパーティクル9等が、空気の流れに乗り、半導体チップ1側へと流れることが想定される。
<Movement of particles during pressurization>
Next, when air is pressurized from the
このときも、空気は遮蔽部12の貫通孔13を通ってコレット10外部に排出される。このとき、貫通孔13が遮蔽部12の縁部に設けられ、遮蔽部12が開口11の吸引孔16と逆側の端部に設けられており、吸着した半導体チップ1と非常に接近している。このことから、パーティクル9は破線で示された方向、すなわち半導体チップ1のマイクロレンズ1’に向かう方向よりも、実線で示された方向、すなわち半導体チップ1の側部とチップエッジ14の間を通過し、外部に排出されやすくなっている。
Also at this time, air is discharged to the outside of the
結果、吸引孔16からの加圧が行われるときも、半導体チップ1のマイクロレンズ1’上をパーティクル9が通過することがほとんどないため、本実施形態のコレット10は、半導体チップ1やマイクロレンズ1’を損傷することなく、半導体チップ1を離すことが可能である。
As a result, even when the pressure from the
また、本実施形態のコレット10は、吸引孔16から吸入源と加圧源を一系統で統一できるため、既存のダイボンド装置に容易に脱着が可能であり、新たにコストが発生する事が無い。加えて、半導体チップ1の取り扱いを容易に短時間で行えることから、タクトタイムが増加せず、製造効率の低下を招くこと無く、上述の効果を奏する利点がある。
Moreover, since the
〔実施形態2〕
本発明の他の実施形態について、図5〜6に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 2]
It will be as follows if other embodiment of this invention is described based on FIGS. For convenience of explanation, members having the same functions as those described in the embodiment are given the same reference numerals, and descriptions thereof are omitted.
<チップエッジを有さないコレットの構成>
図5は、本実施形態に係るコレットの構造を示す断面図である。本実施形態のコレット20が前実施形態のコレット10と異なるのは、外壁15の開口11端部側にチップエッジ14が設けられていない点である。このため、遮蔽部12、貫通孔13、および外壁15の、吸引孔16と逆側の端部は略一直線上に存在する事になる。
<Configuration of collet without tip edge>
FIG. 5 is a cross-sectional view showing the structure of the collet according to the present embodiment. The
本実施形態のコレット20は、バンプと呼称される端子を備えた半導体チップの取り扱いに適する。半導体チップのダイボンディング方法には、半導体チップの素子実装面上に設けられたバンプと、基板の端子とを接合するために、工程途中で半導体チップを反転するフリップチップと呼ばれる工程を含むものが存在する。コレット20は、このフリップチップ工程を含むダイボンディングを行う際に、好適に用いることができる。
The
<フリップチップ>
図6は、本実施形態のコレットを用いて、半導体チップを基板に実装するダイボンディング方法を説明するための概略図である。本実施形態においては、半導体チップ1のマイクロレンズ1’が形成されている面に、バンプ2がさらに形成されている半導体チップ1を、コレット20を使用して、基板上に接合するダイボンディング方法を例に挙げて説明する。
<Flip chip>
FIG. 6 is a schematic view for explaining a die bonding method for mounting a semiconductor chip on a substrate using the collet of this embodiment. In the present embodiment, a die bonding method of bonding a
初めに、半導体チップ1は、前実施形態と同様に、その裏面を図6(a)に示すダイシングテープ3表面の粘着面に貼り付けられ、周知のダイシング方法によって分割され、個片化されている。ここで例として挙げる半導体チップ1は、その表面となる主面に図示しない固体撮像素子を備え、上面にマイクロレンズ1’が形成されている。なお、実際にコレット10で取扱う半導体チップは固体撮像素子に限られない。
First, as in the previous embodiment, the back surface of the
さらに、半導体チップ1のマイクロレンズ1’が形成されている面には、複数のバンプ2が形成されている。本実施形態においては、例えば、バンプ2は金スタッドバンプであり、直径が0.05〜0.2mm、底面から頂点までの高さが0.05〜0.2mmである。バンプ2は半導体チップ1が吸着される際に、コレット20の貫通孔13から吸引される位置に設けられている。
Furthermore, a plurality of
まず、図6(a)に示すように、ダイシングテープ3を突き破らない程度に、突き上げピン4で半導体チップ1をダイシングテープ3の下側から突き上げる。この引き剥がし工程により、半導体チップ1はダイシングテープ3との接触面積が減り、容易にダイシングテープ3から剥がれるようになる。この状態の半導体チップ1の上方にコレット20を操作して移動させる。このとき、コレット20の貫通孔13を半導体チップ1のバンプ2の位置に対応させるように近接させる。
First, as shown in FIG. 6A, the
次に、コレット20の吸引孔16から、図示しない真空源を用いて、コレット20内部の気体を真空吸引することにより、貫通孔13から半導体チップ1のバンプ2を吸引し、貫通孔13とバンプ2とを隙間なく密着させることで、コレット20に半導体チップ1を吸着させる吸着工程を行う。このとき、貫通孔13とバンプ2は密着しているため、吸引孔16からの吸引を停止するのみでは、コレット20内部の気圧は負圧に保たれ、半導体チップ1はコレット20に吸着したままの状態が維持される。このとき、図6(a)からわかるように、半導体チップ1の側面はチップエッジ等で閉じられておらず、開放された状態となる。
Next, by using a vacuum source (not shown) from the
続いて、前実施形態のダイボンディング方法と異なり、さらに半導体チップ1をコレット20からマウントツール21に移し替えるフリップチップ工程が行われる。図6(b)に示すように、マウントツール21は、例えば、半導体チップ1の裏面の形状に一致した端部を有する吸着面と、図示しない真空源と接続された吸引孔を有する構成が挙げられるが、これに限られず、従来公知のマウントツールを使用する事ができる。
Subsequently, unlike the die bonding method of the previous embodiment, a flip chip process for transferring the
フリップチップ工程においては、まず、コレット20を操作し、半導体チップ1のマイクロレンズ1’が形成されている面が下になるように、半導体チップ1を反転させる。次に、マウントツール21をその吸着面が半導体チップ1の裏面と対向するように近接させ、吸引孔から半導体チップ1の裏面を吸引することで半導体チップ1を保持する。この状態でコレット20の吸引孔16から空気の加圧を行い、コレット20内部の気圧を上昇させ、負圧を解除することで半導体チップ1をコレット20から離し、マウントツール21に移し替える。このようにして、コレット20からマウントツール21へ半導体チップ1の移し替えが完了する。
In the flip chip process, first, the
そうしてマウントツール21を操作して、半導体チップ1を、図6(c)に示すように、ステージ24上の基板23に形成された端子22と、半導体チップ1のバンプ2が対応する位置にマウントツール21を移動させる。その後、バンプ2を端子22に接触させて、半導体チップ1をマウントツール21から離す。このときも、マウントツール21の吸引孔から加圧を行うことで、マウントツール21から半導体チップ1を離すことができる。このようにして、基板23の端子22上に半導体チップ1を設置する。
Then, the
最後に、基板23の端子22とバンプ2を、超音波振動等を使用して接合することで、図6(d)に示すように、半導体チップ1と基板23との電気的接続が確立される。以上の工程により、半導体チップ1のダイボンディングが完了する。
Finally, the
<コレット20の効果>
上述のダイボンディングにおいて、実際には、前実施形態と同様に、コレット20の内外にパーティクル9が存在している。しかしながら、図4を用いて説明したことと同様の理由から、半導体チップ1を吸着する、あるいは離すとき、パーティクル9が半導体チップ1のマイクロレンズ1’上を通過しないため、半導体チップ1のマイクロレンズ1’の損傷を防ぐことができる。
<Effect of
In the die bonding described above, the particles 9 actually exist inside and outside the
さらに、コレット20においては、半導体チップ1の素子実装面と遮蔽部12との距離が、バンプ2の高さまで接近する事、さらに半導体チップ1の吸着の際に、半導体チップ1の側面がチップエッジ等で閉じられず、気体が外部へ排出されやすい構造を有していることから、前実施形態よりもさらに強く、パーティクル9が半導体チップ1のマイクロレンズ1’上を通過することを低減できる。
Further, in the
加えて、コレット20を使用する事で、バンプ2を備えた半導体チップ1を、フリップチップ工程を含むダイボンディング方法を用いて半導体チップ1の接合を行うことができる。この場合、前実施形態のダイボンディング方法と比較して、ワイヤボンドが必要ないため電気抵抗の上昇が抑えられる他、実装面積を極力減らして接合が可能になる等の利点がある。
In addition, by using the
〔実施形態3〕
本発明の他の実施形態について、図7に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記の何れかの実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 3]
The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation, members having the same functions as those described in any of the above-described embodiments are given the same reference numerals, and descriptions thereof are omitted.
<突起を有するコレット>
図7は、本実施形態に係るコレットの構造を示す断面図である。本実施形態のコレット30が前実施形態のコレット20と異なるのは、図7(a)に示すように、貫通孔13の、吸引孔16と逆側の外側表面における周囲のみ、突起34が設けられている点である。突起34は、例えば、貫通孔13の端から周囲0.1mm、高さ0.05〜0.2mm程度の大きさで、それぞれの貫通孔13の周囲に設けられている。
<Collet with protrusions>
FIG. 7 is a cross-sectional view showing the structure of the collet according to the present embodiment. The
図7(b)は、コレット30を用いて半導体チップ1を吸着したときの様子である。コレット30で半導体チップ1を吸着するときは、まず、半導体チップ1の上方にコレット30を操作して移動させる。このとき、コレット30の貫通孔13を半導体チップ1のマイクロレンズ1’の周囲に対応させるように近接させる。
FIG. 7B shows a state when the
次に、コレット30の吸引孔16から、図示しない真空源を用いて、コレット30内部の気体を真空吸引することにより、貫通孔13から半導体チップ1を吸引し、貫通孔13周囲の突起34と半導体チップ1とを隙間なく密着させることで、コレット30に半導体チップ1を吸着させる吸着工程を行う。このとき、突起34と半導体チップ1は密着しているため、吸引孔16からの吸引を停止するのみでは、コレット30内部の気圧は負圧に保たれ、半導体チップ1はコレット30に吸着したままの状態が維持される。
Next, the
図7(b)では、バンプを備えていない半導体チップ1を吸着する例を挙げたが、これに限られず、バンプを備えた半導体チップ1においても、突起34からバンプを吸引し、突起34とバンプを密着させることで、バンプを有する半導体チップ1の吸着が行える。このため、コレット30を用いて行われるダイボンディングは、上述の実施形態いずれのダイボンディング方法でも同じ方法で行うことが可能である。
In FIG. 7B, an example in which the
<コレット30の効果>
上述のダイボンディングにおいて、実際には、上述の実施形態と同様に、コレット30の内外にパーティクル9が存在している。しかしながら、図4を用いて説明したことと同様の理由から、半導体チップ1を吸着する、あるいは離すとき、パーティクル9が半導体チップ1のマイクロレンズ1’上を通過しないため、半導体チップ1のマイクロレンズ1’の損傷を防ぐことができる。
<Effect of
In the die bonding described above, the particles 9 actually exist inside and outside the
さらに、コレット30においては、半導体チップ1の素子実装面と遮蔽部12との距離が、突起34、あるいは突起34とバンプ2の高さまで接近する事、さらに半導体チップ1の吸着の際に、半導体チップ1の側面がチップエッジ等で閉じられず、気体が外部へ排出されやすい構造を有していることから、前実施形態と同様に、パーティクル9が半導体チップ1のマイクロレンズ1’上を通過することを大きく低減できる。
Furthermore, in the
加えて、コレット30はバンプの有無にかかわらず、何れの半導体チップ1も取り扱うことができる。このため、同じコレット30で、様々な種類の半導体チップ1を取り扱うことが可能となる利点がある。
In addition, the
〔実施形態4〕
本発明の他の実施形態について、図8に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記の何れかの実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Embodiment 4]
The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation, members having the same functions as those described in any of the above-described embodiments are given the same reference numerals, and descriptions thereof are omitted.
<テーパー部を有するコレット>
図8は、本実施形態に係るコレットの構造を示す断面図である。本実施形態のコレット40は上述の実施形態のコレット10と、図8(a)に示すように、外壁の構造が以下の点で異なっている。すなわち、コレット40は、外壁15に替えて、吸引孔16から遮蔽部12の方向において、コレット40の中心から周囲に向かって、内側が傾斜している面である、内側テーパー部45dを有する外壁45を有している。さらに好ましくは、遮蔽部12の貫通孔13も、内側テーパー部45dの傾斜に合わせて傾斜した形状を有している。
<Collet with taper>
FIG. 8 is a cross-sectional view showing the structure of the collet according to the present embodiment. The
図8(a)においては、外壁45の内側において、外壁45の上面部を超えない位置から開口11側の端部まで、直線の傾斜が設けられている構成が示されている。実際はこれに限られず、貫通孔13の位置のみ傾斜を有する構成であってもよい。また、傾斜の角度は、例えば45°であるがこれに限られない。
FIG. 8A shows a configuration in which a linear inclination is provided on the inner side of the
上記構成により、コレット40は、図8(b)し示すように、吸着した半導体チップ1を加圧によって離すとき、加圧された空気が傾斜に沿って放射状に拡散し、外部方向に排出されることを促す。これにより、パーティクル9がより外部に排出されやすくなるため、半導体チップ1のマイクロレンズ1’上方を流れるパーティクル9をさらに減らす効果を奏する。
With the above configuration, as shown in FIG. 8B, the
本実施形態においては、コレット40の外壁45端部にチップエッジを有し、内側テーパー部45dの傾斜がチップエッジの傾斜と一体となる構成を挙げた。しかしこれに限られず、チップエッジの傾斜と内側テーパー部45dの傾斜の角度は同じでなくてよい。また、チップエッジはなくてもよく、上述の実施形態のように、遮蔽部12、貫通孔13、および外壁45の、吸引孔16と逆側の端部が略一直線上に存在する構成であってもよい。
In the present embodiment, the tip edge is provided at the end of the
さらに、上述の実施形態と同様に、遮蔽部12が吸引孔16と逆側の外側表面において、貫通孔13の周囲のみわずかに突出している構成であってもよい。この場合、突出した貫通孔も内側テーパー部45dの傾斜に合わせて傾斜している構成であることが好ましい。これにより、突起を通過した気体が外部方向へ流れることをさらに促す構成が実現可能である。
Further, similarly to the above-described embodiment, a configuration in which the shielding
〔変形例1〕
本発明の変形例について、図9に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記の何れかの実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Modification 1]
A modification of the present invention will be described below with reference to FIG. For convenience of explanation, members having the same functions as those described in any of the above-described embodiments are given the same reference numerals, and descriptions thereof are omitted.
<テーパー部を有する遮蔽部>
図9は、本変形例に係るコレットの構造を示す断面図である。本変形例のコレット40’は上述の実施形態のコレット40と、図9(a)に示すように、遮蔽部12に替えて、吸引孔16側の上面がテーパー部45dの傾斜に合わせて傾斜している遮蔽部42を有する点で異なっている。このため、貫通孔13は、テーパー部45dの吸引孔16側の端部から、遮蔽部42の吸引孔16と逆側の下面の端部まで続く構成となる。
<Shielding part with taper part>
FIG. 9 is a cross-sectional view showing the structure of the collet according to this modification. As shown in FIG. 9A, the
上記構成によれば、図9(b)に示すように、吸着した半導体チップ1を加圧によって離すとき、加圧された空気が遮蔽部42の傾斜した上面に当たり、傾斜した貫通孔13に沿って放射状に拡散し、外部方向に排出されることを促す。これにより、パーティクル9がより外部に排出されやすくなるため、半導体チップ1のマイクロレンズ1’上方を流れるパーティクル9をさらに減らす効果を奏する。
According to the above configuration, as shown in FIG. 9B, when the adsorbed
本変形例においては、コレット40’の外壁45端部にチップエッジを有し、内側テーパー部45dの傾斜がチップエッジの傾斜と一体となる構成を挙げた。しかしこれに限られず、チップエッジの傾斜と内側テーパー部45dの傾斜の角度は同じでなくてよい。また、チップエッジはなくてもよく、上述の実施形態のように、遮蔽部42、貫通孔13、および外壁45の、吸引孔16と逆側の端部が略一直線上に存在する構成であってもよい。
In the present modification, a configuration in which a tip edge is provided at the end of the
さらに、上述の実施形態と同様に、遮蔽部42が吸引孔16と逆側の外側表面において、貫通孔13の周囲のみわずかに突出している構成であってもよい。この場合、突出した貫通孔も内側テーパー部45dの傾斜に合わせて傾斜している構成であることが好ましい。これにより、突起を通過した気体が外部方向へ流れることをさらに促す構成が実現可能である。
Further, similarly to the above-described embodiment, the
〔変形例2〕
本発明の他の変形例について、図10に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記の何れかの実施形態または変形例にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Modification 2]
The following describes another modification of the present invention with reference to FIG. For convenience of explanation, members having the same functions as those described in any of the above embodiments or modifications will be given the same reference numerals and explanation thereof will be omitted.
<粘着剤>
図10は、本変形例に係るコレットの構造を示す断面図である。本変形例のコレット50が上述の実施形態のコレット10と異なるのは、外壁15の内面、および遮蔽部12の上下面に粘着剤51が設けられている点である。粘着剤51は粘着性を有するものであれば、特に限定されるものではないが、例えば、半固体状(または固体に近い状態)の油脂や樹脂を適用することができる。例えば、粘着剤51としてグリースを好適に使用できる。
<Adhesive>
FIG. 10 is a cross-sectional view showing the structure of the collet according to this modification. The
上記構成によれば、図10(b)に示すように、コレット50内部を流れるパーティクル9を粘着剤51で粘着し、飛散することを防ぐことができる。このため、半導体チップ1の取り扱いのとき、吸引や加圧によって、コレット50内部を流れるパーティクル9の個数自体を減らすことができる効果を奏する。
According to the said structure, as shown in FIG.10 (b), the particle 9 which flows through the inside of the
本変形例において、粘着剤51は、外壁15の内面、および遮蔽部12の上下面に設けられているが、これに限られず、これらの内少なくとも一部分に設けられていれば、コレット50内部を飛散するパーティクル9の数を減らす効果を奏する。
In this modification, the adhesive 51 is provided on the inner surface of the
また、本変形例の粘着剤51は上述の実施形態または変形例で挙げられたコレットに適用されてもよい。特に、コレット40’の遮蔽部12斜面に適用したとき、斜面に付着したパーティクル9が半導体チップ1側に貫通孔13を通じて落ちることを防ぐことができる。
Moreover, the adhesive 51 of this modification may be applied to the collet mentioned in the above embodiment or modification. In particular, when applied to the inclined surface of the shielding
〔変形例3〕
本発明の他の変形例について、図11に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記の何れかの実施形態または変形例にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
[Modification 3]
Another modification of the present invention will be described below with reference to FIG. For convenience of explanation, members having the same functions as those described in any of the above embodiments or modifications will be given the same reference numerals and explanation thereof will be omitted.
<貫通孔の形状の変形例>
図11は、本変形例に係るコレットの下部の構造を示す概略図である。本変形例のコレット60が上述の実施形態のコレット10と異なるのは、貫通孔13に替えて、その端部の形状が長穴形状である貫通孔63を遮蔽部12に有する点である。
<Modification of the shape of the through hole>
FIG. 11 is a schematic view showing the structure of the lower part of the collet according to this modification. The
上記構成によれば、一つの貫通孔63から吸引することができる気体の量が増加するため、半導体チップを吸着する力も増大し、半導体チップを拾い上げそこなうことを減らすことができる。本変形例の貫通孔63は、上述の何れの実施形態および変形例にも適用することができる。
According to the above configuration, since the amount of gas that can be sucked from one through-
〔まとめ〕
本発明の態様1に係るコレットは、吸引孔から真空吸引することにより、半導体チップを吸着するコレットであって、開口と、遮蔽部と、複数の貫通孔とを備え、前記開口は、前記コレットの内部の上記吸引孔側と逆側に設けられた、上記吸引孔と連通する空洞であり、前記遮蔽部は、前記半導体チップを吸着する際に該半導体チップの素子形成面に対向するように、前記開口の前記吸引孔側と逆側の端部に、該開口を塞ぐように設けられていて、前記貫通孔は、前記遮蔽部の縁部に、該遮蔽部を貫通するように設けられている。
[Summary]
A collet according to
上記の構成によれば、コスト増加や製造効率低下を招くことなく、コレット内部の加圧の際にパーティクルをコレット外部に排出し、半導体チップにパーティクルが付着することを低減する効果を奏する。 According to the above configuration, there is an effect that particles are discharged to the outside of the collet at the time of pressurization inside the collet without causing an increase in cost and a reduction in manufacturing efficiency, thereby reducing the adhesion of particles to the semiconductor chip.
本発明の態様2に係るコレットは、上記態様1において、前記半導体チップを吸着する際に、前記半導体チップの側面が開放されていてもよい。
The collet which concerns on
上記の構成によれば、上述の加圧の際に半導体チップ側面を気体が通りやすくして、パーティクルをコレット外部に排出することをさらに強く促す効果を奏する。 According to the above configuration, there is an effect that the gas can easily pass through the side surface of the semiconductor chip during the above-described pressurization, and the particles are further strongly urged to be discharged to the outside of the collet.
本発明の態様3に係るコレットは、上記態様1または2において、さらに突起を備え、前記突起は、前記貫通孔の、前記半導体チップを吸着する際に該半導体チップの素子形成面に対向する側の周囲に設けられていてもよい。
The collet according to
上記の構成によれば、半導体チップがバンプを有しているかいないかに関わらず、一つのコレットで何れの半導体チップも取り扱うことができる効果を奏する。 According to the above configuration, there is an effect that any semiconductor chip can be handled with one collet regardless of whether the semiconductor chip has bumps or not.
本発明の態様4に係るコレットは、上記態様1から3において、前記貫通孔が、前記吸引孔側から前記遮蔽部の方向において、前記コレットの中心から周囲に向かって傾斜してしてもよい。
In the collet according to aspect 4 of the present invention, in the
上記の構成によれば、様態2と同様の効果を奏する。
According to said structure, there exists an effect similar to
本発明の態様5に係るコレットは、上記態様1から4において、前記貫通孔が、長穴形状であってもよい。
In the collet according to
上記の構成によれば、コレットが一つの貫通孔から吸引できる気体の量を増加するため、半導体チップを拾い上げそこなうことを防ぐ効果を奏する。 According to said structure, since the amount of gas which a collet can attract | suck from one through-hole increases, there exists an effect which prevents picking up a semiconductor chip.
本発明の態様6に係るコレットは、上記態様1から5において、前記コレットの内面または前記遮蔽部の少なくとも一部分に、粘着剤を設けられていてもよい。
In the collet according to aspect 6 of the present invention, in the
上記の構成によれば、コレット内部を流れるパーティクルの数を減らす効果を奏する。 According to said structure, there exists an effect which reduces the number of the particles which flow through the inside of a collet.
本発明の態様7に係るダイボンディング方法は、上記態様1から6のコレットを用いた、半導体チップのダイボンディング方法であって、ダイシングテープの上に設置された半導体チップを、前記ダイシングテープの下側から突き上げる引き剥がし工程と、前記コレットの前記貫通孔を前記半導体チップに対向する位置に近接させ、前記貫通孔から前記半導体チップを吸引し、前記半導体チップを前記コレットに吸着する吸着工程と、前記コレットを操作して、基板の上方に移動させ、前記貫通孔から加圧を行い、前記半導体チップを前記コレットから離すことで、前記基板上に前記半導体チップを設置する接合工程とを備えている。
A die bonding method according to
上記方法によれば、既存のダイボンド装置を使用して、半導体チップへの損傷を低減したダイボンディング方法を提供できる。 According to the above method, it is possible to provide a die bonding method in which damage to the semiconductor chip is reduced using an existing die bonding apparatus.
本発明の態様8に係るダイボンディング方法は、上記態様1から6のコレットを用いた、バンプを備えた半導体チップのダイボンディング方法であって、ダイシングテープの上に設置された半導体チップを、前記ダイシングテープの下側から突き上げる引き剥がし工程と、前記コレットの前記貫通孔を前記半導体チップに対向する位置に近接させ、前記貫通孔から前記バンプを吸引し、前記半導体チップを前記コレットに吸着させる吸着工程と、前記コレットを反転させてマウントツールで保持し、前記貫通孔から加圧を行うことで、前記半導体チップを前記コレットから前記マウントツールに移し替えるフリップチップ工程と、前記マウントツールを操作して、基板の上方に移動させ、前記半導体チップを前記マウントツールから離すことで、前記基板上に前記半導体チップを設置する接合工程とを備えている。
A die bonding method according to
上記方法によれば、既存のダイボンド装置を使用して、半導体チップへの損傷を低減した、フリップチップ工程を含むダイボンディング方法を提供できる。 According to the above method, it is possible to provide a die bonding method including a flip chip process in which damage to a semiconductor chip is reduced using an existing die bonding apparatus.
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention. Furthermore, a new technical feature can be formed by combining the technical means disclosed in each embodiment.
1 半導体チップ
1’ マイクロレンズ
2 バンプ
3 ダイシングテープ
4 ピン
5、23 基板
6 ダイボンドペースト
7、22 端子
8 金ワイヤ
9 パーティクル
10、20、30、40、40’、50、60 コレット
11 開口
12、42 遮蔽部
13、63 貫通孔
13、16 吸引孔
14 チップエッジ
15、45 外壁
21 マウントツール
24 ステージ
34 突起
45d 内側テーパー部
51 粘着剤
DESCRIPTION OF
Claims (8)
開口と、遮蔽部と、複数の貫通孔とを備え、
前記開口は、前記コレットの内部の上記吸引孔側と逆側に設けられた、上記吸引孔と連通する空洞であり、
前記遮蔽部は、前記半導体チップを吸着する際に該半導体チップの素子形成面に対向するように、前記開口の前記吸引孔側と逆側の端部に、該開口を塞ぐように設けられていて、
前記貫通孔は、前記遮蔽部の縁部に、該遮蔽部を貫通するように設けられていることを特徴とするコレット。 A collet that adsorbs a semiconductor chip by vacuum suction from a suction hole,
An opening, a shielding portion, and a plurality of through holes;
The opening is a cavity provided on the opposite side to the suction hole side inside the collet and communicating with the suction hole.
The shielding portion is provided at the end of the opening opposite to the suction hole side so as to face the element formation surface of the semiconductor chip when the semiconductor chip is sucked. And
The collet according to claim 1, wherein the through hole is provided at an edge of the shielding portion so as to penetrate the shielding portion.
前記突起は、前記貫通孔の、前記半導体チップを吸着する際に該半導体チップの素子形成面に対向する側の周囲に設けられていることを特徴とする請求項1または2に記載のコレット。 The collet further comprises a protrusion,
3. The collet according to claim 1, wherein the protrusion is provided around the side of the through hole that faces the element formation surface of the semiconductor chip when the semiconductor chip is sucked. 4.
ダイシングテープの上に設置された半導体チップを、前記ダイシングテープの下側から突き上げる引き剥がし工程と、
前記コレットの前記貫通孔を前記半導体チップに対向する位置に近接させ、前記貫通孔から前記半導体チップを吸引し、前記半導体チップを前記コレットに吸着する吸着工程と、
前記コレットを操作して、基板の上方に移動させ、前記貫通孔から加圧を行い、前記半導体チップを前記コレットから離すことで、前記基板上に前記半導体チップを設置する接合工程とを備えたことを特徴とするダイボンディング方法。 A die bonding method of a semiconductor chip using the collet according to any one of claims 1 to 6,
A peeling step of pushing up the semiconductor chip installed on the dicing tape from the lower side of the dicing tape,
An adsorption step of bringing the through hole of the collet close to a position facing the semiconductor chip, sucking the semiconductor chip from the through hole, and adsorbing the semiconductor chip to the collet;
A step of operating the collet to move it above the substrate, pressurizing from the through hole, and separating the semiconductor chip from the collet, thereby installing the semiconductor chip on the substrate. A die bonding method characterized by the above.
ダイシングテープの上に設置された半導体チップを、前記ダイシングテープの下側から突き上げる引き剥がし工程と、
前記コレットの前記貫通孔を前記半導体チップに対向する位置に近接させ、前記貫通孔から前記バンプを吸引し、前記半導体チップを前記コレットに吸着させる吸着工程と、
前記コレットを反転させてマウントツールで保持し、前記貫通孔から加圧を行うことで、前記半導体チップを前記コレットから前記マウントツールに移し替えるフリップチップ工程と、
前記マウントツールを操作して、基板の上方に移動させ、前記半導体チップを前記マウントツールから離すことで、前記基板上に前記半導体チップを設置する接合工程とを備えたことを特徴とするダイボンディング方法。 A die bonding method of a semiconductor chip provided with bumps using the collet according to any one of claims 1 to 6,
A peeling step of pushing up the semiconductor chip installed on the dicing tape from the lower side of the dicing tape,
An adsorbing step of bringing the through-hole of the collet close to a position facing the semiconductor chip, sucking the bump from the through-hole, and adsorbing the semiconductor chip to the collet;
Flip chip step of moving the semiconductor chip from the collet to the mounting tool by reversing the collet and holding it with a mounting tool, and applying pressure from the through hole,
A die bonding process comprising: a step of operating the mount tool to move the substrate chip above the substrate, and disposing the semiconductor chip away from the mount tool to place the semiconductor chip on the substrate. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016115630A JP6659473B2 (en) | 2016-06-09 | 2016-06-09 | Collet and die bonding method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016115630A JP6659473B2 (en) | 2016-06-09 | 2016-06-09 | Collet and die bonding method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017220619A true JP2017220619A (en) | 2017-12-14 |
JP6659473B2 JP6659473B2 (en) | 2020-03-04 |
Family
ID=60658211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016115630A Expired - Fee Related JP6659473B2 (en) | 2016-06-09 | 2016-06-09 | Collet and die bonding method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6659473B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113327882A (en) * | 2021-05-21 | 2021-08-31 | 通富微电子股份有限公司 | Suction nozzle for packaging semiconductor device, packaging system and packaging method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218134A (en) * | 2002-01-28 | 2003-07-31 | Nikon Corp | Die bonder |
JP2004128339A (en) * | 2002-10-04 | 2004-04-22 | Renesas Technology Corp | Method of manufacturing semiconductor |
JP2006351848A (en) * | 2005-06-16 | 2006-12-28 | Nikon Corp | Collet, pyramidal collet, die bonding device and die bonding method |
JP2007149735A (en) * | 2005-11-24 | 2007-06-14 | Matsushita Electric Ind Co Ltd | Pickup jig for semiconductor element and its manufacturing process |
JP2015060924A (en) * | 2013-09-18 | 2015-03-30 | 株式会社日立ハイテクインスツルメンツ | Flip chip bonder and bonding method |
-
2016
- 2016-06-09 JP JP2016115630A patent/JP6659473B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218134A (en) * | 2002-01-28 | 2003-07-31 | Nikon Corp | Die bonder |
JP2004128339A (en) * | 2002-10-04 | 2004-04-22 | Renesas Technology Corp | Method of manufacturing semiconductor |
JP2006351848A (en) * | 2005-06-16 | 2006-12-28 | Nikon Corp | Collet, pyramidal collet, die bonding device and die bonding method |
JP2007149735A (en) * | 2005-11-24 | 2007-06-14 | Matsushita Electric Ind Co Ltd | Pickup jig for semiconductor element and its manufacturing process |
JP2015060924A (en) * | 2013-09-18 | 2015-03-30 | 株式会社日立ハイテクインスツルメンツ | Flip chip bonder and bonding method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113327882A (en) * | 2021-05-21 | 2021-08-31 | 通富微电子股份有限公司 | Suction nozzle for packaging semiconductor device, packaging system and packaging method |
Also Published As
Publication number | Publication date |
---|---|
JP6659473B2 (en) | 2020-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100506109B1 (en) | Separation mechanism for adhesive tape, separation apparatus for adhesive tape, separation method for adhesive tape, pickup apparatus for semiconductor chip, pickup method for semiconductor chip, manufacturing method for semiconductor apparatus, and manufacturing apparatus for semiconductor apparatus | |
JP5464532B2 (en) | Chip ejector and chip attaching / detaching method using the same | |
KR101741333B1 (en) | Chip-stacking apparatus | |
JP2002289635A (en) | Ball transcriber and ball alignment apparatus | |
US20120079672A1 (en) | Unit for removing foreign matter and apparatus and method for semiconductor packaging using the same | |
TW201436079A (en) | Collet Cleaning Method and Die Bonder Using the Same | |
CN112447574A (en) | Die pick-up module and die bonding apparatus including the same | |
JP6659473B2 (en) | Collet and die bonding method | |
JP2009049127A (en) | Production method of semiconductor device and collet chuck | |
JP2008103390A (en) | Manufacturing method of semiconductor device | |
TWI513059B (en) | Phosphor film pick-up apparatus for led chip | |
JP2010161211A (en) | Method and device for manufacturing semiconductor device | |
JP2007090469A (en) | Part conveying apparatus and part conveying method | |
KR100817068B1 (en) | Thinn semiconductor chip pick-up apparatus and method | |
JP2006351848A (en) | Collet, pyramidal collet, die bonding device and die bonding method | |
TW201001566A (en) | Jig and method for picking up a die | |
TWI656587B (en) | Jointing device and method | |
JP2014165302A (en) | Pick-up device for semiconductor chip | |
KR101395536B1 (en) | Collet module for pick-up semiconductor die | |
JP2010087035A (en) | Apparatus for manufacturing three-dimensional semiconductor device and method for manufacturing same | |
JP6551119B2 (en) | Method of manufacturing light emitting device | |
JP2006303103A (en) | Conductive ball mounting method and mounting apparatus | |
TWI409886B (en) | Die picking-up method and apparatus for preventing from die crack | |
JP2010040657A (en) | Chip peeling device and chip peeling method | |
KR20090026611A (en) | Equipment for pick up of semiconductor chip and method for pick up of semiconductor chip using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6659473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |