JP2017216745A - 電子回路用ギャップを伴う新規イメージングセンサを持つスキャンイメージングシステム - Google Patents

Abstract

【課題】改良されたイメージングセンサを有するスキャンイメージングシステムを提供することである。【解決手段】電子回路のためのギャップを伴うＸＹ座標系におけるピクセルの２Ｄアレイを有するイメージングセンサが提示される。さらに、かかるセンサでサンプルの斜め断面をイメージングするためのスキャンイメージングシステムが提供される。特にイメージングセンサが傾斜構成であるとき、このセンサは特に有利である。センサはセンサの感光性エリアにおいてピクセルの光活性部分を最大化することを可能にし、これは最大化されたフィルファクタにつながる。さらにこれは非常に感光性のセンサにつながり、従ってマイクロレンズが回避され得る。イメージングセンサの１つ若しくは複数のギャップは、より多くの回路がイメージングセンサ上でギャップ内に位置付けられ得るので、高速読み出しも容易にする。【選択図】図４

Description

本発明はサンプルイメージングの分野に関し、デジタル病理学の分野に有利に当てはまる。

特に、本発明はピクセルの２Ｄアレイを有するイメージングセンサ、サンプルの斜め断面をイメージングするためのスキャンイメージングシステム、及びデジタルスキャン顕微鏡におけるイメージングセンサの使用に関する。

デジタルスキャン顕微鏡は通常、顕微鏡スライドに置かれる組織サンプルなどのサンプルのデジタル画像を作成する。これは典型的には顕微鏡スライド全体にわたってサンプルをスキャンし、異なる画像スパンを一緒にまとめることによって、及び／又は異なる波長で測定される画像を重ね合わせることによってなされる。図１はこうした顕微鏡スライドの断面１００を概略的にあらわす。ガラススライド１０１、カバースリップ１０２、及び例えば生物組織層のようなサンプル１０４を固定して密封するためのマウント剤１０３が含まれる。例えば、ＷＯ２００１／０８４２０９から、デジタルスキャン顕微鏡はラインスキャンカメラ若しくはリニアアレイセンサとしても知られる２Ｄラインセンサを有することができることが知られている。こうしたセンサはたった１ライン、言い換えれば１行の検出ピクセルのみを有する。例えば２Ｄアレイセンサのような他のタイプのセンサと比較して、１Ｄラインセンサはより良好な連続機械的スキャン動作、より少ない縫い目問題を提供することができ、いわゆる時間遅延積分（ＴＤＩ）ラインセンサの使用を可能にすることができることも知られている。

さらに、現在のイメージングセンサ設計は、感光性部品すなわちフォトダイオードから成る、またピクセル自体に埋め込まれる複数の電荷電圧変換器（ＣＶＣ）のような非感光性部品も有する、光活性ピクセルを提供し、これは低フィルファクタにつながる。これは、ピクセルが典型的にＣＶＣのための３つのトランジスタ（ローリングシャッタ）若しくは４つのトランジスタ（グローバルシャッタ）を持ち、アドレシング及び読み出しのために垂直及び水平金属ラインの両方が必要であることを意味する。しかしながら、このようなピクセルの非感光性部品はピクセルのフィルファクタを削減し、これは低照度中に特に害を及ぼす。結果として生じる従来のセンサにおけるピクセルの微光感度は、典型的にはマイクロレンズを適用することによって克服される。このようなマイクロレンズは付随損失が最小化されるようにイメージングセンサのピクセル上へより少ない光量を効果的にフォーカスしようとする。加えて、現在利用可能なイメージングセンサは、限られた数の読み出し電子機器しか所与のピクセルサイズの限られた空間内に設けられることができないので、関心領域（ＲＯＩ）の読み出し速度が比較的遅い。

本発明の発明者らは、とりわけデジタル病理学においてしばしば適用される、イメージングセンサが光路に対して傾斜するときにマイクロレンズの使用が特に適していないことを認識した。さらに、本発明の発明者らは、傾斜センサでのサンプルのスキャン及びイメージングがＺ方向のオーバーサンプリングにつながるので、イメージングセンサの特定エリアのみが画像キャプチャのために使用される必要があることを発見した。発明者らは、傾斜構成で使用されるときに、感光性領域として必要でないセンサの位置／領域にピクセルの読み出し電子機器を再配置する有利な方法を発見した。従って、本発明はセンサのピクセルライン間の特有の非感光性ギャップを提案する。従って、ピクセルのフィルファクタの顕著な増加が本発明によって実現可能である。これはイメージングセンサの微光感度の増加をもたらし、従って改良された画質が実現され得る。さらに、本発明のイメージングセンサは、イメージングセンサの非感光性エリアである１つ若しくは複数のギャップ内に全部でより多くの回路がセンサ上に位置付けられることができるので、高速読み出しを容易にし、結果として高速イメージングセンサにつながる。

本発明の目的は改良されたイメージングセンサを有するスキャンイメージングシステムを提供することとみなされ得る。

本発明の目的は独立請求項の主題によって解決される。本発明のさらなる実施形態と利点は従属請求項に組み込まれる。

記載の実施形態は改良されたイメージングセンサを伴うスキャンイメージングシステム及びスキャンイメージングシステムの使用に同様に関連する。

本発明の一実施形態例によれば、Ｚ方向に沿って光軸を持ち、直交ＸＹ座標系にピクセルの２Ｄアレイを有するイメージングセンサを有する、スキャンイメージングシステムが提供され、Ｚ方向はＹ方向に垂直である。イメージングセンサのピクセルの２Ｄアレイは複数のピクセルを有する第１のピクセルラインを有する。第１のピクセルラインは上記ＸＹ座標系のＹ方向に沿ってのびる。さらに、第２のピクセルラインがイメージングセンサによって含まれ、この第２のラインは複数のピクセルを有する。第２のピクセルラインもＹ方向に沿ってのびる。ピクセルの２Ｄアレイは第１及び第２のピクセルライン間に第１の非感光性ギャップをさらに有する。第１のピクセルラインの一部の若しくは全ピクセルの、及び／又は第２のピクセルラインの一部の若しくは全ピクセルの読み出し電子機器が第１の非感光性ギャップに位置する。さらに、イメージセンサの各ピクセルはフォトダイオードを含み、イメージングセンサは各フォトダイオードを読み出し、アドレスするように構成されるＸ方向に沿った読み出しラインを有し、イメージングセンサは回転軸としてＹ軸まわりに傾斜される。

言い換えれば、第１及び第２のピクセルラインが、センサの論理回路及び結合回路で充填される非感光性ギャップによって分離される、新規のイメージセンサ構成若しくは設計を伴うスキャンイメージングシステムが提示される。例えば、一部の若しくは全ピクセルの電荷電圧変換器（ＣＶＣ）は、センサの光活性領域にＣＶＣを位置付けるのではなく、非感光性領域であるギャップに位置付けられ得る。本発明にかかるこうしたＣＶＣフリーのピクセル構成は従来のピクセル６０１と対照的に、図６における例示的なピクセル例６００から推測され得る。本発明のイメージングセンサはピクセル例６００として示されるタイプのピクセルを有してもよく、又は完全にそのようなタイプのピクセルのみから構成されてもよい。いずれの場合も、本発明のイメージングセンサはＹ方向に沿って、ピクセルライン間に１つ以上のギャップを有し、例えばＣＶＣなどの読み出し電子機器をピクセルラインから離して上記非感光性ギャップの中へ動かすことを可能にする。

勿論、本発明のイメージングセンサは大きな複数のピクセルラインを持ってもよく、必要であればそれらはピクセルラインのブロックを構築するように接触して隣接して位置付けられることもでき、また大きな複数のギャップを持ってもよい。ギャップは典型的には少なくとも２つのピクセルラインを分離するか、又はピクセルラインの２ブロックを分離する。図４はピクセルラインの数ブロックと間に非感光性ギャップを伴う実施形態を示す。上述の第１及び第２のピクセルラインはその場合異なるブロックの一部になり得る。こうしたブロックは時間遅延積分（ＴＤＩ）の既知の技術を実行するために制御モジュールによって使用され制御され得る。

この新規のイメージングセンサによって実現される同じサイズと分解能の従来の二次元センサに勝る本発明のイメージングセンサの改良は少なくとも２つの要素から成る。第１に、本発明のイメージングセンサはセンサの感光性エリアにおけるピクセルの光活性部分の最大化を可能にし、これはフィルファクタの最大化に対応する。これはマイクロレンズ無しに非常に感光性のセンサを可能にし、イメージングセンサが傾斜する構成において有利に応用される。マイクロレンズを回避することは、マイクロレンズの傾斜がマイクロレンズを通る光伝搬に関して最適ではないため、傾斜したセンサを光路に置くために重要である。第２に、イメージングセンサの１若しくは複数のギャップは、より多くの回路がギャップ内でイメージングセンサ上にあることができるので、高速読み出しを可能にする。ピクセルのＣＶＣがそこに置かれることができるだけでなく、読み出し速度を増加する他の追加部品も置かれることができる。これは高速センサを、従って高速画像生成を可能にする。従って本発明は、Ｙ方向にセンサの幅全体に広がり、Ｘ方向に少なくとも１ピクセル幅に広がり得る、非感光性空間を利用する。これらの空間、すなわちギャップは、感光性ライン、例えば第１及び第２のピクセルラインの間にある。

以降の様々な説明から明らかとなり、それらで解明される通り、第１及び第２のピクセルラインはＴＤＩブロックの、すなわちＹ方向に沿って隣接する若しくは隣接して位置するピクセルのラインのブロックの、一部であり得、この構成においてかかるＴＤＩブロックはフォトダイオードを有さないギャップによって分離される。これらのギャップはセンサのピクセルのＣＶＣ、論理回路及び／又は結合回路を統合するために使用される。本発明の文脈において、ピクセルの２Ｄアレイという語は感光性ピクセルで完全にカバーされる面と理解されてはならないことが留意されるべきである。なおさら本発明のピクセルの２Ｄアレイは、図４に示す実施形態例と一致して、感光性ピクセルラインを提供し、感光性ピクセルの上記読み出し電子機器を統合するために使用される領域、すなわち非感光性ギャップを有する。これは以降本発明の異なる実施形態から明らかとなり、それらにより解明される。

さらに、本発明のイメージングセンサは勿論、全てＹ方向に沿ってのびる第３、第４、第５及びさらにそれ以上のピクセルラインを有してもよく、これらのピクセルライン間に第２、第３、第４及びさらにそれ以上の非感光性ギャップも有してもよい。さらに、複数のピクセルラインは、Ｘ及びＹ方向に沿って広がる連続面を構築し、図３及び４に示す通りピクセルブロックを構成するように、隣接して位置付けられ得る。傾斜した構成において、上記非感光性エリア、すなわちギャップは、イメージングエリア間にギャップを設けることによって画質を低下させることなくイメージングのために必要とされなくてもよい。従って、本発明はイメージングセンサが例えばスキャンイメージングシステムにおいて傾斜構成で適用されるときに特に有利である。

本発明の別の実施形態例によれば、イメージングセンサの傾斜角度は好適には約６０°の範囲である。

ここで傾斜角度とはＸ方向とＺ方向の間の角度を意味する。スキャンイメージングシステムはサンプルの斜め断面を画像化し得る。本発明の別の実施形態例によれば、個々のピクセルにおいて読み出しラインはフォトダイオードより上に隆起している。

読み出しラインはイメージングセンサのチップ上の金属ライン若しくはワイヤとして構成されることができ、それらはフォトダイオードより上に隆起され得る。実際には、イメージングセンサ上で、フォトダイオードは最下部であり、全ての電子機器及び接続ラインが隆起され得る。従って、本明細書に記載の傾斜センサ構成と同様に、光が上から直接来ない場合、隆起部がフォトダイオード上に影を落とすので、キャプチャされる光の量を削減し、従って画質を低下させる。本発明のこの実施形態例のセンサでは、従来のイメージセンサのピクセルと比較してより少ない読み出しラインがピクセルにおいて必要になるため、垂直読み出しラインのみを持つことが可能である。こうした垂直読み出しラインはＹ方向に実質的に垂直なＸ方向に沿ってはしる。Ｘ軸に平行な読み出しラインのみが本発明によって提供され得るので、センサのＹ軸まわりの回転によって光軸に対してセンサを傾けるときに不都合がない。これは光がセンサ上にセンサのＹ軸に垂直に、ただしＸ軸と例えば６０°の角度で、落ちることを意味する。これは例えば図３から容易に推測され得る。読み出しラインは本明細書に記載のこの実施形態においてセンサのＸ軸と平行にはしるので、これらの読み出しラインは影を落とさず、従って画質を低下させず、このことはピクセル６０１を用いる従来技術のセンサに勝る重要な利点である。図６に示す従来の２Ｄセンサのピクセル６０１において使用される通り水平及び垂直読み出しライン６０５‐６０８両方を伴う場合、これは可能でなく、常に傾斜構成においてフォトダイオード上に影があり得る。結果として、本明細書の前記本発明の実施形態例は、光感受性と画質をさらに増す。本発明の別の実施形態例によれば、イメージングセンサはセルフフォーカシングセンサである。セルフフォーカシングを実行するようにイメージングセンサを制御する制御モジュールが設けられ得る。これは例えばフォーカシングマップのような他のフォーカシング手段の必要性を回避し得る。

本発明の別の実施形態例によれば、第１の非感光性ギャップはセンサのピクセルの少なくとも１幅の幅を持つ。ピクセル幅は参照符号４２０で図４に示される。イメージングセンサが複数の非感光性ギャップを持つ場合（例えば図３参照）、全ギャップは上記センサのピクセルの少なくとも１幅の幅を持ち得る。多くの用途において、ピクセルのフォトダイオードの読み出し電子機器の統合のために十分な空間を提供するためにより大きな幅が有用であり得る。例えば、ピクセル幅の４倍、５倍、若しくは６倍がギャップの適切な幅であり得る。この文脈において幅はピクセルの２アレイのＸＹ座標系のＸ方向に沿って定義されることが留意されるべきである。本発明の実施形態例によれば、ピクセルラインの感光性ブロック、すなわちＴＤＩブロックの幅と比較してセンサのギャップの最適化された幅が提供され、後ほど詳細に説明される。

本発明の別の実施形態例によれば、以下の構成要素の少なくとも１つが第１の若しくは追加の非感光性ギャップに位置付けられる。第１及び第２のピクセルラインの少なくとも一方のピクセルの電流電圧変換器、イメージングセンサの論理回路及びイメージングセンサの結合回路は本発明のイメージングセンサの感光性ギャップ内に位置付けられ得る。本発明の別の実施形態例によれば、複数の電荷電圧変換器がイメージングセンサの各フォトダイオードと関連し、各電荷電圧変換器はイメージングセンサの第１の非感光性ギャップの中、又はイメージングセンサの追加の非感光性ギャップの中に位置付けられる。

例えば図６から推測され得る通り、本発明のピクセル設計はフォトダイオードから成るピクセルを提供する。従来技術のピクセル６０１と対照的に、本発明のピクセルのフォトダイオードに接続される電荷電圧変換器はピクセル自体の一部でなく、イメージングセンサのギャップのうちの１つにいくらか離れて位置する。この文脈において、本発明のイメージングセンサのピクセルの読み出しラインは典型的にはフォトダイオードより上に隆起していることが留意されるべきである。実際には、イメージングセンサにおいて、フォトダイオードは最下部であり、図６の図示の読み出しライン６０３及び６０４は隆起している。従って、本発明のイメージセンサのピクセル６００はフォトダイオード６０２から成るという用語が本明細書で使用される。本発明の文脈において、こうした追加の非感光性ギャップはＹ方向に沿ってピクセルの２Ｄアレイの全幅を覆って及び／又は平行に設けられ得ることが留意されるべきである。従って、別の実施形態例によれば、第１の非感光性ギャップはＹ方向に沿ってのびる。本発明の別の実施形態例によれば、イメージングセンサは各々がピクセルの２Ｄアレイの全幅にわたってＹ方向に沿ってのびる複数の非感光性ギャップを有する。

本発明の別の実施形態例によれば、センサの各ピクセルは２つだけ読み出しラインを有する。２つの読み出しラインはとりわけ図３に定義される通りＸ軸に平行若しくは実質的に平行であり得る。

本発明の別の実施形態例によれば、第１のピクセルラインはＹ方向に沿ってのびる複数の隣接ピクセルラインから成る第１のブロックの一部である。さらに、第２のピクセルラインはＹ方向に沿ってのびる複数の隣接ピクセルラインから成る第２のブロックの一部である。さらに、第１及び第２のブロックはＹ方向に沿ってのびる非感光性ギャップによって互いに分離される。

一実施形態例において、イメージングセンサはＸ方向に１２８のこうしたブロックを有する。勿論、複数の隣接ピクセルラインのより多い若しくは少ないブロックも当業者によって適用されることができる。

特に、こうしたピクセルラインブロックは時間遅延積分（ＴＤＩ）ブロックとして使用されることができる。ＴＤＩブロックはラインがＹ方向に沿ってのび、列がＸ方向に沿ってのびるピクセルの２Ｄアレイとみなされ得る。ＴＤＩアクションは列に沿って起こる。このＴＤＩアクションは、センサに対するオブジェクトの動きと同期して電荷が列に沿って移動される、従来のＣＣＤ方式ＴＤＩであることができる。代替的に、デジタルドメインにおけるＴＤＩが使用されてもよく、ここではピクセル電荷が最初にデジタル数へ変換され、そしてセンサに対するオブジェクトの動きと同期してデジタルドメインへ移動される。このデジタルＴＤＩはイメージセンサ自体の上で、又はＦＰＧＡなどの計算ユニットにおいて若しくはコンピュータにおいて"オフチップ"で起こり得る。両方のＴＤＩの態様が本発明の一部である。本発明のかかる実施形態に従ってＴＤＩを使用するより詳細な実施例は図４との関連で説明される。

本発明の別の実施形態例によれば、ＴＤＩの原理と一致する、例えば前述の２つのＴＤＩ手順と一致する、イメージングセンサを制御するように構成される制御モジュールが提供される。本発明の別の実施形態例によれば、第１及び第２のブロックに加えて、センサはＹ方向に沿ってのびる複数の隣接ピクセルラインの追加ブロックも有する。各ブロックはｎ個の隣接ピクセルラインから成り、ｎは整数であり、以下の関係：２≦ｎ≦８、特にｎ＝４が当てはまる。

本発明の別の実施形態例によれば、ピクセルライン間若しくはブロック間のイメージングセンサの各非感光性ギャップはセンサのピクセルの少なくともｍ幅の幅を持ち、ｍは整数である。さらに、以下の関係：８≦ｍ≦２０、特にｍ＝１３が当てはまる。

本発明の発明者らはピクセルから読み出し電子機器を外すこととのトレードオフがあることを発見した。読み出し電子機器をピクセルの感光性部分からあまりに遠くに動かすことは、長いラインにおけるノイズとカップリングに起因する画質の低下につながり得る。しかしながら、読み出し電子機器をピクセル内に持つことはピクセルの感光性部分のサイズ、すなわちフィルファクタの低減につながり、画質の低下にもつながる。ここに開示される範囲は、センサを傾斜三次元及び／又はオートフォーカスセンサとして使用するときの、フィルファクタ、ピクセルの感光性エリアと読み出し電子機器との間の距離、及び深さ分解能の間での最適条件である。特に、４ラインのＴＤＩピクセルとＴＤＩブロック間の１３ピクセル幅ギャップを用いることが、前述のトレードオフを考慮して最適な組み合わせを提供することがわかった。しかしながら、この実施形態例に従って、１つのＴＤＩブロックの行の数は２から８の間で異なってもよく、上記ＴＤＩブロック間のギャップの幅は８から２０ピクセルの間で異なってもよい。

本発明の別の実施形態例によれば、イメージングセンサはマイクロレンズを有さない。マイクロレンズを回避することは、例えばスキャンイメージシステム若しくはデジタルスキャン顕微鏡の光路において傾斜したセンサを置くために重要である。読み出し電子機器、センサの論理回路及び結合回路を、ピクセルの光活性ライン間のギャップへ動かすことは、低照度中に複雑でエラーを起こしやすいマイクロレンズが必要ないように、フィルファクタを増加若しくは最大化する。

本発明の別の実施形態例によれば、イメージングセンサの各非感光性ギャップはセンサのピクセルの少なくとも１幅の幅を持つ。

本発明の別の実施形態例によれば、スキャンイメージングシステムはサンプルをイメージングするためのデジタルスキャン顕微鏡である。

本発明の別の実施形態例によれば、前述及び後述の実施形態のいずれかにかかるイメージングセンサの使用が提示され、イメージングセンサは病理学サンプルの画像を生成するために使用される。

感光性ピクセルライン間のギャップを有するイメージングセンサを提供することが本発明の要旨とみなされ、このギャップは感光性でなく、ピクセルの読み出し電子機器を有する。さらに、傾斜経路において使用される従来の二次元イメージセンサと同じ面積をカバーする、単一ダイ上の複数のＴＤＩラインセンサから基本的に構成される、新規のイメージングセンサ設計が提示される。一実施形態において、センサは単一ダイ上の複数のＴＤＩラインセンサの組み合わせを有する。ＴＤＩラインセンサはセンサの論理回路と結合回路で充填されるギャップによって分離されることを特徴とする。本明細書で説明される原理は、とりわけフォトダイオードに関連付けられるＣＶＣのような、電子回路のために上記ギャップを持つセルフフォーカシングセンサにおいて特に適用され得る。

本発明のこれらの及び他の特徴は以降に記載の実施形態から明らかとなり、それらを参照して解明される。

本発明の実施形態例は以下の図面において記載される。

顕微鏡スライドの断面を概略的に示す。 本発明の一実施形態にかかるスキャン顕微鏡を概略的に示す。 本発明の一実施形態例にかかるオブジェクト空間におけるイメージングセンサの投影を示す。 本発明の一実施形態例にかかるＴＤＩ原理を用いるイメージングセンサを概略的に示す。 本発明の一実施形態例にかかるイメージングセンサを伴うセットアップを概略的に示す。 本発明の一実施形態例のイメージセンサのピクセルと従来技術のピクセルとの比較を概略的に示す。

以下、別の例示的な、本発明の限定しない実施形態が、以下の表において徹底的に詳細に記載されるイメージングセンサを用いて提供される。その中で、ギャップは"ギャップ領域"として記載され、前述の通り１３ピクセル幅ギャップである"ピクセルピッチ"と名付けられる。以下の表から見られる通り、ピクセルはＹ方向に５．５６マイクロメートル長及びＸ方向に６．４２マイクロメートルである通り、矩形である。

本発明の別の実施形態例によれば、スキャン顕微鏡２００が図２内に示される。このスキャンイメージングシステムは、ガラススライド２０１及びカバースリット２０２の間に置かれることができる、図示されないサンプル、例えば組織層をイメージングするために構成される。本発明のセンサと本発明のイメージングシステムは特に完璧に平坦及び／又はボリュメトリックでないサンプルの高速画像収集を可能にする。特に、デジタル病理学のためのデジタルスライドスキャナが本発明を利用し得る。イメージング経路Ｐは１つ以上のレンズ２０３、２０４及び２０５を有し得る顕微鏡対物レンズ２０６、組織サンプルから非散乱反射光をブロックするためのアパーチャ２０７、チューブレンズ２０８及び本発明にかかるイメージングセンサ２０９を有し得る。イメージングセンサ２０９は本明細書でピクセルのマトリクスともよばれ得るピクセルの２Ｄアレイを有する。例えば、センサはＣＭＯＳイメージングセンサであるが他の種類のセンサも本発明とともに使用されることができる。図２から見られる通り、イメージングセンサ２０９は顕微鏡対物レンズの光軸ｏに対して傾斜している。イメージングセンサ２０９は本明細書で説明される通りセルフフォーカシングイメージングセンサであり得る。システム２００はスキャナの作動プロセスを、特にサンプルをイメージングするためのスキャンプロセスを制御するための制御モジュールをさらに有する。制御モジュールは典型的には例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）若しくはＤＣＰ（デジタル信号プロセッサ）などのプロセッサを有する。光軸Ｏは以下図３において定義される軸Ｚ３０９に平行であり得ることが留意されるべきである。

図３はイメージングセンサ３１１の投影３００を示す。さらに、イメージングセンサ３１１はセルフフォーカシングイメージングセンサであり得る。図３は軸３０８で示されるＹ方向に沿ってはしる複数の平行ピクセルラインをそれぞれ有する複数のＴＤＩブロック３０４、３１０をイメージングセンサ３１１が有することを示す。ＴＤＩブロック３０４及び３１０は非感光性ギャップ３０５ｃによって分離され、その中に上記ブロックの少なくとも一方のピクセルの読み出し電子機器が位置付けられる。必要であれば、ＴＤＩブロック３０４及び３１０両方の読み出し電子機器がギャップ３０５ｃに位置付けられ得る。しかしながら、ブロック３１０のピクセルの読み出し電子機器が非感光性ギャップ３０５ｃに位置付けられ、ブロック３０４のピクセルの読み出し電子機器が非感光性ギャップ３０５ａに位置付けられることも可能である。一見、電荷電圧変換器並びに／或いは論理回路及び／又は結合回路を有さないピクセルのラインとしてＴＤＩブロック３０４及び３１０を設けることが可能である。後者の構成要素は、適切な微光感度とともにフィルファクタの最大化が実現されるように、完全にイメージングセンサ３１１の上記非感光性ギャップによって含まれる。ＴＤＩブロック３０４及び３１０は概略的に図示されるに過ぎないので、複数の隣接ピクセルラインはここでは詳細に描かれないことが留意されるべきである。ＴＤＩブロックを構成するこうした個々のピクセルラインは以下図４から推測され得る。ギャップ３０５ａ、３０５ｂ、及び３０５ｃも図３内に概略的に描かれるに過ぎない。３０１はガラススライドをあらわし、３０２はカバースリップをあらわし、組織サンプルは３０３で示される。さらに、スキャン方向が矢印３０５で描かれ、スキャン方向３０６がセンサ３１１のピクセルの２Ｄアレイを定義するＹ方向３０８に実質的に垂直であることが容易に推測され得る。Ｘ方向３０７も図３に示される。

図３のイメージングセンサは同じサイズ及び分解能の従来の２Ｄセンサと比べて２つの改良点を持つ。センサの感光性エリアにおけるピクセルの光活性部分の最大化が提供されるので、フィルファクタが最大化される。これはマイクロレンズ無しで高感度センサを可能にする。マイクロレンズを回避することは、例えばスキャンイメージング顕微鏡の光路において傾斜したセンサを置くために重要である。さらにギャップ３０５ａ、３０５ｂ、及び３０５ｃは、より多くの回路がギャップにおいてセンサ上にあることができ、高速センサを可能にするので、高速読み出しを可能にする。

図４は本発明の実施形態例にかかるイメージングセンサ４００を概略的に示す。イメージングセンサはピクセルの２Ｄアレイ４２１を有する。ピクセルの２Ｄアレイは複数のピクセル、例えばピクセル４１５、４１６、４１７を有する第１のピクセルライン４１０を有する。図４から推測され得る通り、第１のピクセルライン４１０はアレイの左端からアレイの右端へＹ方向４２２に沿ってのび、従ってこれはアレイの幅全体に広がる。Ｙ方向はＸ方向４２３に垂直である。ピクセルの２Ｄアレイは複数のピクセルを有する第２のピクセルライン４１１をさらに有し、ピクセル４１８及び４１９が参照符号で例示的に示される。また第２のライン４１１もＹ方向４２２に沿ってのびる。さらに、第１及び第２のピクセルラインの間に第１の非感光性ギャップ４０２が設けられる。図４から推測され得る通り、このギャップもＹ方向に沿ってのびる。さらに、第１のラインのピクセルの、及び／又は第２のピクセルラインのピクセルの、読み出し電子機器４１２及び４１３が第１の非感光性ギャップ４０２内に位置付けられる。図４のピクセル４０７〜４１１は図６に示すタイプのピクセル６００であり得る。とりわけ、本明細書に記載のイメージングセンサの全実施形態は図６に６０１と示されるタイプのピクセルから成り得る。勿論例えばＦＰＧＡのような構成要素がセンサによって含まれ得る。

第１の非感光性ギャップ４０２はセンサのピクセルの少なくとも１幅４２０の幅を持つ。この実施形態において、ギャップ幅はセンサの１ピクセルの幅４２０のおよそ５倍である。第２の非感光性ギャップ４０３もかかる幅を持つ。さらに、図４から推測され得る通り、複数の隣接ピクセルライン４０７〜４１０の第１のブロック４０５がイメージングセンサ４００によって含まれる。この第１のブロック４０５はＴＤＩブロックとして本発明に従って制御され得る。第１の非感光性ギャップ４０２は、ピクセルライン４１０若しくはライン４１１の電流電圧変換器などの読み出し電子機器４１２、４１３を有し、イメージングセンサ４００の論理回路及び／又はイメージングセンサ４００の結合回路も有し得る。第２の非感光性ギャップ４０３も、第２のＴＤＩブロック４０４及び第３のＴＤＩブロック４０６のピクセルのこうした読み出し電子機器４１４を有する。前記されている通り、イメージングセンサ４００は、ＴＤＩブロックの読み出し電子機器が図示のＸ方向４２３に沿って当該ＴＤＩブロックより下若しくは上の隣接ギャップ内に完全に設けられるようにも提供され得る。図６の文脈で与えられる説明から明らかとなり、それとともに解明される通り、それにより、完全にフォトダイオードから構成されるが、それ自体は読み出し電子機器を有さないので、それらが隣接ギャップへ動かされるような、ＴＤＩブロックを提供することが可能である。別の実施形態例においてセンサは１２８のピクセルラインのかかるブロック４０４、４０５及び４０６を持ち、１２７若しくは１２８のギャップを持つ。

ＴＤＩブロックはライン／行がＹ方向に沿ってのび、列がＸ方向に沿ってのびるピクセルの２Ｄアレイとみなされ得る。ＴＤＩアクションは列に沿って起こる。このＴＤＩアクションは、センサに対するオブジェクトの動きと同期して列に沿って電荷が移動される、従来のＣＣＤ方式ＴＤＩであり得る。代替的に、デジタルドメインにおいてＴＤＩが実行されることができ、ここではピクセル電荷が最初にデジタル数に変換され、そしてセンサに対するオブジェクトの動きと同期してデジタルドメインにおいて移動される。この'デジタル'ＴＤＩはイメージセンサ自体の上で、又はＦＰＧＡ若しくはコンピュータなどの計算ユニットにおいて'オフチップ'で起こり得る。本発明のシステムは所望のＴＤＩ手順が起こるようにイメージングセンサの読み出しを制御する制御モジュールも有し得る。

かかる実施形態に従ってＴＤＩを使用するより詳細な実施例が図４の文脈において説明される。図４において、４つのＴＤＩステージ（例えば４０７、４０８、４０９、４１０）の３つのブロック４０４、４０５及び４０６がピクセルマトリクスにおいて指定される。ＴＤＩブロックは、機能的ＴＤＩユニットとして機能する全ピクセルマトリクスのサブアレイであることを意図されることに留意されたい。当業者はＴＤＩセンサがかかる実施形態に従ってどのように動作し得るかを明確に導き出すだろう。一部の実施形態が本明細書において限定ではない実施例として記載される。それらは全て２つの主要なイメージングセンサタイプ、すなわちＣＣＤ及びＣＭＯＳイメージンセンサの両方に適用可能である。ＣＣＤイメージセンサの場合、ＴＤＩアクションは典型的にはアナログドメインにおいて、あるピクセルセットから別のピクセルセットへ電荷をコピーすることによって実行される。ＣＭＯＳイメージセンサの場合、ＴＤＩアクションは典型的にはデジタルドメインにおいて、あるピクセルセットのデジタル値を別のピクセルのセットのデジタル値へ加えることによって実行される。しかしながら、デジタル及びアナログＴＤＩは両方ともＣＣＤ及びＣＭＯＳのいずれかに適用されることができる。

以下ＴＤＩアクションがピクセル値移動として記載され、これはアナログＴＤＩが利用される場合はアナログ電荷移動として、デジタルＴＤＩが利用される場合はピクセル値移動として理解されるものとする。

図４の実施例に戻り、ピクセル値が移動される間、センサはさらに顕微鏡スライドに対してスキャン位置へ動かされる。図４の実施例においてＴＤＩアクションは上向きに作用し、センサに対するサンプルの平行移動も上向きになされると仮定される。ピクセルライン若しくはステージ４１０（ステージは好適にはピクセルのフルラインを含む）は各露出についてピクセル値０で開始し、ステージ４０７からのピクセル値は各露出後にブロック４０５において最終画像を構成する。フルＴＤＩサイクル中にサンプルの画像の単一ラインをたどるとき、当業者に既知であるプロセスは以下の通りである：時間ｔ＝０における露出中、サンプルの画像はイメージングセンサによってキャプチャされる。ｔ＝１における次の露出において、サンプルはステージ４１０上にｔ＝０において投影されるサンプルの画像の部分がステージ４０９上に投影されるように平行移動される。ｔ＝０及びｔ＝１の露出間でステージ４１０におけるピクセルの値がステージ４０９へコピーされる。ｔ＝１での露出中、ステージ４０９上の露出から得られるピクセル値が、ｔ＝０でステージ４１０における露出から得られた既に存在する値へ追加される。ステージ４０９における値はここでｔ＝０におけるステージ４１０の露出及びｔ＝１におけるステージ４０９の露出から得られるピクセル値の合計となる。ｔ＝１及びｔ＝２の露出間でステージ４０９におけるピクセルの値がステージ４０８へコピーされる。ｔ＝２での露出中、ステージ４０８上の露出から得られるピクセル値が、ｔ＝０でのステージ４１０における露出プラスｔ＝１でのステージ４０９における露出から得られる既に存在する値へ追加される。ステージ４０８における値はここでｔ＝０におけるステージ４１０の露出とｔ＝１におけるステージ４０９の露出、及びｔ＝２におけるステージ４０８の露出から得られるピクセル値の合計となる。ｔ＝２及びｔ＝３の露出間で、ステージ４０８におけるピクセルの値がステージ４０７へコピーされる。ｔ＝３での露出中、ステージ４０７上の露出から得られるピクセル値が、ｔ＝０でのステージ４１０における露出プラスｔ＝１でのステージ４０９及びｔ＝２でのステージ４０８における露出から得られる既に存在する値へ追加される。ステージ４０７における値はここでｔ＝０におけるステージ４１０の露出とｔ＝１におけるステージ４０９の露出、及びｔ＝２におけるステージ４０８の露出及びｔ＝３におけるステージ４０７の露出から得られるピクセル値の合計となる。サンプルの画像は同じ方向に、及びＴＤＩアクションと同じ速度で、センサ上を平行移動されるので、この実施例では４つの等しい露出がサンプル上の同じエリアについてなされている。これはサンプルの平行移動を減速させることなく、及び追加のモーションブラーを導入することなく、４倍長い露出時間に相当する。上記はブロック４０４及び４０６又は本発明のイメージングセンサの任意の追加ブロックなど、任意の他のブロックにも同様に適用される。

かかる実施形態においてＴＤＩブロックの４つのステージは同じフォーカスで同じエリアの画像をキャプチャすることが可能であり得ることが留意される。

従って、各ＴＤＩブロックのステージはおよそ同じ距離だけサンプルから分離されるようになり得る。

例えば上記第１の詳述した実施例を再度参照することにより、４つのステージが各ブロックのために使用され得る。従って、ＴＤＩブロックの各々はピクセルサイズと同じサイズを持つピッチで相互に隣り合って位置付けられるピクセルの４つのラインによって構成され得る。ここでピッチは２つの隣接ピクセルの中心間の距離をあらわし得ることが留意される。本発明の各実施形態における各ＴＤＩブロックはピッチよりも大きい非感光性ギャップ距離によって間隔をあけられ得る。ギャップ距離はセンサの深さポジショニングのＺ分解能を決定する。各ＴＤＩブロックの個々のピクセルを近付けながら、比較的大きなギャップを持つことが有利であり得る。このように、各ＴＤＩステージの個々のステージが近くなるので、多過ぎるピクセルを使用することなく比較的大きなＺ範囲が得られる。結果としてそれらは同様の深さで収集し、従って１つ以上のステージのデフォーカスに起因する画像ソフト化を軽減する。

本発明の別の実施形態例によれば、図５は非感光性ギャップ５０６によって分離される第１のピクセルライン５０８と第２のピクセルライン５０９を有するイメージングセンサ５０１を伴うセットアップ５００を示す。第１のＴＤＩブロック５０２、第２のＴＤＩブロック５０３、第３のＴＤＩブロック５０５及び１２８番目のＴＤＩブロック５０４はそれぞれピクセルの４つのラインを有する。ピクセルラインはここで図５に示すものよりかなり長いので、ピクセルラインについて中断５１６が示される。前記されている通り、ピクセルラインは数千ピクセル、例えば４０００若しくはそれ以上のピクセルから成り得る。

図５はイメージングセンサ上に位置付けられる、従ってイメージングセンサの一部である２つのＴＤＩエンジン５１０、５１３も示す。かかるＴＤＩエンジンは既知の及び本明細書で述べるＴＤＩ手順のいずれかを実行するように構成される。このように、ＴＤＩはチップ上でなされる。ＴＤＩ手順がチップ外で、例えば外部コンピュータによって実行される他の実施形態も本発明によって含まれる。８の入力及び出力タップ５１１及び５１４はデータバスへセンサを接続するための標準ピンである。オプションとして、より高帯域幅がユーザによって望まれる場合、２４の入力及び出力タップ５１２、５１５が使用されることができる。

本発明の別の実施形態例によれば、図６はフォトダイオード６０２から成るピクセル６００を示す。さらに、垂直読み出しライン６０３及び６０４が図６に示されるが、これらはフォトダイオード６０２より上に隆起している。それと対照的に、４つの読み出しライン６０５、６０６、６０７及び６０８を有する従来技術のピクセル６０１が図６の左側に示される。従来技術のピクセル６０１は水平及び垂直読み出しラインを要する。さらに、感光性エリア６０９はピクセルの面の一部に過ぎないが、面の大部分が複数のＣＶＣのような読み出し電子機器６１０の使用のために必要であることがピクセル６０１から推測され得る。従来のピクセル６０１において、ピクセル電子機器は典型的にはピクセル自体の中に埋め込まれ、これは低フィルファクタにつながる。これはピクセルがＣＶＣのための３つのトランジスタ（ローリングシャッタ）若しくは４つのトランジスタ（グローバルシャッタ）を持ち、アドレシングと読み出しのための垂直及び水平金属ライン両方が必要であることを意味する。これらの素子は全てピクセルの光活性エリア６０９から空間を奪い、本発明において使用されるピクセル６００と比較してピクセル６０１の低フィルファクタにつながる。

このように、本発明にかかる新たなセンサピクセルレイアウトが提供される。そしてＴＤＩブロック（ここでは示されない）間のギャップ領域は全ての読み出し電子機器、例えばフォトダイオードの電荷を比例電圧へ変換するＣＶＣを含むことができる。これはピクセル６００自体が読み出し及びアドレシングのために垂直金属ライン６０３及び６０４のみを持つことを意味する。そのため垂直金属ラインしか光活性エリアを損なわず、高フィルファクタにつながる。垂直ラインしかないという事実は、本発明のイメージングセンサの傾斜が、例えば図２のイメージングシステムにおいて、水平、すなわちＹ軸まわりの回転に沿っており、これは金属ラインがフォトダイオード上に影を落とさないことを意味するので、さらなる利点である。図６の所望の複数のピクセル６００が本発明のピクセルラインを構成するために使用され得る。例えば、複数のピクセル６００は図４におけるセンサ４００若しくは図３におけるセンサのピクセルのブロック４０４、４０５及び４０６を構築するために使用され得る。

開示の実施形態への他の変更は、図面、開示及び添付の請求項の考察から、請求される発明を実施する上で当業者によって理解されもたらされることができる。請求項において"有する"という語は他の要素若しくはステップを除外せず、不定冠詞"ａ"若しくは"ａｎ"は複数を除外しない。単一のプロセッサ若しくは他のユニットは請求項に列挙される複数のアイテム若しくはステップの機能を満たし得る。特定の手段が相互に異なる従属請求項に列挙されるという単なる事実はこれら手段の組み合わせが有利に使用されることができないことを示さない。請求項における任意の参照符号は請求項の範囲を限定するものと解釈されてはならない。

Claims (11)

1. 直交ＸＹ座標系においてピクセルの２Ｄアレイを有するイメージングセンサであって、
   複数のピクセルを有する第１のピクセルラインであって、Ｙ方向に沿ってのび、隣接ピクセルラインの第１のブロックの一部である、第１のピクセルラインと、
   複数のピクセルを有する第２のピクセルラインであって、前記Ｙ方向に沿ってのび、隣接ピクセルラインの第２のブロックの一部である、第２のピクセルラインと、
   前記Ｙ方向に沿ってのびる、前記第１及び第２のピクセルライン間の第１の非感光性ギャップとを有し、
   前記第１のピクセルラインのピクセル及び前記第２のピクセルラインのピクセルの読み出し電子機器が前記第１の非感光性ギャップに位置し、
   前記イメージングセンサの各ピクセルがフォトダイオードを含み、
   前記イメージングセンサが、各フォトダイオードを読み出し、アドレスするように構成されるＸ方向に沿った読み出しラインを有する、イメージングセンサ。
2. 以下の構成要素：
   前記第１及び第２のピクセルラインの少なくとも一方のピクセルの電流電圧変換器、
   前記イメージングセンサの論理回路、並びに
   前記イメージングセンサの結合回路、
   のうち少なくとも１つが、前記第１の非感光性ギャップ若しくは追加の非感光性ギャップに位置する、請求項１に記載のイメージングセンサ。
3. 複数の電荷電圧変換器が前記イメージングセンサの各フォトダイオードと関連し、
   各電荷電圧変換器が前記イメージングセンサの前記第１の非感光性ギャップ若しくは追加の非感光性ギャップに位置する、請求項１又は２に記載のイメージングセンサ。
4. 前記センサの各ピクセルが、前記フォトダイオード、並びに前記Ｘ方向に沿った前記第１及び第２の読み出しラインからなる、請求項１乃至３の一項に記載のイメージングセンサ。
5. 前記第１のピクセルラインがＹ方向に沿ってのびる複数の隣接ピクセルラインから成る第１のブロックの一部であり、
   前記第２のピクセルラインがＹ方向に沿ってのびる複数の隣接ピクセルラインから成る第２のブロックの一部であり、
   前記第１及び第２のブロックがＹ方向に沿ってのびる非感光性ギャップによって相互に分離される、請求項１乃至４の一項に記載のイメージングセンサ。
6. 前記イメージングセンサが追加ブロックを有し、
   隣接ブロックがＹ方向に沿ってのびる非感光性ギャップによって相互に分離され、
   各ブロックがｎ個の隣接ピクセルラインから成り、ｎは整数であり、
   ２≦ｎ≦８、特にｎ＝４である、請求項５に記載のイメージングセンサ。
7. 前記イメージングセンサの各非感光性ギャップが、前記センサの１ピクセルの少なくともｍ幅の幅を持ち、ｍは整数であり、
   ８≦ｍ≦２０、特にｍ＝１３である、請求項５又は６に記載のイメージングセンサ。
8. 個々のピクセルにおいて前記読み出しラインが前記フォトダイオードより上に隆起している、請求項１乃至７の一項に記載のイメージングセンサ。
9. 前記イメージングセンサがマイクロレンズを有さない、請求項１乃至８の一項に記載のイメージングセンサ。
10. 前記非感光性ギャップの各々が前記センサの１ピクセルの少なくとも１幅の幅を持つ、請求項１乃至９の一項に記載のイメージングセンサ。
11. 前記第１及び第２のブロックが、それぞれＴＤＩブロックである、請求項１乃至１０の一項に記載のイメージングセンサ。

Images