JP2017209195A - 遊技機 - Google Patents

Abstract

【課題】異なる機能を設定可能な端子を有する電子装置において、当該端子を空き端子とする場合、外部ノイズによる誤動作を抑制し、誤設定の検出を容易にする。【解決手段】本発明に係る遊技機は、第１入力端子、第２入力端子を備える電子装置を備え、第２入力端子は、ローアクティブまたはハイアクティブに設定可能であって、所定機能を使用する場合はローアクティブに設定され、第２入力端子を空き端子とする場合、第２入力端子を電源ラインに接続し、第１入力端子を空き端子とする場合、第１入力端子をグランドに接続することを特徴とする。【選択図】図６

Description

本発明は、遊技を行うことが可能なパチンコ遊技機等の遊技機に関する。

遊技機として、遊技媒体である遊技球を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技球が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、識別情報を可変表示（「変動」ともいう。）可能な可変表示装置が設けられ、可変表示装置において識別情報の可変表示の表示結果が特定表示結果となった場合に、所定の遊技価値を遊技者に与えるように構成されたものがある。

なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置が、打球の入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態になるための権利を発生させたりすることや、賞球払出の条件が成立しやすくなる状態になることである。

パチンコ遊技機では、始動入賞口（始動領域）に遊技球が入賞したことにもとづいて可変表示装置において開始される特別図柄（識別情報）の可変表示の表示結果として、あらかじめ定められた特定の表示態様が導出表示された場合に、「大当り」が発生する。なお、導出表示とは、図柄を停止表示させることである（いわゆる再変動の前の停止を除く。）。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。なお、各開放について開放時間（例えば２９秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。以下、各々の大入賞口の開放期間をラウンドということがある。

このようなパチンコ遊技機、あるいは、スロットマシン等の遊技機の制御は、ＣＰＵ等においてプログラムを実行することで制御されている。特許文献１には、スロットマシンにおいてＣＰＵを使用した制御が開示されている。特許文献１の図３に示されるメイン制御部には、割込処理を開始するための割込入力端子（ＩＮＴ、ＭＮＩ）が設けられている。このトリガー端子にトリガー信号を入力することで、基本処理に割り込んで割込処理が開始する。また、割込処理を使用しない場合、この割込入力端子（ＩＮＴ、ＭＮＩ）は、電源（＋５Ｖ）にプルアップされており、割込入力端子にノイズ等が発生しても、割込の発生を誤検出しないようにしている。

特開２０１１−１８９１７８号公報

パチンコ遊技機、スロットマシン等の遊技機では、年間多数の新機種が登場している。各遊技機には、制御を行うＣＰＵ等の部品が搭載されることになるが、機種毎に異なる構成を使用した場合、製造コストや、設計の手間が嵩むことが考えられる。そのため、異なる機種間において、部品を共通化することで、費用、手間を抑えることが行われている。また、遊技機は比較的短い期間で店舗から回収されるため、回収した遊技機の部品をリサイクルすることで、製造コストを抑えることも可能である。

このように、機種間での部品の共通化、リサイクルの容易化を図る上では、部品の汎用性が重要となる。本発明は、パチンコ遊技機、スロットマシン等の遊技機において、ＣＰＵ等、複数の入力端子を有する電子装置について、異なる機種間での汎用性の向上を図ることを１つの目的とする。

そのため、本発明の第１の手段（請求項１）に係る遊技機（例えば、図１のパチンコ遊技機１）は以下の構成を採用したことを特徴とする。
第１入力端子（例えば、図６の端子Ｄ０〜Ｄ７、端子ＰＩ０〜ＰＩ４）、第２入力端子（例えば、図６の端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）を備える電子装置（例えば、図６のＣＰＵ５６）を備え、
前記第２入力端子は、ローアクティブ（例えば、図６の端子ＰＩ５／ＸＩＮＴにおいて、ＸＩＮＴに設定）またはハイアクティブ（例えば、図６の端子ＰＩ５／ＸＩＮＴにおいて、ＰＩ５に設定）に設定可能であって、所定機能を使用する場合はローアクティブに設定され、
前記第２入力端子を空き端子とする場合、前記第２入力端子を電源ライン（例えば、図６の所定電圧Ｖｃｃ）に接続し、
前記第１入力端子を空き端子とする場合、前記第１入力端子をグランド（例えば、図６のグランドＧ）に接続することを特徴とする。

本発明の第１の手段に係る遊技機によれば、複数の入力端子を備える電子装置において、異なる機能を利用可能な第２入力端子を設けたことを１つの特徴としている。このような構成により、電子装置を機種Ａで使用する場合はハイアクティブに設定して使用し、また、電子装置を機種Ｂで使用する場合はローアクティブに設定して所定機能を使用する等、少ない入力端子数で機種間における汎用性の向上を図ることが可能となる。また、入力端子数も抑えられるため、電子装置の小型化も図ることが可能である。さらに、第２入力端子を使用しない空き端子とする場合、比較的安定した電源ラインに接続しておくことで、使用しない第２入力端子に所定機能を誤って設定した場合においても不用意に所定機能が実行されることが抑制される。

さらに本発明の第２の手段に係る遊技機は、前記第１の手段に係る遊技機において、
前記第２入力端子を複数（例えば、図６の端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）備え、複数の前記第２入力端子は隣接していることを特徴とする。

本発明の第２の手段に係る遊技機によれば、第２入力端子を複数備える場合、電子装置において第２入力端子を隣接させることで、空き端子となる第２入力端子をまとめて電源ラインに接続することが可能となる。したがって、電子装置が設置される基板の配線レイアウトを簡易化することが可能であり、ひいては、基板のグランド（接地電極）のベタ面積を広く取ることのできるレイアウトとすることで、基準電位を安定させ、外部ノイズに対する耐性向上を図ることが可能となる。

さらに本発明の第３の手段に係る遊技機は、前記第１または第２の手段に係る遊技機において、
前記電子装置は、ＣＰＵ（例えば、図６のＣＰＵ５６）であることを特徴とする。

本発明の第３の手段に係る遊技機によれば、遊技機内の部品中、比較的高価なＣＰＵに汎用性を持たせることで、費用の削減、設計の手間の抑制の効果において有利となる。

さらに本発明の第４の手段に係る遊技機は、前記第１から第３の手段の何れか１つの手段に係る遊技機において、
前記所定機能は、割込処理であることを特徴とする。

本発明の第４の手段に係る遊技機によれば、空き端子とする第２入力端子を比較的安定した電源ラインに接続しておくことで、遊技機の誤動作にもなる割込処理が不用意に実行されることが抑制される。

さらに本発明の第５の手段に係る遊技機は、前記第１から第３の手段の何れか１つの手段に係る遊技機において、
前記第２入力端子を複数備え、各前記第２入力端子の所定機能は、異なる割込処理であることを特徴とする。

本発明の第５の手段に係る遊技機によれば、複数の第２入力端子に対し、異なる割込処理を設定しておくことで、各第２入力端子に異なる機能を持たせ、電子装置の汎用度の向上を図ることが可能となる。

パチンコ遊技機の正面図 ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図 パチンコ遊技機を裏面から見た背面図 遊技制御基板（主基板）の回路構成例を示すブロック図 払出制御基板の回路構成例を示すブロック図 ＣＰＵ周りの一構成例を示すブロック図 入力端子の割り当てを示す説明図 主基板におけるＣＰＵが実行するメイン処理を示すフローチャート ２ｍｓタイマ割込処理を示すフローチャート

以下、本発明の一実施形態について、図面を参照して説明する。まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、例えば画像式の遊技機やスロット機に適用することもできる。

パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）と、を含む構造体である。

図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と遊技球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。

遊技領域７の中央付近には、それぞれが識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別図柄表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。また、可変表示装置９には、始動入賞口１４に入った有効入賞球数すなわち始動記憶数を表示する４つの特別図柄始動記憶表示エリア（始動記憶表示エリア）１８が設けられている。有効始動入賞がある毎に、表示色を変化させる（例えば青色表示から赤色表示に変化させる）始動記憶表示エリアを１増やす。そして、可変表示装置９の可変表示が開始される毎に、表示色が変化している始動記憶数表示エリアを１減らす（すなわち表示色をもとに戻す）。この例では、図柄表示エリアと始動記憶表示エリアとが区分けされて設けられているので、可変表示中も始動記憶数が表示された状態とすることができる。なお、始動記憶表示エリアを図柄表示エリアの一部に設けるようにしてもよく、この場合には、可変表示中は始動記憶数の表示を中断するようにすればよい。また、この例では、始動記憶表示エリアを可変表示装置９に設けるようにしているが、始動記憶数を表示する表示器（特
別図柄始動記憶表示器）を可変表示装置９とは別個に設けるようにしてもよい。

可変表示装置９の下方には、始動入賞口１４としての可変入賞球装置１５が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。

可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。

ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄表示器１０の表示の可変表示が開始される。この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、例えば、可変表示の終了時に右側のランプが点灯すれば当たりとなる。そして、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。普通図柄表示器１０の近傍には、ゲート３２に入った入賞球数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。

遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。各入賞口２９，３０，３３，３９は、遊技媒体を受け入れて入賞を許容する領域として遊技盤６に設けられる入賞領域を構成している。なお、遊技媒体を受け入れて入賞を許容する始動入賞口１４や、大入賞口も、入賞領域を構成する。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった遊技球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。

そして、この例では、左枠ランプ２８ｂの近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。上記のように、この実施の形態のパチンコ遊技機１には、発光体としてのランプやＬＥＤが各所に設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。

カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。

打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。遊技球が始動入賞口１４に入り、始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動記憶数を１増やす。

可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示結果）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の遊技球が入賞するまで開放する。そして、開閉板２０の開放中に遊技球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。なお、Ｖ賞球スイッチ２２を設けないで継続権を無くし、所定回数（例えば１５ラウンド）のみ許容する形態としてもよい。

停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態となる。

遊技球がゲート３２に入賞すると、普通図柄表示器１０において普通図柄が可変表示される状態になる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。すなわち、可変入賞球装置１５の開放時間と開放回数は、普通図柄の停止図柄が当り図柄であったり、特別図柄の停止図柄が確変図柄である場合等に高められ、遊技者にとって不利な状態から有利な状態に変化する。なお、開放回数が高められることは、閉状態から開状態になることも含む概念である。

次に、パチンコ遊技機１の裏面の構造について図３を参照して説明する。図３は、遊技機を裏面から見た背面図である。

図３に示すように、遊技機裏面側では、可変表示装置９を制御する演出制御手段が搭載された演出制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。なお、演出制御手段は、遊技盤６に設けられている各種装飾ＬＥＤ、普通図柄始動記憶表示器４１、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂ、右枠ランプ２８ｃ、賞球ランプ５１および球切れランプ５２を点灯制御するとともに、スピーカ２７からの音発生を制御する。

また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０や発射制御基板９１が設けられている。電源基板９１０は、大部分が主基板３１と重なっているが、主基板３１に重なることなく外部から視認可能に露出した露出部分がある。この露出部分には、パチンコ遊技機１の各電気部品制御基板（主基板３１、演出制御基板８０，払出制御基板３７）やパチンコ遊技機１に設けられている各電気部品への電力供給を実行あるいは遮断するための電力供給許可手段としての電源スイッチ９１４と、主基板３１に含まれるバックアップＲＡＭ（遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な変動データ記憶手段）に記憶されたバックアップデータをクリアするための操作手段としてのクリアスイッチ９２１とが設けられている。

遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子基板（情報出力基板）３４が設置されている。

貯留タンク３８に貯留された遊技球は誘導レールを通り、カーブ樋を経て賞球ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レールにおける上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。

入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になり、さらに遊技球が払い出されると、遊技球は、余剰球通路を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバーが貯留状態検出手段としての満タンスイッチを押圧して、貯留状態検出手段としての満タンスイッチがオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに発射装置の駆動も停止する。

図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、払出制御手段を搭載した払出制御基板３７および演出制御手段を搭載した演出制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、およびクリアスイッチ９２１からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。

なお、図４には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。また、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。

また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路６４が搭載されている。

基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。なお、ＣＰＵ５６はＲＯＭ５４に格納されているプログラムに従って制御を実行するので、以下、ＣＰＵ５６が実行する（または、処理を行う）ということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているＣＰＵについても同様である。

また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５は、その一部または全部が電源基板９１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の一部または全部の内容は保存される。

主基板３１には、電源基板９１０からのＶＳＬ電圧（ＤＣ＋３０Ｖ）を導入し、ＶＳＬ電圧が所定電位よりも低いときにローレベル（リセットレベル）になり、ＶＳＬ電圧が所定電位以上であればハイレベルになるリセット信号を生成するリセット回路６５が搭載されている。リセット信号は、ＣＰＵ５６のリセット端子に入力される。

主基板３１には、電源監視回路９２０が搭載されている。電源監視回路９２０は、電源基板９１０からのＶＳＬ電圧（ＤＣ＋３０Ｖ）を導入し、ＶＳＬ電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶＳＬ電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号（電力供給停止信号すなわち電源監視手段からの検出信号）を出力する（具体的にはローレベルにする。）。電源断信号は、入力ポートに入力される。電源断信号が入力ポートに入力されるとＣＰＵ５６は、電力供給停止時処理を実行する。電力供給停止時処理において、必要な情報（電力供給復旧時に、電力供給停止時の状態から遊技処理を続行するために必要な情報）をバックアップＲＡＭに確実に保存するための処理（例えばパリティデータの設定処理）を実行する。また、電力供給停止時処理を行ったことを示すフラグをセットする。

なお、入力ポートに電源断信号（電源監視手段からの検出信号）が入力されたとは、電源断信号のレベルが電源断を示すレベルになったことであり、電源断信号のレベルが電源供給を示すレベルである状態が、検出信号が解除された状態である。

遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で遊技球が発射されるように制御される。

なお、この実施の形態では、演出制御基板８０に搭載されている演出制御手段が、遊技盤に設けられている普通図柄始動記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃの表示制御を行う。また、演出制御基板８０に搭載されている演出制御手段は、特別図柄を可変表示する可変表示装置９および普通図柄を可変表示する普通図柄表示器１０の表示制御も行う。

図５は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図５に示すように、満タンスイッチ４８からの検出信号は、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。また、球切れスイッチ１８７からの検出信号も、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。また、払出カウントスイッチ３０１からの検出信号は、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。払出カウントスイッチ３０１は、球払出装置９７から実際に払い出された遊技球を検出する。

払出制御基板３７の払出制御用ＣＰＵ３７１は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、球払出処理を停止する。

入賞があると、主基板３１の出力回路６７から、払出指令信号として、賞球の払出要求を行うためのＲＥＱ信号（賞球リクエスト信号）および払い出すべき賞球個数を示す払出個数信号が出力される。払出個数信号は、４ビットのデータによって構成され、４本の信号線によって出力される。払出個数信号は、入力回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介してＲＥＱ信号および払出個数信号が入力すると、払出個数信号が示す個数の遊技球を払い出すために球払出装置９７を駆動する制御を行う。なお、主基板３１の出力回路６７からは、電源確認信号も出力される。

また、払出制御基板３７において賞球の払出処理を実行しているときには、主基板３１には、払出制御基板３７の出力回路３７３Ｂを介して出力された払出処理中であることを示すＢＵＳＹ信号（賞球払出中信号）が入力される。また、払出制御用ＣＰＵ３７１は、払出禁止状態では、主基板３１に対して払出禁止信号を出力する。なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。

払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、賞球払出数を示す賞球情報信号および貸し球数を示す球貸し個数信号をターミナル基板（枠用外部端子基板と盤用外部端子基板とを含む）１６０に出力する。なお、出力ポート３７２ｃの外側に、ドライバ回路が設置されているが、図５では記載省略されている。また、ターミナル基板１６０（枠用外部端子基板）には、ドア開放情報スイッチ１６１が接続されている。

また、払出制御用ＣＰＵ３７１は、入出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。さらに、出力ポート３７２ｆを介して、ランプの点灯／消灯を指示するための信号を賞球ランプ５１および球切れランプ５２に出力する。なお、払出制御基板３７の入出力ポート３７２ｄには、エラー状態を解除するためのエラー解除スイッチ３７５からの検出信号が入力される。エラー解除スイッチ３７５は、ソフトウェアリセットによってエラー状態を解除するために用いられる。

さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、払出モータ２８９の回転位置を検出するための払出モータ位置センサからの検出信号が入力される。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。なお、出力ポート３７２ｃの外側に、ドライバ回路（モータ駆動回路）が設置されているが、図５では記載省略されている。

カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ１５１、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。インタフェース基板６６には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ６０、球貸し可ＬＥＤ６１、球貸しスイッチ６２および返却スイッチ６３が接続される。

インタフェース基板６６からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ６２が操作されたことを示す球貸しスイッチ信号および返却スイッチ６３が操作されたことを示す返却スイッチ信号が与えられる。また、カードユニット５０からインタフェース基板６６には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｇおよび出力ポート３７２ｅを介してやりとりされる。カードユニット５０と払出制御基板３７の間には、インタフェース基板６６が介在している。よって、接続信号（ＶＬ信号）等の信号は、図５に示すように、インタフェース基板６６を介してカードユニット５０と払出制御基板３７の間でやりとりされることになる。

パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。

そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。なお、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。

カードユニット５０に対する電源基板９１０からの電力供給は、払出制御基板３７およびインタフェース基板６６を介して行われる。この例では、インタフェース基板６６内に配されているカードユニット５０に対するＡＣ２４Ｖの電源供給ラインに、カードユニット５０を保護するためのヒューズが設けられ、カードユニット５０に所定電圧以上の電圧が供給されないようにしている。

なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。

図６は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。本実施形態のＣＰＵ５６は、入力端子として、端子Ｄ０〜Ｄ７、及び、端子ＰＩ０〜ＰＩ４、端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０を備えている。また、出力端子としてＰＩ０〜ＰＩ７を備えている。また、電源回りの端子として、端子ＶＢＢ、端子ＶＤＤ、端子ＶＳＳを備えている。

ＣＰＵ５６の入力端子は、第１入力端子、第２入力端子の２つの種類に分けられる。第１入力端子（端子Ｄ０〜Ｄ７、及び、ＰＩ０〜ＰＩ４）は、１つの機能（入力機能）でしか使用できない端子である。一方、第２入力端子（端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）は、入力機能と割込入力機能、２つの機能を備えた端子であって、設定によってどちらかを一方の機能使用することができる端子である。本実施形態では、３つの第２入力端子（端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）中、端子名に含まれるＰＩ５、ＰＩ６、ＰＩ７は第１の機能（入力機能）を示し、ＸＩＮＴ、ＸＮＭＩ、ＲＸＯは第２の機能（割込入力機能）を示している。

このように第２入力端子に複数の機能を持たせることで、遊技機の異なる機種間において、ＣＰＵ５６の汎用性向上を図っている。本実施形態では、全ての第２入力端子を使用しない空き端子としているが、例えば、他の機種Ａで同じＣＰＵ５６を使用する場合、第２入力端子を入力機能に設定して使用し、他の機種Ｂで同じＣＰＵ５６を使用する場合、第２入力端子を割込入力機能に設定して使用することが考えられる。また、本実施形態のＣＰＵ５６は、複数の第２入力端子を備え、各第２入力端子には、異なる割込入力機能を設定することが可能としており、汎用度の向上が図られている。

ここで、入力機能は、ＣＰＵ５６に外部の各種入賞スイッチ等からの信号を伝える機能であり、割込入力機能は、入力端子に入力があったことを契機として、ＣＰＵ５６で所定の割込処理（通常の割込処理（マスク可能な割込処理）、あるいは、マスク不能割込処理）を開始する機能である。通常の割込処理は禁止（マスク）すること可能であるが、マスク不能割込処理は禁止することができない点において異なる。本実施形態では、第２入力端子中、端子ＰＩ５／ＸＩＮＴは通常の割込処理用であり、端子ＰＩ６／ＸNMＩ、ＰＩ７／ＲＸ０はマスク不能割込処理用である。ＣＰＵ５６において割込処理を有効に設定している場合、第２入力端子に入力される信号がローレベルに立ち下がると、割込処理（通常の割込処理、あるいは、マスク不能割込処理）が開始する。すなわち、ＣＰＵ５６のプログラムカウンタが、通常の割込処理、あるいは、マスク不能割込処理の開始アドレスに変更され、ＣＰＵ５６は、当該開始アドレスに設定されている命令を実行する状態になる。なお、３つの第２入力端子（端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）において、設定できる第２の機能（割込入力機能）は異ならせることが可能である。すなわち、各第２入力端子に、マスク不能割込処理あるいは通常の割込処理（マスク可能な割込処理）の開始アドレスを異ならせて設定することが可能である。

本実施形態のパチンコ遊技機１では、ＣＰＵ５６の端子Ｄ０〜Ｄ７、端子ＰＩ０〜端子ＰＩ２を使用し、端子ＰＩ３〜ＰＩ４、端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０を使用しない形態としている。使用する端子Ｄ０〜Ｄ７、端子ＰＩ０〜端子ＰＩ２には、入力ポート５７２を介して、外部からの各種信号が入力される。一方、使用しない端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０は、その種別に応じて、グランドＧもしくは所定電圧Ｖｃｃ（５Ｖ）に接続される。

ここで、パチンコ遊技機１で使用しない入力端子（空き入力端子）は、２つの種類に分けられる。１つは、１つの機能（入力機能）しか持たない第１入力端子（端子ＰＩ３、ＰＩ４）であり、もう１つは２つの機能（入力機能と割込入力機能）を備えた第２入力端子（端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）である。本実施形態では、使用していない入力端子中、第１の入力端子はグランドＧに接地し、第２の入力端子は、所定電圧Ｖｃｃ（５Ｖ）に接続している。これは空き入力端子におけるノイズの影響を抑制することを目的としたものである。

第１の入力端子は、ハイアクティブに設定されており、入力端子が低い電圧（ロー状態）であるときは、外部入力を検知せず、入力端子が高い電圧（ハイ状態）のときに、外部からの入力があったことを検出する。第１の入力端子は、ローアクティブにも設定できるが、ハイアクティブにした場合、使用しない（空き端子とする）第１の入力端子をグランドＧに接続することで、基板におけるグランドＧのベタ面積（基板でグランドＧの導通部分が占める面積）を拡大させ、グランドＧの電位安定を図ることが可能となる。一方、第２入力端子は、前述したように２つの機能（入力機能、割込入力機能）に設定可能であって、第１の機能（入力機能）に設定した場合は、第１の入力端子と同様、ハイアクティブに設定して使用される。なお、第１の機能（入力機能）に設定する場合、ローアクティブに設定する形態としてもよい。一方、第２の機能（割込入力機能）に設定した場合は、入力端子が高い電圧（ハイ状態）であるときは、外部割込入力を検知せず、入力端子が低い電圧（ロー状態）のときに、外部からの割込入力があったことを検出するローアクティブに設定して使用される。

本実施形態では、空き入力端子中、第１入力端子（端子ＰＩ３、ＰＩ４）は、ハイアクティブであるため、ロー状態であるグランドＧ（０Ｖ）に接続し、入力信号が発生していない状態としている。一方、空き端子となっている第２入力端子（端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）ハイ状態となる所定電圧Ｖｃｃ（５Ｖ）に接続することで、割込入力信号が発生していない状態としている。これら第２入力端子についても、第１入力端子と同様ハイアクティブとして、使用しない場合、グランドＧに接続することが、グランドＧのベタ面積を大きくする上では好ましい。しかしながら、本実施形態の第２入力端子は、第２の機能（割込入力機能）を設定することができるため、ＣＰＵ５６を誤って第２の機能に設定した場合であっても、割込処理が不用意に起動しないように、第２入力端子をハイ状態となる所定電圧Ｖｃｃに接続している。特に、本実施形態のＣＰＵ５６は、第２の機能が、禁止することができないマスク不能割込処理を開始する割込入力機能を含んでいるため、誤動作防止の点において、空きとなる第２入力端子をハイ状態に設定することは有効である。

ＣＰＵ５６の入力端子は、実際のチップにおいても、図６のブロック図に示される順番で配置されている。特に、第１入力端子（端子Ｄ０〜Ｄ７、端子ＰＩ０〜ＰＩ４）と第２入力端子（端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）は、種別毎にまとまって配置されている。したがって、使用しない第１入力端子（この例ではＰＩ３、ＰＩ４）を、まとめてグランドＧに接地することが可能であり、ＣＰＵ５６が搭載される基板におけるグランドＧのベタ面積（基板でグランドＧの導通部分が占める面積）が広いレイアウトとすることを可能としている。このようにグランドＧのベタ面積を広く確保することで、基準電位を安定させ、外部ノイズに対する耐性を向上させることが可能である。また、使用しない第２入力端子（この例では、端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０）は、まとめてＶｃｃに接続することが可能であるため、Ｖｃｃ供給のための配線レイアウトを簡易化することが可能である。Ｖｃｃ供給のための配線レイアウトを簡易化することは、グランドＧのベタ面積の広面積化にも繋がる。

ＣＰＵ５６の出力端子（ＰＤ０〜ＰＤ７）は、出力ポート５７３を介して処理結果を外部に出力する。ＣＰＵ５６中、端子ＶＢＢ、端子ＶＤＤは、端子ＶＳＳは、電源回りの端子であって、端子ＶＢＢはバックアップ電源に接続され、端子ＶＤＤは、所定電圧Ｖｃｃ（５Ｖ）に接続され、ＶＳＳはグランドＧに接続されている。

図４で説明したように、電源監視回路（電源監視手段；第１の電源監視手段）９２０からの電源断信号が、反転回路９４３および入力ポート５７２を介してＣＰＵ５６の端子ＰＩ０に入力される。従って、ＣＰＵ５６は、入力ポート５７２の端子ＰＩ０を監視することによって遊技機への電力供給の停止の発生を確認することができる。

電源監視回路９２０は電源監視用ＩＣ９０２を含む。電源監視用ＩＣ９０２は、ＶＳＬ電圧を導入し、ＶＳＬ電圧を監視することによって遊技機への電力供給停止の発生を検出する。具体的には、ＶＳＬ電圧が所定値（この例では＋２２Ｖ）以下になったら、電力供給の停止が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶＳＬが用いられている。

電源監視用ＩＣ９０２が電力供給の停止を検知するための所定値は、通常時の電圧より低いが、ＣＰＵ５６が暫くの間、動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ５６等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高いので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶＳＬ（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。

＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電力供給の停止を認識すれば、スイッチ出力がオン状態を呈する前に電力供給回復待ちの状態に入ってスイッチ出力を検出しない状態となることができる。

リセット回路６５はリセットＩＣ６５１を含む。リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号（システムリセット信号）をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。なお、リセット信号は、反転回路９４２，９４１を介してＣＰＵ５６のリセット端子（ＲＥＳＥＴ）に入力される。

また、リセットＩＣ６５１は、電源監視回路９２０が監視する電源電圧と等しい電源電圧であるＶＳＬの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路９２０からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。すなわち、完全に動作を止める状態になる。従って、リセット回路６５は、電源監視手段が検出信号を出力するタイミングよりも遅いタイミングで検出信号を出力する第２の電源監視手段に相当する。この例では、第２の電源監視手段が検出信号を出力する状態は、リセット信号をローレベルにする状態である。

図７は、本実施形態のパチンコ遊技機１におけるＣＰＵ５６の入力端子割り当てを示す説明図である。ＣＰＵ５６における入力端子の割り当ては、パチンコ遊技機１の起動後に開始するメイン処理（後で詳しく説明する）で行われる。パチンコ遊技機１の機種によっては、同じＣＰＵ５６を使用するものの、使用する端子、使用する機能を異ならせる場合がある。このような場合、パチンコ遊技機１の機種に応じて、入力端子割り当てを変更することで対応することができる。本実施形態のパチンコ遊技機１は、図７で説明したように端子Ｄ０〜Ｄ７、端子ＰＩ０〜ＰＩ４、端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０を備えている。このうち、端子Ｄ０〜Ｄ７、端子ＰＩ０〜ＰＩ４は、１つの機能（入力機能）でしか使用しない第１入力端子Ｔ１であり、端子ＰＩ５／ＸＩＮＴ、端子ＰＩ６／ＸＮＭＩ、端子ＰＩ７／ＲＸ０は、２つの機能（入力機能と割込入力機能）を備えた第２入力端子Ｔ２である。

第１入力端子Ｔ１中、端子Ｄ０〜Ｄ７、端子ＰＩ０〜ＰＩ２には、各種スイッチ等に接続して使用するように設定されている。これら第１入力端子Ｔ１は、論理「１」（高い電圧の状態）のときに「オン」状態、あるいは「電源断」状態を検出し、論理「０」のとき（低い電圧の状態）のときにこれら状態を検出しないハイアクティブ状態に設定されている。一方、第１入力端子中、未使用端子（端子ＰＩ３、ＰＩ４）は、０固定（グランドＧに接続）された状態となっており、入力信号が無い状態となっている。

本実施形態のパチンコ遊技機１は、ＣＰＵ５６の第２入力端子Ｔ２は、何れも未使用としている。この第２入力端子Ｔ２を未使用とする場合、所定電圧Ｖｃｃに接続することとしている。第２入力端子Ｔ２は、ＣＰＵ５６での設定（パチンコ遊技機１の起動時に実行するメイン処理で設定）に基づき、２つの機能（入力機能と割込入力機能）、あるいは未使用に設定することが可能である。しかしながら、空き端子とすべき第２入力端子Ｔ２に機能（入力機能あるいは割込入力機能）を設定してしまうことが考えられる。特に、割込入力機能が誤って設定されていた場合、空き端子とすべき第２入力端子Ｔ２に入力したノイズ等により割込処理が起動することが考えられる。不用意に割込処理が起動すると、パチンコ遊技機１が正常に動作しないことになる。本実施形態では、未使用とすべき第２入力端子Ｔ２を、割込処理のオフ状態である高い電圧（Ｖｃｃ）に接続しておくことで、誤って第２入力端子Ｔ２に割込入力機能を設定した場合においても、誤動作することを防止している。

次に遊技機の動作について説明する。図８は、主基板３１における遊技制御手段（ＣＰＵ５６およびＲＯＭ，ＲＡＭ等の周辺回路）が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。

初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定する（ステップＳ２）。この実施の形態で用いられているＣＰＵ５６には、マスク可能（禁止可能）な割込のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。

割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。

割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。

割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。

よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。

ＣＰＵ５６は、割込モード２の設定後、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、ＣＰＵ５６が内蔵するＣＴＣ（タイマ／カウンタ回路）の初期化、および入力端子、出力端子（ＰＩＯ：パラレル入出力ポート）の設定（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。

この実施の形態で用いられるＣＰＵ５６は、図６で説明したように複数の入力端子、出力端子（両端子を含めてＰＩＯという）を有している。ステップＳ４では、各入力端子、出力端子の機能を設定する。前述したように第２入力端子Ｔ２は、異なる機能（入力機能と割込入力機能）に設定することが可能であるため、パチンコ遊技機１の機種の違いに応じた設定を行うことが可能である。ＰＩＯの設定は、メイン処理中に規定される端子毎の設定を読み出すことで行われる。この端子毎の設定は、ＣＰＵ５６内の記憶手段、あるいは、ＲＯＭ５４あるいはＲＡＭ５５等の外部の記憶手段から読み出される。図６、図７の例では、第２入力端子Ｔ２は未使用の空き端子として設定される。本実施形態では、第２入力端子Ｔ２に入力機能を設定する場合には、論理「１」となるハイアクティブに設定される。なお、第２入力端子Ｔ２に入力機能を設定する場合、論理「０」となるローアクティブに設定することとしてもよい。また、第２入力端子Ｔ２に割込入力機能を設定する場合には、論理「０」となるローアクティブに設定される。このように、本実施形態では、複数機能に設定可能な第２入力端子Ｔ２を用意することで、入力端子数が増えることを抑制するとともに、パチンコ遊技機１の機種間での汎用性を高めている。その際、第２入力端子Ｔ２を未使用（空き端子）とする場合において、当該第２入力端子Ｔ２を所定電圧Ｖｃｃに接続しておくことで、誤って割込入力機能が動作しないようにしている。

次いで、ＣＰＵ５６は、入力ポート１を介して端子ＰＩ２に入力されるクリアスイッチ９２１の出力信号の状態を１回だけ確認する（ステップＳ７）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理を実行する（ステップＳ１１〜ステップＳ１５）。クリアスイッチ９２１がオンである場合（押下されている場合）には、入力ポート５７２の端子ＰＩ２には、ハイレベルのクリアスイッチ信号が出力される。遊技店員等の操作により、クリアスイッチ９２１をオン状態にしながらパチンコ遊技機１に対する電力供給を開始する（例えば電源スイッチをオンする）ことにで、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。

クリアスイッチ９２１がオンの状態でない場合には、前回、パチンコ遊技機１への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。そのような保護処理が行われていないことを確認したら、ＣＰＵ５６は初期化処理を実行する。

この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。例えば、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。

バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。

電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。

チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う（ステップＳ１０）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。

初期化処理（ステップＳ１１〜Ｓ１５）では、ＣＰＵ５６は、まず、ＲＡＭの全領域をクリアするＲＡＭクリア処理を行う（ステップＳ１１）。なお、ＲＡＭの全領域を初期化せず、所定のデータ（例えば大当り判定用乱数を生成するためのカウンタのカウント値のデータ）をそのままにしてもよい。例えば、大当り判定用乱数を生成するためのカウンタのカウント値のデータをそのままにした場合には、不正な手段によって初期化処理が実行される状態になったとしても、大当り判定用乱数を生成するためのカウンタのカウント値が大当り判定値に一致するタイミングを狙うことは困難である。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、総賞球数格納バッファ、特別図柄プロセスフラグ、賞球中フラグ、球切れフラグ、払出停止フラグなど制御状態に応じて選択的に処理を行うためのフラグ）に初期値を設定する作業領域設定処理を行う（ステップＳ１２）。

また、ＣＰＵ５６は、演出制御基板８０を初期化するための初期化コマンドを演出制御基板８０に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンド等がある。

そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣ３のレジスタの設定が行われる（ステップＳ１５）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。

ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込である。具体的には、ＣＰＵ５６の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。例えば、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。分周したクロックにもとづいて減算が行われるので、レジスタの初期値は大きくならない。ステップＳ１５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。

初期化処理（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、表示用乱数更新処理（ステップＳ１７）および初期値用乱数更新処理（ステップＳ１８）が繰り返し実行される。表示用乱数更新処理および初期値用乱数更新処理が実行されるときには割込禁止状態とされ（ステップＳ１６）、表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態とされる（ステップＳ１９）。表示用乱数とは、可変表示装置９に表示される図柄を決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。また、初期値用乱数更新処理とは、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。初期値用乱数とは、大当りとするか否かを決定するための乱数を発生するためのカウンタ（大当り決定用乱数発生カウンタ）等のカウント値の初期値を決定するための乱数である。後述する遊技制御処理において、大当り決定用乱数発生カウンタのカウント値が１周すると、そのカウンタに初期値が設定される。

なお、表示用乱数更新処理が実行されるときには割込禁止状態とされるのは、表示用乱数更新処理が後述するタイマ割込処理でも実行されることから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１７の処理中にタイマ割込が発生してタイマ割込処理中で表示用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１７の処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。

タイマ割込が発生すると、ＣＰＵ５６はタイマ割込処理を実行する。図９には、タイマ割込処理を示すフローチャートである。このタイマ割込処理は、２ｍｓ毎に実行される。タイマ割込処理では、まず、レジスタの退避処理（ステップＳ１９）および電源断確認処理（ステップＳ２０）を行った後、Ｓ２１〜Ｓ３３の遊技制御処理Ｐを実行する。遊技制御処理Ｐにおいて、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。なお、電源断確認処理（ステップＳ２０）は、タイマ割込処理において、実質的に最初に実行される。

次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（ステップＳ２２）。ＣＰＵ５６は、さらに、初期値用乱数および表示用乱数を生成するためのカウンタのカウント値を更新する処理を行う（ステップＳ２３，Ｓ２４）。

さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。

次いで、ＣＰＵ５６は、特別図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。

さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。

また、ＣＰＵ５６は、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３０）。具体的には、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等の何れかがオンしたことにもとづく入賞検出に応じて、払出制御基板３７に賞球個数を示す払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵは、賞球個数を示す払出制御コマンドに応じて球払出装置９７を駆動する。

そして、ＣＰＵ５６は、始動入賞記憶数の増減をチェックする記憶処理を実行する（ステップＳ３１）。また、遊技機の制御状態を遊技機外部で確認できるようにするための試験信号を出力する処理である試験端子処理を実行する（ステップＳ３２）。さらに、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３３）。可変入賞球装置１５または開閉板２０を開状態または閉状態としたり、大入賞口内の遊技球通路を切り替えたりするために、ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１，２１Ａを駆動する。その後、レジスタの内容を復帰させ（ステップＳ３４）、割込許可状態に設定する（ステップＳ３５）。

本実施形態の遊技制御処理Ｐを含むタイマ割込処理は、２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理内で遊技制御処理Ｐが実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理Ｐはメイン処理において実行されるようにしてもよい。

以上、本実施形態では、遊技機の電子装置として、パチンコ遊技機１の主基板３１に配置されたＣＰＵ５６を例に取って説明したが、電子装置としては、複数の入力端子を備え、処理を実行する構成であれば、ＣＰＵ５６に限らず他の構成を対象とすることも可能である。例えば、図４の演出制御基板８０に搭載され、可変表示装置９に表示する画像を形成するＶＤＰ（Video Display Processor）、あるいは、払出制御基板３７に搭載された払出制御用ＣＰＵ等に適用することが可能である。

なお、本実施形態では、空き端子となる第２入力端子を所定電圧Ｖｃｃに接続することで、所定機能となる割込処理が不用意に実行されることを抑制しているが、このような形態とは反対に、空き端子となる第２入力端子をグランドＧに接続する形態も考えられる。このような形態では、空き端子となる第２入力端子に所定機能（割込処理）が誤って設定されていた場合、割込処理を意図的に実行させることで、パチンコ遊技機１を誤動作させ、ＣＰＵ５６の設定（ＣＰＵ５６のプログラムの設定）ミスに早期に気付くことが可能となる。このような形態は、製品の開発段階で設定ミスを発見することが可能となり、ＣＰＵ５６の設定が誤ったまま製品として出荷されることを防ぐことが可能となる。

なお、上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示装置９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機、あるいは、外部に賞球することなく、内部で賞球をカウントする封入式のパチンコ遊技機であっても、本発明を適用できる。

また、遊技媒体が遊技球であるパチンコ遊技機に限られるものではなく、遊技媒体がメダルなどのスロット機等の遊技機に対しても、本発明を適用できる。

１：パチンコ遊技機 ６０：度数表示ＬＥＤ
２：ガラス扉枠 ６１：球貸し可ＬＥＤ
３：打球供給皿 ６２：スイッチ
４：余剰球受皿 ６３：返却スイッチ
５：操作ノブ ６４：情報出力回路
６：遊技盤 ６５：リセット回路
７：遊技領域 ６６：インタフェース基板
９：可変表示装置 ６７：出力回路
１０：普通図柄表示器 ７２：中継基板
１４：始動入賞口 ８０：演出制御基板
１４ａ：始動口スイッチ ９１：発射制御基板
１５：可変入賞球装置 ９４：駆動モータ
１６：ソレノイド ９７：球払出装置
２０：開閉板 １５１：使用可表示ランプ
２１：ソレノイド １５３：連結台方向表示器
２１Ａ：ソレノイド １５４：カード投入表示ランプ
２２：Ｖ入賞スイッチ １５５：カード挿入口
２３：カウントスイッチ １５６：カードユニット錠
２５：装飾ランプ １６０：ターミナル基板
２６：アウト口 １６１：ドア開放情報スイッチ
２７：スピーカ １６７：球切れ検出スイッチ
２８ａ〜２８ｃ：天枠ランプ １８７：球切れスイッチ
２９：入賞口 ２８９：払出モータ
２９ａ：入賞口スイッチ ３０１：払出カウントスイッチ
３０：入賞口 ３７１：払出制御用ＣＰＵ
３０ａ：入賞口スイッチ ３７２ａ：Ｉ／Ｏポート
３１：主基板 ３７２ｂ、ｇ：入力ポート
３２：ゲート ３７２ｃ、ｅ、ｆ：出力ポート
３２ａ：ゲートスイッチ ３７２ｄ：入出力ポート
３３：入賞口 ３７３Ａ：入力回路
３３ａ：入賞口スイッチ ３７３Ｂ：出力回路
３７：払出制御基板 ３７４：エラー表示用ＬＥＤ
３８：貯留タンク ３７５：エラー解除スイッチ
３９：入賞口 ５７２：入力ポート
３９ａ：入賞口スイッチ ５７３：出力ポート
４０Ａ：賞球ケース ６５１：リセットＩＣ
４１：普通図柄始動記憶表示器 ９０２：電源監視用ＩＣ
４８：満タンスイッチ ９１０：電源基板
４９：可変表示制御ユニット ９１４：電源スイッチ
５０：カードユニット ９２０：電源監視回路
５１：賞球ランプ ９２１：クリアスイッチ
５２：球切れランプ ９４１〜９４３：反転回路
５３：基本回路 Ｄ０〜Ｄ７：入力端子（第１入力端子Ｔ１）
５４：ＲＯＭ ＰＩ０〜ＰＩ４：入力端子（第１入力端子Ｔ１）
５５：ＲＡＭ ＰＩ５／ＸＩＮＴ：出力端子（第２入力端子Ｔ２）
５６：ＣＰＵ ＰＩ６／ＸＮＭＩ：出力端子（第２入力端子Ｔ２）
５７：Ｉ／Ｏポート部 ＰＩ７／ＲＸ０：出力端子（第２入力端子Ｔ２）
５８：スイッチ回路 Ｇ：グランド
５９：ソレノイド回路 Ｖｃｃ：所定電圧

Claims (1)

1. 第１入力端子、第２入力端子を備える電子装置を備え、
   前記第２入力端子は、ローアクティブまたはハイアクティブに設定可能であって、所定機能を使用する場合はローアクティブに設定され、
   前記第２入力端子を空き端子とする場合、前記第２入力端子を電源ラインに接続し、
   前記第１入力端子を空き端子とする場合、前記第１入力端子をグランドに接続することを特徴とする
   遊技機。