JP2017182077A - Display device manufacture method - Google Patents

Display device manufacture method Download PDF

Info

Publication number
JP2017182077A
JP2017182077A JP2017092018A JP2017092018A JP2017182077A JP 2017182077 A JP2017182077 A JP 2017182077A JP 2017092018 A JP2017092018 A JP 2017092018A JP 2017092018 A JP2017092018 A JP 2017092018A JP 2017182077 A JP2017182077 A JP 2017182077A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
electrode
display device
transistor
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017092018A
Other languages
Japanese (ja)
Other versions
JP6553116B2 (en
Inventor
敦司 梅崎
Atsushi Umezaki
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017182077A publication Critical patent/JP2017182077A/en
Priority to JP2019124131A priority Critical patent/JP6894943B2/en
Application granted granted Critical
Publication of JP6553116B2 publication Critical patent/JP6553116B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the power consumption of a display device.SOLUTION: The display device has a function of turning over display panels, like the pages of a paper book, and drives pixels while turning over display panels. In particular, the display device includes display panels having pixels arranged thereon and a support part of the display panels; and pixels are driven while the display panels are turned over with the support part as a support point, and driving of the pixels is stopped after the display panels are turned over.SELECTED DRAWING: Figure 1

Description

技術分野は、表示装置及びその駆動方法に関する。   The technical field relates to a display device and a driving method thereof.

近年、表示装置として、表示パネルが書籍状に綴られた電子書籍の開発が進められてい
る(例えば、特許文献1)。このような表示装置は、紙の書籍のように、表示パネルをめ
くって画面を見ることができるものである。
In recent years, as a display device, an electronic book in which a display panel is spelled into a book has been developed (for example, Patent Document 1). Such a display device, like a paper book, can turn the display panel to see the screen.

特開2009−175767号公報JP 2009-175767 A

表示装置において、消費電力を低減することを目的の一とする。   An object of a display device is to reduce power consumption.

開示する表示装置は、表示パネルをめくる機能を有し、表示パネルをめくっている時に
画素を駆動させるものである。以下に、本発明の一態様を示す。
The disclosed display device has a function of turning a display panel, and drives a pixel when the display panel is turned. Hereinafter, one embodiment of the present invention will be described.

本発明の一態様は、ビデオ信号を保持可能なメモリ性を有する画素が配置された表示パ
ネルと、表示パネルの一端を自由端として、表示パネルの他の一端を回動可能に担持する
支持部と、表示パネルが回動している時に検出信号を出力するセンサと、検出信号が出力
されている時に表示パネルにビデオ信号を入力して画素を駆動し、検出信号が出力されて
いない時に画素の駆動を停止する駆動回路とを有する表示装置である。本明細書において
、回動とは、紙の書籍のように表示パネルをめくる動作を指す。
One embodiment of the present invention is a display panel in which pixels having a memory property capable of holding a video signal are arranged, and a support portion that rotatably supports the other end of the display panel with one end of the display panel as a free end And a sensor that outputs a detection signal when the display panel is rotating, and a pixel that drives the pixel by inputting a video signal to the display panel when the detection signal is output, and the pixel when the detection signal is not output And a drive circuit that stops driving. In this specification, the rotation refers to an operation of turning a display panel like a paper book.

表示装置において、画素の駆動時間を短縮することで、消費電力を低減することができ
る。
In a display device, power consumption can be reduced by shortening the pixel driving time.

表示装置の構成の一例を示す図。FIG. 14 illustrates an example of a structure of a display device. 表示装置の構成の一例を示す図。FIG. 14 illustrates an example of a structure of a display device. タイミングチャート。Timing chart. タイミングチャート。Timing chart. タイミングチャート。Timing chart. タイミングチャート。Timing chart. タイミングチャート。Timing chart. 表示装置の構成の一例を示す図。FIG. 14 illustrates an example of a structure of a display device. 表示装置の構成の一例を示す図。FIG. 14 illustrates an example of a structure of a display device. タイミングチャート。Timing chart. 表示装置の構成の一例を示す図。FIG. 14 illustrates an example of a structure of a display device. 表示装置の構成の一例を示す図。FIG. 14 illustrates an example of a structure of a display device. トランジスタの一例を示す図。FIG. 6 illustrates an example of a transistor. トランジスタの一例を示す図。FIG. 6 illustrates an example of a transistor. トランジスタの特性を示す図。FIG. 13 shows characteristics of a transistor. 表示装置の構成の一例を示す図。FIG. 14 illustrates an example of a structure of a display device. 表示装置の構成の一例を示す図。FIG. 14 illustrates an example of a structure of a display device.

以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態
は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従っ
て、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の
形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符
号を付し、その繰り返しの説明は省略する。
Hereinafter, embodiments will be described in detail with reference to the drawings. However, the following embodiments can be implemented in many different modes, and it is easy for those skilled in the art to change the modes and details in various ways without departing from the spirit and scope thereof. Understood. Therefore, the present invention is not construed as being limited to the description of the embodiments below. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施の形態1)
本実施の形態では表示装置及びその駆動方法の一例について説明する。
(Embodiment 1)
In this embodiment, an example of a display device and a driving method thereof will be described.

図1は、表示装置の一例である。   FIG. 1 is an example of a display device.

表示装置は、複数の表示パネル1001と、複数の表示パネル1001の支持部100
2とを有する。表示パネル1001は、片面又は両面に表示画面1003を有する。支持
部1002は、表示パネル1001の一端を自由端として、前記表示パネル1001の他
の一端を回動可能に担持している。すなわち、表示装置は、支持部1002を支点として
、紙の書籍のようにページ(表示パネル1001)をめくって見ることができる。また、
表示パネル1001は一つでもよい。なお、表示パネル1001は、可撓性を有していて
もよい。その場合、紙と似たような感覚で使用できる。
The display device includes a plurality of display panels 1001 and a support unit 100 for the plurality of display panels 1001.
2. The display panel 1001 has a display screen 1003 on one side or both sides. The support portion 1002 supports the other end of the display panel 1001 so that the other end of the display panel 1001 can be rotated with one end of the display panel 1001 as a free end. That is, the display device can be viewed by turning a page (display panel 1001) like a paper book with the support portion 1002 as a fulcrum. Also,
There may be one display panel 1001. Note that the display panel 1001 may have flexibility. In that case, it can be used with a feeling similar to paper.

図2は、あるページの表示パネルの一例を示す。表示パネルは、画素部100、信号線
駆動回路200、走査線駆動回路300、コントローラ400、コントローラ500を有
する。
FIG. 2 shows an example of a display panel of a certain page. The display panel includes a pixel portion 100, a signal line driver circuit 200, a scanning line driver circuit 300, a controller 400, and a controller 500.

画素部100は、複数の画素101を有する。複数の画素101は、各々、配線S(1
)〜S(x)のいずれか一(xは自然数)、配線G(1)〜G(y)のいずれか一(yは
自然数)、配線111及び配線112と接続される。なお、本明細書において、接続とは
、電気的な接続を意味しており、電流、電圧又は電位が、供給可能、或いは伝送可能な状
態に相当する。
The pixel unit 100 includes a plurality of pixels 101. Each of the plurality of pixels 101 includes a wiring S (1
) To S (x) (x is a natural number), any one of the wirings G (1) to G (y) (y is a natural number), the wiring 111, and the wiring 112. Note that in this specification, connection means electrical connection and corresponds to a state where current, voltage, or a potential can be supplied or transmitted.

信号線駆動回路200は、配線S(1)〜S(x)に、ビデオ信号を出力するタイミン
グを制御する機能を有する。ビデオ信号は、各画素101に書き込まれる。そして、ビデ
オ信号は、各画素101の階調や状態などを制御する。
The signal line driver circuit 200 has a function of controlling the timing of outputting video signals to the wirings S (1) to S (x). A video signal is written to each pixel 101. The video signal controls the gradation and state of each pixel 101.

走査線駆動回路300は、配線G(1)〜G(y)に、ゲート信号を出力するタイミン
グを制御する機能を有する。こうして、配線G(1)〜G(y)のいずれかが選択される
。選択された行に属する画素101に、ビデオ信号を書き込むことができる。
The scan line driver circuit 300 has a function of controlling timing of outputting gate signals to the wirings G (1) to G (y). Thus, any one of the wirings G (1) to G (y) is selected. A video signal can be written to the pixel 101 belonging to the selected row.

コントローラ400は、信号線駆動回路200及び走査線駆動回路300が動作するタ
イミングを制御する。そのために、コントローラ400は、信号線駆動回路200及び走
査線駆動回路300に、電圧や制御信号などを出力する。
The controller 400 controls the timing at which the signal line driver circuit 200 and the scanning line driver circuit 300 operate. For this purpose, the controller 400 outputs a voltage, a control signal, and the like to the signal line driver circuit 200 and the scanning line driver circuit 300.

コントローラ500は、配線111及び配線112の電位を制御する。   The controller 500 controls the potentials of the wiring 111 and the wiring 112.

なお、コントローラ400及びコントローラ500は、各表示パネルで共有することが
できる。また、コントローラ400及びコントローラ500を、図1の支持部1002内
に搭載することで、表示装置の小型化が実現できる。
The controller 400 and the controller 500 can be shared by each display panel. Further, the display device can be miniaturized by mounting the controller 400 and the controller 500 in the support portion 1002 of FIG.

そして、本実施の形態の表示装置は、表示パネルを回動している時にビデオ信号を出力
して画素を駆動し、表示パネルを回動していない時に画素の駆動を停止する機能を有して
いる。すなわち、表示パネルをめくる前後において、めくっている時に画素を駆動し、め
くった後に画素の駆動を停止する。このように画素の駆動時間を短縮することで、表示装
置の消費電力を低減することができる。以下に、表示パネルの駆動方法の具体例を説明す
る。
The display device in this embodiment has a function of outputting a video signal when the display panel is rotated to drive the pixel, and stopping the pixel drive when the display panel is not rotated. ing. That is, before and after turning the display panel, the pixels are driven when they are turned, and after the pages are turned, the driving of the pixels is stopped. Thus, by shortening the pixel driving time, the power consumption of the display device can be reduced. A specific example of the display panel driving method will be described below.

図3は、表示パネルのタイミングチャートの一例である。該タイミングチャートは、期
間Taと期間Tbとを有する。
FIG. 3 is an example of a timing chart of the display panel. The timing chart has a period Ta and a period Tb.

期間Taは、ページをめくっている時の期間であり、画素101にビデオ信号が書き込
まれる。そして、画素101の階調が制御される。したがって、書き込み期間とも呼ぶ。
A period Ta is a period when a page is turned, and a video signal is written to the pixel 101. Then, the gradation of the pixel 101 is controlled. Therefore, it is also called a writing period.

期間Tbは、ページをめくる前とめくった後の期間であり、画素101の階調が保持さ
れる。したがって、保持期間とも呼ぶ。
The period Tb is a period before and after turning the page, and the gradation of the pixel 101 is maintained. Therefore, it is also called a retention period.

次に、期間Taにおける表示パネルの動作について説明する。   Next, operation of the display panel in the period Ta is described.

図4は、期間Taのタイミングチャートの一例である。走査線駆動回路300には、コ
ントローラ400から、スタートパルスGSP、クロック信号GCK、クロック信号GC
KBなどが入力される。
FIG. 4 is an example of a timing chart of the period Ta. The scanning line driving circuit 300 receives a start pulse GSP, a clock signal GCK, and a clock signal GC from the controller 400.
KB or the like is input.

スタートパルスGSPがHレベルになると、走査線駆動回路300の出力信号GOUT
(1)〜GOUT(y)は、順にHレベルになる。こうして、走査線駆動回路300は、
配線G(1)〜G(y)を順に選択する。そして、選択された配線と接続される画素10
1には、各々、信号線駆動回路200から配線S(1)〜S(x)を介して、ビデオ信号
が入力される。
When the start pulse GSP becomes H level, the output signal GOUT of the scanning line driving circuit 300
(1) to GOUT (y) sequentially become H level. Thus, the scanning line driving circuit 300 is
The wirings G (1) to G (y) are selected in order. Then, the pixel 10 connected to the selected wiring
1, video signals are input from the signal line driver circuit 200 through the wirings S (1) to S (x), respectively.

以上のように、期間Taにおいて、複数の画素101の各々にビデオ信号が入力され、
階調が制御される。
As described above, a video signal is input to each of the plurality of pixels 101 in the period Ta,
The gradation is controlled.

次に、期間Tbにおける表示パネルの動作について説明する。   Next, operation of the display panel in the period Tb is described.

図5は、期間Tbのタイミングチャートの一例である。期間Tbでは、画素101には
ビデオ信号を書き込まないため、画素101の駆動を停止することが可能である。すなわ
ち、画素101に接続する配線G(1)〜G(y)を選択する必要がない。
FIG. 5 is an example of a timing chart of the period Tb. In the period Tb, since a video signal is not written to the pixel 101, driving of the pixel 101 can be stopped. That is, it is not necessary to select the wirings G (1) to G (y) connected to the pixel 101.

配線G(1)〜G(y)を非選択にする手段としては、例えば、走査線駆動回路300
を制御して、信号を出力しないこと、又はLレベルの信号を出力することが挙げられる。
なお、図5では、スタートパルスGSPをLレベルとすることで、配線G(1)〜G(y
)を非選択とし、画素の駆動を停止している。このように、画素の駆動時間を短縮するこ
とで、消費電力を低減できる。
As a means for deselecting the wirings G (1) to G (y), for example, the scanning line driving circuit 300 is used.
To output a signal or to output an L level signal.
In FIG. 5, the wirings G (1) to G (y) are set by setting the start pulse GSP to the L level.
) Is not selected, and the pixel driving is stopped. In this manner, power consumption can be reduced by shortening the pixel driving time.

図6は、期間Tbのタイミングチャートの他の一例である。図6では、スタートパルス
GSPだけでなく、クロック信号GCK及びクロック信号GCKBも、Lレベルとするこ
とで、画素の駆動を停止している。消費電力は、図5の駆動方法よりさらに低減される。
FIG. 6 is another example of a timing chart of the period Tb. In FIG. 6, not only the start pulse GSP but also the clock signal GCK and the clock signal GCKB are set to the L level to stop driving the pixels. The power consumption is further reduced as compared with the driving method of FIG.

なお、図6において、走査線駆動回路300に供給される電圧も、Lレベルと同じ値に
することが可能である。こうして、トランジスタのバイアス電圧をおおむねゼロにするこ
とができるので、トランジスタの劣化を抑制することができる。
Note that in FIG. 6, the voltage supplied to the scan line driver circuit 300 can also be set to the same value as the L level. In this way, the bias voltage of the transistor can be made almost zero, so that deterioration of the transistor can be suppressed.

図7は、期間Tbのタイミングチャートの他の一例である。図7に示すタイミングチャ
ートでは、コントローラ400の動作を停止している。そのため、スタートパルスGSP
、クロック信号GCK及びクロック信号GCKBが出力されず、画素の駆動が停止する。
消費電力は、図6の駆動方法よりさらに低減される。
FIG. 7 is another example of a timing chart of the period Tb. In the timing chart shown in FIG. 7, the operation of the controller 400 is stopped. Therefore, start pulse GSP
The clock signal GCK and the clock signal GCKB are not output, and the pixel driving is stopped.
The power consumption is further reduced as compared with the driving method of FIG.

図8は、コントローラ400の構成の一例である。コントローラ400は、電源回路8
01、タイミングジェネレータ802、スイッチ素子803、及びスイッチ素子804を
有する。コントローラ400は、電源回路801及びタイミングジェネレータ802から
走査線駆動回路300への出力を制御する。例えば、期間Taでは、スイッチ素子803
をオン状態とし、スイッチ素子804をオフ状態とすることで、電源回路801からHレ
ベルの信号(V)又はLレベルの信号(V)を出力するタイミングを制御する。期間
Tbでは、スイッチ素子803をオフ状態とし、スイッチ素子804をオン状態とするこ
とで、電源回路801からLレベルの信号(V)を出力する。
FIG. 8 shows an example of the configuration of the controller 400. The controller 400 includes a power supply circuit 8
01, a timing generator 802, a switch element 803, and a switch element 804. The controller 400 controls output from the power supply circuit 801 and the timing generator 802 to the scanning line driving circuit 300. For example, in the period Ta, the switch element 803
Is turned on and the switch element 804 is turned off, thereby controlling the timing of outputting the H level signal (V H ) or the L level signal (V L ) from the power supply circuit 801. In the period Tb, the switch element 803 is turned off and the switch element 804 is turned on, whereby an L-level signal (V L ) is output from the power supply circuit 801.

図9は、配線G(1)〜G(y)及び走査線駆動回路300の構成の一例である。配線
G(1)〜G(y)と走査線駆動回路との間にスイッチ素子901が設けられている。ス
イッチ素子901は、走査線駆動回路300からの配線G(1)〜G(y)への信号の出
力を制御する。例えば、期間Taでは、スイッチ素子901をオン状態とする。期間Tb
では、スイッチ素子901をオフ状態とする。
FIG. 9 illustrates an example of the configuration of the wirings G (1) to G (y) and the scanning line driver circuit 300. A switch element 901 is provided between the wirings G (1) to G (y) and the scan line driver circuit. The switch element 901 controls output of signals from the scanning line driver circuit 300 to the wirings G (1) to G (y). For example, in the period Ta, the switch element 901 is turned on. Period Tb
Then, the switch element 901 is turned off.

図8又は図9のような構成により、画素の駆動を制御することができる。ただし、これ
らに限定されず様々な構成を適用することができる。
With the configuration shown in FIG. 8 or FIG. 9, the driving of the pixel can be controlled. However, the present invention is not limited to these, and various configurations can be applied.

なお、上記で示した画素の駆動方法は、表示パネルをめくる前後だけでなく、他の用途
にも用いることができる。例えば、表示装置は表示パネルに表示された画像を加工する機
能を有しており、加工を行う前後において、加工を行っている時に画素を駆動し、加工を
行った後は画素の駆動を停止してもよい。なお、加工の例として、画像の拡大、縮小、又
は変形等が挙げられる。このような、画素の駆動の制御により消費電力を低減できる。
Note that the pixel driving method described above can be used not only before and after turning the display panel but also for other uses. For example, the display device has a function of processing an image displayed on the display panel, and before and after the processing, the pixel is driven when the processing is performed, and the pixel driving is stopped after the processing is performed. May be. Examples of processing include enlargement, reduction, or deformation of an image. Power consumption can be reduced by controlling the driving of the pixels.

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。   This embodiment can be implemented in appropriate combination with any of the other embodiments.

(実施の形態2)
本実施の形態では、表示パネルの駆動方法の一例について説明する。
(Embodiment 2)
In this embodiment, an example of a method for driving a display panel is described.

図10は、表示パネルのタイミングチャートの一例である。   FIG. 10 is an example of a timing chart of the display panel.

図3と同様に、期間Taがページをめくっている時の期間であり、期間Tbがページを
めくる前とめくった後の期間である。
Similarly to FIG. 3, the period Ta is a period when the page is turned, and the period Tb is a period before and after turning the page.

図3と異なる点は、期間Taについて、期間Ta(1)〜Ta(n)(nは自然数)と
いう複数の期間を有することである。そして、期間Ta(1)〜Ta(n)の各々におい
て、画素101にビデオ信号が書き込まれる。
The difference from FIG. 3 is that the period Ta has a plurality of periods of periods Ta (1) to Ta (n) (n is a natural number). Then, a video signal is written to the pixel 101 in each of the periods Ta (1) to Ta (n).

図10の期間Ta(1)〜Ta(n)の各々において、図4の期間Taと同様に画素1
01にビデオ信号が入力される。つまり、期間Taにおいて、画素101には、ビデオ信
号がn回入力される。n回の入力により、画素の初期化や階調の制御等が行われる。
In each of the periods Ta (1) to Ta (n) in FIG. 10, the pixel 1 is the same as in the period Ta in FIG.
A video signal is input to 01. That is, in the period Ta, the video signal is input to the pixel 101 n times. With n inputs, pixel initialization, gradation control, and the like are performed.

なお、複数の期間Ta(1)〜Ta(n)のうち最後の期間Ta(n)において、画素
101内の表示素子が無電界状態になるように制御することが好ましい。そうすることで
、期間Tbにおいて階調を保持しやすくなる。無電界状態にする手段としては、配線11
1の電位(コモン電位Vcomとも呼ぶ)とおおむね等しい値のビデオ信号を書き込むこ
とが挙げられる。
Note that it is preferable to perform control so that the display element in the pixel 101 is in an electric field-free state in the last period Ta (n) among the plurality of periods Ta (1) to Ta (n). By doing so, it becomes easier to maintain the gradation in the period Tb. As a means for making no electric field, the wiring 11
For example, a video signal having a value approximately equal to a potential of 1 (also referred to as a common potential Vcom) is written.

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。   This embodiment can be implemented in appropriate combination with any of the other embodiments.

(実施の形態3)
本実施の形態では、表示パネルの画素の具体的な構成及びその駆動方法の一例を示す。
(Embodiment 3)
In this embodiment, an example of a specific structure and driving method of a pixel of a display panel is described.

図11に、i(iは1〜yのいずれか一)行目、j(jは1〜xのいずれか一)列目に
属する画素101の一例を示す。図11に示す画素は、トランジスタ102、表示素子1
03及び容量素子104を有する。トランジスタ102は、表示素子103へのビデオ信
号の供給を制御するスイッチ素子として機能する。
FIG. 11 shows an example of the pixel 101 belonging to the i (i is any one of 1 to y) row and j (j is any one of 1 to x) columns. A pixel shown in FIG. 11 includes a transistor 102 and a display element 1.
03 and the capacitor 104. The transistor 102 functions as a switch element that controls supply of a video signal to the display element 103.

トランジスタ102のソース又はドレインの一方は、配線S(j)と接続される。トラ
ンジスタ102のソース又はドレインの他方は、容量素子104の一方の電極及び表示素
子103の一方の電極5001(画素電極ともいう)と接続される。トランジスタ102
のゲートは、配線G(i)と接続される。容量素子104の他方の電極は、配線112と
接続される。表示素子103の他方の電極5002(コモン電極、共通電極、対向電極、
カソード電極ともいう)は、配線111と接続される。
One of a source and a drain of the transistor 102 is connected to the wiring S (j). The other of the source and the drain of the transistor 102 is connected to one electrode of the capacitor 104 and one electrode 5001 (also referred to as a pixel electrode) of the display element 103. Transistor 102
Are connected to the wiring G (i). The other electrode of the capacitor 104 is connected to the wiring 112. The other electrode 5002 of the display element 103 (a common electrode, a common electrode, a counter electrode,
(Also referred to as a cathode electrode) is connected to the wiring 111.

画素101は、メモリ性を有することが好ましい。そのため、表示素子103は、メモ
リ性を有することが好ましい。表示素子103の駆動方式としては、マイクロカプセル型
電気泳動方式、マイクロカップ型電気泳動方式、水平移動型電気泳動方式、垂直移動型電
気泳動方式、ツイストボール方式、粉体移動方式、電子粉流体方式、コレステリック液晶
素子、カイラルネマチック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレ
クトロウェッティング方式、エレクトロクロミズム方式、又はエレクトロデポジション方
式などがある。以下にそれらの一例を説明する。
The pixel 101 preferably has a memory property. Therefore, the display element 103 preferably has memory properties. As a driving method of the display element 103, a microcapsule type electrophoresis method, a microcup type electrophoresis method, a horizontal movement type electrophoresis method, a vertical movement type electrophoresis method, a twist ball method, a powder movement method, and an electronic powder fluid method A cholesteric liquid crystal element, a chiral nematic liquid crystal, an antiferroelectric liquid crystal, a polymer dispersed liquid crystal, a charged toner, an electrowetting method, an electrochromism method, or an electrodeposition method. Examples of these will be described below.

トランジスタ102は、様々な形態を適用することができる。例えば、シリコン又は酸
化物半導体等を用いて形成することができる。特に、メモリ性を有する表示素子では、駆
動電圧が大きいため、アモルファルシリコン又は酸化物半導体等を用いて形成することが
好ましい。
Various modes can be applied to the transistor 102. For example, it can be formed using silicon, an oxide semiconductor, or the like. In particular, a display element having a memory property is preferably formed using amorphous silicon or an oxide semiconductor because the driving voltage is large.

図12は、表示素子103として、マイクロカプセル型電気泳動方式を用いた場合の画
素の断面図である。
FIG. 12 is a cross-sectional view of a pixel when a microcapsule electrophoresis method is used as the display element 103.

電極5001と電極5002との間に、複数のマイクロカプセル5003が配置されて
いる。複数のマイクロカプセル5003は、樹脂5004により固定されている。樹脂5
004は、バインダとしての機能を有する。
A plurality of microcapsules 5003 are arranged between the electrode 5001 and the electrode 5002. The plurality of microcapsules 5003 are fixed by a resin 5004. Resin 5
004 has a function as a binder.

樹脂5004は、透光性を有するとよい。樹脂5004の代わりに、空気又は不活性ガ
スなどの気体を充填してもよい。その場合、電極5001と電極5002との一方又は両
方に、粘着剤又は接着剤等含む層を形成して、マイクロカプセル5003を固定するとよ
い。
The resin 5004 may have a light-transmitting property. Instead of the resin 5004, a gas such as air or an inert gas may be filled. In that case, a microcapsule 5003 may be fixed by forming a layer including an adhesive or an adhesive on one or both of the electrode 5001 and the electrode 5002.

マイクロカプセル5003は、膜5011と、液体5012と、粒子5013と、粒子
5014とを有する。液体5012と、粒子5013と、粒子5014とは、膜5011
の中に封入されている。膜5011は、透光性を有する。
The microcapsule 5003 includes a film 5011, a liquid 5012, particles 5013, and particles 5014. The liquid 5012, the particle 5013, and the particle 5014 are formed of a film 5011.
It is enclosed in. The film 5011 has a light-transmitting property.

液体5012は、分散液としての機能を有する。液体5012により、粒子5013及
び粒子5014を膜5011内に分散させることができる。なお、液体5012は、透光
性を有し、無着色であるとよい。
The liquid 5012 has a function as a dispersion. With the liquid 5012, the particles 5013 and 5014 can be dispersed in the film 5011. Note that the liquid 5012 may have a light-transmitting property and be uncolored.

粒子5013と粒子5014とは、互いに異なる色とする。例えば、一方は黒色であり
、他方は白色であるとよい。なお、粒子5013と粒子5014とは、互いの電荷密度が
異なるように、帯電されているとする。例えば、一方は正に帯電され、他方は負に帯電さ
れるとよい。これにより、電極5001と電極5002との間に電位差が生じると、粒子
5013と粒子5014とは、電界方向に応じて移動する。こうして、表示素子103の
反射率が変化することにより、階調を制御することができる。
The particles 5013 and 5014 have different colors. For example, one may be black and the other white. Note that the particle 5013 and the particle 5014 are charged so that their charge densities are different from each other. For example, one may be positively charged and the other negatively charged. Accordingly, when a potential difference is generated between the electrode 5001 and the electrode 5002, the particle 5013 and the particle 5014 move according to the electric field direction. Thus, the gradation can be controlled by changing the reflectance of the display element 103.

なお、マイクロカプセル5003の構造は、上記に限定されない。例えば、液体501
2は、着色していてもよい。また、粒子の色は、白色及び黒色だけでなく、赤色、緑色、
青色、シアン、マゼンダ、イエローエメラルドグリーン、朱色などの中から選択すること
が可能である。また、粒子の色の種類は、1種類であっても、3種類以上であってもよい
Note that the structure of the microcapsule 5003 is not limited to the above. For example, liquid 501
2 may be colored. The color of the particles is not only white and black, but also red, green,
It is possible to select from among blue, cyan, magenta, yellow emerald green and vermilion. Further, the type of particle color may be one type or three or more types.

次に、本実施の形態の画素の動作について説明する。以下は、マイクロカプセル型電気
泳動方式以外の表示素子についても適用可能である。
Next, the operation of the pixel of this embodiment will be described. The following can also be applied to display elements other than the microcapsule electrophoresis system.

表示素子103の階調は、表示素子103に印加される電圧(電極5001と電極50
02との間の電位差)によって制御される。電極5001の電位は、配線S(j)から供
給されるビデオ信号によって制御される。なお、ビデオ信号は、トランジスタ102がオ
ンのとき、配線S(j)から電極5001に供給される。また、電極5002の電位は、
配線111から供給される電圧によって制御される。
The gray level of the display element 103 indicates the voltage applied to the display element 103 (the electrode 5001 and the electrode 50).
(Potential difference with 02). The potential of the electrode 5001 is controlled by a video signal supplied from the wiring S (j). Note that the video signal is supplied to the electrode 5001 from the wiring S (j) when the transistor 102 is on. The potential of the electrode 5002 is
It is controlled by the voltage supplied from the wiring 111.

なお、電極5001と電極5002との間に電位差が生じないような駆動をすることで
、両電極間が無電界状態となり、表示素子103の階調を保持することができる。
Note that by driving so that no potential difference is generated between the electrode 5001 and the electrode 5002, no electric field is generated between the two electrodes, and the gray level of the display element 103 can be maintained.

図11において、図3(又は図10)の駆動方法を用いる場合、期間Ta(ページをめ
くっている時)では、配線G(i)をHレベルにするため、トランジスタ102がオンに
なる。これにより、配線S(j)から電極5001に、トランジスタ102を介してビデ
オ信号が供給される。その際、容量素子104は、電極5001と電極5002との間の
電位差を保持する。
In FIG. 11, in the case where the driving method in FIG. 3 (or FIG. 10) is used, the transistor 102 is turned on in order to set the wiring G (i) to the H level in the period Ta (when the page is turned). Accordingly, a video signal is supplied from the wiring S (j) to the electrode 5001 through the transistor 102. At that time, the capacitor 104 holds a potential difference between the electrode 5001 and the electrode 5002.

期間Tb(ページをめくる前とめくった後)では、配線G(i)を非選択とする(画素
101の駆動を停止する)ため、トランジスタ102がオフになる。これにより、電極5
001は浮遊状態になる。その際、容量素子104は、期間Taにおける電極5001と
電極5002との間の電位差を保持している。そのため、トランジスタがオフであっても
、表示素子103にビデオ信号に基づく電圧が印加される。したがって、表示素子103
の階調は保持される。
In the period Tb (before and after turning the page), the transistor G 102 is turned off because the wiring G (i) is not selected (the driving of the pixel 101 is stopped). Thereby, the electrode 5
001 is in a floating state. At that time, the capacitor 104 holds a potential difference between the electrode 5001 and the electrode 5002 in the period Ta. Therefore, a voltage based on a video signal is applied to the display element 103 even when the transistor is off. Therefore, the display element 103
Are maintained.

以上のように、画素101の駆動時間を短縮することで、消費電力を低減することがで
きる。
As described above, power consumption can be reduced by shortening the drive time of the pixel 101.

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。   This embodiment can be implemented in appropriate combination with any of the other embodiments.

(実施の形態4)
本実施の形態では、図11のトランジスタ102を、酸化物半導体を用いて形成する例
を説明する。
(Embodiment 4)
In this embodiment, an example in which the transistor 102 in FIG. 11 is formed using an oxide semiconductor is described.

トランジスタ102に酸化物半導体を用いることで、トランジスタ102のオフ状態で
のリーク電流(オフ電流)を低減することができる。
By using an oxide semiconductor for the transistor 102, leakage current (off-state current) in the off state of the transistor 102 can be reduced.

トランジスタ102のオフ電流を低減することで、期間Tbにおいて表示素子103の
電極5001の電荷がトランジスタ102からリークすることを防止できる。すなわち、
表示素子の階調を保持する機能を高めることができる。したがって、上記のメモリ性を有
する表示素子を用いる効果と相俟って、画素の表示品質を向上することができる。
By reducing the off-state current of the transistor 102, the charge of the electrode 5001 of the display element 103 can be prevented from leaking from the transistor 102 in the period Tb. That is,
The function of maintaining the gradation of the display element can be enhanced. Therefore, combined with the effect of using the display element having the memory property, the display quality of the pixel can be improved.

また、トランジスタ102のオフ電流を低減することで、メモリ性を有さない表示素子
を用いた場合でも、階調を保持することが可能となる。すなわち、オフ電流が低減された
トランジスタを用いることで、画素はメモリ性を有する。メモリ性を有さない表示素子と
しては、ネマティック液晶又はスメクティック液晶等が挙げられる。
In addition, by reducing the off-state current of the transistor 102, gradation can be maintained even when a display element having no memory property is used. In other words, the pixel has memory characteristics by using a transistor with reduced off-state current. As a display element having no memory property, a nematic liquid crystal, a smectic liquid crystal, or the like can be given.

以下に、酸化物半導体を用いたトランジスタの構造及び作製方法について、具体例を示
す。
Specific examples of the structure and manufacturing method of a transistor including an oxide semiconductor are described below.

図13は、トランジスタの断面図である。トランジスタ2000は、絶縁物2001上
に形成されたボトムゲート型の逆スタガ構造の薄膜トランジスタであり、ゲート電極20
02、ゲート絶縁膜2003、半導体膜2004、電極2005、電極2006を有する
。また、トランジスタ2000上に絶縁膜2007を有する。電極2005及び電極20
06は、一方がソース電極であり、他方がドレイン電極である。
FIG. 13 is a cross-sectional view of a transistor. The transistor 2000 is a bottom-gate inverted staggered thin film transistor formed over an insulator 2001, and includes a gate electrode 20.
02, a gate insulating film 2003, a semiconductor film 2004, an electrode 2005, and an electrode 2006. In addition, an insulating film 2007 is provided over the transistor 2000. Electrode 2005 and electrode 20
One of 06 is a source electrode and the other is a drain electrode.

まず、トランジスタ2000のオフ電流を大きくする要因として、半導体膜2004に
用いる酸化物半導体中に水素等(例えば水素、水、又は水酸基)の不純物が含まれている
ことが挙げられる。水素等は、酸化物半導体中でキャリアの供与体(ドナー)になる可能
性があり、オフ状態においても電流を発生させる要因となる。すなわち、酸化物半導体中
に水素等が多量に含まれていると、酸化物半導体がN型化されてしまう。
First, as a factor for increasing the off-state current of the transistor 2000, an oxide semiconductor used for the semiconductor film 2004 includes impurities such as hydrogen (eg, hydrogen, water, or a hydroxyl group). Hydrogen or the like can be a carrier donor in the oxide semiconductor, and causes current to be generated even in an off state. In other words, when an oxide semiconductor contains a large amount of hydrogen or the like, the oxide semiconductor is N-type.

そこで、以下で示す作製方法は、酸化物半導体中の水素等を極力低減し、且つ、構成元
素である酸素の濃度を高くすることで、酸化物半導体を高純度化するものである。高純度
化された酸化物半導体は、真性又は実質的に真性な半導体であり、オフ電流を低減するこ
とができる。
In view of the above, the manufacturing method described below is to purify an oxide semiconductor by reducing hydrogen or the like in the oxide semiconductor as much as possible and increasing the concentration of oxygen which is a constituent element. A highly purified oxide semiconductor is an intrinsic or substantially intrinsic semiconductor and can reduce off-state current.

ゲート絶縁膜2003上に、酸化物半導体膜をスパッタリング法により形成する。   An oxide semiconductor film is formed over the gate insulating film 2003 by a sputtering method.

酸化物半導体膜のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲッ
トを用いることができる。例えば、組成比として、In:Ga:ZnO=1
:1:1、すなわち、In:Ga:Zn=1:1:0.5のターゲットを用いることがで
きる。また、In:Ga:Zn=1:1:1、又はIn:Ga:Zn=1:1:2の組成
比を有するターゲットを用いることもできる。また、SiOを2重量%以上10重量%
以下含むターゲットを用いることもできる。
As a target for the oxide semiconductor film, a metal oxide target containing zinc oxide as a main component can be used. For example, as the composition ratio, In 2 O 3 : Ga 2 O 3 : ZnO = 1
A target of 1: 1: 1, that is, In: Ga: Zn = 1: 1: 0.5 can be used. Alternatively, a target having a composition ratio of In: Ga: Zn = 1: 1: 1 or In: Ga: Zn = 1: 1: 2 can be used. Also, SiO 2 is 2 wt% or more and 10 wt%
Targets including the following can also be used.

なお、酸化物半導体膜の成膜の際は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰
囲気下、または希ガス及び酸素混合雰囲気下とすればよい。ここで、酸化物半導体膜を成
膜する際に用いるスパッタガスは、水素等の不純物の濃度がppmレベル、好ましくはp
pbレベルまで除去された高純度ガスを用いる。
Note that the oxide semiconductor film may be formed in a rare gas (typically argon) atmosphere, an oxygen atmosphere, or a rare gas and oxygen mixed atmosphere. Here, the sputtering gas used for forming the oxide semiconductor film has a concentration of impurities such as hydrogen of ppm level, preferably p.
A high purity gas removed to the pb level is used.

酸化物半導体膜は、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッ
タガスを導入して成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポン
プを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプを用いることが好ましい。
The oxide semiconductor film is formed by introducing a sputtering gas from which hydrogen and moisture are removed while moisture remaining in the treatment chamber is removed. In order to remove moisture remaining in the treatment chamber, an adsorption-type vacuum pump is preferably used. For example, it is preferable to use a cryopump, an ion pump, or a titanium sublimation pump.

酸化物半導体膜の膜厚は、2nm以上200nm以下とすればよく、好ましくは5nm
以上30nm以下とする。そして、酸化物半導体膜にエッチング等を行い、所望の形状に
加工(パターニング)して半導体膜2004とする。
The thickness of the oxide semiconductor film may be 2 nm to 200 nm, preferably 5 nm.
More than 30 nm. Then, etching or the like is performed on the oxide semiconductor film, and the semiconductor film 2004 is formed into a desired shape (patterning).

以上では、酸化物半導体膜としてIn−Ga−Zn−Oを用いる例を示したが、その他
にも、In−Sn−Ga−Zn−O、In−Sn−Zn−O、In−Al−Zn−O、S
n−Ga−Zn−O、Al−Ga−Zn−O、Sn−Al−Zn−O、In−Zn−O、
Sn−Zn−O、Al−Zn−O、Zn−Mg−O、Sn−Mg−O、In−Mg−O、
In−O、Sn−O、又はZn−Oなどを用いることができる。また、上記酸化物半導体
膜はSiを含んでいてもよい。また、これらの酸化物半導体膜は、非晶質であってもよい
し、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい
Although an example in which In—Ga—Zn—O is used as the oxide semiconductor film is described above, other examples include In—Sn—Ga—Zn—O, In—Sn—Zn—O, and In—Al—Zn. -O, S
n-Ga-Zn-O, Al-Ga-Zn-O, Sn-Al-Zn-O, In-Zn-O,
Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O, In-Mg-O,
In-O, Sn-O, Zn-O, or the like can be used. The oxide semiconductor film may contain Si. In addition, these oxide semiconductor films may be amorphous or crystalline. Alternatively, it may be a non-single crystal or a single crystal.

また、酸化物半導体膜として、InMO(ZnO)(m>0)で表記される薄膜を
用いることもできる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または
複数の金属元素である。例えば、Mとして、Ga、Ga及びAl、Ga及びMn、または
Ga及びCoが挙げられる。
Alternatively, a thin film represented by InMO 3 (ZnO) m (m> 0) can be used as the oxide semiconductor film. Here, M is one or more metal elements selected from Ga, Al, Mn, and Co. For example, M includes Ga, Ga and Al, Ga and Mn, or Ga and Co.

次に、酸化物半導体膜(半導体膜2004)に第1の加熱処理を行う。第1の加熱処理
の温度は、400℃以上750℃以下、好ましくは400℃以上とし、基板の歪み点未満
とする。
Next, first heat treatment is performed on the oxide semiconductor film (semiconductor film 2004). The temperature of the first heat treatment is 400 ° C. or higher and 750 ° C. or lower, preferably 400 ° C. or higher and lower than the strain point of the substrate.

第1の加熱処理によって酸化物半導体膜(半導体膜2004)から水素等の不純物の除
去(脱水素化処理)を行うことができる。これらが酸化物半導体膜に含まれると、ドナー
となりトランジスタのオフ電流を増大させるため、第1の加熱処理による脱水素化処理は
極めて有効である。
By the first heat treatment, impurities such as hydrogen can be removed (dehydrogenation treatment) from the oxide semiconductor film (semiconductor film 2004). When these elements are contained in the oxide semiconductor film, it becomes a donor and increases the off-state current of the transistor, so that the dehydrogenation treatment by the first heat treatment is extremely effective.

なお、第1の加熱処理は、電気炉を用いることができる。また、抵抗発熱体などの発熱
体からの熱伝導または熱輻射によって加熱してもよい。その場合、例えばGRTA(Ga
s Rapid Thermal Anneal)装置、LRTA(Lamp Rapi
d Thermal Anneal)装置等のRTA(Rapid Thermal A
nneal)装置を用いることができる。
Note that an electric furnace can be used for the first heat treatment. Further, heating may be performed by heat conduction or heat radiation from a heating element such as a resistance heating element. In that case, for example, GRTA (Ga
s Rapid Thermal Anneal) device, LRTA (Lamp Rapid)
d Thermal Anneal) RTA (Rapid Thermal A)
nnea) apparatus can be used.

LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カ
ーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光
(電磁波)の輻射により、被処理物を加熱する装置である。
The LRTA apparatus is an apparatus that heats an object to be processed by radiation of light (electromagnetic waves) emitted from a lamp such as a halogen lamp, a metal halide lamp, a xenon arc lamp, a carbon arc lamp, a high pressure sodium lamp, or a high pressure mercury lamp.

GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体としては、不活
性ガス(代表的には、アルゴン等の希ガス)または窒素ガスを用いることができる。GR
TA装置を用いることで、短時間で高温の加熱処理が可能となるため、特に有効である。
The GRTA apparatus is an apparatus that performs heat treatment using a high-temperature gas. As the gas, an inert gas (typically a rare gas such as argon) or nitrogen gas can be used. GR
Use of the TA device is particularly effective because high-temperature heat treatment can be performed in a short time.

また、第1の加熱処理は、酸化物半導体膜のパターニングを行う前に行ってもよいし、
電極2005及び電極2006を形成した後行ってもよいし、絶縁膜2007を形成した
後に行ってもよい。ただ、電極2005及び電極2006が第1の加熱処理によってダメ
ージを受けることを避けるため、これらの電極を形成する前に行うことが好ましい。
The first heat treatment may be performed before patterning the oxide semiconductor film,
This may be performed after the electrode 2005 and the electrode 2006 are formed, or may be performed after the insulating film 2007 is formed. However, in order to avoid the electrode 2005 and the electrode 2006 from being damaged by the first heat treatment, it is preferable to perform the steps before forming these electrodes.

ここで、第1の加熱処理において、酸化物半導体に酸素欠損が生じてしまうおそれがあ
る。そのため、第1の加熱処理の後に、酸化物半導体に酸素の導入(加酸化処理)を行い
、構成元素である酸素の高純度化を行うことが好ましい。
Here, in the first heat treatment, oxygen vacancies may be generated in the oxide semiconductor. Therefore, after the first heat treatment, it is preferable to introduce oxygen (oxidation treatment) into the oxide semiconductor so that oxygen which is a constituent element is highly purified.

加酸化処理の具体例としては、第1の加熱処理の後連続して、窒素又は酸素を含む雰囲
気(たとえば、窒素:酸素の体積比=4:1)中、又は酸素雰囲気中において、第2の加
熱処理を行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用い
ることもできる。これにより酸化物半導体膜中の酸素濃度を向上させ、高純度化すること
ができる。第2の加熱処理の温度は、200℃以上400℃以下、好ましくは250℃以
上350℃以下とする。
As a specific example of the oxidation treatment, the second heat treatment is performed in an atmosphere containing nitrogen or oxygen (for example, a volume ratio of nitrogen: oxygen = 4: 1) or in an oxygen atmosphere continuously after the first heat treatment. The method of performing the heat processing of these is mentioned. Alternatively, a method of performing plasma treatment in an oxygen atmosphere can be used. Accordingly, the oxygen concentration in the oxide semiconductor film can be improved and the oxide semiconductor film can be highly purified. The temperature of the second heat treatment is 200 ° C to 400 ° C, preferably 250 ° C to 350 ° C.

また、加酸化処理の別の例としては、半導体膜2004上に接して酸化珪素膜等の酸化
絶縁膜(絶縁膜2007)を形成し、第3の加熱処理を行う。この絶縁膜2007中の酸
素が半導体膜2004に移動し、酸化物半導体の酸素濃度を向上させ、高純度化すること
ができる。第3の加熱処理の温度は、200℃以上400℃以下、好ましくは250℃以
上350℃以下とする。なお、トップゲート型とした場合においても、半導体膜2004
上部に接するゲート絶縁膜を、酸化珪素膜等で形成し、同様の加熱処理を行うことで、酸
化物半導体を高純度化することができる。
As another example of the oxidation treatment, an oxide insulating film (insulating film 2007) such as a silicon oxide film is formed in contact with the semiconductor film 2004, and third heat treatment is performed. Oxygen in the insulating film 2007 moves to the semiconductor film 2004, so that the oxygen concentration of the oxide semiconductor can be improved and the oxide film can be highly purified. The temperature of the third heat treatment is 200 ° C to 400 ° C, preferably 250 ° C to 350 ° C. Even in the case of the top gate type, the semiconductor film 2004 is used.
By forming the gate insulating film in contact with the top with a silicon oxide film or the like and performing the same heat treatment, the oxide semiconductor can be highly purified.

以上のように、第1の加熱処理により脱水素化処理を行った後、第2の加熱処理又は第
3の加熱処理により加酸化処理を行うことで、酸化物半導体膜を高純度化することが可能
である。高純度化することで、酸化物半導体を真性又は実質的に真性とすることができ、
トランジスタ2000のオフ電流を低減することができる。
As described above, after the dehydrogenation treatment is performed by the first heat treatment, the oxide semiconductor film is highly purified by performing the oxidation treatment by the second heat treatment or the third heat treatment. Is possible. By being highly purified, an oxide semiconductor can be intrinsic or substantially intrinsic,
The off-state current of the transistor 2000 can be reduced.

なお、絶縁物2001は、絶縁性を有する基板でもよく、所望の基板上に酸化珪素膜、
窒化珪素膜等を用いて、単層又は積層で形成した膜でもよい。プラズマCVD法、スパッ
タリング法を用いて形成すればよい。ポリイミド等の樹脂膜を塗布法等により形成した膜
でもよい。基板を樹脂で形成することで、可撓性を有する表示パネルとすることができる
Note that the insulator 2001 may be an insulating substrate, and a silicon oxide film,
A film formed of a single layer or a stacked layer using a silicon nitride film or the like may be used. What is necessary is just to form using plasma CVD method and sputtering method. A film formed by coating a resin film such as polyimide may be used. By forming the substrate with a resin, a flexible display panel can be obtained.

また、ゲート電極2002は、絶縁物2001上に、モリブデン、チタン、クロム、タ
ンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又は
これらを主成分とする合金材料を用いて、単層又は積層で形成する。スパッタリング法又
は真空蒸着法を用いて形成すればよい。
The gate electrode 2002 is formed using a single layer of a metal material such as molybdenum, titanium, chromium, tantalum, tungsten, aluminum, copper, neodymium, or scandium, or an alloy material containing any of these as a main component over the insulator 2001. Or it forms by lamination. What is necessary is just to form using sputtering method or a vacuum evaporation method.

また、ゲート絶縁膜2003は、酸化珪素膜又は窒化珪素膜等を用いて、単層又は積層
で形成する。プラズマCVD又はスパッタリング法を用いて形成すればよい。
The gate insulating film 2003 is formed as a single layer or a stacked layer using a silicon oxide film, a silicon nitride film, or the like. What is necessary is just to form using plasma CVD or sputtering method.

また、電極2005及び電極2006は、ゲート絶縁膜2003及び半導体膜2004
上に、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、イッ
トリウムなどの金属、これらを主成分とする合金材料、又は酸化インジウム等の導電性を
有する金属酸化物等を用いて、単層又は積層で形成する。スパッタリング法又は真空蒸着
法を用いて形成すればよい。電極2005及び電極2006は、ゲート電極2002と重
なって形成されることが好ましい。このようにすることで、トランジスタ102の電流駆
動能力を向上させることができる。特に、高純度化された酸化物半導体(真性又は実質的
に真性な酸化物半導体)を用いた場合に有効である。
The electrode 2005 and the electrode 2006 include a gate insulating film 2003 and a semiconductor film 2004.
A single layer is formed using a metal such as molybdenum, titanium, chromium, tantalum, tungsten, aluminum, copper, or yttrium, an alloy material containing these as a main component, or a conductive metal oxide such as indium oxide. Or it forms by lamination. What is necessary is just to form using sputtering method or a vacuum evaporation method. The electrode 2005 and the electrode 2006 are preferably formed so as to overlap with the gate electrode 2002. Thus, the current driving capability of the transistor 102 can be improved. In particular, this is effective when a highly purified oxide semiconductor (an intrinsic or substantially intrinsic oxide semiconductor) is used.

以下に、高純度化された酸化物半導体、及びそれを用いたトランジスタについて、詳細
に説明する。
Hereinafter, a highly purified oxide semiconductor and a transistor including the oxide semiconductor will be described in detail.

高純度化された酸化物半導体の一例としては、キャリア濃度が1×1014/cm
満、好ましくは1×1012/cm未満、さらに好ましくは1×1011/cm未満
、または6.0×1010/cm未満である酸化物半導体が挙げられる。
As an example of a highly purified oxide semiconductor, a carrier concentration is less than 1 × 10 14 / cm 3 , preferably less than 1 × 10 12 / cm 3 , more preferably less than 1 × 10 11 / cm 3 , or 6 An oxide semiconductor that is less than 0.0 × 10 10 / cm 3 can be given.

高純度化された酸化物半導体を用いたトランジスタは、シリコンを用いた半導体を有す
るトランジスタ等に比較して、オフ電流が非常に小さいという特徴を有している。
A transistor including a highly purified oxide semiconductor has a feature that off-state current is extremely small as compared to a transistor including a semiconductor including silicon.

トランジスタのオフ電流特性について、評価用素子(TEGとも呼ぶ)を用いて測定し
た結果を以下に示す。なお、ここでは、nチャネル型のトランジスタであるものとして説
明する。
Results of measuring the off-state current characteristics of the transistor using an evaluation element (also referred to as TEG) are shown below. Note that description is made here on the assumption that the transistor is an n-channel transistor.

TEGには、L/W=3μm/50μm(膜厚d:30nm)のトランジスタを200
個並列に接続して作製されたL/W=3μm/10000μmのトランジスタを設けた。
その初期特性を図15に示す。ここでは、VGを−20V〜+5Vまでの範囲で示してい
る。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間
電圧(以下、ドレイン電圧またはVDという)を10Vとし、ソース−ゲート間電圧(以
下、ゲート電圧またはVGという)を−20V〜+20Vまで変化させたときのソース−
ドレイン電流(以下、ドレイン電流またはIDという)の変化特性、すなわちVG−ID
特性を測定した。
A transistor with L / W = 3 μm / 50 μm (film thickness d: 30 nm) is 200 for the TEG.
Transistors of L / W = 3 μm / 10000 μm manufactured in parallel were provided.
The initial characteristics are shown in FIG. Here, VG is shown in a range from −20V to + 5V. In order to measure the initial characteristics of the transistor, the substrate temperature is set to room temperature, the source-drain voltage (hereinafter referred to as drain voltage or VD) is set to 10 V, and the source-gate voltage (hereinafter referred to as gate voltage or VG) is set to -20 V. Source when changing up to + 20V
Change characteristics of drain current (hereinafter referred to as drain current or ID), that is, VG-ID
Characteristics were measured.

図15に示すように、チャネル幅Wが10000μmのトランジスタは、VDが1V及
び10Vのいずれにおいても、オフ電流は1×10−13A以下となっており、測定機(
半導体パラメータ・アナライザ、Agilent 4156C;Agilent社製)の
分解能(100fA)以下となっている。このオフ電流値は、チャネル幅1μmに換算す
ると、10aA/μmに相当し、画素に適用した場合には実質的にゼロであると見なせる
As shown in FIG. 15, a transistor having a channel width W of 10,000 μm has an off-current of 1 × 10 −13 A or less regardless of whether VD is 1V or 10V.
The resolution (100 fA) or less of the semiconductor parameter analyzer, Agilent 4156C (manufactured by Agilent). This off-current value corresponds to 10 aA / μm when converted to a channel width of 1 μm, and can be regarded as substantially zero when applied to a pixel.

なお、本明細書においてオフ電流とは、nチャネル型のトランジスタでしきい値Vth
が正である場合、室温において−20V以上−5V以下の範囲の任意のゲート電圧を印加
したときにトランジスタのソース−ドレイン間を流れる電流のことを指す。なお、室温は
、15度以上25度以下とする。本明細書に開示する酸化物半導体を用いたトランジスタ
は、室温において、単位チャネル幅(W)あたりの電流値が100aA/μm以下、好ま
しくは1aA/μm以下、さらに好ましくは10zA/μm以下である。
Note that in this specification, off-state current refers to a threshold voltage Vth in an n-channel transistor.
Is positive, it means a current that flows between the source and drain of a transistor when an arbitrary gate voltage in the range of −20 V to −5 V is applied at room temperature. In addition, room temperature shall be 15 to 25 degree | times. The transistor including an oxide semiconductor disclosed in this specification has a current value per unit channel width (W) of 100 aA / μm or less, preferably 1 aA / μm or less, more preferably 10 zA / μm or less at room temperature. .

また、図11の画素101において、トランジスタ102のオフ電流を低減することで
、表示素子103の階調を保持する機能が高まるため、容量素子104を設けない構成と
することも可能である。容量素子104を設けないことで、画素101の開口率を向上さ
せることができる。
In the pixel 101 in FIG. 11, the function of maintaining the gray level of the display element 103 is increased by reducing the off-state current of the transistor 102; thus, the capacitor 104 can be omitted. By not providing the capacitor 104, the aperture ratio of the pixel 101 can be improved.

また、高純度化された酸化物半導体を用いたトランジスタは温度特性が良好である。代
表的には、−25℃から150℃までの温度範囲におけるトランジスタの電流電圧特性に
おいて、オン電流、オフ電流、電界効果移動度、S値、及びしきい値電圧の変動がほとん
どなく、温度による電流電圧特性の劣化がほとんど見られない。また、高純度化された酸
化物半導体は光照射による劣化が少ないため、表示装置のように光を利用する装置では、
特に信頼性を高めることができる。
A transistor including a highly purified oxide semiconductor has favorable temperature characteristics. Typically, in a current-voltage characteristic of a transistor in a temperature range from −25 ° C. to 150 ° C., there is almost no variation in on-state current, off-state current, field-effect mobility, S value, and threshold voltage. There is almost no degradation of the current-voltage characteristics. In addition, since a highly purified oxide semiconductor is less deteriorated by light irradiation, in a device that uses light like a display device,
In particular, reliability can be improved.

なお、本実施の形態では、トランジスタがボトムゲート型である例を示したが、図14
のようにトップゲート型のトランジスタ3000としてもよい。トランジスタ3000は
、半導体膜3004、電極3005、電極3006、ゲート絶縁膜3003、及びゲート
電極3002を有する。電極3005及び電極3006は、一方がソース電極であり、他
方がドレイン電極である。
Note that although an example in which the transistor is a bottom-gate transistor is described in this embodiment, FIG.
Thus, a top gate transistor 3000 may be used. The transistor 3000 includes a semiconductor film 3004, an electrode 3005, an electrode 3006, a gate insulating film 3003, and a gate electrode 3002. One of the electrode 3005 and the electrode 3006 is a source electrode, and the other is a drain electrode.

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。   This embodiment can be implemented in appropriate combination with any of the other embodiments.

(実施の形態5)
本実施の形態では、表示パネルがめくられたことを検知する構成について、一例を示す
(Embodiment 5)
In this embodiment, an example of a configuration for detecting that the display panel is turned is shown.

図16の表示装置は、表示パネル1001、支持部1002、又は筐体1004にセン
サが設けられている。センサを設けることで、表示パネルがめくられたことを自動的に検
知することができる。
In the display device in FIG. 16, a sensor is provided on the display panel 1001, the support portion 1002, or the housing 1004. By providing the sensor, it is possible to automatically detect that the display panel is turned.

例えば、表示パネル1001に、フォトセンサ1010を設ける構成が挙げられる。フ
ォトセンサ1010は、表示パネル1001がめくられた際に入射される光を検出し、め
くられたことを検知することができる。
For example, a structure in which the display panel 1001 is provided with the photosensor 1010 can be given. The photosensor 1010 can detect light that is incident when the display panel 1001 is turned, and can detect that the display panel 1001 has been turned.

また、支持部1002に、圧力センサ1011を設けてもよい。圧力センサ1011は
、表示パネル1001がめくられた際に生じる圧力を検出し、めくられたことを検知する
ことができる。
Further, a pressure sensor 1011 may be provided on the support portion 1002. The pressure sensor 1011 can detect the pressure generated when the display panel 1001 is turned, and can detect that the display panel 1001 has been turned.

また、図17は、図16の表示装置を上部から見た断面図である。ここで、表示パネル
1001は磁気センサ1012を有しており、筐体1004は磁石1013を有している
。磁気センサ1012は、表示パネル1001が矢印の向きにめくられた際に、磁石10
13から生じる磁気エネルギーの変化を検出して、めくられたことを検知することができ
る。なお、磁気センサ1012と磁石1013との位置は逆にしてもよい。複数の表示パ
ネルを有する場合、各々の表示パネルに磁気センサ1012又は磁石1013を設けるこ
とで、表示パネルがめくられた際の磁気エネルギーの変化を検出することができる。
FIG. 17 is a cross-sectional view of the display device of FIG. 16 as viewed from above. Here, the display panel 1001 has a magnetic sensor 1012, and the housing 1004 has a magnet 1013. The magnetic sensor 1012 includes a magnet 10 when the display panel 1001 is turned in the direction of the arrow.
The change of the magnetic energy generated from 13 can be detected to detect turning. The positions of the magnetic sensor 1012 and the magnet 1013 may be reversed. When a plurality of display panels are provided, a change in magnetic energy when the display panel is turned can be detected by providing the display panel with the magnetic sensor 1012 or the magnet 1013.

なお、図17において、磁気センサ1012及び磁石1013の代わりに、2つ電極の
電極を設けても良い。2つの電極の接触により生じる電流を検出することで、めくられた
ことを検知することができる。また、2つの電極の接近により生じる静電エネルギーの変
化を検出してもよい。
In FIG. 17, two electrodes may be provided instead of the magnetic sensor 1012 and the magnet 1013. By detecting the current generated by the contact between the two electrodes, it is possible to detect that it has been turned. Moreover, you may detect the change of the electrostatic energy which arises by the approach of two electrodes.

また、上記以外に、めくられた際の加速度を検出するセンサ(加速度センサ)、めくら
れた角度を検出するセンサ(角度センサ)等を設けてもよい。これらのセンサからの検出
信号がコントローラ400(図2参照)に出力される。そして、走査線駆動回路300は
、センサからの検出信号が出力されている時に画素の駆動を行い、検出信号が出力されて
いない時に画素の動作を停止する。画素の駆動時間を短縮することで、表示装置の消費電
力を低減することができる。
In addition to the above, a sensor (acceleration sensor) for detecting the acceleration when turned, a sensor (angle sensor) for detecting the turned angle, and the like may be provided. Detection signals from these sensors are output to the controller 400 (see FIG. 2). The scanning line driving circuit 300 drives the pixel when the detection signal is output from the sensor, and stops the operation of the pixel when the detection signal is not output. By shortening the pixel driving time, the power consumption of the display device can be reduced.

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。   This embodiment can be implemented in appropriate combination with any of the other embodiments.

100 画素部
101 画素
102 トランジスタ
103 表示素子
104 容量素子
111 配線
112 配線
200 信号線駆動回路
300 走査線駆動回路
400 コントローラ
500 コントローラ
801 電源回路
802 タイミングジェネレータ
803 スイッチ素子
804 スイッチ素子
901 スイッチ素子
1001 表示パネル
1002 支持部
1003 表示画面
1004 筐体
1010 フォトセンサ
1011 圧力センサ
1012 磁気センサ
1013 磁石
2000 トランジスタ
2001 絶縁物
2002 ゲート電極
2003 ゲート絶縁膜
2004 半導体膜
2005 電極
2006 電極
2007 絶縁膜
3000 トランジスタ
3002 ゲート電極
3003 ゲート絶縁膜
3004 半導体膜
3005 電極
3006 電極
5001 電極
5002 電極
5003 マイクロカプセル
5004 樹脂
5011 膜
5012 液体
5013 粒子
5014 粒子
100 pixel portion 101 pixel 102 transistor 103 display element 104 capacitor element 111 wiring 112 wiring 200 signal line driving circuit 300 scanning line driving circuit 400 controller 500 controller 801 power supply circuit 802 timing generator 803 switching element 804 switching element 901 switching element 1001 display panel 1002 Support portion 1003 Display screen 1004 Case 1010 Photo sensor 1011 Pressure sensor 1012 Magnetic sensor 1013 Magnet 2000 Transistor 2001 Insulator 2002 Gate electrode 2003 Gate insulating film 2004 Semiconductor film 2005 Electrode 2006 Electrode 2007 Insulating film 3000 Transistor 3002 Gate electrode 3003 Gate insulating film 3004 Semiconductor film 3005 Electrode 3006 Electrode 5001 Electrode 5002 Electrode 50 03 Microcapsule 5004 Resin 5011 Film 5012 Liquid 5013 Particle 5014 Particle

Claims (3)

電気泳動素子を有する表示装置の作製方法であって、
前記電気泳動素子と電気的に接続されているトランジスタは、前記酸化物半導体層に脱水素化処理を行う工程と、前記脱水素化処理の後、前記酸化物半導体層に酸素を供給する工程と、を経て形成されたものであることを特徴とする表示装置の作製方法。
A method for manufacturing a display device having an electrophoretic element,
The transistor electrically connected to the electrophoretic element includes a step of performing a dehydrogenation process on the oxide semiconductor layer, and a step of supplying oxygen to the oxide semiconductor layer after the dehydrogenation process. A method for manufacturing a display device, wherein the display device is formed through the steps described above.
電気泳動素子を有する表示装置の作製方法であって、
前記電気泳動素子と電気的に接続されているトランジスタは、前記酸化物半導体層に脱水素化処理を行う工程と、前記脱水素化処理の後、前記酸化物半導体層上方に酸素を含む絶縁層を形成する工程と、前記酸化物半導体層に前記絶縁層が接した状態で加熱処理を行う工程と、を経て形成されたものであることを特徴とする表示装置の作製方法。
A method for manufacturing a display device having an electrophoretic element,
The transistor electrically connected to the electrophoretic element includes a step of performing a dehydrogenation process on the oxide semiconductor layer, and an insulating layer containing oxygen above the oxide semiconductor layer after the dehydrogenation process And a step of performing a heat treatment in a state in which the insulating layer is in contact with the oxide semiconductor layer.
電気泳動素子を有する表示装置の作製方法であって、
前記電気泳動素子と電気的に接続されているトランジスタは、酸化物半導体層に第1の加熱処理を行う工程と、前記第1の加熱処理の後、前記酸化物半導体層上方にソース電極及びドレイン電極を形成する工程と、前記酸化物半導体層上方、前記ソース電極上方及び前記ドレイン電極上方に酸素を含む絶縁層を形成する工程と、前記酸化物半導体層に前記絶縁層が接した状態で第2の加熱処理を行う工程と、を経て形成されたものであることを特徴とする表示装置を作製方法。
A method for manufacturing a display device having an electrophoretic element,
The transistor electrically connected to the electrophoretic element includes a step of performing a first heat treatment on the oxide semiconductor layer, and a source electrode and a drain above the oxide semiconductor layer after the first heat treatment. Forming an electrode; forming an insulating layer containing oxygen above the oxide semiconductor layer, above the source electrode, and above the drain electrode; and in a state where the insulating layer is in contact with the oxide semiconductor layer. A method for manufacturing a display device, wherein the display device is formed through the heat treatment step 2.
JP2017092018A 2010-03-05 2017-05-03 Method for manufacturing display device Expired - Fee Related JP6553116B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019124131A JP6894943B2 (en) 2010-03-05 2019-07-03 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010048640 2010-03-05
JP2010048640 2010-03-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015166327A Division JP6170529B2 (en) 2010-03-05 2015-08-26 Method for manufacturing display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019124131A Division JP6894943B2 (en) 2010-03-05 2019-07-03 Display device

Publications (2)

Publication Number Publication Date
JP2017182077A true JP2017182077A (en) 2017-10-05
JP6553116B2 JP6553116B2 (en) 2019-07-31

Family

ID=44880373

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011044669A Withdrawn JP2011203726A (en) 2010-03-05 2011-03-02 Display device
JP2015166327A Expired - Fee Related JP6170529B2 (en) 2010-03-05 2015-08-26 Method for manufacturing display device
JP2017092018A Expired - Fee Related JP6553116B2 (en) 2010-03-05 2017-05-03 Method for manufacturing display device
JP2019124131A Active JP6894943B2 (en) 2010-03-05 2019-07-03 Display device
JP2020138391A Withdrawn JP2020201503A (en) 2010-03-05 2020-08-19 Display

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011044669A Withdrawn JP2011203726A (en) 2010-03-05 2011-03-02 Display device
JP2015166327A Expired - Fee Related JP6170529B2 (en) 2010-03-05 2015-08-26 Method for manufacturing display device

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2019124131A Active JP6894943B2 (en) 2010-03-05 2019-07-03 Display device
JP2020138391A Withdrawn JP2020201503A (en) 2010-03-05 2020-08-19 Display

Country Status (1)

Country Link
JP (5) JP2011203726A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US20080277663A1 (en) * 2007-05-08 2008-11-13 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
WO2009093625A1 (en) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2010016163A (en) * 2008-07-03 2010-01-21 Sony Corp Thin-film transistor and display device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612459A (en) * 1992-06-25 1994-01-21 Hitachi Ltd Electronic book device
JP3711760B2 (en) * 1998-09-11 2005-11-02 カシオ計算機株式会社 Self-luminous display device
JP3747998B2 (en) * 1998-11-13 2006-02-22 富士ゼロックス株式会社 Display device
JP4560974B2 (en) * 2001-03-15 2010-10-13 コニカミノルタビジネステクノロジーズ株式会社 Image display device
JP2003058081A (en) * 2001-08-09 2003-02-28 Casio Comput Co Ltd Electronic display device
JP2003131633A (en) * 2001-10-29 2003-05-09 Sony Corp Method of driving display unit
JP3762412B2 (en) * 2003-03-31 2006-04-05 キヤノン株式会社 Information equipment and information display method
JP4131838B2 (en) * 2003-05-16 2008-08-13 株式会社半導体エネルギー研究所 Display device
JP5178625B2 (en) * 2003-05-16 2013-04-10 株式会社半導体エネルギー研究所 E-book
JP2006066974A (en) * 2004-08-24 2006-03-09 Sharp Corp Portable communication terminal
JP2006350310A (en) * 2005-05-20 2006-12-28 Semiconductor Energy Lab Co Ltd Display device and electronic equipment
JP2007121765A (en) * 2005-10-28 2007-05-17 Pioneer Electronic Corp Display controller, display method, display program, and recording medium
JP2007333973A (en) * 2006-06-14 2007-12-27 Softbank Telecom Corp Electronic book
JP2008180748A (en) * 2007-01-23 2008-08-07 Brother Ind Ltd Display device, output unit, display program, and output program
JP5197058B2 (en) * 2007-04-09 2013-05-15 キヤノン株式会社 Light emitting device and manufacturing method thereof
JP2008299269A (en) * 2007-06-04 2008-12-11 Bridgestone Corp Book type information display device
JP5423396B2 (en) * 2007-12-20 2014-02-19 コニカミノルタ株式会社 Electronic device and method for manufacturing electronic device
JP2009217415A (en) * 2008-03-10 2009-09-24 Sanyo Electric Co Ltd Display device
JP2009222951A (en) * 2008-03-17 2009-10-01 Sanyo Electric Co Ltd Display
JP2009258675A (en) * 2008-03-27 2009-11-05 Brother Ind Ltd Browsing terminal device, information processing method of browsing terminal device and information processing program of browsing terminal device
JP2009251009A (en) * 2008-04-01 2009-10-29 Seiko Epson Corp Display device
JP2009265271A (en) * 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd Electro-optical display
JP2009300591A (en) * 2008-06-11 2009-12-24 Sanyo Electric Co Ltd Display apparatus and its display control method
JP2010039289A (en) * 2008-08-06 2010-02-18 Toshiba Corp Mobile electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (en) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US20080277663A1 (en) * 2007-05-08 2008-11-13 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
WO2009093625A1 (en) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2010016163A (en) * 2008-07-03 2010-01-21 Sony Corp Thin-film transistor and display device

Also Published As

Publication number Publication date
JP6553116B2 (en) 2019-07-31
JP2011203726A (en) 2011-10-13
JP2019174840A (en) 2019-10-10
JP2016012142A (en) 2016-01-21
JP2020201503A (en) 2020-12-17
JP6894943B2 (en) 2021-06-30
JP6170529B2 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
US11143925B2 (en) Display device
US8698852B2 (en) Display device and method for driving the same
US8976207B2 (en) Liquid crystal display device and electronic device
JP5178941B2 (en) Liquid crystal display
US8633889B2 (en) Display device, driving method thereof, and electronic appliance
JP6122533B2 (en) Driving method of display device
WO2014084153A1 (en) Display device
US9251741B2 (en) Liquid crystal display device and driving method
US9911390B2 (en) Liquid crystal display device
JP6553116B2 (en) Method for manufacturing display device
US9355606B2 (en) Liquid crystal display device and liquid crystal display device driving method
JP2009222777A (en) Display device, electronic device and system
JP6983597B2 (en) Display devices and electronic devices

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190703

R150 Certificate of patent or registration of utility model

Ref document number: 6553116

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees