JP6894943B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP6894943B2 JP6894943B2 JP2019124131A JP2019124131A JP6894943B2 JP 6894943 B2 JP6894943 B2 JP 6894943B2 JP 2019124131 A JP2019124131 A JP 2019124131A JP 2019124131 A JP2019124131 A JP 2019124131A JP 6894943 B2 JP6894943 B2 JP 6894943B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- pixel
- electrode
- display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Description
技術分野は、表示装置及びその駆動方法に関する。 The technical field relates to display devices and methods for driving them.
近年、表示装置として、表示パネルが書籍状に綴られた電子書籍の開発が進められてい
る(例えば、特許文献1)。このような表示装置は、紙の書籍のように、表示パネルをめ
くって画面を見ることができるものである。
In recent years, as a display device, development of an electronic book in which a display panel is spelled in a book shape has been promoted (for example, Patent Document 1). Such a display device is such that the screen can be viewed by turning over the display panel like a paper book.
表示装置において、消費電力を低減することを目的の一とする。 One of the purposes of the display device is to reduce power consumption.
開示する表示装置は、表示パネルをめくる機能を有し、表示パネルをめくっている時に
画素を駆動させるものである。以下に、本発明の一態様を示す。
The disclosed display device has a function of turning over the display panel, and drives the pixels when the display panel is turned over. An aspect of the present invention is shown below.
本発明の一態様は、ビデオ信号を保持可能なメモリ性を有する画素が配置された表示パ
ネルと、表示パネルの一端を自由端として、表示パネルの他の一端を回動可能に担持する
支持部と、表示パネルが回動している時に検出信号を出力するセンサと、検出信号が出力
されている時に表示パネルにビデオ信号を入力して画素を駆動し、検出信号が出力されて
いない時に画素の駆動を停止する駆動回路とを有する表示装置である。本明細書において
、回動とは、紙の書籍のように表示パネルをめくる動作を指す。
One aspect of the present invention is a display panel in which pixels having a memory property capable of holding a video signal are arranged, and a support portion that rotatably supports the other end of the display panel with one end of the display panel as a free end. A sensor that outputs a detection signal when the display panel is rotating, and a pixel that drives a pixel by inputting a video signal to the display panel when the detection signal is output and a pixel when the detection signal is not output. It is a display device having a drive circuit for stopping the drive of the above. In the present specification, the rotation refers to the operation of turning the display panel like a paper book.
表示装置において、画素の駆動時間を短縮することで、消費電力を低減することができ
る。
In the display device, power consumption can be reduced by shortening the pixel drive time.
以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態
は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従っ
て、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の
形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符
号を付し、その繰り返しの説明は省略する。
Hereinafter, embodiments will be described in detail with reference to the drawings. However, the following embodiments can be implemented in many different embodiments, and those skilled in the art can easily change the embodiments and details without departing from the purpose and scope thereof. Understood. Therefore, the interpretation is not limited to the description of the embodiments shown below. In all the drawings for explaining the embodiment, the same parts or parts having the same functions are designated by the same reference numerals, and the repeated description thereof will be omitted.
(実施の形態1)
本実施の形態では表示装置及びその駆動方法の一例について説明する。
(Embodiment 1)
In this embodiment, an example of the display device and its driving method will be described.
図1は、表示装置の一例である。 FIG. 1 is an example of a display device.
表示装置は、複数の表示パネル1001と、複数の表示パネル1001の支持部100
2とを有する。表示パネル1001は、片面又は両面に表示画面1003を有する。支持
部1002は、表示パネル1001の一端を自由端として、前記表示パネル1001の他
の一端を回動可能に担持している。すなわち、表示装置は、支持部1002を支点として
、紙の書籍のようにページ(表示パネル1001)をめくって見ることができる。また、
表示パネル1001は一つでもよい。なお、表示パネル1001は、可撓性を有していて
もよい。その場合、紙と似たような感覚で使用できる。
The display device includes a plurality of
Has 2 and. The
The number of
図2は、あるページの表示パネルの一例を示す。表示パネルは、画素部100、信号線
駆動回路200、走査線駆動回路300、コントローラ400、コントローラ500を有
する。
FIG. 2 shows an example of a display panel of a certain page. The display panel includes a
画素部100は、複数の画素101を有する。複数の画素101は、各々、配線S(1
)〜S(x)のいずれか一(xは自然数)、配線G(1)〜G(y)のいずれか一(yは
自然数)、配線111及び配線112と接続される。なお、本明細書において、接続とは
、電気的な接続を意味しており、電流、電圧又は電位が、供給可能、或いは伝送可能な状
態に相当する。
The
) To S (x) (x is a natural number), any one of the wirings G (1) to G (y) (y is a natural number), and the
信号線駆動回路200は、配線S(1)〜S(x)に、ビデオ信号を出力するタイミン
グを制御する機能を有する。ビデオ信号は、各画素101に書き込まれる。そして、ビデ
オ信号は、各画素101の階調や状態などを制御する。
The signal
走査線駆動回路300は、配線G(1)〜G(y)に、ゲート信号を出力するタイミン
グを制御する機能を有する。こうして、配線G(1)〜G(y)のいずれかが選択される
。選択された行に属する画素101に、ビデオ信号を書き込むことができる。
The scanning
コントローラ400は、信号線駆動回路200及び走査線駆動回路300が動作するタ
イミングを制御する。そのために、コントローラ400は、信号線駆動回路200及び走
査線駆動回路300に、電圧や制御信号などを出力する。
The
コントローラ500は、配線111及び配線112の電位を制御する。
The
なお、コントローラ400及びコントローラ500は、各表示パネルで共有することが
できる。また、コントローラ400及びコントローラ500を、図1の支持部1002内
に搭載することで、表示装置の小型化が実現できる。
The
そして、本実施の形態の表示装置は、表示パネルを回動している時にビデオ信号を出力
して画素を駆動し、表示パネルを回動していない時に画素の駆動を停止する機能を有して
いる。すなわち、表示パネルをめくる前後において、めくっている時に画素を駆動し、め
くった後に画素の駆動を停止する。このように画素の駆動時間を短縮することで、表示装
置の消費電力を低減することができる。以下に、表示パネルの駆動方法の具体例を説明す
る。
The display device of the present embodiment has a function of outputting a video signal to drive the pixels when the display panel is rotating and stopping the driving of the pixels when the display panel is not rotating. ing. That is, before and after turning the display panel, the pixels are driven when the display panel is turned, and the driving of the pixels is stopped after the display panel is turned. By shortening the pixel drive time in this way, the power consumption of the display device can be reduced. A specific example of how to drive the display panel will be described below.
図3は、表示パネルのタイミングチャートの一例である。該タイミングチャートは、期
間Taと期間Tbとを有する。
FIG. 3 is an example of the timing chart of the display panel. The timing chart has a period Ta and a period Tb.
期間Taは、ページをめくっている時の期間であり、画素101にビデオ信号が書き込
まれる。そして、画素101の階調が制御される。したがって、書き込み期間とも呼ぶ。
The period Ta is a period when the page is turned, and a video signal is written to the
期間Tbは、ページをめくる前とめくった後の期間であり、画素101の階調が保持さ
れる。したがって、保持期間とも呼ぶ。
The period Tb is a period before turning the page and after turning the page, and the gradation of the
次に、期間Taにおける表示パネルの動作について説明する。 Next, the operation of the display panel during the period Ta will be described.
図4は、期間Taのタイミングチャートの一例である。走査線駆動回路300には、コ
ントローラ400から、スタートパルスGSP、クロック信号GCK、クロック信号GC
KBなどが入力される。
FIG. 4 is an example of the timing chart of the period Ta. The scanning
KB etc. are input.
スタートパルスGSPがHレベルになると、走査線駆動回路300の出力信号GOUT
(1)〜GOUT(y)は、順にHレベルになる。こうして、走査線駆動回路300は、
配線G(1)〜G(y)を順に選択する。そして、選択された配線と接続される画素10
1には、各々、信号線駆動回路200から配線S(1)〜S(x)を介して、ビデオ信号
が入力される。
When the start pulse GSP reaches the H level, the output signal GOUT of the scanning
(1) to GOUT (y) become H level in order. In this way, the scanning
Wiring G (1) to G (y) are selected in order. Then, the
A video signal is input to 1 from the signal
以上のように、期間Taにおいて、複数の画素101の各々にビデオ信号が入力され、
階調が制御される。
As described above, in the period Ta, the video signal is input to each of the plurality of
Gradation is controlled.
次に、期間Tbにおける表示パネルの動作について説明する。 Next, the operation of the display panel during the period Tb will be described.
図5は、期間Tbのタイミングチャートの一例である。期間Tbでは、画素101には
ビデオ信号を書き込まないため、画素101の駆動を停止することが可能である。すなわ
ち、画素101に接続する配線G(1)〜G(y)を選択する必要がない。
FIG. 5 is an example of a timing chart of the period Tb. Since the video signal is not written to the
配線G(1)〜G(y)を非選択にする手段としては、例えば、走査線駆動回路300
を制御して、信号を出力しないこと、又はLレベルの信号を出力することが挙げられる。
なお、図5では、スタートパルスGSPをLレベルとすることで、配線G(1)〜G(y
)を非選択とし、画素の駆動を停止している。このように、画素の駆動時間を短縮するこ
とで、消費電力を低減できる。
As a means for deselecting the wirings G (1) to G (y), for example, the scanning
It is possible to control and not output a signal, or to output an L level signal.
In FIG. 5, the wirings G (1) to G (y) are set to the L level of the start pulse GSP.
) Is not selected, and the pixel drive is stopped. In this way, power consumption can be reduced by shortening the pixel drive time.
図6は、期間Tbのタイミングチャートの他の一例である。図6では、スタートパルス
GSPだけでなく、クロック信号GCK及びクロック信号GCKBも、Lレベルとするこ
とで、画素の駆動を停止している。消費電力は、図5の駆動方法よりさらに低減される。
FIG. 6 is another example of the timing chart of the period Tb. In FIG. 6, not only the start pulse GSP but also the clock signal GCK and the clock signal GCKB are set to the L level to stop the pixel drive. The power consumption is further reduced as compared with the driving method of FIG.
なお、図6において、走査線駆動回路300に供給される電圧も、Lレベルと同じ値に
することが可能である。こうして、トランジスタのバイアス電圧をおおむねゼロにするこ
とができるので、トランジスタの劣化を抑制することができる。
In FIG. 6, the voltage supplied to the scanning
図7は、期間Tbのタイミングチャートの他の一例である。図7に示すタイミングチャ
ートでは、コントローラ400の動作を停止している。そのため、スタートパルスGSP
、クロック信号GCK及びクロック信号GCKBが出力されず、画素の駆動が停止する。
消費電力は、図6の駆動方法よりさらに低減される。
FIG. 7 is another example of the timing chart of the period Tb. In the timing chart shown in FIG. 7, the operation of the
, The clock signal GCK and the clock signal GCKB are not output, and the pixel drive is stopped.
The power consumption is further reduced as compared with the driving method of FIG.
図8は、コントローラ400の構成の一例である。コントローラ400は、電源回路8
01、タイミングジェネレータ802、スイッチ素子803、及びスイッチ素子804を
有する。コントローラ400は、電源回路801及びタイミングジェネレータ802から
走査線駆動回路300への出力を制御する。例えば、期間Taでは、スイッチ素子803
をオン状態とし、スイッチ素子804をオフ状態とすることで、電源回路801からHレ
ベルの信号(VH)又はLレベルの信号(VL)を出力するタイミングを制御する。期間
Tbでは、スイッチ素子803をオフ状態とし、スイッチ素子804をオン状態とするこ
とで、電源回路801からLレベルの信号(VL)を出力する。
FIG. 8 is an example of the configuration of the
It has 01, a
Is turned on and the
図9は、配線G(1)〜G(y)及び走査線駆動回路300の構成の一例である。配線
G(1)〜G(y)と走査線駆動回路との間にスイッチ素子901が設けられている。ス
イッチ素子901は、走査線駆動回路300からの配線G(1)〜G(y)への信号の出
力を制御する。例えば、期間Taでは、スイッチ素子901をオン状態とする。期間Tb
では、スイッチ素子901をオフ状態とする。
FIG. 9 is an example of the configuration of the wirings G (1) to G (y) and the scanning
Then, the
図8又は図9のような構成により、画素の駆動を制御することができる。ただし、これ
らに限定されず様々な構成を適用することができる。
The drive of the pixel can be controlled by the configuration as shown in FIG. 8 or 9. However, the present invention is not limited to these, and various configurations can be applied.
なお、上記で示した画素の駆動方法は、表示パネルをめくる前後だけでなく、他の用途
にも用いることができる。例えば、表示装置は表示パネルに表示された画像を加工する機
能を有しており、加工を行う前後において、加工を行っている時に画素を駆動し、加工を
行った後は画素の駆動を停止してもよい。なお、加工の例として、画像の拡大、縮小、又
は変形等が挙げられる。このような、画素の駆動の制御により消費電力を低減できる。
The pixel driving method shown above can be used not only before and after turning the display panel but also for other purposes. For example, the display device has a function of processing the image displayed on the display panel, and before and after processing, drives the pixels during processing and stops driving the pixels after processing. You may. Examples of processing include enlargement, reduction, deformation, and the like of an image. Power consumption can be reduced by controlling the drive of the pixels in this way.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with other embodiments as appropriate.
(実施の形態2)
本実施の形態では、表示パネルの駆動方法の一例について説明する。
(Embodiment 2)
In this embodiment, an example of a display panel driving method will be described.
図10は、表示パネルのタイミングチャートの一例である。 FIG. 10 is an example of a timing chart of the display panel.
図3と同様に、期間Taがページをめくっている時の期間であり、期間Tbがページを
めくる前とめくった後の期間である。
Similar to FIG. 3, the period Ta is the period when the page is turned, and the period Tb is the period before and after the page is turned.
図3と異なる点は、期間Taについて、期間Ta(1)〜Ta(n)(nは自然数)と
いう複数の期間を有することである。そして、期間Ta(1)〜Ta(n)の各々におい
て、画素101にビデオ信号が書き込まれる。
The difference from FIG. 3 is that the period Ta has a plurality of periods Ta (1) to Ta (n) (n is a natural number). Then, in each of the periods Ta (1) to Ta (n), a video signal is written to the
図10の期間Ta(1)〜Ta(n)の各々において、図4の期間Taと同様に画素1
01にビデオ信号が入力される。つまり、期間Taにおいて、画素101には、ビデオ信
号がn回入力される。n回の入力により、画素の初期化や階調の制御等が行われる。
In each of the periods Ta (1) to Ta (n) of FIG. 10, the
A video signal is input to 01. That is, in the period Ta, the video signal is input to the pixel 101 n times. Pixel initialization, gradation control, and the like are performed by inputting n times.
なお、複数の期間Ta(1)〜Ta(n)のうち最後の期間Ta(n)において、画素
101内の表示素子が無電界状態になるように制御することが好ましい。そうすることで
、期間Tbにおいて階調を保持しやすくなる。無電界状態にする手段としては、配線11
1の電位(コモン電位Vcomとも呼ぶ)とおおむね等しい値のビデオ信号を書き込むこ
とが挙げられる。
It is preferable to control the display element in the
Writing a video signal having a value approximately equal to the potential of 1 (also referred to as the common potential Vcom) can be mentioned.
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with other embodiments as appropriate.
(実施の形態3)
本実施の形態では、表示パネルの画素の具体的な構成及びその駆動方法の一例を示す。
(Embodiment 3)
In this embodiment, a specific configuration of pixels of the display panel and an example of a driving method thereof are shown.
図11に、i(iは1〜yのいずれか一)行目、j(jは1〜xのいずれか一)列目に
属する画素101の一例を示す。図11に示す画素は、トランジスタ102、表示素子1
03及び容量素子104を有する。トランジスタ102は、表示素子103へのビデオ信
号の供給を制御するスイッチ素子として機能する。
FIG. 11 shows an example of the
It has 03 and a
トランジスタ102のソース又はドレインの一方は、配線S(j)と接続される。トラ
ンジスタ102のソース又はドレインの他方は、容量素子104の一方の電極及び表示素
子103の一方の電極5001(画素電極ともいう)と接続される。トランジスタ102
のゲートは、配線G(i)と接続される。容量素子104の他方の電極は、配線112と
接続される。表示素子103の他方の電極5002(コモン電極、共通電極、対向電極、
カソード電極ともいう)は、配線111と接続される。
One of the source and drain of the
The gate of is connected to the wiring G (i). The other electrode of the
The cathode electrode) is connected to the
画素101は、メモリ性を有することが好ましい。そのため、表示素子103は、メモ
リ性を有することが好ましい。表示素子103の駆動方式としては、マイクロカプセル型
電気泳動方式、マイクロカップ型電気泳動方式、水平移動型電気泳動方式、垂直移動型電
気泳動方式、ツイストボール方式、粉体移動方式、電子粉流体方式、コレステリック液晶
素子、カイラルネマチック液晶、反強誘電性液晶、高分子分散型液晶、帯電トナー、エレ
クトロウェッティング方式、エレクトロクロミズム方式、又はエレクトロデポジション方
式などがある。以下にそれらの一例を説明する。
The
トランジスタ102は、様々な形態を適用することができる。例えば、シリコン又は酸
化物半導体等を用いて形成することができる。特に、メモリ性を有する表示素子では、駆
動電圧が大きいため、アモルファルシリコン又は酸化物半導体等を用いて形成することが
好ましい。
Various forms can be applied to the
図12は、表示素子103として、マイクロカプセル型電気泳動方式を用いた場合の画
素の断面図である。
FIG. 12 is a cross-sectional view of pixels when a microcapsule type electrophoresis method is used as the
電極5001と電極5002との間に、複数のマイクロカプセル5003が配置されて
いる。複数のマイクロカプセル5003は、樹脂5004により固定されている。樹脂5
004は、バインダとしての機能を有する。
A plurality of
004 has a function as a binder.
樹脂5004は、透光性を有するとよい。樹脂5004の代わりに、空気又は不活性ガ
スなどの気体を充填してもよい。その場合、電極5001と電極5002との一方又は両
方に、粘着剤又は接着剤等含む層を形成して、マイクロカプセル5003を固定するとよ
い。
The
マイクロカプセル5003は、膜5011と、液体5012と、粒子5013と、粒子
5014とを有する。液体5012と、粒子5013と、粒子5014とは、膜5011
の中に封入されている。膜5011は、透光性を有する。
The
It is enclosed in. The
液体5012は、分散液としての機能を有する。液体5012により、粒子5013及
び粒子5014を膜5011内に分散させることができる。なお、液体5012は、透光
性を有し、無着色であるとよい。
The liquid 5012 has a function as a dispersion liquid. The liquid 5012 allows the
粒子5013と粒子5014とは、互いに異なる色とする。例えば、一方は黒色であり
、他方は白色であるとよい。なお、粒子5013と粒子5014とは、互いの電荷密度が
異なるように、帯電されているとする。例えば、一方は正に帯電され、他方は負に帯電さ
れるとよい。これにより、電極5001と電極5002との間に電位差が生じると、粒子
5013と粒子5014とは、電界方向に応じて移動する。こうして、表示素子103の
反射率が変化することにより、階調を制御することができる。
The
なお、マイクロカプセル5003の構造は、上記に限定されない。例えば、液体501
2は、着色していてもよい。また、粒子の色は、白色及び黒色だけでなく、赤色、緑色、
青色、シアン、マゼンダ、イエローエメラルドグリーン、朱色などの中から選択すること
が可能である。また、粒子の色の種類は、1種類であっても、3種類以上であってもよい
。
The structure of the
2 may be colored. In addition, the color of the particles is not only white and black, but also red and green.
You can choose from blue, cyan, magenta, yellow emerald green, vermilion, and so on. Further, the type of particle color may be one type or three or more types.
次に、本実施の形態の画素の動作について説明する。以下は、マイクロカプセル型電気
泳動方式以外の表示素子についても適用可能である。
Next, the operation of the pixels of the present embodiment will be described. The following can be applied to display devices other than the microcapsule type electrophoresis method.
表示素子103の階調は、表示素子103に印加される電圧(電極5001と電極50
02との間の電位差)によって制御される。電極5001の電位は、配線S(j)から供
給されるビデオ信号によって制御される。なお、ビデオ信号は、トランジスタ102がオ
ンのとき、配線S(j)から電極5001に供給される。また、電極5002の電位は、
配線111から供給される電圧によって制御される。
The gradation of the
It is controlled by the potential difference between 02 and 02). The potential of the
It is controlled by the voltage supplied from the
なお、電極5001と電極5002との間に電位差が生じないような駆動をすることで
、両電極間が無電界状態となり、表示素子103の階調を保持することができる。
By driving so that no potential difference is generated between the
図11において、図3(又は図10)の駆動方法を用いる場合、期間Ta(ページをめ
くっている時)では、配線G(i)をHレベルにするため、トランジスタ102がオンに
なる。これにより、配線S(j)から電極5001に、トランジスタ102を介してビデ
オ信号が供給される。その際、容量素子104は、電極5001と電極5002との間の
電位差を保持する。
In FIG. 11, when the driving method of FIG. 3 (or FIG. 10) is used, the
期間Tb(ページをめくる前とめくった後)では、配線G(i)を非選択とする(画素
101の駆動を停止する)ため、トランジスタ102がオフになる。これにより、電極5
001は浮遊状態になる。その際、容量素子104は、期間Taにおける電極5001と
電極5002との間の電位差を保持している。そのため、トランジスタがオフであっても
、表示素子103にビデオ信号に基づく電圧が印加される。したがって、表示素子103
の階調は保持される。
During the period Tb (before turning the page and after turning the page), the wiring G (i) is deselected (the driving of the
001 is in a floating state. At that time, the
Gradation is retained.
以上のように、画素101の駆動時間を短縮することで、消費電力を低減することがで
きる。
As described above, the power consumption can be reduced by shortening the driving time of the
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with other embodiments as appropriate.
(実施の形態4)
本実施の形態では、図11のトランジスタ102を、酸化物半導体を用いて形成する例
を説明する。
(Embodiment 4)
In this embodiment, an example of forming the
トランジスタ102に酸化物半導体を用いることで、トランジスタ102のオフ状態で
のリーク電流(オフ電流)を低減することができる。
By using an oxide semiconductor for the
トランジスタ102のオフ電流を低減することで、期間Tbにおいて表示素子103の
電極5001の電荷がトランジスタ102からリークすることを防止できる。すなわち、
表示素子の階調を保持する機能を高めることができる。したがって、上記のメモリ性を有
する表示素子を用いる効果と相俟って、画素の表示品質を向上することができる。
By reducing the off-current of the
The function of maintaining the gradation of the display element can be enhanced. Therefore, the display quality of the pixels can be improved in combination with the effect of using the display element having the above-mentioned memory property.
また、トランジスタ102のオフ電流を低減することで、メモリ性を有さない表示素子
を用いた場合でも、階調を保持することが可能となる。すなわち、オフ電流が低減された
トランジスタを用いることで、画素はメモリ性を有する。メモリ性を有さない表示素子と
しては、ネマティック液晶又はスメクティック液晶等が挙げられる。
Further, by reducing the off-current of the
以下に、酸化物半導体を用いたトランジスタの構造及び作製方法について、具体例を示
す。
Specific examples of the structure and manufacturing method of the transistor using the oxide semiconductor are shown below.
図13は、トランジスタの断面図である。トランジスタ2000は、絶縁物2001上
に形成されたボトムゲート型の逆スタガ構造の薄膜トランジスタであり、ゲート電極20
02、ゲート絶縁膜2003、半導体膜2004、電極2005、電極2006を有する
。また、トランジスタ2000上に絶縁膜2007を有する。電極2005及び電極20
06は、一方がソース電極であり、他方がドレイン電極である。
FIG. 13 is a cross-sectional view of the transistor. The
02, has a
In 06, one is a source electrode and the other is a drain electrode.
まず、トランジスタ2000のオフ電流を大きくする要因として、半導体膜2004に
用いる酸化物半導体中に水素等(例えば水素、水、又は水酸基)の不純物が含まれている
ことが挙げられる。水素等は、酸化物半導体中でキャリアの供与体(ドナー)になる可能
性があり、オフ状態においても電流を発生させる要因となる。すなわち、酸化物半導体中
に水素等が多量に含まれていると、酸化物半導体がN型化されてしまう。
First, as a factor for increasing the off-current of the
そこで、以下で示す作製方法は、酸化物半導体中の水素等を極力低減し、且つ、構成元
素である酸素の濃度を高くすることで、酸化物半導体を高純度化するものである。高純度
化された酸化物半導体は、真性又は実質的に真性な半導体であり、オフ電流を低減するこ
とができる。
Therefore, the manufacturing method shown below purifies the oxide semiconductor by reducing hydrogen and the like in the oxide semiconductor as much as possible and increasing the concentration of oxygen as a constituent element. The highly purified oxide semiconductor is a true or substantially genuine semiconductor, and can reduce off-current.
ゲート絶縁膜2003上に、酸化物半導体膜をスパッタリング法により形成する。
An oxide semiconductor film is formed on the
酸化物半導体膜のターゲットとしては、酸化亜鉛を主成分とする金属酸化物のターゲッ
トを用いることができる。例えば、組成比として、In2O3:Ga2O3:ZnO=1
:1:1、すなわち、In:Ga:Zn=1:1:0.5のターゲットを用いることがで
きる。また、In:Ga:Zn=1:1:1、又はIn:Ga:Zn=1:1:2の組成
比を有するターゲットを用いることもできる。また、SiO2を2重量%以上10重量%
以下含むターゲットを用いることもできる。
As the target of the oxide semiconductor film, a target of a metal oxide containing zinc oxide as a main component can be used. For example, as a composition ratio, In 2 O 3 : Ga 2 O 3 : ZnO = 1
A target of 1: 1, that is, In: Ga: Zn = 1: 1: 0.5 can be used. Further, a target having a composition ratio of In: Ga: Zn = 1: 1: 1 or In: Ga: Zn = 1: 1: 2 can also be used. Further, SiO 2 is added in an amount of 2% by weight or more and 10% by weight.
Targets including the following can also be used.
なお、酸化物半導体膜の成膜の際は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰
囲気下、または希ガス及び酸素混合雰囲気下とすればよい。ここで、酸化物半導体膜を成
膜する際に用いるスパッタガスは、水素等の不純物の濃度がppmレベル、好ましくはp
pbレベルまで除去された高純度ガスを用いる。
When forming the oxide semiconductor film, the film may be formed in a rare gas (typically argon) atmosphere, an oxygen atmosphere, or a noble gas and oxygen mixed atmosphere. Here, the sputtering gas used for forming the oxide semiconductor film has a concentration of impurities such as hydrogen at the ppm level, preferably p.
Use a high-purity gas that has been removed to the pb level.
酸化物半導体膜は、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッ
タガスを導入して成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポン
プを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメー
ションポンプを用いることが好ましい。
The oxide semiconductor film is formed by introducing a sputter gas from which hydrogen and water have been removed while removing residual water in the treatment chamber. In order to remove the residual water in the treatment chamber, it is preferable to use an adsorption type vacuum pump. For example, it is preferable to use a cryopump, an ion pump, or a titanium sublimation pump.
酸化物半導体膜の膜厚は、2nm以上200nm以下とすればよく、好ましくは5nm
以上30nm以下とする。そして、酸化物半導体膜にエッチング等を行い、所望の形状に
加工(パターニング)して半導体膜2004とする。
The film thickness of the oxide semiconductor film may be 2 nm or more and 200 nm or less, preferably 5 nm.
It is 30 nm or more and 30 nm or less. Then, the oxide semiconductor film is etched or the like to be processed (patterned) into a desired shape to obtain a
以上では、酸化物半導体膜としてIn−Ga−Zn−Oを用いる例を示したが、その他
にも、In−Sn−Ga−Zn−O、In−Sn−Zn−O、In−Al−Zn−O、S
n−Ga−Zn−O、Al−Ga−Zn−O、Sn−Al−Zn−O、In−Zn−O、
Sn−Zn−O、Al−Zn−O、Zn−Mg−O、Sn−Mg−O、In−Mg−O、
In−O、Sn−O、又はZn−Oなどを用いることができる。また、上記酸化物半導体
膜はSiを含んでいてもよい。また、これらの酸化物半導体膜は、非晶質であってもよい
し、結晶質であってもよい。または、非単結晶であってもよいし、単結晶であってもよい
。
In the above, an example of using In-Ga-Zn-O as the oxide semiconductor film has been shown, but in addition, In-Sn-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn -O, S
n-Ga-Zn-O, Al-Ga-Zn-O, Sn-Al-Zn-O, In-Zn-O,
Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O, In-Mg-O,
In-O, Sn-O, Zn-O and the like can be used. Further, the oxide semiconductor film may contain Si. Further, these oxide semiconductor films may be amorphous or crystalline. Alternatively, it may be a non-single crystal or a single crystal.
また、酸化物半導体膜として、InMO3(ZnO)m(m>0)で表記される薄膜を
用いることもできる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または
複数の金属元素である。例えば、Mとして、Ga、Ga及びAl、Ga及びMn、または
Ga及びCoが挙げられる。
Further, as the oxide semiconductor film, a thin film represented by InMO 3 (ZnO) m (m> 0) can also be used. Here, M is one or more metal elements selected from Ga, Al, Mn and Co. For example, M includes Ga, Ga and Al, Ga and Mn, or Ga and Co.
次に、酸化物半導体膜(半導体膜2004)に第1の加熱処理を行う。第1の加熱処理
の温度は、400℃以上750℃以下、好ましくは400℃以上とし、基板の歪み点未満
とする。
Next, the oxide semiconductor film (semiconductor film 2004) is subjected to the first heat treatment. The temperature of the first heat treatment is 400 ° C. or higher and 750 ° C. or lower, preferably 400 ° C. or higher, and is lower than the strain point of the substrate.
第1の加熱処理によって酸化物半導体膜(半導体膜2004)から水素等の不純物の除
去(脱水素化処理)を行うことができる。これらが酸化物半導体膜に含まれると、ドナー
となりトランジスタのオフ電流を増大させるため、第1の加熱処理による脱水素化処理は
極めて有効である。
Impurities such as hydrogen can be removed (dehydrogenation treatment) from the oxide semiconductor film (semiconductor film 2004) by the first heat treatment. When these are contained in the oxide semiconductor film, they act as donors and increase the off-current of the transistor, so that the dehydrogenation treatment by the first heat treatment is extremely effective.
なお、第1の加熱処理は、電気炉を用いることができる。また、抵抗発熱体などの発熱
体からの熱伝導または熱輻射によって加熱してもよい。その場合、例えばGRTA(Ga
s Rapid Thermal Anneal)装置、LRTA(Lamp Rapi
d Thermal Anneal)装置等のRTA(Rapid Thermal A
nneal)装置を用いることができる。
An electric furnace can be used for the first heat treatment. Further, it may be heated by heat conduction or heat radiation from a heating element such as a resistance heating element. In that case, for example, GRTA (Ga)
s Rapid Thermal Anneal device, LRTA (Lamp Rapi)
RTA (Rapid Thermal A) such as d Thermal Anneal equipment
nel) device can be used.
LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カ
ーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光
(電磁波)の輻射により、被処理物を加熱する装置である。
The LRTA device is a device that heats an object to be processed by radiation of light (electromagnetic waves) emitted from lamps such as halogen lamps, metal halide lamps, xenon arc lamps, carbon arc lamps, high-pressure sodium lamps, and high-pressure mercury lamps.
GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体としては、不活
性ガス(代表的には、アルゴン等の希ガス)または窒素ガスを用いることができる。GR
TA装置を用いることで、短時間で高温の加熱処理が可能となるため、特に有効である。
The GRTA device is a device that performs heat treatment using a high-temperature gas. As the gas, an inert gas (typically, a rare gas such as argon) or a nitrogen gas can be used. GR
By using the TA device, high-temperature heat treatment can be performed in a short time, which is particularly effective.
また、第1の加熱処理は、酸化物半導体膜のパターニングを行う前に行ってもよいし、
電極2005及び電極2006を形成した後行ってもよいし、絶縁膜2007を形成した
後に行ってもよい。ただ、電極2005及び電極2006が第1の加熱処理によってダメ
ージを受けることを避けるため、これらの電極を形成する前に行うことが好ましい。
Further, the first heat treatment may be performed before patterning the oxide semiconductor film, or may be performed.
It may be performed after forming the
ここで、第1の加熱処理において、酸化物半導体に酸素欠損が生じてしまうおそれがあ
る。そのため、第1の加熱処理の後に、酸化物半導体に酸素の導入(加酸化処理)を行い
、構成元素である酸素の高純度化を行うことが好ましい。
Here, in the first heat treatment, oxygen deficiency may occur in the oxide semiconductor. Therefore, it is preferable to introduce oxygen (oxidation treatment) into the oxide semiconductor after the first heat treatment to purify the constituent element oxygen.
加酸化処理の具体例としては、第1の加熱処理の後連続して、窒素又は酸素を含む雰囲
気(たとえば、窒素:酸素の体積比=4:1)中、又は酸素雰囲気中において、第2の加
熱処理を行う方法が挙げられる。また、酸素雰囲気下でのプラズマ処理を行う方法を用い
ることもできる。これにより酸化物半導体膜中の酸素濃度を向上させ、高純度化すること
ができる。第2の加熱処理の温度は、200℃以上400℃以下、好ましくは250℃以
上350℃以下とする。
As a specific example of the oxidation treatment, a second heat treatment is continuously carried out in a nitrogen or oxygen-containing atmosphere (for example, nitrogen: oxygen volume ratio = 4: 1) or in an oxygen atmosphere. There is a method of performing the heat treatment of. It is also possible to use a method of performing plasma treatment in an oxygen atmosphere. As a result, the oxygen concentration in the oxide semiconductor film can be improved and the purity can be increased. The temperature of the second heat treatment is 200 ° C. or higher and 400 ° C. or lower, preferably 250 ° C. or higher and 350 ° C. or lower.
また、加酸化処理の別の例としては、半導体膜2004上に接して酸化珪素膜等の酸化
絶縁膜(絶縁膜2007)を形成し、第3の加熱処理を行う。この絶縁膜2007中の酸
素が半導体膜2004に移動し、酸化物半導体の酸素濃度を向上させ、高純度化すること
ができる。第3の加熱処理の温度は、200℃以上400℃以下、好ましくは250℃以
上350℃以下とする。なお、トップゲート型とした場合においても、半導体膜2004
上部に接するゲート絶縁膜を、酸化珪素膜等で形成し、同様の加熱処理を行うことで、酸
化物半導体を高純度化することができる。
Further, as another example of the oxidation treatment, an oxide insulating film (insulating film 2007) such as a silicon oxide film is formed in contact with the
The oxide semiconductor can be highly purified by forming the gate insulating film in contact with the upper portion with a silicon oxide film or the like and performing the same heat treatment.
以上のように、第1の加熱処理により脱水素化処理を行った後、第2の加熱処理又は第
3の加熱処理により加酸化処理を行うことで、酸化物半導体膜を高純度化することが可能
である。高純度化することで、酸化物半導体を真性又は実質的に真性とすることができ、
トランジスタ2000のオフ電流を低減することができる。
As described above, the oxide semiconductor film is highly purified by performing the dehydrogenation treatment by the first heat treatment and then the oxidation treatment by the second heat treatment or the third heat treatment. Is possible. By purifying the oxide semiconductor, the oxide semiconductor can be made genuine or substantially genuine.
The off-current of the
なお、絶縁物2001は、絶縁性を有する基板でもよく、所望の基板上に酸化珪素膜、
窒化珪素膜等を用いて、単層又は積層で形成した膜でもよい。プラズマCVD法、スパッ
タリング法を用いて形成すればよい。ポリイミド等の樹脂膜を塗布法等により形成した膜
でもよい。基板を樹脂で形成することで、可撓性を有する表示パネルとすることができる
。
The
A film formed by a single layer or a laminate using a silicon nitride film or the like may be used. It may be formed by using a plasma CVD method or a sputtering method. A film formed by a coating method or the like of a resin film such as polyimide may be used. By forming the substrate with a resin, a flexible display panel can be obtained.
また、ゲート電極2002は、絶縁物2001上に、モリブデン、チタン、クロム、タ
ンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、又は
これらを主成分とする合金材料を用いて、単層又は積層で形成する。スパッタリング法又
は真空蒸着法を用いて形成すればよい。
Further, the
また、ゲート絶縁膜2003は、酸化珪素膜又は窒化珪素膜等を用いて、単層又は積層
で形成する。プラズマCVD又はスパッタリング法を用いて形成すればよい。
Further, the
また、電極2005及び電極2006は、ゲート絶縁膜2003及び半導体膜2004
上に、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、イッ
トリウムなどの金属、これらを主成分とする合金材料、又は酸化インジウム等の導電性を
有する金属酸化物等を用いて、単層又は積層で形成する。スパッタリング法又は真空蒸着
法を用いて形成すればよい。電極2005及び電極2006は、ゲート電極2002と重
なって形成されることが好ましい。このようにすることで、トランジスタ102の電流駆
動能力を向上させることができる。特に、高純度化された酸化物半導体(真性又は実質的
に真性な酸化物半導体)を用いた場合に有効である。
Further, the
A single layer is used on top of a metal such as molybdenum, titanium, chromium, tantalum, tungsten, aluminum, copper, and yttrium, an alloy material containing these as the main component, or a conductive metal oxide such as indium oxide. Or it is formed by lamination. It may be formed by using a sputtering method or a vacuum vapor deposition method. The
以下に、高純度化された酸化物半導体、及びそれを用いたトランジスタについて、詳細
に説明する。
The highly purified oxide semiconductor and the transistor using the same will be described in detail below.
高純度化された酸化物半導体の一例としては、キャリア濃度が1×1014/cm3未
満、好ましくは1×1012/cm3未満、さらに好ましくは1×1011/cm3未満
、または6.0×1010/cm3未満である酸化物半導体が挙げられる。
As an example of a highly purified oxide semiconductor, the carrier concentration is less than 1 × 10 14 / cm 3 , preferably less than 1 × 10 12 / cm 3 , and more preferably less than 1 × 10 11 / cm 3 , or 6 less than .0 × 10 10 / cm 3 oxide semiconductor can be mentioned.
高純度化された酸化物半導体を用いたトランジスタは、シリコンを用いた半導体を有す
るトランジスタ等に比較して、オフ電流が非常に小さいという特徴を有している。
A transistor using a highly purified oxide semiconductor has a feature that the off-current is very small as compared with a transistor having a semiconductor using silicon or the like.
トランジスタのオフ電流特性について、評価用素子(TEGとも呼ぶ)を用いて測定し
た結果を以下に示す。なお、ここでは、nチャネル型のトランジスタであるものとして説
明する。
The results of measuring the off-current characteristics of the transistor using an evaluation element (also called TEG) are shown below. In addition, here, it is described assuming that it is an n-channel type transistor.
TEGには、L/W=3μm/50μm(膜厚d:30nm)のトランジスタを200
個並列に接続して作製されたL/W=3μm/10000μmのトランジスタを設けた。
その初期特性を図15に示す。ここでは、VGを−20V〜+5Vまでの範囲で示してい
る。トランジスタの初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間
電圧(以下、ドレイン電圧またはVDという)を10Vとし、ソース−ゲート間電圧(以
下、ゲート電圧またはVGという)を−20V〜+20Vまで変化させたときのソース−
ドレイン電流(以下、ドレイン電流またはIDという)の変化特性、すなわちVG−ID
特性を測定した。
200 transistors with L / W = 3 μm / 50 μm (film thickness d: 30 nm) are used in the TEG.
L / W = 3 μm / 10000 μm transistors manufactured by connecting the transistors in parallel were provided.
The initial characteristics are shown in FIG. Here, VG is shown in the range of −20V to + 5V. In order to measure the initial characteristics of the transistor, the substrate temperature is set to room temperature, the source-drain voltage (hereinafter referred to as drain voltage or VD) is set to 10V, and the source-gate voltage (hereinafter referred to as gate voltage or VG) is set to -20V. Source when changed to ~ + 20V-
Change characteristics of drain current (hereinafter referred to as drain current or ID), that is, VG-ID
The characteristics were measured.
図15に示すように、チャネル幅Wが10000μmのトランジスタは、VDが1V及
び10Vのいずれにおいても、オフ電流は1×10−13A以下となっており、測定機(
半導体パラメータ・アナライザ、Agilent 4156C;Agilent社製)の
分解能(100fA)以下となっている。このオフ電流値は、チャネル幅1μmに換算す
ると、10aA/μmに相当し、画素に適用した場合には実質的にゼロであると見なせる
。
As shown in FIG. 15, a transistor having a channel width W of 10000 μm has an off current of 1 × 10 -13 A or less regardless of whether the VD is 1 V or 10 V, and the measuring machine (
The resolution (100 fA) or less of the semiconductor parameter analyzer, Agilent 4156C; manufactured by Agilent. This off-current value corresponds to 10 aA / μm when converted to a channel width of 1 μm, and can be regarded as substantially zero when applied to pixels.
なお、本明細書においてオフ電流とは、nチャネル型のトランジスタでしきい値Vth
が正である場合、室温において−20V以上−5V以下の範囲の任意のゲート電圧を印加
したときにトランジスタのソース−ドレイン間を流れる電流のことを指す。なお、室温は
、15度以上25度以下とする。本明細書に開示する酸化物半導体を用いたトランジスタ
は、室温において、単位チャネル幅(W)あたりの電流値が100aA/μm以下、好ま
しくは1aA/μm以下、さらに好ましくは10zA/μm以下である。
In this specification, the off-current is an n-channel transistor with a threshold value of Vth.
When is positive, it refers to the current flowing between the source and drain of the transistor when an arbitrary gate voltage in the range of -20V or more and -5V or less is applied at room temperature. The room temperature is 15 degrees or more and 25 degrees or less. The transistor using the oxide semiconductor disclosed in the present specification has a current value per unit channel width (W) of 100 aA / μm or less, preferably 1 aA / μm or less, and more preferably 10 zA / μm or less at room temperature. ..
また、図11の画素101において、トランジスタ102のオフ電流を低減することで
、表示素子103の階調を保持する機能が高まるため、容量素子104を設けない構成と
することも可能である。容量素子104を設けないことで、画素101の開口率を向上さ
せることができる。
Further, in the
また、高純度化された酸化物半導体を用いたトランジスタは温度特性が良好である。代
表的には、−25℃から150℃までの温度範囲におけるトランジスタの電流電圧特性に
おいて、オン電流、オフ電流、電界効果移動度、S値、及びしきい値電圧の変動がほとん
どなく、温度による電流電圧特性の劣化がほとんど見られない。また、高純度化された酸
化物半導体は光照射による劣化が少ないため、表示装置のように光を利用する装置では、
特に信頼性を高めることができる。
Further, a transistor using a highly purified oxide semiconductor has good temperature characteristics. Typically, in the current-voltage characteristics of a transistor in the temperature range from -25 ° C to 150 ° C, there is almost no fluctuation in on-current, off-current, field effect mobility, S value, and threshold voltage, depending on the temperature. Almost no deterioration of current-voltage characteristics is seen. In addition, since highly purified oxide semiconductors are less likely to deteriorate due to light irradiation, devices that use light, such as display devices, are used.
In particular, reliability can be improved.
なお、本実施の形態では、トランジスタがボトムゲート型である例を示したが、図14
のようにトップゲート型のトランジスタ3000としてもよい。トランジスタ3000は
、半導体膜3004、電極3005、電極3006、ゲート絶縁膜3003、及びゲート
電極3002を有する。電極3005及び電極3006は、一方がソース電極であり、他
方がドレイン電極である。
In this embodiment, an example in which the transistor is a bottom gate type is shown, but FIG. 14
The top
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with other embodiments as appropriate.
(実施の形態5)
本実施の形態では、表示パネルがめくられたことを検知する構成について、一例を示す
。
(Embodiment 5)
In this embodiment, an example is shown of a configuration for detecting that the display panel has been turned over.
図16の表示装置は、表示パネル1001、支持部1002、又は筐体1004にセン
サが設けられている。センサを設けることで、表示パネルがめくられたことを自動的に検
知することができる。
In the display device of FIG. 16, a sensor is provided on the
例えば、表示パネル1001に、フォトセンサ1010を設ける構成が挙げられる。フ
ォトセンサ1010は、表示パネル1001がめくられた際に入射される光を検出し、め
くられたことを検知することができる。
For example, the
また、支持部1002に、圧力センサ1011を設けてもよい。圧力センサ1011は
、表示パネル1001がめくられた際に生じる圧力を検出し、めくられたことを検知する
ことができる。
Further, the
また、図17は、図16の表示装置を上部から見た断面図である。ここで、表示パネル
1001は磁気センサ1012を有しており、筐体1004は磁石1013を有している
。磁気センサ1012は、表示パネル1001が矢印の向きにめくられた際に、磁石10
13から生じる磁気エネルギーの変化を検出して、めくられたことを検知することができ
る。なお、磁気センサ1012と磁石1013との位置は逆にしてもよい。複数の表示パ
ネルを有する場合、各々の表示パネルに磁気センサ1012又は磁石1013を設けるこ
とで、表示パネルがめくられた際の磁気エネルギーの変化を検出することができる。
Further, FIG. 17 is a cross-sectional view of the display device of FIG. 16 as viewed from above. Here, the
It is possible to detect that the magnetic energy has been turned over by detecting the change in magnetic energy generated from 13. The positions of the
なお、図17において、磁気センサ1012及び磁石1013の代わりに、2つ電極の
電極を設けても良い。2つの電極の接触により生じる電流を検出することで、めくられた
ことを検知することができる。また、2つの電極の接近により生じる静電エネルギーの変
化を検出してもよい。
In FIG. 17, instead of the
また、上記以外に、めくられた際の加速度を検出するセンサ(加速度センサ)、めくら
れた角度を検出するセンサ(角度センサ)等を設けてもよい。これらのセンサからの検出
信号がコントローラ400(図2参照)に出力される。そして、走査線駆動回路300は
、センサからの検出信号が出力されている時に画素の駆動を行い、検出信号が出力されて
いない時に画素の動作を停止する。画素の駆動時間を短縮することで、表示装置の消費電
力を低減することができる。
In addition to the above, a sensor (accelerometer) for detecting the acceleration at the time of turning, a sensor for detecting the turning angle (angle sensor), and the like may be provided. The detection signals from these sensors are output to the controller 400 (see FIG. 2). Then, the scanning
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with other embodiments as appropriate.
100 画素部
101 画素
102 トランジスタ
103 表示素子
104 容量素子
111 配線
112 配線
200 信号線駆動回路
300 走査線駆動回路
400 コントローラ
500 コントローラ
801 電源回路
802 タイミングジェネレータ
803 スイッチ素子
804 スイッチ素子
901 スイッチ素子
1001 表示パネル
1002 支持部
1003 表示画面
1004 筐体
1010 フォトセンサ
1011 圧力センサ
1012 磁気センサ
1013 磁石
2000 トランジスタ
2001 絶縁物
2002 ゲート電極
2003 ゲート絶縁膜
2004 半導体膜
2005 電極
2006 電極
2007 絶縁膜
3000 トランジスタ
3002 ゲート電極
3003 ゲート絶縁膜
3004 半導体膜
3005 電極
3006 電極
5001 電極
5002 電極
5003 マイクロカプセル
5004 樹脂
5011 膜
5012 液体
5013 粒子
5014 粒子
100
Claims (1)
支持部と、
センサと、を有し、
前記複数の表示パネルはそれぞれ、片面又は両面に表示画面を有し、
前記表示画面は、メモリ性を有する画素を有し、
前記画素は、酸化物半導体にチャネル形成領域を有するトランジスタと、液晶表示素子とを有し、
前記複数の表示パネルの第1の辺はそれぞれ、前記支持部と連結され、
前記複数の表示パネルはそれぞれ、前記支持部を支点に可動させることができ、
前記センサは、前記表示パネルがめくられたことを検知して検出信号を出力する機能を有し、
前記複数の表示パネルは、前記検出信号が出力されている間に前記画素を駆動し、前記検出信号が出力されていない時に前記画素の駆動を停止する表示装置。 With multiple display panels
Support part and
With a sensor,
Each of the plurality of display panels has a display screen on one side or both sides.
The display screen has pixels having a memory property, and the display screen has pixels.
The pixel has a transistor having a channel forming region in an oxide semiconductor and a liquid crystal display element.
Each of the first sides of the plurality of display panels is connected to the support portion, and is connected to the support portion.
Each of the plurality of display panels can be moved with the support portion as a fulcrum.
The sensor has a function of detecting that the display panel has been turned over and outputting a detection signal.
The plurality of display panels, the said pixel is driven while the detection signal is output, the display device to stop driving of the pixel when the detection signal is not output.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010048640 | 2010-03-05 | ||
JP2010048640 | 2010-03-05 | ||
JP2017092018A JP6553116B2 (en) | 2010-03-05 | 2017-05-03 | Method for manufacturing display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017092018A Division JP6553116B2 (en) | 2010-03-05 | 2017-05-03 | Method for manufacturing display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020138391A Division JP2020201503A (en) | 2010-03-05 | 2020-08-19 | Display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019174840A JP2019174840A (en) | 2019-10-10 |
JP6894943B2 true JP6894943B2 (en) | 2021-06-30 |
Family
ID=44880373
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011044669A Withdrawn JP2011203726A (en) | 2010-03-05 | 2011-03-02 | Display device |
JP2015166327A Expired - Fee Related JP6170529B2 (en) | 2010-03-05 | 2015-08-26 | Method for manufacturing display device |
JP2017092018A Expired - Fee Related JP6553116B2 (en) | 2010-03-05 | 2017-05-03 | Method for manufacturing display device |
JP2019124131A Active JP6894943B2 (en) | 2010-03-05 | 2019-07-03 | Display device |
JP2020138391A Withdrawn JP2020201503A (en) | 2010-03-05 | 2020-08-19 | Display |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011044669A Withdrawn JP2011203726A (en) | 2010-03-05 | 2011-03-02 | Display device |
JP2015166327A Expired - Fee Related JP6170529B2 (en) | 2010-03-05 | 2015-08-26 | Method for manufacturing display device |
JP2017092018A Expired - Fee Related JP6553116B2 (en) | 2010-03-05 | 2017-05-03 | Method for manufacturing display device |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020138391A Withdrawn JP2020201503A (en) | 2010-03-05 | 2020-08-19 | Display |
Country Status (1)
Country | Link |
---|---|
JP (5) | JP2011203726A (en) |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612459A (en) * | 1992-06-25 | 1994-01-21 | Hitachi Ltd | Electronic book device |
JP3711760B2 (en) * | 1998-09-11 | 2005-11-02 | カシオ計算機株式会社 | Self-luminous display device |
JP3747998B2 (en) * | 1998-11-13 | 2006-02-22 | 富士ゼロックス株式会社 | Display device |
JP4560974B2 (en) * | 2001-03-15 | 2010-10-13 | コニカミノルタビジネステクノロジーズ株式会社 | Image display device |
JP2003058081A (en) * | 2001-08-09 | 2003-02-28 | Casio Comput Co Ltd | Electronic display device |
JP2003131633A (en) * | 2001-10-29 | 2003-05-09 | Sony Corp | Method of driving display unit |
JP3762412B2 (en) * | 2003-03-31 | 2006-04-05 | キヤノン株式会社 | Information equipment and information display method |
JP5178625B2 (en) * | 2003-05-16 | 2013-04-10 | 株式会社半導体エネルギー研究所 | E-book |
JP4131838B2 (en) * | 2003-05-16 | 2008-08-13 | 株式会社半導体エネルギー研究所 | Display device |
JP2006066974A (en) * | 2004-08-24 | 2006-03-09 | Sharp Corp | Portable communication terminal |
JP2006350310A (en) * | 2005-05-20 | 2006-12-28 | Semiconductor Energy Lab Co Ltd | Display device and electronic equipment |
JP5064747B2 (en) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | Semiconductor device, electrophoretic display device, display module, electronic device, and method for manufacturing semiconductor device |
JP2007121765A (en) * | 2005-10-28 | 2007-05-17 | Pioneer Electronic Corp | Display controller, display method, display program, and recording medium |
JP2007333973A (en) * | 2006-06-14 | 2007-12-27 | Softbank Telecom Corp | Electronic book |
JP2008180748A (en) * | 2007-01-23 | 2008-08-07 | Brother Ind Ltd | Display device, output unit, display program, and output program |
JP5197058B2 (en) * | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | Light emitting device and manufacturing method thereof |
KR20080099084A (en) * | 2007-05-08 | 2008-11-12 | 삼성전자주식회사 | Thin film transistor and manufacturing method for the same |
JP2008299269A (en) * | 2007-06-04 | 2008-12-11 | Bridgestone Corp | Book type information display device |
WO2009081796A1 (en) * | 2007-12-20 | 2009-07-02 | Konica Minolta Holdings, Inc. | Electronic device and method for manufacturing electronic device |
US20100295042A1 (en) * | 2008-01-23 | 2010-11-25 | Idemitsu Kosan Co., Ltd. | Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device |
JP2009217415A (en) * | 2008-03-10 | 2009-09-24 | Sanyo Electric Co Ltd | Display device |
JP2009222951A (en) * | 2008-03-17 | 2009-10-01 | Sanyo Electric Co Ltd | Display |
JP2009258675A (en) * | 2008-03-27 | 2009-11-05 | Brother Ind Ltd | Browsing terminal device, information processing method of browsing terminal device and information processing program of browsing terminal device |
JP2009251009A (en) * | 2008-04-01 | 2009-10-29 | Seiko Epson Corp | Display device |
JP2009265271A (en) * | 2008-04-23 | 2009-11-12 | Nippon Shokubai Co Ltd | Electro-optical display |
JP2009300591A (en) * | 2008-06-11 | 2009-12-24 | Sanyo Electric Co Ltd | Display apparatus and its display control method |
JP5584960B2 (en) * | 2008-07-03 | 2014-09-10 | ソニー株式会社 | Thin film transistor and display device |
JP2010039289A (en) * | 2008-08-06 | 2010-02-18 | Toshiba Corp | Mobile electronic device |
-
2011
- 2011-03-02 JP JP2011044669A patent/JP2011203726A/en not_active Withdrawn
-
2015
- 2015-08-26 JP JP2015166327A patent/JP6170529B2/en not_active Expired - Fee Related
-
2017
- 2017-05-03 JP JP2017092018A patent/JP6553116B2/en not_active Expired - Fee Related
-
2019
- 2019-07-03 JP JP2019124131A patent/JP6894943B2/en active Active
-
2020
- 2020-08-19 JP JP2020138391A patent/JP2020201503A/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP6170529B2 (en) | 2017-07-26 |
JP2011203726A (en) | 2011-10-13 |
JP2020201503A (en) | 2020-12-17 |
JP2017182077A (en) | 2017-10-05 |
JP2019174840A (en) | 2019-10-10 |
JP6553116B2 (en) | 2019-07-31 |
JP2016012142A (en) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7141476B2 (en) | Display device | |
JP7323586B2 (en) | semiconductor equipment | |
JP7200415B2 (en) | Display device | |
JP6231648B2 (en) | Semiconductor device | |
JP2023052234A (en) | EL display device | |
JP2021007151A (en) | Liquid crystal display device | |
JP2021010009A (en) | Semiconductor device | |
JP2022171917A (en) | Semiconductor device | |
US8976207B2 (en) | Liquid crystal display device and electronic device | |
TWI536347B (en) | Method for driving display device and liquid crystal display device | |
TWI613825B (en) | Semiconductor device having stacked wirings | |
TWI677740B (en) | Liquid crystal display device | |
JP6122533B2 (en) | Driving method of display device | |
US8633889B2 (en) | Display device, driving method thereof, and electronic appliance | |
WO2014084153A1 (en) | Display device | |
CN102713735A (en) | Display device and method for driving the same | |
JP2014142616A (en) | Liquid crystal display device | |
JP6894943B2 (en) | Display device | |
CN110346986A (en) | Liquid crystal display device and electronic equipment | |
JP2018066953A (en) | Method of making display device | |
JP6983597B2 (en) | Display devices and electronic devices | |
JP2018077376A (en) | Display | |
JP2018081290A (en) | Display | |
JP2018066955A (en) | Method of producing display device | |
JP2018066960A (en) | Method of producing display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200421 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6894943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |