JP2017175602A - 電流／電力平衡化のための方法および装置 - Google Patents

電流／電力平衡化のための方法および装置 Download PDF

Info

Publication number
JP2017175602A
JP2017175602A JP2017012974A JP2017012974A JP2017175602A JP 2017175602 A JP2017175602 A JP 2017175602A JP 2017012974 A JP2017012974 A JP 2017012974A JP 2017012974 A JP2017012974 A JP 2017012974A JP 2017175602 A JP2017175602 A JP 2017175602A
Authority
JP
Japan
Prior art keywords
interconnect
node
switching circuit
power circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017012974A
Other languages
English (en)
Other versions
JP6510571B2 (ja
Inventor
インツァン マオ
Yincan MAO
インツァン マオ
チ−ミン ワン
Chi-Ming Wang
チ−ミン ワン
ズーチェン ミヤオ
Zichen Miao
ズーチェン ミヤオ
ンゴ カイ
Khai Ngo
ンゴ カイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Engineering and Manufacturing North America Inc
Virginia Polytechnic Institute and State University
Original Assignee
Toyota Motor Engineering and Manufacturing North America Inc
Virginia Polytechnic Institute and State University
Toyota Engineering and Manufacturing North America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/009,867 external-priority patent/US9584116B2/en
Application filed by Toyota Motor Engineering and Manufacturing North America Inc, Virginia Polytechnic Institute and State University, Toyota Engineering and Manufacturing North America Inc filed Critical Toyota Motor Engineering and Manufacturing North America Inc
Publication of JP2017175602A publication Critical patent/JP2017175602A/ja
Application granted granted Critical
Publication of JP6510571B2 publication Critical patent/JP6510571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】並列的な電力構成要素間で電流／電力を均等化する。
【解決手段】比較的大きな電力を必要とするシステム１００は、電力モジュール１１０は、ひとつ以上の制御ノードＮＯＤＥ＿Ｃ１〜ＮＯＤＥ＿Ｃ２、第１電力ノードＮＯＤＥ＿Ｐおよび第２電力ノードＮＯＤＥ＿Ｇを有している。更に、電力モジュール１１０は、第１スィッチ・モジュール１２０、第２スィッチ・モジュール１３０などの如き、複数のスィッチ・モジュールを含む。これらのスィッチ・モジュールは、ワイヤボンド、バス・バーなどの如き相互接続構成要素を用いて、制御ノードおよび電力ノードに対して並列に結合される。これらのスィッチ・モジュールは、制御ノードＮＯＤＥ＿Ｃ１〜ＮＯＤＥ＿Ｃ２にて受信された制御信号に基づき、第１電力ノードＮＯＤＥ＿Ｐと第２電力ノードＮＯＤＥ＿Ｇとの間の電流経路を投入／切断すべく構成される。
【選択図】図１

Description

参照による援用
本出願は、２０１５年５月２８日に出願された、米国特許出願第１４／７２４，４０８号「電流／電力平衡化のための方法および装置」の一部継続（ＣＩＰ）出願である。上記に特定された出願の開示内容全体は、その全体が本明細書中に援用される。
ここに提供された背景の説明は、本開示の文脈を概略的に示す目的のためである。現在指名された発明者の仕事は、この背景段落に記述された限りにおいて、出願の時点における先行技術としての資格を有しない開示の一態様と同様に、明示的にも暗示的にも、本開示内容に対する先行技術としては認められない。
電力モジュールは、電力容量を増大すべく、並列的な電力構成要素を使用し得る。並列的な電力構成要素に対し、電力構成要素間で電流／電力を均等化すると、構成要素の稼働率の向上、コストの節約、システム信頼性の向上の如き、種々の利点が提供される。一例において、並列的な電力構成要素間で電流／電力を均等化するために、米国特許出願公開第２０１２／０２３５６６３号は、ゲート駆動信号を提供して並列的な電力構成要素を駆動する駆動回路を開示している。
本開示の一態様は、第２切換え回路に対して並列的な第１切換え回路を含む電力回路を提供する。上記第１切換え回路および上記第２切換え回路は、相互接続部を介して、第１駆動ノード、第２駆動ノード、ソース・ノード、および、ドレイン・ノードに結合している。上記電力回路は上記第１駆動ノードおよび上記第２駆動ノードの間にて制御信号を受信して、上記第１切換え回路および上記第２切換え回路を通して上記ドレイン・ノードから上記ソース・ノードへと流れる電流を制御する。上記電力回路において、上記相互接続部の内の第１相互接続部および第２相互接続部は誘導的に結合されて、上記第１切換え回路および上記第２切換え回路を通って流れる電流を平衡化させる。
本開示の一態様に依れば、上記第１相互接続部は、上記第１切換え回路を、上記第１駆動ノード、上記第２駆動ノード、上記ソース・ノードおよび上記ドレイン・ノードに対して相互接続する第１相互接続部の内のひとつの相互接続部であり、且つ、上記第２相互接続部は、上記第２切換え回路を、上記第１駆動ノード、上記第２駆動ノード、上記ソース・ノード、および、上記ドレイン・ノードに対して相互接続する第２相互接続部の内のひとつの相互接続部である。
一実施例において、上記第１相互接続部は、上記第２相互接続部に対応する第３相互接続部を有し、且つ、上記第１相互接続部および上記第３相互接続部により導入される寄生インダクタンスは、直接結合された状態である。上記第２相互接続部は、上記第１相互接続部に対応する第４相互接続部を有し、且つ、上記第３相互接続部および上記第４相互接続部は誘導的に結合される。
一例において、上記第１相互接続部は、上記第１切換え回路のゲート端子を上記第１駆動ノードに対して相互接続し、且つ、上記第２相互接続部は、上記第２切換え回路のドレイン端子を上記ドレイン・ノードに対して相互接続する。
別の例において、上記第１相互接続部は、上記第１切換え回路のゲート端子を上記第１駆動ノードに対して相互接続し、且つ、上記第２相互接続部は、上記第２切換え回路のソース端子を上記ソース・ノードに対して相互接続する。
別の例において、上記第１相互接続部は、上記第１切換え回路のソース端子を上記第２駆動ノードに対して相互接続し、且つ、上記第２相互接続部は、上記第２切換え回路のドレイン端子を上記ドレイン・ノードに対して相互接続する。
別の例において、上記第１相互接続部は、上記第１切換え回路のソース端子を上記第２駆動ノードに対して相互接続し、且つ、上記第２相互接続部は、上記第２切換え回路のソース端子を上記ソース・ノードに対して相互接続する。
本開示の別の態様に依れば、上記第１相互接続部および上記第２相互接続部は、上記第１切換え回路を、上記第１駆動ノード、上記第２駆動ノード、上記ソース・ノードおよび上記ドレイン・ノードに対して相互接続する相互接続部の内のひとつの相互接続部である。上記第１相互接続部および上記第２相互接続部により導入された寄生インダクタンスは、逆結合された状態である。
一例において、上記第１相互接続部は、上記第１切換え回路のゲート端子を上記第１駆動ノードに対して相互接続し、且つ、上記第２相互接続部は、上記第１切換え回路のドレイン端子を上記ドレイン・ノードに対して相互接続する。
別の例において、上記第１相互接続部は、上記第１切換え回路のゲート端子を上記第１駆動ノードに対して相互接続し、且つ、上記第２相互接続部は、上記第１切換え回路のソース端子を上記ソース・ノードに対して相互接続する。
別の例において、上記第１相互接続部は、上記第１切換え回路のソース端子を上記第２駆動ノードに対して相互接続し、且つ、上記第２相互接続部は、上記第１切換え回路のドレイン端子を上記ドレイン・ノードに対して相互接続する。
別の例において、上記第１相互接続部は、上記第１切換え回路のソース端子を上記第２駆動ノードに対して相互接続し、且つ、上記第２相互接続部は、上記第１切換え回路のソース端子を上記ソース・ノードに対して相互接続する。
本開示の一態様に依れば、上記第１相互接続部および上記第２相互接続部は誘導的に結合されて、上記第１切換え回路および上記第２切換え回路が投入／切断されるときに、該第１および第２の切換え回路を通って流れる過渡電流を平衡化させる。一例において、上記第１切換え回路は、第１のＳｉＣ金属酸化物半導体電界効果トランジスタを含み、且つ、上記第２切換え回路は、第２のＳｉＣ金属酸化物半導体電界効果トランジスタを含む。
一実施例において、上記第１切換え回路は第１ダイ上であり、且つ、上記第２切換え回路は第２ダイ上である。上記第１ダイおよび上記第２ダイは、対向するようにパッケージに組立てられる。
本開示の一態様は、電力回路を有する装置を提供する。該電力回路は、第２切換え回路に対して並列的な第１切換え回路を含む。上記第１切換え回路および上記第２切換え回路は、相互接続部を介して、第１駆動ノード、第２駆動ノード、ソース・ノード、および、ドレイン・ノードに対して結合される。上記電力回路は、上記第１駆動ノードおよび上記第２駆動ノードの間にて制御信号を受信して、上記第１切換え回路および上記第２切換え回路を通して上記ドレイン・ノードから上記ソース・ノードへと流れる電流を制御する。上記電力回路において、上記相互接続部における第１相互接続部および第２相互接続部は誘導的に結合されて、上記第１切換え回路および上記第２切換え回路を通って流れる電流を平衡化させる。
本開示の一態様は、電力回路において第１切換え回路および第２切換え回路を並列に配設することと、上記第１切換え回路および上記第２切換え回路を、相互接続部を介して、上記電力回路の第１駆動ノード、第２駆動ノード、ソース・ノードおよびドレイン・ノードに対して結合することと、を含む方法を提供する。上記電力回路は、上記第１駆動ノードおよび上記第２駆動ノードの間に印加された制御信号を受信して、上記ドレイン・ノードから上記ソース・ノードへと流れる電流を制御する。上記方法は、上記相互接続部における第１相互接続部および第２相互接続部を誘導的に結合して、上記第１切換え回路および上記第２切換え回路を通って流れる電流を平衡化させることを含む。
一例として提案される本開示の種々の実施例は、以下の図面を参照して詳細に記載されており、各図において、同様の番号は同様の要素を表している。
本開示の一実施例に係るシステム１００の概略図である。 本開示の一実施例に係る電力モジュール２１０の分解図である。 本開示の一実施例に係るプロセスの例を概説するフローチャートである。 本開示の一実施例に係るシミュレーション結果のプロット図である。 本開示の一実施例に係るシミュレーション結果のプロット図である。 本開示の一実施例に係る電力モジュール６１０の概略図である。 本開示の一実施例に係る電力モジュール７１０の概略図である。 シミュレーションのための電力モジュール６１０の概略図である。 図８Ａにおける電力モジュール６１０に対するシミュレーション結果のプロット図である。 シミュレーションのための電力モジュール７１０の概略図である。 図９Ａにおける電力モジュール７１０に対するシミュレーション結果のプロット図である。 本開示の一実施例に係る電力モジュール１０１０の概略図である。 本開示の一実施例に係るシミュレーション結果のプロット図である。 本開示の一実施例に係るシミュレーション結果のプロット図である。
図１は、本開示の一実施例に係るシステム１００の概略図を示している。該システム１００は、並列的な構成要素間において電流および／または電力を平衡化させるために、相互インダクタンス結合を使用する電力モジュール１１０を含んでいる。
システム１００は、ハイブリッド車、電気自動車、風力エネルギ・システム、印刷システムなどの如き比較的に大きな電力を必要とする任意の適切なシステムであり得る。動作の間、一例において、電力モジュール１１０は、アンペアのオーダーなどにおける如き比較的に大きな電流を提供する必要がある。一実施例において、電力モジュール１１０は、比較的に大きな電流の負荷を分担すべく、並列的な構成要素を使用すべく構成される。
一実施例において、電力モジュール１１０は、ＤＣ−ＡＣインバータ、ＡＣ−ＤＣ整流器などの如き電力変換回路を含むと共に、半導体スィッチング・デバイスを用いて実現される。上記半導体スィッチング・デバイスは、複数の切換え可能な電流経路を形成することで、電流負荷を分担する。本開示の一態様に依れば、上記半導体スィッチング・デバイスは、製造プロセスに起因するスレッショルド電圧（Ｖｔｈ）の変動、オン抵抗Ｒｄｓ（ｏｎ）の変動などの如き、広範囲なパラメータ変動を有し得る。上記パラメータ変動は、複数の切換え可能な電流経路上に電流／電力の不平衡を引き起こし得る。本開示の一態様に依れば、複数の切換え可能な電流経路の間における電流／電力平衡化を向上させるために、相互インダクタンス結合が使用される。
図１の例において、電力モジュール１１０は、ひとつ以上の制御ノードＮＯＤＥ＿Ｃ１〜ＮＯＤＥ＿Ｃ２、第１電力ノードＮＯＤＥ＿Ｐ、および、第２電力ノードＮＯＤＥ＿Ｐを有している。更に、電力モジュール１１０は、第１スィッチ・モジュール１２０、第２スィッチ・モジュール１３０などの如き、複数のスィッチ・モジュールを含む。これらのスィッチ・モジュールは、ワイヤボンド、バス・バーなどの如き相互接続構成要素を用いて、制御ノードおよび電力ノードに対して並列に結合される。これらのスィッチ・モジュールは、制御ノードＮＯＤＥ＿Ｃ１〜ＮＯＤＥ＿Ｃ２にて受信された制御信号に基づき、第１電力ノードＮＯＤＥ＿Ｐと第２電力ノードＮＯＤＥ＿Ｇとの間の電流経路を投入／切断すべく構成される。一例において、制御ノードＮＯＤＥ＿Ｃ１〜ＮＯＤＥ＿Ｃ２は、相互に結合されて、同一の制御信号を受信する。別の例において、制御ノードＮＯＤＥ＿Ｃ１〜ＮＯＤＥ＿Ｃ２は、異なる制御信号を受信する別体的なノードである。
それぞれのスィッチ・モジュールは、ひとつ以上のトランジスタを含み得る。ひとつのスィッチ・モジュールにおいて複数のトランジスタが使用されるとき、該複数のトランジスタは、スィッチとして作用すべく種々の接続形態にて配置され得る。
詳細には、図１の例において、第１スィッチ・モジュール１２０は第１トランジスタＱ１を含み、且つ、第２スィッチ・モジュール１３０は第２トランジスタＱ２を含む。第１トランジスタＱ１および第２トランジスタＱ２は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などの如き、任意の適切なトランジスタであり得る。一例において、第１トランジスタＱ１および第２トランジスタＱ２は、製造プロセスに起因して比較的に広範囲なパラメータ変動を有し得るＳｉＣ・ＭＯＳＦＥＴトランジスタである。
更に、図１の例において、第１トランジスタＱ１は、ゲート端子Ｇ１、ソース端子Ｓ１およびドレイン端子Ｄ１を有している。ゲート端子Ｇ１は相互接続構成要素１２１を介して制御ノードＮＯＤＥ＿Ｃ１に結合され、ドレイン端子Ｄ１は相互接続構成要素１２３を介して第１電力ノードＮＯＤＥ＿Ｐに対して結合され、且つ、ソース端子Ｓ１は相互接続構成要素１２２を介して第２電力ノードＮＯＤＥ＿Ｇに結合される。同様に、第２トランジスタＱ２は、ゲート端子Ｇ２、ソース端子Ｓ２およびドレイン端子Ｄ２を有している。ゲート端子Ｇ２は相互接続構成要素１３１を介して制御ノードＮＯＤＥ＿Ｃ２に結合され、ドレイン端子Ｄ２は相互接続構成要素１３３を介して第１電力ノードＮＯＤＥ＿Ｐに結合され、且つ、ソース端子Ｓ２は相互接続構成要素１３２を介して第２電力ノードＮＯＤＥ＿Ｇに結合される。
本開示の一態様に依れば、相互接続構成要素は、電力モジュール１１０のスィッチング動作に影響する寄生インダクタンスを導入する。たとえば、相互接続構成要素１２１はインダクタンスＬｇｓ１を導入し、相互接続構成要素１２２はインダクタンスＬｓｓ１を導入し、相互接続構成要素１２３はインダクタンスＬｄｓ１を導入し、相互接続構成要素１３１はインダクタンスＬｇｓ２を導入し、相互接続構成要素１３２はインダクタンスＬｓｓ２を導入し、且つ、相互接続構成要素１３３はインダクタンスＬｄｓ２を導入する。
これに加え、本開示の一態様に依れば、相互接続構成要素は、電力モジュール１１０におけるスィッチ・モジュール間の電流／電力を平衡化させるために相互結合寄生インダクタンスを導入すべく意図的に相互結合される。詳細には、相互接続構成要素１２１および相互接続構成要素１３３は意図的に相互結合されて、相互結合係数Ｋ１を有する相互結合寄生インダクタンスを導入し、且つ、相互接続構成要素１２３および相互接続構成要素１３１は意図的に相互結合されて、相互結合係数Ｋ２を有する相互結合寄生インダクタンスを導入する。
本開示の一態様に依れば、上記相互結合は、相互結合寄生インダクタンスが、スィッチ・モジュール間の電流／電力平衡化を向上させる如く、適切に設計される。図１の例において、相互結合係数Ｋ１およびＫ２が負の値であるとき、相互結合寄生インダクタンスは、電力モジュール１１０におけるスィッチ・モジュール間の電流／電力平衡化を向上させ得る。一例において、第１トランジスタＱ１および第２トランジスタＱ２を投入する時点にて、第１トランジスタＱ１を通って流れる（さらに、相互接続モジュール１２３も通って流れる）第１電流は、第２トランジスタＱ２を通って流れる第２電流よりも、更に急速に増大し且つ更に大きい。そのとき、相互接続構成要素１２３と相互接続構成要素１３１との間の相互結合インダクタンスは、第２トランジスタＱ２のゲート端子Ｇ２における電圧増大を引き起こすことから、更には第２トランジスタＱ２を投入し、且つ、該第２トランジスタＱ２を通って流れる第２電流を増大させる。第２トランジスタＱ２を通って流れる（相互接続モジュール１３３も通って流れる）第２電流が、第１トランジスタＱ１を通って流れる第１電流よりも、更に急速に増大し且つ更に大きいとき、相互接続構成要素１３３と相互接続構成要素１２１との間における相互結合インダクタンスは、ゲート端子Ｇ１における電圧増大を引き起こすことから、更には第１トランジスタＱ１を投入し、且つ、第１トランジスタＱ１を通って流れる第１電流を増大させる。
同様に、第１トランジスタＱ１および第２トランジスタＱ２を切断する時点にて、第１トランジスタＱ１および第２トランジスタＱ２を通って流れる過渡電流は、上記相互インダクタンス結合に依り、平衡化される。
本開示の一態様に依れば、第１トランジスタＱ１および第２トランジスタＱ２がＳｉＣ・ＭＯＳＦＥＴトランジスタであるとき、該ＳｉＣ・ＭＯＳＦＥＴトランジスタのオン抵抗Ｒｄｓ（ｏｎ）は正の温度係数を有することから、ＳｉＣ・ＭＯＳＦＥＴトランジスタは本来的に、負のフィードバックを有する。オン抵抗Ｒｄｓ（ｏｎ）の変動は、定常状態電流における不平衡を引き起こし得ると共に、オン抵抗Ｒｄｓ（ｏｎ）の負のフィードバックは、第１トランジスタＱ１および第２トランジスタＱ２における定常状態電流を自己平衡化させる。
更に、スレッショルド電圧Ｖｔｈにおける変動は、過渡電流における不平衡を引き起こし得る。スレッショルド電圧Ｖｔｈは、負の温度係数を有することから、正のフィードバックと、過渡電流における不平衡とを引き起こし得る。上記相互インダクタンス結合技術は、投入／切断時点における過渡電流を平衡化させるべく使用され得る。
電力モジュール１１０は、種々のテクノロジにより実現され得ることを銘記されたい。一例において、第１スィッチ・モジュール１２０、第２スィッチ・モジュール１３０などの如きスィッチ・モジュールは、ベア・ダイとして実現されると共に、相互接続モジュールは、ワイヤボンドおよび／またはバス・バーとして実現される。スィッチ・モジュール、相互接続モジュール、および、他の適切な構成要素は、組立てられてパッケージとされることで、電力モジュール１１０を構成する。別の例において、スィッチ・モジュールは、別体的なパッケージ内に組立てられた個別的なデバイスであり、且つ、スィッチ・モジュールは、ワイヤボンドおよびバス・バーにより相互接続される。別の例において、スィッチ・モジュールは集積回路（ＩＣ）チップ上に集積化されると共に、相互接続モジュールは、ＩＣ製造技術を用いてＩＣチップ上のワイヤボンドとして実現される。
図２は、本開示の一実施例に係る電力モジュール２１０の分解図に対するプロット図を示している。一実施例において、図１における電力モジュール１１０は、図２における電力モジュール２１０として実現される。電力モジュール２１０は、ベア・ダイを用いて実現された第１スィッチ・モジュール２２０、第２スィッチ・モジュール２３０などの如きスィッチ・モジュールを含んでいる。更に、電力モジュール２１０は、バス・バーを用いて実現された相互接続モジュール２２１、２２３、２３１、２３３などの如き相互接続モジュールを含んでいる。電力モジュール２１０は、一例において、パッケージの形態で実現される。
たとえば、第１スィッチ・モジュール２２０は、ＳｉＣ・ＭＯＳＦＥＴ技術を用いて実現された第１トランジスタを有する第１ベア・ダイである。故に、第１トランジスタのドレイン端子Ｄ１は、たとえば、第１ベア・ダイの基板上の結合パッドとして形成され、且つ、第１トランジスタのゲート端子Ｇ１およびソース端子Ｓ１は、たとえば、第１ベア・ダイの正面側（基板の逆側）上の結合パッドとして形成される。
同様に、第２スィッチ・モジュール２３０は、ＳｉＣ・ＭＯＳＦＥＴ技術を用いて実現された第２トランジスタを有する第２ベア・ダイである。故に、第２トランジスタのドレイン端子Ｄ２は、たとえば、第２ベア・ダイの基板上の結合パッドとして形成され、且つ、第２トランジスタのゲート端子Ｇ２およびソース端子Ｓ２は、たとえば、第２ベア・ダイの正面側（基板の逆側）上の結合パッドとして形成される。
一実施例において、上記第１ベア・ダイおよび第２ベア・ダイは、対向して配設される。相互接続モジュール２２１は第１トランジスタのゲート端子Ｇ１に対して接続され、相互接続モジュール２３１は第２トランジスタのゲート端子Ｇ２に対して接続され、相互接続モジュール２２３は第１トランジスタのドレイン端子Ｄ１に対して接続され、且つ、相互接続モジュール２３１は第２トランジスタのドレイン端子Ｄ２に対して接続される。
更に、上記実施例において、相互接続モジュール２２１および相互接続モジュール２３３は、相互結合係数Ｋ１を有する相互結合寄生インダクタンスを有すべく配設される。たとえば、相互接続モジュール２２１および相互接続モジュール２３３は、相互接続モジュールの一方における電流変化が、他方の相互接続モジュール上に電圧を誘起し得る如く、近傍に配設される。これに加え、相互接続モジュール２３１および相互接続モジュール２２３は、相互結合係数Ｋ２を有する相互結合寄生インダクタンスを有すべく配設される。たとえば、相互接続モジュール２２３および相互接続モジュール２３１は、相互接続モジュールの一方における電流変化が、他方の相互接続モジュール上に電圧を誘起し得る如く、近傍に配設される。一例において、上記相互結合寄生インダクタンスは、第１および第２のトランジスタを投入／切断する時点にて過渡電流／電力の平衡化を向上させるべく適切に設計される。
容易さおよび簡略化のために、電力モジュール２１０は、図２に示されない他の適切な構成要素を含むことを銘記されたい。たとえば、ソース端子Ｓ１およびＳ２は、ワイヤボンド、バス・バーなどの如き適切な相互接続モジュールにより接続される。図２におけるダイおよびバス・バーの構成は、適切に改変され得ることも銘記されたい。たとえば、２つのダイは、一例において背中合わせで配設され得るか、または、一例においては並置して配設され得る。
図３は、本開示の一実施例に係るプロセス３００を概説するフローチャートを示している。一例において、プロセス３００は、電力モジュール２１０を実現すべく実行される。該プロセスは、Ｓ３０１にて開始し、Ｓ３１０へと進展する。
Ｓ３１０にては、第１トランジスタが配設される。たとえば、該第１トランジスタは、ＳｉＣ・ＭＯＳＦＥＴ技術を用いて、第１ベア・ダイ上に実現される。
Ｓ３２０にては、第２トランジスタが配設される。たとえば、該第２トランジスタは、ＳｉＣ・ＭＯＳＦＥＴ技術を用いて、第２ベア・ダイ上に実現される。
Ｓ３３０にては、第１トランジスタのドレイン端子を第２トランジスタのゲート端子に対して誘導的に結合すべく、相互接続部が配設される。図２の例において、相互接続モジュール２２３は第１トランジスタのドレイン端子に接続され、且つ、相互接続モジュール２３１は第２トランジスタのゲート端子に接続される。相互接続モジュール２２３および相互接続モジュール２３１は、誘導的に結合されるべく、たとえば近傍に配設される。
Ｓ３４０にては、第２トランジスタのドレイン端子を第１トランジスタのゲート端子に対して誘導的に結合すべく、相互接続部が配設される。図２の例において、相互接続部２３３は第２トランジスタのドレイン端子に接続され、且つ、相互接続モジュール２２１は第１トランジスタのゲート端子に接続される。相互接続モジュール２３３および相互接続モジュール２２１は、誘導的に結合されるべく、たとえば近傍に配設される。次に、上記プロセスはＳ３９９に進展し、終了する。
プロセス３００は、電力モジュールを実現するための他の適切な段階を含み得ることを銘記されたい。更に、プロセス３００における各段階は、同時に、または、異なる順序で実行され得る。
図４は、本開示の一実施例に係るシミュレーション結果のプロット図４００を示している。たとえば、プロット図４００は、並列的なトランジスタを備えた電力モジュールが投入されたときの、相互結合寄生インダクタンスありでの、または、なしでの、電圧および電流の変化を示している。Ｘ軸は時間を示し、且つ、Ｙ軸は電圧および電流の値を示している。
プロット図４００は、５つの波形４１０〜４５０を含んでいる。（中間的破線における）波形４１０は、相互結合寄生インダクタンスなしでの第１トランジスタのドレイン電流を示し、（長短破線における）波形４２０は相互結合寄生インダクタンスなしでの第２トランジスタのドレイン電流を示し、（実線における）波形４３０は相互結合寄生インダクタンスありでの第１トランジスタのドレイン電流を示し、（短破線における）波形４４０は相互結合寄生インダクタンスありでの第２トランジスタのドレイン電流を示し、且つ、（長破線における）波形４５０は、ドレイン／ソース電圧Ｖｄｓを示している。
図４に示された如く、ｔＯＮの時点にて、第１トランジスタおよび第２トランジスタが投入される。相互結合寄生インダクタンスなしとすると、第１トランジスタにおける過渡電流および第２トランジスタにおける過渡電流は、比較的に大きな差を有する。相互結合寄生インダクタンスありとすると、第１トランジスタおよび第２トランジスタにおける過渡電流差は減少される。
図５は、本開示の一実施例に係るシミュレーション結果のプロット図５００を示している。たとえば、プロット図５００は、並列的なトランジスタを備えた電力モジュールが切断されたときにおける相互結合寄生インダクタンスありでの、または、なしでの、電圧および電流の変化を示している。Ｘ軸は時間を示し、且つ、Ｙ軸は電圧および電流の値を示している。
プロット図５００は、５つの波形５１０〜５５０を含んでいる。（中間的破線における）波形５１０は、相互結合寄生インダクタンスなしでの第１トランジスタのドレイン電流を示し、（長短破線における）波形５２０は相互結合寄生インダクタンスなしでの第２トランジスタのドレイン電流を示し、（実線における）波形５３０は相互結合寄生インダクタンスありでの第１トランジスタのドレイン電流を示し、（短破線における）波形５４０は相互結合寄生インダクタンスありでの第２トランジスタのドレイン電流を示し、且つ、（長破線における）波形５５０は、ドレイン／ソース電圧Ｖｄｓを示している。
図５に示された如く、ｔＯＦＦの時点にて、第１トランジスタおよび第２トランジスタが切断される。相互結合寄生インダクタンスなしとすると、第１トランジスタにおける過渡電流および第２トランジスタにおける過渡電流は、波形５１０および５２０により示される如く、比較的に大きな差を有する。相互結合寄生インダクタンスありとすると、第１トランジスタおよび第２トランジスタにおける過渡電流差は、波形５３０および５４０により示される如く、減少する。
図６は、本開示の一実施例に係るシミュレーションのための電力モジュール６１０の回路図を示している。電力モジュール６１０は、上述された電力モジュール１１０と同様に動作すると共に、電力モジュール１１０において使用されたものと同一的または等価的な幾つかの構成要素も利用しているが、これらの構成要素の説明は、上記に提供されており、明瞭化のために此処では省略される。
図６の例において、電力モジュール６１０は、制御信号ＶＤＲＶを受ける２つの駆動ノードＰＣ１およびＰＣ２を含んでいる。更に、電力モジュール６１０は、ドレイン・ノードＤおよびソース・ノードＳを含んでいる。一例において、ドレイン・ノードＤおよびソース・ノードＳは、電源に対して接続される。電力モジュール６１０は、制御信号ＶＤＲＶに応じて、ドレイン・ノードＤからソース・ノードＳへと流れる電流を導く。
本開示の一態様に依れば、電力モジュール６１０は、第１スィッチ・モジュール６２０、第２スィッチ・モジュール６３０などの如き複数のスィッチ・モジュールを含んでいる。これらのスィッチ・モジュールは、ワイヤボンド、バス・バーなどの如き相互接続構成要素を用いて、駆動ノードＰＣ１およびＰＣ２、ドレイン・ノードＤおよびソース・ノードＳに対して並列に結合される。これらのスィッチ・モジュールは、駆動ノードＰＣ１およびＰＣ２において受信された制御信号ＶＤＲＶに基づき、ドレイン・ノードＤとソース・ノードＳとの間の電流経路を投入／切断すべく構成される。
それぞれのスィッチ・モジュールは、ひとつ以上のトランジスタを含み得る。ひとつのスィッチ・モジュールにおいて複数のトランジスタが使用されるとき、該複数のトランジスタは、スィッチとして作用すべく種々の接続形態にて配置され得る。
詳細には、図６の例において、第１スィッチ・モジュール６２０は第１トランジスタを含み、且つ、第２スィッチ・モジュール６３０は第２トランジスタを含む。上記第１トランジスタおよび第２トランジスタは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などの如き任意の適切なトランジスタであり得る。一例において、上記第１トランジスタおよび第２トランジスタは、製造プロセスに起因して比較的に広範囲なパラメータ変動を有し得るＳｉＣ・ＭＯＳＦＥＴトランジスタである。
実際のトランジスタは、種々の寄生要素を保有し得ると共に、概略的に、シミュレーションにおいては等価的な回路を用いてモデル化されることを銘記されたい。図６の例において、第１トランジスタは、ゲート端子Ｇ１、ソース端子Ｓ１およびドレイン端子Ｄ１を有すると共に、該第１トランジスタは、図６に示された如く相互に結合されたトランジスタ・モデルＭ１、コンデンサＣ１〜Ｃ３、および、ダイオードＤＤ１を用いてモデル化される。同様に、上記第２トランジスタは、ゲート端子Ｇ２、ソース端子Ｓ２およびドレイン端子Ｄ２を有すると共に、該第２トランジスタは、図６に示された如く相互に結合されたトランジスタ・モデルＭ２、コンデンサＣ４〜Ｃ６、および、ダイオードＤＤ２を用いてモデル化される。
本開示の一態様に依れば、上記第１トランジスタおよび第２トランジスタの端子は、駆動ノードＰＣ１〜ＰＣ２、ドレイン・ノードＤ、およびソース・ノードＳに対して相互接続構成要素により結合されると共に、これらの相互接続構成要素は、電力モジュール６１０のスィッチング動作に影響する寄生インダクタンスを導入する。これらの相互接続構成要素は、インダクタンスを用いてモデル化され得る。たとえば、図６の例において、駆動ノードＰＣ１とゲート端子Ｇ１およびＧ２との間の相互接続構成要素は、図６に示された如く相互に結合されたインダクタンスＬｇｇｃ、Ｌｇｇ１およびＬｇｇ２を用いてモデル化され、駆動ノードＰＣ２とソース端子Ｓ１およびＳ２との間の相互接続構成要素は、図６に示された如く相互に結合されたインダクタンスＬｇｓｃ、Ｌｇｓ１およびＬｇｓ２を用いてモデル化され、ソース・ノードＳとソース端子Ｓ１およびＳ２との間の相互接続構成要素は、図６に示された如く相互に結合されたインダクタンスＬｓｃ、Ｌｓ１およびＬｓ２を用いてモデル化され、ドレイン・ノードＤとドレイン端子Ｄ１およびＤ２との間の相互接続構成要素は、図６に示された如く相互に結合されたインダクタンスＬｄｃ、Ｌｄ１およびＬｄ２を用いてモデル化される。
本開示の一態様に依れば、相互接続構成要素は、相互結合寄生インダクタンスを導入して、電力モジュールにおけるスィッチ・モジュール間の電流／電力を平衡化させるべく意図的に相互結合され得る。本開示の一態様に依れば、寄生インダクタンスは、直接結合された状態（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｓｔａｔｅ）、または、逆結合された状態（ｉｎｖｅｒｓｅｌｙ ｃｏｕｐｌｅｄ ｓｔａｔｅ）であり得る。寄生インダクタンスが直接結合された状態であるときには、電流／電力の不平衡を減少すべく相互結合技術が使用され得ると共に、寄生インダクタンスが逆結合された状態であるときには、電流／電力の不平衡を減少すべく自己結合技術が使用され得る。
図６の例において、トランジスタのドレイン・インダクタンスの方向（たとえば、Ｌｄ２およびＬｄ２の方向）、および、ゲート・インダクタンスの方向（たとえば、Ｌｇｇ１およびＬｇｇ２の方向）は、（正の相互結合係数を仮定すると）ドレイン・インダクタンスおよびゲート・インダクタンスを直接結合された状態とする。直接結合された状態において、ドレイン電流が増大するとき、ドレイン・インダクタンスおよびゲート・インダクタンスの結合は、ゲート電圧の増大を引き起こし得る。直接結合された状態に対する電流／電力の不平衡を減少させる負のフィードバックを実現するために、第１スィッチ・モジュール６２０のドレイン・インダクタンスＬｄ１は、第１相互結合係数を以て、第２スィッチ・モジュール６３０のゲート・インダクタンスＬｇｇ２に対して相互結合され、且つ、第２スィッチ・モジュール６３０のドレイン・インダクタンスＬｄ２は、第２相互結合係数を以て、第１スィッチ・モジュール６２０のゲート・インダクタンスＬｇｇ１に対して相互結合される。上記例においては、正の相互結合係数が使用される。更に、（たとえば０．９などの）大きな相互結合係数を有する例においては、異なる電流経路間の差は更に小さく、切換え速度は更に速いが、トランジスタは、更に大きな電流のオーバシュート・ピークを有することがある。
本開示の一態様に依れば、並列的なスィッチ・モジュール間に相互結合寄生インダクタンスを導入するために、４つの相互結合技術（ドレイン−ゲート相互結合、ドレイン−ケルビン・ゲート相互結合、ソース−ゲート相互結合、および、ソース−ケルビン・ゲート相互結合）が使用され得る。
たとえば、第１スィッチ・モジュール６２０のドレイン・インダクタンスＬｄ１によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール６３０のゲート・インダクタンスＬｇｇ２によりモデル化された相互接続構成要素は、６１１により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合されると共に、第２スィッチ・モジュール６３０のドレイン・インダクタンスＬｄ２によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール６２０のゲート・インダクタンスＬｇｇ１によりモデル化された相互接続構成要素は、６１２により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
ドレイン−ケルビン・ゲート相互結合に対し、第１スィッチ・モジュール６２０のドレイン・インダクタンスＬｄ１によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール６３０のケルビン・ゲート・インダクタンスＬｇｓ２によりモデル化された相互接続構成要素は、６１３により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール６３０のドレイン・インダクタンスＬｄ２によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール６２０のケルビン・ゲート・インダクタンスＬｇｓ１によりモデル化された相互接続構成要素は、６１４により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
ソース−ゲート相互結合に対し、第１スィッチ・モジュール６２０のソース・インダクタンスＬｓ１によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール６３０のゲート・インダクタンスＬｇｇ２によりモデル化された相互接続構成要素は、６１５により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール６３０のソース・インダクタンスＬｓ２によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール６２０のゲート・インダクタンスＬｇｇ１によりモデル化された相互接続構成要素は、６１６により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
ソース−ケルビン・ゲート相互結合に対し、第１スィッチ・モジュール６２０のドレイン・インダクタンスＬｓ１によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール６３０のケルビン・ゲート・インダクタンスＬｇｓ２によりモデル化された相互接続構成要素は、６１７により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール６３０のソース・インダクタンスＬｓ２によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール６２０のケルビン・ゲート・インダクタンスＬｇｓ１によりモデル化された相互接続構成要素は、６１８により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
図７は、本開示の一実施例に係る回路シミュレーションのための電力モジュール７１０の概略図を示している。電力モジュール７１０は、上述された電力モジュール６１０と同様に動作すると共に、電力モジュール６１０において使用されたものと同一的または等価的な幾つかの構成要素も利用しているが、これらの構成要素の説明は、上記に提供されており、明瞭化のために此処では省略される。
図７の例において、（たとえば、Ｌｄ２およびＬｄ２などの）ドレイン・インダクタンスの方向、および、（たとえば、Ｌｇｇ１およびＬｇｇ２などの）ゲート・インダクタンスの方向は、（正の相互結合係数を仮定すると）逆結合された状態で構成される。逆結合された状態において、ドレイン電流が増大するとき、ドレイン・インダクタンスおよびゲート・インダクタンスの結合は、ゲート電圧の減少を引き起こし得る。逆結合された状態に対して電流の不平衡を減少する負のフィードバックを実現するために、自己結合技術が使用され得る。たとえば、正の相互結合係数を以て電力／電流の不平衡を減少するために、第１スィッチ・モジュール７２０のドレイン・インダクタンスＬｄ１は該第１スィッチ・モジュール７２０のゲート・インダクタンスＬｇｇ１に対して自己結合され、且つ、第２スィッチ・モジュール７３０のドレイン・インダクタンスＬｄ２は該第２スィッチ・モジュール７３０のゲート・インダクタンスＬｇｇ２に対して自己結合される。
本開示の一態様に依れば、それぞれのスィッチ・モジュール内に相互結合寄生インダクタンスを導入するために、４つの自己結合技術（ドレインゲート自己結合、ドレイン−ケルビン・ゲート自己結合、ソース−ゲート自己結合、および、ソース−ケルビン・ゲート自己結合）が使用され得る。
たとえば、ドレインゲート自己結合に対し、第１スィッチ・モジュール７２０のドレイン・インダクタンスＬｄ１によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール７２０のゲート・インダクタンスＬｇｇ１によりモデル化された相互接続構成要素は、７１１に示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール７３０のドレイン・インダクタンスＬｄ２によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール７３０のゲート・インダクタンスＬｇｇ２によりモデル化された相互接続構成要素は、７１２により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
ドレイン−ケルビン・ゲート自己結合に対し、第１スィッチ・モジュール７２０のドレイン・インダクタンスＬｄ１によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール７２０のケルビン・ゲート・インダクタンスＬｇｓ１によりモデル化された相互接続構成要素は、７１３により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール７３０のドレイン・インダクタンスＬｄ２によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール７３０のケルビン・ゲート・インダクタンスＬｇｓ２によりモデル化された相互接続構成要素は、７１４に示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
ソース−ゲート自己結合に対し、第１スィッチ・モジュール７２０のソース・インダクタンスＬｓ１によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール７２０のゲート・インダクタンスＬｇｇ１によりモデル化された相互接続構成要素は、７１５により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール７３０のソース・インダクタンスＬｓ２によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール７３０のゲート・インダクタンスＬｇｇ２によりモデル化された相互接続構成要素は、７１６により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
ソース−ケルビン・ゲート自己結合に対し、第１スィッチ・モジュール７２０のドレイン・インダクタンスＬｓ１によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール７３０のケルビン・ゲート・インダクタンスＬｇｓ１によりモデル化された相互接続構成要素は、７１７により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール７３０のソース・インダクタンスＬｓ２によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール７２０のケルビン・ゲート・インダクタンスＬｇｓ２によりモデル化された相互接続構成要素は、７１８により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
図８Ａは、シミュレーションのための電力モジュール６１０の概略図を示している。図８Ａの例において、電力モジュール６１０は、本開示の一実施例に従い電流平衡化を向上させる相互結合技術を使用する直接結合された状態である。
図８Ｂは、図８Ａにおける電力モジュール６１０に対するシミュレーション結果のプロット図を示している。図８Ａの電力モジュール６１０において、ドレイン・インダクタンスの方向（たとえば、Ｌｄ２およびＬｄ２の方向）、および、ゲート・インダクタンスの方向（たとえば、Ｌｇｇ１およびＬｇｇ２の方向）は、直接結合された状態で構成される。直接結合された状態によれば、電流の不平衡を減少するために、６１１および６１２により示された如きドレイン−ゲート相互結合技術の如き相互結合技術が使用される。
図８Ｂにおいて、Ｘ軸は時間を示し、且つ、Ｙ軸はスィッチ・モジュールに対するドレイン電流を示している。プロット図８００は、（相互結合技術を使用せずに）ゼロの第１相互結合係数を用いる第１シミュレーション、および、（相互結合技術を使用する）０．９の第２相互結合係数を用いる第２シミュレーションに対し、スィッチングの間におけるドレイン電流を比較している。プロット図８００は、相互結合技術を使用しない第１シミュレーションに対するドレイン電流の第１曲線８１０および第２電流８２０、および、相互結合技術を使用する第２シミュレーションに対するドレイン電流の第３曲線８３０および第４曲線８４０を含んでいる。
図８Ｂにおいて理解される如く、第３曲線８３０と第４曲線８４０との間のドレイン電流差は、第１曲線８１０と第２曲線８２０との間のドレイン電流差よりも比較的に小さい。故に、直接結合された状態に対する相互結合技術は、電流の不平衡を減少させる。同様に、図８Ｂにおいて理解される如く、相互結合技術によれば、スィッチング電流は更に大きく、切換え速度は更に速く、且つ、電流のオーバシュート・ピークは更に高い。
図９Ａは、シミュレーションのための電力モジュール７１０の概略図を示している。図９Ａの例において、電力モジュール７１０は、本開示の一実施例に従い電流平衡化を向上させるために自己結合技術を使用する逆結合された状態に在る。
図９Ｂは、図９Ａにおける電力モジュール７１０に対するシミュレーション結果のプロット図を示している。図９Ａの例において、ドレイン・インダクタンスの方向（たとえば、Ｌｄ２およびＬｄ２の方向）、および、ゲート・インダクタンスの方向（たとえば、Ｌｇｇ１およびＬｇｇ２の方向）は、逆結合された状態で構成される。逆結合された状態によれば、電流の不平衡を減少すべく、７１１および７１２により示された如きドレイン−ゲート自己結合技術の如き自己結合技術が使用される。
図９Ｂにおいて、Ｘ軸は時間を示し、且つ、Ｙ軸はスィッチ・モジュールに対するドレイン電流を示している。プロット図９００は、（自己結合技術を使用せずに）ゼロの第１相互結合係数を用いる第１シミュレーション、および、（自己結合技術を使用する）０．９の第２相互結合係数を用いる第２シミュレーションに対し、スィッチングの間におけるドレイン電流を比較している。プロット図９００は、自己結合技術を使用しない第１シミュレーションに対するドレイン電流の第１曲線９１０および第２電流９２０、および、自己結合技術を使用する第２シミュレーションに対するドレイン電流の第３曲線９３０および第４曲線９４０を含んでいる。
図９Ｂにおいて理解される如く、第３曲線９３０と第４曲線９４０との間のドレイン電流差は、第１曲線９１０と第２曲線９２０との間のドレイン電流差よりも比較的に小さい。故に、逆結合された状態に対する自己結合技術は、電流の不平衡を減少させる。同様に、図９Ｂにおいて理解される如く、自己結合技術によれば、スィッチング電流は更に小さく、切換え速度は更に低速であり、且つ、電流のオーバシュート・ピークは更に低い。
本開示の一態様に依れば、直接結合された状態に対する相互結合技術、および、逆結合された状態に対する自己結合技術は、適切に組み合わされて電流平衡性を向上させ得る。
図１０は、本開示の一実施例に係る回路シミュレーションに対する電力モジュール１０１０の概略図を示している。電力モジュール１０１０は、上述された電力モジュール６１０および電力モジュール７１０と同様に動作すると共に、電力モジュール６１０および電力モジュール７１０において使用されたものと同一的または等価的な幾つかの構成要素も利用しているが、これらの構成要素の説明は、上記に提供されており、明瞭化のために此処では省略される。電力モジュール１０１０において、ドレイン・インダクタンスおよびゲート・インダクタンスは直接結合された状態である一方、ソース・インダクタンスおよびケルビン・ゲート・インダクタンスは逆結合された状態である。
図１０の例において、第１スィッチ・モジュール１０２０のドレイン・インダクタンスＬｄ１によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール１０３０のゲート・インダクタンスＬｇｇ２によりモデル化された相互接続構成要素は、１０１１により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール１０３０のドレイン・インダクタンスＬｄ２によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール１０２０のゲート・インダクタンスＬｇｇ１によりモデル化された相互接続構成要素は、１０１２により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
更に、図１０の例において、第１スィッチ・モジュール１０２０のドレイン・インダクタンスＬｓ１によりモデル化された相互接続構成要素、および、第１スィッチ・モジュール１０３０のケルビン・ゲート・インダクタンスＬｇｓ１によりモデル化された相互接続構成要素は、１０１７により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合され、且つ、第２スィッチ・モジュール１０３０のソース・インダクタンスＬｓ２によりモデル化された相互接続構成要素、および、第２スィッチ・モジュール１０２０のケルビン・ゲート・インダクタンスＬｇｓ２によりモデル化された相互接続構成要素は、１０１８により示された如き相互結合寄生インダクタンスを導入すべく意図的に相互結合される。
図１１Ａ〜図１１Ｂは、本開示の一実施例に係る電力モジュール１０１０に対するシミュレーション結果を示している。図１１Ａは、（相互結合技術および自己結合技術のいずれをもを使用せずに）ゼロの第１相互結合係数を用いる第１シミュレーションに対し、スィッチングの間におけるドレイン電流を示し、且つ、図１１Ｂは、（相互結合技術および自己結合技術の両方を使用する）０．９の第２相互結合係数を用いる第２シミュレーションに対し、スィッチングの間におけるドレイン電流を示している。
図１１Ａおよび図１１Ｂにおいて理解される如く、第１シミュレーションおよび第２シミュレーションに対し、切換え速度およびピーク電流は略々同一であるが、電流の不平衡は、特に最初の数回の振動サイクルにおいて、相当に減少される。
本開示の一態様は、一例として提案された該見地の特定実施例に関して記述されてきたが、例に対する代替策、改変および変更が為され得る。従って、本明細書中に示された実施例は、例示的であり且つ制限的ではないことが意図される。以下に示される請求項の有効範囲から逸脱せずに為され得る変更が在る。

Claims (20)

  1. 第２切換え回路に対して並列的な第１切換え回路を備えて成る電力回路であって、
    上記第１切換え回路および上記第２切換え回路は、相互接続部を介して、第１駆動ノード、第２駆動ノード、ソース・ノード、および、ドレイン・ノードに対して結合され、
    当該電力回路は、上記第１駆動ノードおよび上記第２駆動ノードの間にて制御信号を受信して、上記第１切換え回路および上記第２切換え回路を通して上記ドレイン・ノードから上記ソース・ノードへと流れる電流を制御し、
    上記相互接続部の内の第１相互接続部および第２相互接続部は誘導的に結合されて、上記第１切換え回路および上記第２切換え回路を通って流れる電流を平衡化させる、
    電力回路。
  2. 請求項１記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路を、前記第１駆動ノード、前記第２駆動ノード、前記ソース・ノードおよび前記ドレイン・ノードに対して相互接続する第１相互接続部の内のひとつの相互接続部であり、且つ、
    前記第２相互接続部は、前記第２切換え回路を、上記第１駆動ノード、上記第２駆動ノード、上記ソース・ノード、および、上記ドレイン・ノードに対して相互接続する第２相互接続部の内のひとつの相互接続部である、電力回路。
  3. 請求項２記載の電力回路において、
    前記第１相互接続部は、前記第２相互接続部に対応する第３相互接続部を有し、且つ、
    上記第１相互接続部および上記第３相互接続部により導入される寄生インダクタンスは、直接結合された状態である、電力回路。
  4. 請求項３記載の電力回路において、
    前記第２相互接続部は、前記第１相互接続部に対応する第４相互接続部を有し、
    前記第３相互接続部および上記第４相互接続部は誘導的に結合される、電力回路。
  5. 請求項３記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路のゲート端子を前記第１駆動ノードに対して相互接続し、且つ、
    前記第２相互接続部は、前記第２切換え回路のドレイン端子を前記ドレイン・ノードに対して相互接続する、電力回路。
  6. 請求項３記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路のゲート端子を前記第１駆動ノードに対して相互接続し、且つ、
    前記第２相互接続部は、前記第２切換え回路のソース端子を前記ソース・ノードに対して相互接続する、電力回路。
  7. 請求項３記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路のソース端子を前記第２駆動ノードに対して相互接続し、且つ、
    前記第２相互接続部は、前記第２切換え回路のドレイン端子を前記ドレイン・ノードに対して相互接続する、電力回路。
  8. 請求項３記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路のソース端子を前記第２駆動ノードに対して相互接続し、且つ、
    前記第２相互接続部は、前記第２切換え回路のソース端子を前記ソース・ノードに対して相互接続する、電力回路。
  9. 請求項１記載の電力回路において、
    前記第１相互接続部および前記第２相互接続部は、前記第１切換え回路を、前記第１駆動ノード、前記第２駆動ノード、前記ソース・ノードおよび前記ドレイン・ノードに対して相互接続する相互接続部の内のひとつである、電力回路。
  10. 請求項９記載の電力回路において、
    前記第１相互接続部および前記第２相互接続部により導入された寄生インダクタンスは、逆結合された状態である、電力回路。
  11. 請求項９記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路のゲート端子を前記第１駆動ノードに対して相互接続し、且つ、
    前記第２相互接続部は、上記第１切換え回路のドレイン端子を前記ドレイン・ノードに対して相互接続する、電力回路。
  12. 請求項９記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路のゲート端子を前記第１駆動ノードに対して相互接続し、且つ、
    前記第２相互接続部は、上記第１切換え回路のソース端子を前記ソース・ノードに対して相互接続する、電力回路。
  13. 請求項９記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路のソース端子を前記第２駆動ノードに対して相互接続し、且つ、
    前記第２相互接続部は、上記第１切換え回路のドレイン端子を前記ドレイン・ノードに対して相互接続する、電力回路。
  14. 請求項９記載の電力回路において、
    前記第１相互接続部は、前記第１切換え回路のソース端子を前記第２駆動ノードに対して相互接続し、且つ、
    前記第２相互接続部は、上記第１切換え回路のソース端子を前記ソース・ノードに対して相互接続する、電力回路。
  15. 請求項１記載の電力回路において、
    前記第１相互接続部および前記第２相互接続部は誘導的に結合されて、前記第１切換え回路および前記第２切換え回路が投入／切断されるときに、該第１および第２の切換え回路を通って流れる過渡電流を平衡化させる、電力回路。
  16. 請求項１記載の電力回路において、
    前記第１切換え回路は、第１のＳｉＣ金属酸化物半導体電界効果トランジスタを含み、且つ、前記第２切換え回路は、第２のＳｉＣ金属酸化物半導体電界効果トランジスタを含む、電力回路。
  17. 請求項１記載の電力回路において、
    前記第１切換え回路は第１ダイ上であり、且つ、前記第２切換え回路は第２ダイ上である、電力回路。
  18. 請求項１７記載の電力回路において、
    前記第１ダイおよび前記第２ダイは、組立てられて、対向されたパッケージとされる、電力回路。
  19. 第２切換え回路に対して並列的な第１切換え回路を有する電力回路であって、
    上記第１切換え回路および上記第２切換え回路は、相互接続部を介して、第１駆動ノード、第２駆動ノード、ソース・ノード、および、ドレイン・ノードに対して結合され、
    当該電力回路は、上記第１駆動ノードおよび上記第２駆動ノードの間に印加された制御信号を受信して、上記第１切換え回路および上記第２切換え回路を通して上記ドレイン・ノードから上記ソース・ノードへと流れる電流を制御し、
    上記相互接続部における第１相互接続部および第２相互接続部は誘導的に結合されて、上記第１切換え回路および上記第２切換え回路を通って流れる電流を平衡化させる、電力回路を備えて成る、装置。
  20. 電力回路において第１切換え回路および第２切換え回路を並列に配設することと、
    上記第１切換え回路および上記第２切換え回路を、相互接続部を介して、上記電力回路の第１駆動ノード、第２駆動ノード、ソース・ノードおよびドレイン・ノードに対して結合することであって、上記電力回路は、上記第１駆動ノードおよび上記第２駆動ノードの間に印加された制御信号を受信して、上記ドレイン・ノードから上記ソース・ノードへと流れる電流を制御することと、
    上記相互接続部における第１相互接続部および第２相互接続部を誘導的に結合して、上記第１切換え回路および上記第２切換え回路を通って流れる電流を平衡化させることと、
    を備えて成る、方法。
JP2017012974A 2016-01-29 2017-01-27 電流／電力平衡化のための方法および装置 Active JP6510571B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/009,867 US9584116B2 (en) 2015-05-28 2016-01-29 Method and apparatus for current/power balancing
US15/009,867 2016-01-29

Publications (2)

Publication Number Publication Date
JP2017175602A true JP2017175602A (ja) 2017-09-28
JP6510571B2 JP6510571B2 (ja) 2019-05-08

Family

ID=59526158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017012974A Active JP6510571B2 (ja) 2016-01-29 2017-01-27 電流／電力平衡化のための方法および装置

Country Status (2)

Country Link
JP (1) JP6510571B2 (ja)
CN (1) CN107024957B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088964A (ja) * 2018-11-20 2020-06-04 三菱電機株式会社 開閉制御素子に対する通電制御回路ユニット、及びこれを備えた車載電子制御装置
JP2020088963A (ja) * 2018-11-20 2020-06-04 三菱電機株式会社 車載電子制御装置
WO2021157207A1 (ja) 2020-02-04 2021-08-12 オムロン株式会社 半導体回路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190453A (ja) * 1974-12-27 1976-08-07
JPS5513547A (en) * 1978-07-14 1980-01-30 Fujitsu Ltd Parallel connection transistor switch circuit
JPH04229079A (ja) * 1990-12-27 1992-08-18 Hitachi Ltd 半導体スイッチの並列接続方法、スイッチ回路及びインバータ装置
JPH07177727A (ja) * 1993-12-22 1995-07-14 Toshiba Corp 電圧駆動型スイッチング素子のゲート駆動回路および電圧駆動型スイッチング素子のゲート駆動方法
JPH1014215A (ja) * 1996-06-17 1998-01-16 Toshiba Corp ゲート駆動方法
JP2007124501A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Works Ltd 半導体リレー装置
JP2012039790A (ja) * 2010-08-09 2012-02-23 Fuji Electric Co Ltd 電力変換装置
US20130049814A1 (en) * 2011-08-29 2013-02-28 Michael A. de Rooij Parallel connection methods for high performance transistors
WO2015129717A1 (ja) * 2014-02-28 2015-09-03 ローム株式会社 Ｆｅｔ並列回路セルおよび疑似高電圧ｆｅｔモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2159842A1 (en) * 1994-12-05 1996-06-06 Joe A. Ortiz Diode drive current source
FI110370B (fi) * 1998-07-31 2002-12-31 Lexel Finland Ab Oy Järjestely elektronisen tehonsäätimen radiohäiriöiden eliminoimiseksi
US7812647B2 (en) * 2007-05-21 2010-10-12 Advanced Analogic Technologies, Inc. MOSFET gate drive with reduced power loss
US9793889B2 (en) * 2011-03-15 2017-10-17 Infineon Technologies Ag Semiconductor device including a circuit to compensate for parasitic inductance
US9503079B1 (en) * 2015-05-28 2016-11-22 Toyota Motor Engineering & Manufacturing North America, Inc. Method and apparatus for current/power balancing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5190453A (ja) * 1974-12-27 1976-08-07
JPS5513547A (en) * 1978-07-14 1980-01-30 Fujitsu Ltd Parallel connection transistor switch circuit
JPH04229079A (ja) * 1990-12-27 1992-08-18 Hitachi Ltd 半導体スイッチの並列接続方法、スイッチ回路及びインバータ装置
JPH07177727A (ja) * 1993-12-22 1995-07-14 Toshiba Corp 電圧駆動型スイッチング素子のゲート駆動回路および電圧駆動型スイッチング素子のゲート駆動方法
JPH1014215A (ja) * 1996-06-17 1998-01-16 Toshiba Corp ゲート駆動方法
JP2007124501A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Works Ltd 半導体リレー装置
JP2012039790A (ja) * 2010-08-09 2012-02-23 Fuji Electric Co Ltd 電力変換装置
US20130049814A1 (en) * 2011-08-29 2013-02-28 Michael A. de Rooij Parallel connection methods for high performance transistors
WO2015129717A1 (ja) * 2014-02-28 2015-09-03 ローム株式会社 Ｆｅｔ並列回路セルおよび疑似高電圧ｆｅｔモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088964A (ja) * 2018-11-20 2020-06-04 三菱電機株式会社 開閉制御素子に対する通電制御回路ユニット、及びこれを備えた車載電子制御装置
JP2020088963A (ja) * 2018-11-20 2020-06-04 三菱電機株式会社 車載電子制御装置
WO2021157207A1 (ja) 2020-02-04 2021-08-12 オムロン株式会社 半導体回路
US11984885B2 (en) 2020-02-04 2024-05-14 Omron Corporation Semiconductor circuit

Also Published As

Publication number Publication date
CN107024957B (zh) 2019-04-02
CN107024957A (zh) 2017-08-08
JP6510571B2 (ja) 2019-05-08

Similar Documents

Publication Publication Date Title
JP6525923B2 (ja) 電流／電力の平衡のための方法及び装置
US10541623B1 (en) Circuit with an input voltage divider and two half-bridges
Gurpinar et al. Design of low-inductance switching power cell for GaN HEMT based inverter
KR102048167B1 (ko) 개별 모듈, 전기 변환기 시스템, 및 배터리 시스템
US9584116B2 (en) Method and apparatus for current/power balancing
US9660643B2 (en) Method and apparatus to improve power device reliability
CN105827132B (zh) 功率半导体模块装置
US11437922B2 (en) Printed circuit board power cell
JP6510571B2 (ja) 電流／電力平衡化のための方法および装置
CN104348369B (zh) 功率转换装置
Zhang et al. Parasitic inductance modeling and reduction for a wire bonded half bridge SiC MOSFET multichip power module
TW201834374A (zh) 電源轉換器與電源轉換方法
WO2015015721A1 (ja) 半導体装置、および電力変換装置
WO2016140008A1 (ja) 半導体装置
CN107534398A (zh) 半桥逆变器单元及逆变器
US9923560B2 (en) Method and apparatus for current/power balancing
JP3896940B2 (ja) 半導体装置
US10187050B2 (en) Method and apparatus for balancing current and power
CN113092979B (zh) 一种mmc工况功率半导体器件测试电路及控制方法
CN108832830B (zh) 一种功率并联的均流电路
JP7274713B1 (ja) スイッチング回路、電流検出回路、スイッチングタイミング制御方法及び制御プログラム
Zhang et al. Layout Design Principle for Optimization of Transient Current Distribution among Paralleled SiC MOSFETs in Multichip Modules
Palmer et al. Control strategies for parallel connected IGBT modules
JP6881399B2 (ja) 電力用半導体装置及び電力変換装置
US11632041B2 (en) Power semiconductor module

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190404

R150 Certificate of patent or registration of utility model

Ref document number: 6510571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250