JP2017175197A - 画像処理装置及び画像形成装置 - Google Patents
画像処理装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2017175197A JP2017175197A JP2016055810A JP2016055810A JP2017175197A JP 2017175197 A JP2017175197 A JP 2017175197A JP 2016055810 A JP2016055810 A JP 2016055810A JP 2016055810 A JP2016055810 A JP 2016055810A JP 2017175197 A JP2017175197 A JP 2017175197A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- unit
- monochrome
- dmac
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Color Image Communication Systems (AREA)
- Image Processing (AREA)
Abstract
【課題】ACS機能による判定の精度を向上させることを目的としている。
【解決手段】読取手段により読み取られた原稿の画像データのメモリに対する書き込み及び読み出しを制御するメモリ制御部と、前記メモリの前段に設けられ、前記読取手段に読み取られた所定のライン数の画像データに基づき、前記原稿の地肌レベルを検知する地肌レベル検知部と、前記画像データの種類を判定する判定部と、を有し、前記メモリ制御部は、前記地肌レベル検知部による前記地肌レベルの検知後に、前記メモリに蓄積された前記画像データを読み出して、前記地肌レベルの値と共に前記判定部へ出力する画像処理装置である。
【選択図】図1
【解決手段】読取手段により読み取られた原稿の画像データのメモリに対する書き込み及び読み出しを制御するメモリ制御部と、前記メモリの前段に設けられ、前記読取手段に読み取られた所定のライン数の画像データに基づき、前記原稿の地肌レベルを検知する地肌レベル検知部と、前記画像データの種類を判定する判定部と、を有し、前記メモリ制御部は、前記地肌レベル検知部による前記地肌レベルの検知後に、前記メモリに蓄積された前記画像データを読み出して、前記地肌レベルの値と共に前記判定部へ出力する画像処理装置である。
【選択図】図1
Description
本発明は、画像処理装置及び画像形成装置に関する。
従来から、スキャナにより読み取った原稿の画像がカラー画像であるか又はモノクロ画像であるかを判定するACS(Auto Color Selection(自動カラー選択))機能が搭載された画像形成装置が知られている。このような画像形成装置では、原稿の画像がカラー画像と判定された場合には、その画像に対しカラー出力用の画像処理を行い、原稿の画像がモノクロ画像と判定された場合には、その画像に対しモノクロ出力用の画像処理を施すことが一般的である。
また、従来の画像形成装置では、スキャナにより読み取とられ、メモリに蓄積された画像データから、原稿の地肌濃度(地肌レベル)を検知し、画像データの地肌濃度以下の部分を「白」として出力とし、地肌を除去する技術が知られている。
従来の画像形成装置では、ACS機能を実現するACS判定部はメモリの前段に配置され、メモリに蓄積された画像データを用いて地肌レベルの検知を行う地肌レベル検知部は、メモリの後段に配置される構成が一般的である。
したがって、従来の画像形成装置では、ACS判定部によるカラー画像/モノクロ画像の判定において、原稿の地肌レベルが考慮されない。このため、従来では、地肌の色が白以外の原稿から読み取った画像等が地肌の色によりカラー画像と誤判定される虞がある。
開示の技術は、上記事情に鑑みてこれを解決すべくなされたものであり、ACS機能による判定の精度を向上させることを目的としている。
開示の技術は、読取手段により読み取られた原稿の画像データのメモリに対する書き込み及び読み出しを制御するメモリ制御部と、前記メモリの前段に設けられ、前記読取手段に読み取られた所定のライン数の画像データに基づき、前記原稿の地肌レベルを検知する地肌レベル検知部と、前記画像データの種類を判定する判定部と、を有し、前記メモリ制御部は、前記地肌レベル検知部による前記地肌レベルの検知後に、前記メモリに蓄積された前記画像データを読み出して、前記地肌レベルの値と共に前記判定部へ出力する画像処理装置である。
ACS機能による判定の精度を向上させることができる。
(第一の実施形態)
以下に、図面を参照して実施形態について説明する。図1は、第一の実施形態の画像形成装置を説明する図である。
以下に、図面を参照して実施形態について説明する。図1は、第一の実施形態の画像形成装置を説明する図である。
本実施形態の画像形成装置100は、エンジン部200と、コントローラ部300とを有し、エンジン部200はコントローラ部300により制御される。本実施形態のエンジン部200とコントローラ部300のそれぞれは、後述する各部を実現する回路が実装された基板等である。
初めに、本実施形態のエンジン部200について説明する。本実施形態のエンジン部200は、スキャナ201、202、DRAM(Dynamic Random Access Memory)203、エンジンCPU(Central Processing Unit)204、プロッタ205、エンジン処理部210を有する。本実施形態のエンジン処理部210は、入力された画像データに対する各種の処理を行う画像処理装置である。
本実施形態の画像形成装置100は、2台のスキャナ202、203を有しており、原稿の表面と裏面の画像を1回の通紙で同時に読み取ることが可能な構成となっている。
本実施形態のエンジン部200において、スキャナ201、202は、原稿の画像を読み取り、読み取った画像データをエンジン処理部210へ出力する。プロッタ205は、エンジン処理部210から出力される画像データを用いて画像形成を行い、出力する。DRAM203は、スキャナ201、202により読み取られた画像データを、エンジン処理部210を介して蓄積する。エンジンCPU204は、エンジン処理部210の有する各部を制御する。
本実施形態のエンジン処理部210は、スキャナ特性補正部211、212地肌レベル検知部213、214、両面制御用DMAC(Direct Memory Access Controller)215、メモリアービタ216、DRAM制御部217を有する。また、エンジン処理部210は、CPUインターフェイス218、ACS(Auto Color Selection)判定部219、画像処理部220、色補正部221、圧縮処理部222を有する。また、エンジン処理部210は、PCIE(PCI Express)インターフェイス223、モノクロ用DMAC230、プロッタ出力処理部224を有する。
本実施形態のエンジン処理部210では、スキャナ201、202から読み取った画像データが蓄積されるDRAM203の前段に、地肌レベル検知部213、214を配置した。そして、本実施形態では、地肌レベル検知部213、214が検知した地肌レベルの値を、DRAM203の後段に配置されたACS判定部219へ通知する。
したがって、本実施形態によれば、ACS判定部219において、スキャナ201、202が読み取った画像データの地肌レベルを考慮したACS判定を行うことができる。
スキャナ特性補正部211、212は、スキャナ201、202の特性に応じた補正を行う。具体的には、スキャナ特性補正部211、212は、例えば、シェーディング補正や、γ変換、フィルタ処理、色変換等の処理を行う。尚、スキャナ特性補正部211、212が行う色変換は、RGBからCMYKへの変換ではなく、RGBからRGBへの変換である。
本実施形態の地肌レベル検知部213は、スキャナ201が読み取った原稿の表面の画像の色の濃度を検知し、地肌レベルの値として、両面制御用DMAC215へ渡す。また、地肌レベル検知部214は、スキャナ202が読み取った原稿の裏面の画像の色の濃度を検知し、地肌レベルの値として、両面制御用DMAC215へ渡す。
以下に、本実施形態の地肌レベル検知部213、214について説明する。本実施形態の地肌レベル検知部213、214のそれぞれは、スキャナ特性補正部211、212から出力される所定のライン数分の画像データを用いて地肌レベルの検知を行う。
地肌レベルの高精度に検知するためには、原稿の画像の数cm分のデータ量を用いることが好ましい。このため、本実施形態では、地肌レベル検知部213、214の後段にDRAM203を設け、十分な精度の地肌レベルが検出されるまでの間、原稿の数cm分(所定のライン数分)の画像データをDRAM203に蓄積する。言い換えれば、本実施形態では、所定のライン数分の画像データがDRAM203に蓄積される間に、十分な精度の地肌レベルを検知している。本実施形態では、所定のライン数分の画像データに基づき検知された地肌レベルの値を用いてACS判定を行う。
地肌レベル検知部213、214のそれぞれにおいて検知された地肌レベルの値は、両面制御用DMAC215に出力されて保持され、DRAM203に蓄積された画像データと共にACS判定部219へ出力される。
両面制御用DMAC215は、DRAM203に対する画像データの書き込みや読み出しを制御する。つまり、両面制御用DMAC215は、メモリに対する画像データの読み書きを制御するメモリ制御部である。
本実施形態の両面制御用DMAC215は、地肌レベル検知部213、214から出力される画像データを入力とし、ACS判定部219と画像処理部220のそれぞれに対して、DRAM203に蓄積された画像データを出力する。
両面制御用DMAC215は、表面と裏面のそれぞれで読み取った2面分の画像データをDRAM203に蓄積する。そして、両面制御用DMAC215は、DRAM203に蓄積した画像データを1面ずつ順次読み出し、ACS判定部219及び画像処理部220に転送する。また、両面制御用DMAC215は、地肌レベル検知部213、214において検知された地肌レベルの値を保持し、画像データの転送の際にACS判定部219へ保持していた地肌レベルの値を転送する。両面制御用DMAC215の詳細は後述する。
メモリアービタ216は、両面制御用DMAC215に対する画像データの書き込みや読み出しを行う経路を確保する。DRAM制御部217は、DRAM203を制御する。
ACS判定部219は、両面制御用DMAC215から出力される画像データと、地肌レベルの値に基づき、スキャナ201、202が読み取った画像がカラー画像であるか、モノクロ画像であるかを判定する。すなわち、本実施形態のACS判定部219は、画像データの画像の種類を判定する判定部に含まれる。
本実施形態のACS判定部219によるACS判定の結果は、CPUインターフェイス218と、モノクロ用DMAC230へ通知される。通知を受けたCPUインターフェイス218は、エンジンCPU204を介して、この通知をコントローラ部300へ渡す。
また、通知を受けたモノクロ用DMAC230は、後述するように、判定結果がモノクロ画像であった場合のみ、DRAM203に蓄積されたモノクロ画像データを読み出し、PCIEインターフェイス223へ転送する。
CPUインターフェイス218は、エンジンCPU204と、他の各部とのインターフェイスである。
画像処理部220は、ACS判定部219の判定結果に基づき、両面制御用DMAC215から出力される画像データに対して画像処理を行う。
カラー画像は、例えば写真や網点画像等であり、階調性が重視される。モノクロ画像は、例えば文字や文書画像等であり、背景部分と画像部分との濃度コントラストやエッジの鋭さが重視される。したがって、画像処理部220は、読み込まれた画像がカラー画像であった場合、その画像に対しカラー出力用の画像処理を施し、読み込まれた画像がモノクロ画像であった場合、その画像に対しモノクロ出力用の画像処理を施す。
本実施形態の画像処理部220は、入力された画像データに各種画像処理を施す画像処理モジュールの集まりである。画像処理部220は、例えば、地肌レベル検知部213、214で検知した地肌レベルに応じた画像濃度補正を行う地肌補正、スキャナの特性に応じたγ補正を画像データに施すγ補正、エッジ強調や平滑化等の周波数特性を変更するフィルタ等を備えている。
色補正部221は、スキャナの色空間から予め定められた色空間に変換する。本実施形態の色補正部221は、ACS判定部219の判定結果に基づいた画像処理のパラメータで色補正処理を実施する。
また、本実施形態の色補正部221は、スキャナ201、202が読み取った画像データから、カラー画像用のCMYKの各色版のカラー画像データと、モノクロ画像用のK版のモノクロ画像データとを生成し、圧縮処理部222へ出力する。
圧縮処理部222は、色補正部221で生成されたカラー画像データとモノクロ画像データのそれぞれを圧縮する。また、圧縮処理部222は、圧縮後の画像データのうち、カラー画像データはPCIEインターフェイス223へ転送し、圧縮後のモノクロ画像データは、モノクロ用DMAC230に出力する。
つまり、本実施形態の色補正部221と圧縮処理部222は、カラー画像データ及びモノクロ画像データを生成し、カラー画像データをPCIEインターフェイス223へ出力し、モノクロ画像データを両面制御用DMAC215へ出力する画像データ生成部を形成する。
モノクロ用DMAC230は、転送されたモノクロ画像データをDRAM203へ一旦蓄積する。また、モノクロ用DMAC230は、ACS判定部219によるACS判定結果がモノクロ画像であった場合に限り、DRAM203に蓄積したモノクロ画像データを、DRAM203より読み出し、PCIEインターフェイス223へ転送する。モノクロ用DMAC230の詳細は後述する。
PCIEインターフェイス223は、圧縮処理部222から転送されたカラー画像データをコントローラ部300へ転送する。また、PCIEインターフェイス223は、モノクロ用DMAC230によりDRAM203から読み出され、モノクロ用DMAC230から転送されたモノクロ画像データをコントローラ部300へ転送する。つまり、本実施形態のPCIEインターフェイス223は、カラー画像データ又はモノクロ画像データを外部装置であるコントローラ部300へ転送する転送部である。
本実施形態のPCIEインターフェイス223は、ACS判定部219による判定結果に応じてコントローラ部300に転送される画像データを選択する。
本実施形態のPCIEインターフェイス223は、コントローラ部300に対して画像データを転送する際のチャンネルとして、4つのチャンネルを有する。PCIEインターフェイス223は、この4つのチャンネルにより、カラー画像データのC成分と対応する信号、M成分と対応する信号、Y成分と対応する信号、K成分と対応する信号をコントローラ部300へ転送する。
また、本実施形態のPCIEインターフェイス223は、モノクロ画像データを転送する際は、4つのチャンネルのうち、K成分と対応するチャンネルを用いて転送を行う。
このため、本実施形態では、コントローラ部300において転送された画像データを蓄積するDRAM301は、4チャンネル分のデータを蓄積できるものであれば良い。
プロッタ出力処理部224は、CMYKの色毎に設けられたおり、色補正部221により生成されたCMKYのそれぞれの画像データをプロッタ205へ送信する。尚、本実施形態のプロッタ出力処理部224は、DMAC(Direct Memory Access Controller)が内蔵されている。
本実施形態のコントローラ部300は、DRAM301、HDD(Hard Disk Drive)302、コントローラCPU303、コントローラ処理部310を有する。DRAM301やHDD302には、エンジン部200から転送された画像データ等が格納される。コントローラCPU303は、後述するコントローラ処理部310の有する各部を制御する。
コントローラ処理部310は、DRAM制御部311、蓄積制御部312、画像処理部313、CPUインターフェイス314、PCIEインターフェイス315を有する。
DRAM制御部311は、DRAM301を制御する。蓄積制御部312は、HDD302への蓄積やHDD302からの読み出しを行う。画像処理部313は、画像データに対して変倍処理や階調処理等を行う。
CPUインターフェイス314は、コントローラCPU303とのインターフェイスであり、コントローラCPU303から各種の制御信号等を受け取る。PCIEインターフェイス315は、エンジン部200とのインターフェイスであり、エンジン部200から画像データを受け取る。
次に、図2を参照して本実施形態の両面制御用DMAC215について説明する。図2は、第一の実施形態の両面制御用DMACを説明する図である。
本実施形態の両面制御用DMAC215は、CPUインターフェイス241、メモリライトDMAC242、243、メモリリードDMAC244、地肌レベル保持部245、246、セレクタ247を有する。また、本実施形態の両面制御用DMAC215は、入力端子IN1、IN2、S1、S2、S3と、出力端子Out、S4を有する。
本実施形態の両面制御用DMAC215は、DRAM203への画像データの書き込み(蓄積)と、DRAM203に蓄積された画像データの読み出しを制御する。すなわち、本実施形態の両面制御用DMAC215は、第一のメモリ制御回路の役割を果たす。
入力端子IN1からは、地肌レベル検知部213から出力される画像データが入力される。入力された画像データは、メモリライトDMAC242へ供給される。
入力端子S1からは、CPUインターフェイス218を介して制御信号が入力される。この制御信号には、DMA(Direct Memory Access)に関連する一般的なパラメータが含まれる。一般的なパラメータとは、例えば、DMACの起動命令、データ転送量、DRAM203の開始メモリアドレス等である。
入力端子S2からは、地肌レベル検知部213により検知された地肌レベルの値が入力される。地肌レベルの値は、地肌レベル保持部245により保持される。入力端子S3からは、地肌レベル検知部214により検知された地肌レベルの値が入力される。地肌レベルの値は、地肌レベル保持部246により保持される。
両面制御用DMAC215において、メモリライトDMAC242は、ある程度のライン数の画像データがDRAM203へ書き込まれると、エンジンCPU204により、メモリリードDMAC244の起動命令を受ける。
尚、ある程度のライン数とは、例えば地肌レベル検知部213、214における地肌レベルの確定のために用いられる画像の所定のライン数であっても良いし、所定のライン数より多くても良い。
言い換えれば、メモリリードDMAC244の起動命令のきっかけとなるライン数は、地肌レベル検知部213、214により地肌レベルを確定するために必要となるライン数と以上である。
メモリリードDMAC244は、起動すると、DRAM203に書き込まれた原稿の表面の画像データを読み込んで、出力端子Out1からACS判定部219へ読み込んだ画像データを出力する。また、メモリリードDMAC244は、セレクタ247に対し、読み出した画像データが原稿の表面の画像データであることを示す信号を出力する。
セレクタ247は、メモリリードDMAC244から、画像データが表面のものである信号を受けて、地肌レベル保持部245を選択し、地肌レベル保持部245に保持された表面の画像データの地肌レベルの値を出力端子S4からACS判定部219へ出力する。
また、両面制御用DMAC215において、メモリリードDMAC244により、表面の画像データが読み出され、この画像データに対するACS判定が行われると、DRAM203から原稿の裏面の画像データを読み出す。また、メモリリードDMAC244は、セレクタ247に対し、読み出した画像データが原稿の裏面の画像データであることを示す信号を出力する。
セレクタ247は、メモリリードDMAC244から、画像データが裏面のものである信号を受けて、地肌レベル保持部246を選択し、地肌レベル保持部245に保持された裏面の画像データの地肌レベルの値を出力端子S4からACS判定部219へ出力する。
本実施形態のCPUインターフェイス241は、例えばコントローラ部300から画像形成指示を受けて、メモリライトDMAC242、243、メモリリードDMAC244を起動させ、各種のパラメータを設定する。
メモリライトDMAC242、243は、入力端子IN1から画像データが入力されると、この画像データをDRAM203へ書き込む。すなわち、本実施形態のメモリライトDMAC242、243は、入力された画像データを受け付けてメモリに書き込む書込部である。
メモリリードDMAC244は、CPUインターフェイス241を介してエンジンCPU204から起動命令を受けて、DRAM203に蓄積された画像データを読み出し、ACS判定部219へ供給する。したがって、本実施形態のメモリリードDMAC244は、モリに書き込まれた画像データを読み出して、画像データの画像の種類を判定する判定部へ出力する読出部である。
また、本実施形態のメモリリードDMAC244は、起動命令を受けて、セレクタ247に、地肌レベル保持部245、246に格納された地肌レベルの値の何れか一方を出力させる。出力させた地肌レベルの値は、ACS判定部219に通知される。
したがって、本実施形態のACS判定部219は、画像データと、画像の地肌レベルの値とを用いてACS判定を行うことができる。このため、本実施形態のACS判定部219は、原稿の地肌の色を含めて、カラー画像であるかモノクロ画像であるかを判定でき、判定の精度を向上させることができる。
次に、図3を参照して、第一の実施形態のモノクロ用DMAC230について説明する。図3は、第一の実施形態のモノクロ用DMACを説明する図である。
本実施形態のモノクロ用DMAC230は、メモリライトDMAC231、メモリリードDMAC232、CPUインターフェイス233を有する。
本実施形態のモノクロ用DMAC230には、色補正部221において生成されたモノクロ画像データが圧縮処理部222により圧縮された圧縮後の画像データが入力される。
モノクロ用DMAC230は、モノクロ画像データが入力されると、メモリライトDMAC231により、モノクロ画像データをDRAM203に蓄積する。また、モノクロ用DMAC230は、CPUインターフェイス233がエンジンCPU204よりACSの判定結果の通知を受け、且つ判定結果がモノクロ画像であった場合に、メモリリードDMAC232を起動させる。
メモリリードDMAC232は、起動すると、DRAM203に蓄積したモノクロ画像データを読み出し、PCIEインターフェイス223へ転送する。
また、モノクロ用DMAC230は、ACS判定結果がカラー画像であった場合、メモリリードDMAC232を起動させず、モノクロ画像データを読み出さない。
CPUインターフェイス233は、モノクロ用DMAC230全体の制御を行い、エンジンCPU204から読み書きが可能な各種制御レジスタを有している。各種制御レジスタは、DMA起動命令、データ転送量、開始メモリアドレスなどの従来公知の一般的なDAMに関するパラメータとなる。
尚、図3に示すように、色補正部221において生成され、圧縮処理部222により圧縮されたカラー画像データは、圧縮処理部222から直接PCIEインターフェイス223へ転送される。
PCIEインターフェイス223は、ACS判定部219による判定結果を受けて、コントローラ部300へ転送する画像データを選択する。具体的には、PCIEインターフェイス223は、ACS判定部219の判定結果がカラー画像であった場合、圧縮処理部222から受け付けたカラー画像データを選択し、コントローラ部300へ送信する。
また、PCIEインターフェイス223は、ACS判定部219の判定結果がモノクロ画像であった場合、モノクロ用DMAC230から受け付けたモノクロ画像データを選択し、コントローラ部300へ転送する。
次に、図4及び図5を参照し、本実施形態のエンジン処理部210の動作について説明する。始めに、図4を参照し、ACS判定部219による判定結果がモノクロ画像であった場合のエンジン処理部210の動作を説明する。
図4は、第一の実施形態のエンジン部の動作を説明する第一のシーケンス図である。
本実施形態のエンジン処理部210において、エンジンCPU204は、両面制御用DMAC215の有する3つのDMAC(メモリライトDMAC242、243、メモリリードDMAC244)に対し、データ転送量、メモリアドレス等の公知の制御パラメータを書込む(ステップS401〜403)。
また、エンジンCPU204は、モノクロ用DMAC230のメモリライトDMAC231とメモリリードDMAC232に対しても同様に、制御パラメータを書き込む(ステップS404、405)。尚、図4では、エンジンCPU204から各DMACへ矢印が向いているが、実際は、制御パラメータは、両面制御用DMAC215のCPUインターフェイス241、モノクロ用DMAC230のCPUインターフェイス233を介して書き込まれる。
制御パラメータの設定が完了すると、エンジンCPU204は、両面制御用DMAC215の2つのメモリライトDMAC242、243に対し、起動命令を行う(ステップS406、407)。
両面制御用DMAC215において、メモリライトDMAC242、243が起動すると、スキャナ201、202のそれぞれからエンジン処理部210のメモリライトDMAC242、243に画像データが入力される(ステップS408、409)。
尚、本実施形態では、スキャナ201、202のそれぞれからエンジン処理部210に入力された画像データは、スキャナ特性補正部211、212による処理と、地肌レベル検知部213、214による処理が実施された後に両面制御用DMAC215に転送される。
両面制御用DMAC215は、表面と裏面の画像データのそれぞれが転送されると、メモリライトDMAC242、243により、画像データをDRAM203に書込む(ステップS410、411)。
続いて、両面制御用DMAC215は、ある程度ライン数の画像データがDRAM203に蓄積されたら、メモリライトDMAC242、243によりエンジンCPU204に対し割込みを発行させる。エンジンCPU204は、この割込みをトリガにして、メモリリードDMAC244と、モノクロ用DMAC230のメモリライトDMAC231に起動命令を行う(ステップS412、413)。
起動要求を受けると、両面制御用DMAC215のメモリリードDMAC244は、DRAM203から原稿の表面の画像データを読み出し、ACS判定部219及び画像処理部220へ転送する(ステップS414)。
画像データを受け取った画像処理部220は、画像データに各種の画像データを施し、色補正部221へ転送する。色補正部221は、画像データからカラー画像データと、モノクロ画像データを生成し、圧縮処理部222へ転送する。圧縮処理部222は、カラー画像データを圧縮し、PCIEインターフェイス223へ転送する。
また、圧縮処理部222は、モノクロ画像データを圧縮し、モノクロ用DMAC230へ転送する。モノクロ用DMAC230は、圧縮された画像データを受けてメモリライトDMAC231により、DRAM203へモノクロ画像データを書き込む(ステップS415)。
続いて、DRAM203から1ページ分の表面の画像データの読出しが完了し、さらにACS判定部119での判定処理が完了すると、ACS判定部219からエンジンCPU204に判定結果が通知される(ステップS416)。図4では、ACS判定部219の判定結果がモノクロ画像の場合を示しているため、ここでは、ACS判定部219により、判定結果がモノクロ画像であることを通知するACS割込みがエンジンCPU204に対して発行される。
エンジンCPU204は、ACS判定部219からACS割込みを受けて、モノクロ用DMAC230のメモリリードDMAC232に対し、起動命令を行う(ステップS417)。
その起動命令によって、メモリリードDMAC232は、メモリリードDMAC232により、DRAM203からモノクロ画像データを読み出し、読み出したモノクロ画像データを、PCIEインターフェイス223へ転送する(ステップS418)。
モノクロ画像データの転送が完了すると、モノクロ用DMAC230は、メモリリードDMAC232によりエンジンCPU204に対する割込みを発生させる。
エンジンCPU204は、この割込みをトリガにして、両面制御用DMAC215のメモリリードDMAC244と、モノクロ用DMAC230のメモリライトDMAC231に対して起動命令を行う(ステップS419、420)。
メモリリードDMAC244は、この起動命令を受けて、DRAM203から原稿の裏面の画像データを読み出し、ACS判定部219及び画像処理部220へ転送する(ステップS421)。
また、読み出された画像データは、ステップS415と同様に、カラー画像データはPCIEインターフェイス223へ転送され、モノクロ画像データは、メモリライトDMAC231によりDRAM203に書き込まれる(ステップS422)。
ステップS421における画像データの読み出しが完了し、ACS判定部219によるACS判定が完了すると、ACS判定部219からエンジンCPU204に対し、判定結果がモノクロ画像であることを通知するACS割込みが発生する(ステップS423)。
エンジンCPU204は、このACS割込を受けて、モノクロ用DMAC230のメモリリードDMAC232に対して起動命令を行う(ステップS424)。
メモリリードDMAC232は、起動命令を受けて、DRAM203からモノクロ画像データを読み出し、PCIEインターフェイス223へ転送する(ステップS425)。
両面制御用DMAC215は、ステップS421におけるDRAM203からの画像データの読み出しが、ある程度のライン数に達すると、メモリリードDMAC244により、エンジンCPU204に対して割込みを発生させる。
エンジンCPU204は、この割込みをトリガとして、両面制御用DMAC215のメモリライトDMAC242、243に対して起動命令を行う(ステップS426、427)。
メモリライトDMAC242、243は、起動命令を受けて、次のページの原稿の表面の画像データと裏面の画像データのそれぞれをDRAM203に書き込む(ステップS428、429)。
エンジン処理部210は、次のページの画像データが入力されると、ステップS412以降の処理を繰り返す。
ここで、ステップS410において、メモリライトDMAC242による画像データのDRAM203への書込(読み取り)が完了してから、ステップS428において次のページの画像データのDRAM203への書込(読み取り)を開始するまでの期間を期間Aとする。また、ステップS418において、メモリリードDMAC232がDRAM203からモノクロ画像データの読み出しを完了するまでの期間を期間Bとする。
本実施形態では、DRAM203にカラー画像データを書き込まず、モノクロ画像データのみを書き込む。そして、ACS判定結果がモノクロ画像であった場合にのみ、DRAM203からモノクロ画像データを読み出してPCIEインターフェイス223に転送する。
本実施形態では、このように、DRAM203に対する書き込みと読み出しの対象となる画像データを、容量の小さいモノクロ画像データのみとしている。したがって、本実施形態では、スキャナ201、202が連続して原稿の画像を読み取る際に、最初のページの読み取り完了から次のページの読み取り開始までの期間Aよりも、短い期間Bで、最初のページの画像データの転送を完了することができる。期間Aと期間Bとの関係の詳細は後述する。
尚、本実施形態のACS判定部219は、PCIEインターフェイス223に対してもACS判定の結果を通知する。
図4に示す動作では、本実施形態のPCIEインターフェイス223に対し、モノクロ画像データが転送されるよりも前に、圧縮処理部222からカラー画像データが転送される。そこで、本実施形態のPCIEインターフェイス223は、ACS判定の結果がモノクロ画像であった場合には、先に転送されてきたカラー画像をコントローラ部300に転送せずに保持しておく。そして、PCIEインターフェイス223は、モノクロ画像データが転送された後に、このモノクロ画像データをコントローラ部300へ転送している。
次に、図5を参照し、ACS判定の結果がカラー画像であった場合のエンジン処理部210の動作を説明する。
図5は、第一の実施形態のエンジン部の動作を説明する第二のシーケンス図である。
について説明する。
について説明する。
図5のステップS501からステップS516までの処理は、図4のステップS401からステップS416までの処理と同様であるから、説明を省略する。
図5では、ACS判定の結果がカラー画像であった場合を示している。よって、エンジン処理部210では、ステップS514でメモリリードDMAC244から直接PCIEインターフェイス223に転送されたカラー画像データをそのままコントローラ部300へ転送すれば良い。
そこで、エンジンCPU204は、ACS割込みをトリガにして、両面制御用DMAC215のメモリリードDMAC244と、モノクロ用DMAC230のメモリライトDMAC231に対して起動命令を行い(ステップS517、518)、裏面の画像データの転送の処理を開始する。
ステップS519からステップS521までの処理は、図4のステップS421からステップS423までの処理と同様であるから、説明を省略する。
ステップS521においても、エンジンCPU204は、ACS判定の結果がカラー画像であることを示すACS割込みを受ける。
したがって、エンジンCPU204は、両面制御用DMAC215の2つのメモリライトDMAC242、243に対し、起動命令を行う(ステップS522、523)。
メモリライトDMAC242、243は、起動命令を受けて、次のページの原稿の表面の画像データと裏面の画像データのそれぞれをDRAM203に書き込む(ステップS524、525)。
エンジン処理部210は、次のページの画像データが入力されると、ステップS512以降の処理を繰り返す。
以上のように、本実施形態では、ACS判定の結果がカラー画像であった場合には、ACS判定部219によるACS判定と並行して生成され、PCIEインターフェイス223に転送済みであるカラー画像データをそのままコントローラ部300へ転送する。
以下に、図6を参照し、本実施形態の効果について説明する。図6は、第一の実施形態の効果を説明する図である。
本実施形態では、画像データからカラー画像データとモノクロ画像データとを生成し、モノクロ画像データのみをDRAM203に書き込み、カラー画像データは予めPCIEインターフェイス223へ転送しておく。
このため、本実施形態では、ACS判定部219によるACS判定が行われた後に、DRAM203から読み出す画像データは、モノクロ画像データのみとなる。
モノクロ画像データは、カラー画像データと比較して容量が小さい。したがって、本実施形態では、ACS判定後の画像データの読み出しにかかる時間を、カラー画像データを読み出す場合と比較して短縮することができる。
本実施形態では、ACS判定後の画像データの読み出しにかかる時間を短縮することで、例えば連続して原稿を読み取る際の以下のような問題を解決できる。
DRAM203からカラー画像データを読み出す場合、1枚目の原稿の画像データの書き込みが完了してから、2枚目の原稿の画像データの書き込みを開始するまでの期間Aが、DRAM203からのカラー画像データの読み出しにかかる期間Bと同じになる。
言い換えれば、複数ページの原稿におけるスキャナ201、202の読み取り間隔である期間Aは、DRAM203からの画像データの読み出しにかかる期間Bとなる。
この場合、期間Bは、例えば、エンジン処理部210の内部動作周波数が200MHz、A3サイズの原稿(7016×9921)の場合だと、5nsec×7016×9921=345msecとなる。つまり、DRAM203からカラー画像データを読み出す場合、スキャナ201、202の読み取り間隔である期間Aが300msecを超えることになる。
この場合、画像形成装置100の有するADF(自動給紙機構:Auto Document Feeder)を用いたスキャナによる原稿の読取りにおいて、原稿毎にADFのメカ機構が動作停止状態に陥る可能性がある。
これに対し、本実施形態では、DRAM203から読み出される画像データをモノクロ画像データのみとしているため、期間Bを短縮することができる。したがって、本実施形態によれば、原稿毎にADFのメカ機構が動作停止状態に陥る可能性を回避することができる。
また、本実施形態では、PCIEインターフェイス223からコントローラ部300へ画像データを送信する際のチャンネルとして、C成分の信号、M成分の信号、Y成分の信号、K成分の信号のそれぞれを転送する4チャンネルを有している。また、本実施形態では、モノクロ画像データを送信する場合には、この4チャンネルのうち、K成分の信号と対応するチャンネルを使用する。このため、本実施形態では、4チャンネルと対応する容量のメモリを有していれば良い。
本実施形態によれば、5チャンネルと対応する容量のメモリを有する場合と比較して、コントローラ部300に搭載するDRAM301のメモリ容量を小さくすることができ、コストの低減に貢献することができる。
さらに、本実施形態によれば、地肌レベル検知部213、214をDRAM203とACS判定部219の前段に配置し、ACS判定を行う前の地肌レベル検知を可能としている。このため、本実施形態によれば、ACS判定部219において、地肌レベルを考慮したACS判定を行うことができ、ACS判定の精度を向上させることができる。
(第二の実施形態)
以下に図面を参照して、第二の実施形態について説明する。第二の実施形態では、原稿の読み取りを片面ずつ行う点のみ、第一の実施形態と相違する。よって、以下の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態と同様の符号を付与し、説明を省略する。
以下に図面を参照して、第二の実施形態について説明する。第二の実施形態では、原稿の読み取りを片面ずつ行う点のみ、第一の実施形態と相違する。よって、以下の第二の実施形態の説明では、第一の実施形態との相違点についてのみ説明し、第一の実施形態と同様の機能構成を有するものには第一の実施形態と同様の符号を付与し、説明を省略する。
図7は、第二の実施形態の画像形成装置を説明する図である。
本実施形態の画像形成装置100Aの有するエンジン部200Aは、原稿の読取手段として、スキャナ201のみを有する。
また、エンジン部200Aの有するエンジン処理部210Aは、スキャナ201の後段の処理を行うスキャナ特性補正部211、地肌レベル検知部213を有しており、スキャナ特性補正部212、地肌レベル検知部214は有していない。
また、本実施形態のエンジン処理部210Aは、両面制御用DMAC215の代わりに、片面制御用のDMAC215Aを有する。
DMAC215Aは、メモリライトDMACと地肌レベル保持部と、をそれぞれ1つずつ有する構成となる。
本実施形態の画像形成装置100Aでは、第一の実施形態と同様に、地肌レベル検知部213がACS判定部219の前段に設けられているため、原稿の地肌レベルの値をACS判定部219へ通知することができ、ACS判定の精度を向上させることができる。
また、本実施形態の画像形成装置100Aでは、第一の実施形態と同様に、PCIEインターフェイス223からコントローラ部300への画像データの転送用に4つのチャンネルを有している。したがって、本実施形態では、第一の実施形態と同様に、コントローラ部300におけるDRAM301の容量を、5チャンネルを用いて転送する場合と比較して小さくすることができ、コストの低減に貢献できる。
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
100、100A 画像形成装置
200、200A エンジン部
201、202 スキャナ
203 DRAM
204 エンジンCPU
210、210A エンジン処理部
211、212、スキャナ特性補正部
213、214 地肌レベル検知部
215 両面制御用DMAC
219 ACS判定部
220 画像処理部
221 色補正部
222 圧縮処理部
223 PCIEインターフェイス
230 モノクロ用DMAC
300 コントローラ部
200、200A エンジン部
201、202 スキャナ
203 DRAM
204 エンジンCPU
210、210A エンジン処理部
211、212、スキャナ特性補正部
213、214 地肌レベル検知部
215 両面制御用DMAC
219 ACS判定部
220 画像処理部
221 色補正部
222 圧縮処理部
223 PCIEインターフェイス
230 モノクロ用DMAC
300 コントローラ部
Claims (5)
- 読取手段により読み取られた原稿の画像データのメモリに対する書き込み及び読み出しを制御するメモリ制御部と、
前記メモリの前段に設けられ、前記読取手段に読み取られた所定のライン数の画像データに基づき、前記原稿の地肌レベルを検知する地肌レベル検知部と、
前記画像データの種類を判定する判定部と、を有し、
前記メモリ制御部は、
前記地肌レベル検知部による前記地肌レベルの検知後に、前記メモリに蓄積された前記画像データを読み出して、前記地肌レベルの値と共に前記判定部へ出力する画像処理装置。 - 前記画像データから、カラー画像データとモノクロ画像データとを生成する画像データ生成部と、
前記メモリに対する前記モノクロ画像データの書き込み及び読み出しを制御するモノクロ用メモリ制御部と、
前記カラー画像データ又は前記モノクロ画像データを外部装置へ転送する転送部と、を有し、
前記画像データ生成部は、前記カラー画像データを前記転送部へ出力し、前記モノクロ画像データを前記モノクロ用メモリ制御部へ出力し、
前記判定部による判定結果がモノクロ画像であったとき、
前記モノクロ用メモリ制御部は、
前記メモリから前記モノクロ画像データを読み出して前記転送部へ出力する、請求項1記載の画像処理装置。 - 前記画像データ生成部は、
前記カラー画像データ及び前記モノクロ画像データを生成する色補正部と、
前記カラー画像データ及び前記モノクロ画像データを圧縮して出力する圧縮処理部と、を有する請求項2記載の画像処理装置。 - 前記転送部は、
前記カラー画像データの転送の際に、CMYKに対応した4つのチャンネルを用いて前記外部装置への転送を行い、
前記モノクロ画像データの転送の際に、前記4つのチャンネルのうち、Kと対応したチャンネルを用いて前記外部装置への転送を行う請求項2又は3記載の画像処理装置。 - 前記読取手段と、
請求項1乃至4の何れか一項に記載の画像処理装置と、を有する画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016055810A JP2017175197A (ja) | 2016-03-18 | 2016-03-18 | 画像処理装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016055810A JP2017175197A (ja) | 2016-03-18 | 2016-03-18 | 画像処理装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017175197A true JP2017175197A (ja) | 2017-09-28 |
Family
ID=59971508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016055810A Pending JP2017175197A (ja) | 2016-03-18 | 2016-03-18 | 画像処理装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017175197A (ja) |
-
2016
- 2016-03-18 JP JP2016055810A patent/JP2017175197A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120099151A1 (en) | Image forming apparatus | |
JP2010263328A (ja) | 画像処理装置および画像処理方法 | |
JP6743427B2 (ja) | 情報処理装置、撮像システムおよびデータ転送方法 | |
JP7073634B2 (ja) | 電子装置及びプログラム | |
US10200559B2 (en) | Image scanning apparatus with two-sided scanning, control method therefor, and multifunction apparatus | |
KR102197764B1 (ko) | 링 버스 시스템을 구비한 정보처리장치 및 반도체 집적회로 | |
US9679231B2 (en) | Copier and method in which print processing proceeds prior to storing all read image data exceeding predetermined size when ACS is selected | |
JP2010045764A (ja) | コントローラユニット、及びコントローラユニットの制御方法 | |
US20140139879A1 (en) | Image Forming Apparatus That Allows for a Multi-Operation | |
JP6565462B2 (ja) | 情報処理装置およびデータ転送方法 | |
JP2017175197A (ja) | 画像処理装置及び画像形成装置 | |
US9609173B2 (en) | Memory control circuit and image forming apparatus | |
JP5930834B2 (ja) | 画像処理装置、画像処理方法、画像処理装置の制御方法 | |
US9762770B2 (en) | Image processing apparatus having dynamically reconfigurable circuits to perform image processing, control method thereof, and storage medium storing computer program therefor | |
JP2011071657A (ja) | 画像処理方法及び画像処理装置 | |
JP2017184049A (ja) | 画像形成装置、その制御方法、及びプログラム | |
JP2007281823A (ja) | 画像処理装置及び画像形成装置 | |
JP4223049B2 (ja) | 画像処理装置及び画像形成装置 | |
US9197782B2 (en) | Image processing device and image processing method | |
JP5269044B2 (ja) | 画像処理装置及び画像形成装置 | |
JP2012227598A (ja) | 画像処理装置、画像形成装置、画像処理方法、画像処理プログラム及び記録媒体 | |
JP5245803B2 (ja) | 画像処理装置及び画像処理モジュール | |
US10602014B2 (en) | Image processing apparatus, control method of image processing apparatus, and storage medium | |
JP6194771B2 (ja) | 画像形成装置及び画像形成方法 | |
JP5885694B2 (ja) | 画像処理装置 |