JP2017169403A - Ｐｗｍ制御装置及び該ｐｗｍ制御装置を用いた３レベル電力変換装置 - Google Patents
Ｐｗｍ制御装置及び該ｐｗｍ制御装置を用いた３レベル電力変換装置 Download PDFInfo
- Publication number
- JP2017169403A JP2017169403A JP2016054144A JP2016054144A JP2017169403A JP 2017169403 A JP2017169403 A JP 2017169403A JP 2016054144 A JP2016054144 A JP 2016054144A JP 2016054144 A JP2016054144 A JP 2016054144A JP 2017169403 A JP2017169403 A JP 2017169403A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- level power
- power converter
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 230000000903 blocking effect Effects 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 238000004088 simulation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
Abstract
【課題】２レベル電力変換装置用のＰＷＭ信号を出力する２レベル制御回路を用いて、３レベル電力変換装置用のＰＷＭ信号を生成するＰＷＭ制御装置を提供する。
【解決手段】２レベル電力変換装置用の２レベル制御回路２３から出力された信号を、ＰＷＭ信号変換回路２００および２１０に入力し、ＰＷＭ信号変換回路２００から出力された出力信号２０１をスイッチ駆動回路を介して半導体スイッチ３１のゲートに入力し、ＰＷＭ信号変換回路２００から出力された出力信号２０２をスイッチ駆動回路を介して半導体スイッチ３３のゲートに入力し、ＰＷＭ信号変換回路２１０から出力された出力信号２１１をスイッチ駆動回路を介して半導体スイッチ３４のゲートに入力し、ＰＷＭ信号変換回路２１０から出力された出力信号２１２をスイッチ駆動回路を介して半導体スイッチ３２のゲートに入力することで、Ｕ相分の主回路３７を実現する。
【選択図】図４
【解決手段】２レベル電力変換装置用の２レベル制御回路２３から出力された信号を、ＰＷＭ信号変換回路２００および２１０に入力し、ＰＷＭ信号変換回路２００から出力された出力信号２０１をスイッチ駆動回路を介して半導体スイッチ３１のゲートに入力し、ＰＷＭ信号変換回路２００から出力された出力信号２０２をスイッチ駆動回路を介して半導体スイッチ３３のゲートに入力し、ＰＷＭ信号変換回路２１０から出力された出力信号２１１をスイッチ駆動回路を介して半導体スイッチ３４のゲートに入力し、ＰＷＭ信号変換回路２１０から出力された出力信号２１２をスイッチ駆動回路を介して半導体スイッチ３２のゲートに入力することで、Ｕ相分の主回路３７を実現する。
【選択図】図４
Description
本発明は、３レベル電力変換装置用のＰＷＭ制御装置に関し、特に、２レベル電力変換装置用ＰＷＭ信号を出力する２レベル制御回路に当該２レベル制御回路の出力を受ける回路を付加して、３レベル電力変換装置用のＰＷＭ制御装置とする技術に関する。
３レベル電力変換装置に用いるＰＷＭ信号を生成する回路方式としては、例えば、下記の特許文献１ないし３に示されるように、３レベル電力変換装置に特化してＰＷＭ制御方式を実現する電力変換装置用の制御回路が知られている。すなわち、
下記特許文献１には、３レベル変換器において、高速な電流制御の応答を可能としながら、高調波抑制が可能且つスイッチング周波数が大幅に変動することの無いＰＷＭ制御方式を実現する電力変換器用制御回路が開示されている。
下記特許文献１には、３レベル変換器において、高速な電流制御の応答を可能としながら、高調波抑制が可能且つスイッチング周波数が大幅に変動することの無いＰＷＭ制御方式を実現する電力変換器用制御回路が開示されている。
また下記特許文献２には、３相Ｕ,Ｖ，Ｗの各相を制御する制御手段が、変調信号生成手段からの変調信号λとキャリア信号生成手段からのキャリア信号とを用いてＰＷＭ演算処理を行って、各相のスイッチングレグのスイッチング素子Ｔ１〜Ｔ４を制御する制御信号を生成する３レベルインバータが開示されている。
また下記特許文献３には、３レベル以上のマルチレベルインバータに特化してＰＷＭ制御方式を実現する電力変換装置の制御回路が開示され、さらに電力変換用制御部をＡＳＩＣ(Application Specific Integrated Circuit)等で構成することが開示されている。
上記特許文献１ないし３に記載されたＰＷＭ制御装置は、主に３レベル電力変換装置用に特化したものを開示している。しかしながら、２レベル電力変換装置用のＰＷＭ制御装置と３レベル電力変換装置用のＰＷＭ制御装置とは互換性がないため、ＰＷＭ制御装置（ＰＷＭ信号発生装置）をそれぞれ個別に用意しなければならないという課題がある。
そこで本発明の目的は、２レベル電力変換装置用ＰＷＭ信号を出力する２レベル制御回路を用いて３レベル電力変換装置用のＰＷＭ信号を容易に生成可能とするＰＷＭ制御装置及び該ＰＷＭ制御装置を用いた３レベル電力変換装置を提供することにある。
上記課題を解決するために本発明のＰＷＭ制御装置は、３レベル電力変換装置を構成する半導体素子を駆動するための制御信号生成回路を内蔵するＰＷＭ制御装置において、
２レベル電力変換装置用のＰＷＭ信号を出力する２レベル制御回路と、前記２レベル制御回路から出力されるＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する変換部と、変換した３レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置のスイッチ部を駆動する駆動部に出力する出力部と、を有していることを特徴とする。
２レベル電力変換装置用のＰＷＭ信号を出力する２レベル制御回路と、前記２レベル制御回路から出力されるＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する変換部と、変換した３レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置のスイッチ部を駆動する駆動部に出力する出力部と、を有していることを特徴とする。
また本発明のＰＷＭ制御装置を用いた３レベル電力変換装置は、ＰＷＭ制御装置をあらかじめ２セット用意し、用意した前記２セットのＰＷＭ制御装置の各々の入力部に、前記２レベル制御回路から出力されるＰＷＭ信号を入力するとともに前記２セットのＰＷＭ制御装置の各々の出力部から出力される信号を３レベル電力変換装置主回路の上アームおよび下アームを構成する、もしくは上アーム，下アームおよび逆阻止スイッチ手段を構成する４つの半導体スイッチのゲートにそれぞれの駆動部を介して入力し、前記３レベル電力変換装置主回路の出力部から交流信号を得ることを特徴とする
本発明によれば、既存の２レベル電力変換装置用のＰＷＭ信号を生成する２レベル制御回路に変更を加える必要が無く、また新たな３レベル電力変換装置用のＰＷＭ信号を生成する専用の３レベル制御回路を作成する必要がなく、既存の２レベル制御回路にその出力を３レベル電力変換装置用のＰＷＭ信号に変換する回路を付加することで３レベル電力変換装置用のＰＷＭ制御装置を実現することが可能となる。
つまり、既存の２レベル制御回路に新たな回路を付加するだけで、３レベル電力変換装置用のＰＷＭ信号に容易に変換することが可能になる。
以下、本発明の実施の形態について、詳細に説明する。
図１は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路の最小構成を示すブロック回路図であり、図２は、従来技術としての２レベル電力変換装置の主回路２５の構成を示す図である。
図１は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路の最小構成を示すブロック回路図であり、図２は、従来技術としての２レベル電力変換装置の主回路２５の構成を示す図である。
図１において、２レベル制御回路２３（図２参照）から出力されたＰＷＭ信号(図２にはＵ相分の信号として示してある)が入力部１０１に入力される。入力部１０１に入力された信号は、ローパスフィルタ１０２によって高周波成分を除去し、基本波成分のみの信号を得て後段の分周回路(１／２分周器)１０３に入力する。
基本波成分のみの信号は、分周回路１０３において分周回路１０３の入力端子の閾値により２値化されるとともに周波数が１／２倍に分周され、次段の遅延回路（Delay回路）１０４によってさらに位相がずらされた信号に変換される。
遅延回路（Delay回路）１０４の出力信号と入力部１０１に入力された信号とがＡＮＤ回路１０５に入力され、ＡＮＤ回路１０５からの出力は、その一つが(第１の)出力信号(例．Ｕ相の上アームの半導体スイッチＴ１の駆動信号)として出力部１０７から出力され、またＡＮＤ回路１０５の出力より分岐されたもう一方の信号は、ＮＯＴ回路１０６を介して(第２の)出力信号(例．Ｕ相の下アームの半導体スイッチＴ３の駆動信号)として出力部１０８から出力される。ＡＮＤ回路１０５とＮＯＴ回路１０６は分岐回路を構成し、当該分岐回路は３レベル電力変換装置のＰＷＭ制御装置の出力部を構成する。
なお、３レベル電力変換装置の主回路を構成する各相のスイッチングレグにおける半導体スイッチは、通常、上から順にＴ１〜Ｔ４というように呼称されることが多い。
図２に示されるように２レベル電力変換装置では、２レベル制御回路２３から出力されたＰＷＭ信号は、スイッチ駆動回路２６を介して、例えば、２レベル電力変換装置のＵ相分のスイッチングレグ２４を構成する半導体スイッチ２１および半導体スイッチ２２のゲートに入力される。このスイッチングレグをＶ相、Ｗ相分についても用意して３相２レベル電力変換装置を構成する。なお、半導体スイッチ２１および半導体スイッチ２２のゲートに入力される信号は、２つの半導体スイッチが同時にオンしないように、互いに反転した信号となっている。互いに反転した信号となっているので、両者の信号の位相差は１８０度である。
図２に示されるように２レベル電力変換装置では、２レベル制御回路２３から出力されたＰＷＭ信号は、スイッチ駆動回路２６を介して、例えば、２レベル電力変換装置のＵ相分のスイッチングレグ２４を構成する半導体スイッチ２１および半導体スイッチ２２のゲートに入力される。このスイッチングレグをＶ相、Ｗ相分についても用意して３相２レベル電力変換装置を構成する。なお、半導体スイッチ２１および半導体スイッチ２２のゲートに入力される信号は、２つの半導体スイッチが同時にオンしないように、互いに反転した信号となっている。互いに反転した信号となっているので、両者の信号の位相差は１８０度である。
図３は、従来技術としての３レベル電力変換装置の主回路３８の構成を示す図である。図３において、半導体スイッチ３１〜３４はＵ相分のスイッチングレグを構成し、このスイッチングレグをＶ相、Ｗ相分についてさらに用意して３相３レベル電力変換装置を構成する。
図３に示された３レベル制御回路３５で生成されたＰＷＭ信号は、Ｕ相の半導体スイッチを駆動するスイッチ駆動回路３６を介して、例えば、Ｕ相分のスイッチングレグを構成する半導体スイッチ３１〜３４のゲートに入力される。また、２つのダイオードからなる直列回路が、半導体スイッチ３１と３２の接続点および半導体スイッチ３２と３３の接続点の間に接続され、２つのダイオードの接続点には３レベルのうちの中間電圧が接続されている。この構成により、半導体スイッチ３１，３２がオンで半導体スイッチ３３，３４がオフのときにスイッチングレグから高電圧が出力され、半導体スイッチ３１，３２がオフで半導体スイッチ３３，３４がオンのときにスイッチングレグから低電圧が出力される。そして、半導体スイッチ３１，３４がオフで半導体スイッチ３２，３３がオンのときにスイッチングレグから中間電圧が出力される。
図４は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その１)である。２レベル制御回路２３およびＰＷＭ信号変換回路２００，２１０が３レベル電力変換装置のＰＷＭ制御装置を構成している（以下、同様）。
図４において、２レベル電力変換装置用の２レベル制御回路２３から出力された２レベル電力変換装置の上アーム向け信号を、ＰＷＭ信号変換回路２００および２１０に入力し、ＰＷＭ信号変換回路２００から出力された出力信号２０１をスイッチ駆動回路を介してＵ相の上アームを構成する半導体スイッチ３１のゲートに入力し、ＰＷＭ信号変換回路２００から出力された出力信号２０２をスイッチ駆動回路を介してＵ相の下アームを構成する半導体スイッチ３３のゲートに入力する。なお、ＰＷＭ信号変換回路２００および２１０を構成する両者の遅延回路１０４の遅延量には、ＰＷＭ信号変換回路の出力信号の半周期（ローパスフィルタ１０２から出力される基本波の１周期）の差を設定する。 また、ＰＷＭ信号変換回路２１０から出力された出力信号２１１をスイッチ駆動回路を介してＵ相の下アームを構成する半導体スイッチ３４のゲートに入力し、ＰＷＭ信号変換回路２１０から出力された出力信号２１２をスイッチ駆動回路を介してＵ相の上アームを構成する半導体スイッチ３２のゲートに入力することで、３相３レベル電力変換装置のＵ相分の主回路３７（スイッチングレグ）を実現する。
これを３相のＶ相、Ｗ相分についても用意して３相３レベル電力変換装置の主回路３８を構成する。
図５は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その２)である。すなわち、図４の３レベル電力変換装置のＵ相用の主回路（スイッチングレグ）を、半導体スイッチ４１から４４によって構成されるＴ-ｔｙｐｅ回路に適用し、これを３相のＶ相、Ｗ相分についても用意して３レベル電力変換装置の主回路４５を実現する例を示す図である。
図５は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その２)である。すなわち、図４の３レベル電力変換装置のＵ相用の主回路（スイッチングレグ）を、半導体スイッチ４１から４４によって構成されるＴ-ｔｙｐｅ回路に適用し、これを３相のＶ相、Ｗ相分についても用意して３レベル電力変換装置の主回路４５を実現する例を示す図である。
図５において、２レベル電力変換装置の２レベル制御回路２３、ＰＷＭ信号変換回路２００及び２１０の構成は図４と同じである。この場合、ＰＷＭ信号変換回路２００から出力された出力信号２０１はスイッチ駆動回路を介してＵ相の上アームを構成する半導体スイッチ４１に入力され、ＰＷＭ信号変換回路２００から出力された出力信号２０２はスイッチ駆動回路を介してＵ相の上下アームの中間点と中間電圧とを接続するための半導体スイッチ４２に入力される。
また、ＰＷＭ信号変換回路２１０から出力された出力信号２１１はスイッチ駆動回路を介してＵ相の下アームを構成する半導体スイッチ４４に入力され、ＰＷＭ信号変換回路２１０から出力された出力信号２１２はスイッチ駆動回路を介してＵ相の上下アームの中間点と中間電圧とを接続するための半導体スイッチ４３に入力されることで、３相３レベル電力変換装置のＵ相分の主回路４０を実現する。なお、半導体スイッチ４２，４３は上下アームの中間点（半導体スイッチ４１と４２の接続点、出力部でもある。）と３レベルのうちの中間電圧を結ぶスイッチ回路を構成している。半導体スイッチ４１，４２がオフでこのスイッチ回路がオンのとき、Ｕ相から中間電圧が出力される。
これを３相のＶ相、Ｗ相分についても用意して３相３レベル電力変換装置を構成する。
図６は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その３)である。すなわち、図４の３レベル電力変換装置のＵ相用の主回路を、半導体スイッチ５１から５４によって構成されるＴ-ｔｙｐｅ回路に適用して、これを３相のＶ相、Ｗ相分についても用意して３レベル電力変換装置を実現する例を示す図である。なお、半導体スイッチ５２と半導体スイッチ５３は逆阻止型半導体スイッチである。
図６は、本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を有する３レベル電力変換装置の構成を示すブロック図(その３)である。すなわち、図４の３レベル電力変換装置のＵ相用の主回路を、半導体スイッチ５１から５４によって構成されるＴ-ｔｙｐｅ回路に適用して、これを３相のＶ相、Ｗ相分についても用意して３レベル電力変換装置を実現する例を示す図である。なお、半導体スイッチ５２と半導体スイッチ５３は逆阻止型半導体スイッチである。
図６において、２レベル電力変換装置の２レベル制御回路２３、ＰＷＭ信号変換回路２００及び２１０の構成は図４と同じである。この場合、ＰＷＭ信号変換回路２００から出力された出力信号２０１はスイッチ駆動回路を介してＵ相の上アームを構成する半導体スイッチ５１に入力され、ＰＷＭ信号変換回路２００から出力された出力信号２０２はスイッチ駆動回路を介してＵ相の上下アームの中間点と中間電圧とを接続するための半導体スイッチ５２に入力される。
また、ＰＷＭ信号変換回路２１０から出力された出力信号２１１はスイッチ駆動回路を介してＵ相の下アームを構成する半導体スイッチ５４に入力され、ＰＷＭ信号変換回路２１０から出力された出力信号２１２はスイッチ駆動回路を介してＵ相の上下アームの中間点と中間電圧とを接続するための半導体スイッチ５３に入力されることで、３相３レベル電力変換装置のＵ相分の主回路（スイッチングレグ）５０を実現する。なお、半導体スイッチ５２，５３は上下アームの中間点（半導体スイッチ５１と５２の接続点、出力部でもある。）と３レベルのうちの中間電圧を結ぶスイッチ回路を構成している。半導体スイッチ５１，５２がオフでこのスイッチ回路がオンのとき、Ｕ相から中間電圧が出力される。
これを３相のＶ相、Ｗ相分についても用意して２相３レベル電力変換装置の主回路５５を構成する。
図７は、図４に示した本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路の変形例を示す図である。すなわち、図４に示したＰＷＭ信号変換回路２００および２１０を変形した構成例を示すものである。
図７は、図４に示した本発明の実施形態に係る、２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路の変形例を示す図である。すなわち、図４に示したＰＷＭ信号変換回路２００および２１０を変形した構成例を示すものである。
図７においてＰＷＭ信号変換回路の変形例２２０は、図４に示されたＰＷＭ信号変換回路２００内のＡＮＤ回路およびＮＯＴ回路の組を、さらにもう一組追加し、また追加したＡＮＤ回路の入力部の一方（遅延回路（Delay回路）１０４の出力に接続される側）にＮＯＴ回路を付加したものであり、その動作は図４と同じであり、当業者なら容易に理解可能であることからその説明を省略する。なお、２レベル制御回路２３およびＰＷＭ信号変換回路２２０が３レベル電力変換装置のＰＷＭ制御装置を構成している。
図８は、本発明の実施形態に係るＰＷＭ制御装置の効果を説明するために実施した回路シミュレーションにより得られた波形図である。なお、ここでのシミュレーションの対象回路は、図４〜６のＰＷＭ信号変換回路２００および２１０である。図８の上から２段目に示すグループの３つの波形は、それぞれ２レベル制御回路２３から得られるＵ相，Ｖ相，Ｗ相の上アームに対するＰＷＭ信号である（下アームに対する信号は図８に示すものを反転したものになる）。Ｕ相におけるローパスフィルタ１０２の出力信号の波形を、遅延回路１０４の入力端子の閾値を示す直線とともに図８の最上段に示す。ローパスフィルタ１０２の出力信号は、分周回路１０３においてその入力端子の閾値により２値化されるとともに周波数が１／２倍に分周され、次段の遅延回路（Delay回路）１０４によってさらに所定時間遅延されて位相がずらされた信号に変換される。図８の３段目のグループに遅延回路（Delay回路）１０４の出力信号を示す。なお、図８の３段目に示されている３つの信号は、それぞれ２レベル制御回路２３から得られるＵ相，Ｖ相，Ｗ相の上アームに対するＰＷＭ信号から得られたものを示す。
図８の３段目，４段目，５段目に示されているグループは、それぞれＵ相，Ｖ相，Ｗ相の４つのスイッチ素子（図４の３１〜３４に相当）に対する駆動信号を示すものである。各グループに示される４つの信号は、それぞれ上から順に、図４〜６に示す信号２０１，２１１，２０２，２１２に対応する。図４等に示される３レベル電力変換装置の主回路３８に入力されるＰＷＭ信号波形が得られているのが分かる。
図９は、図８で確認されたＰＷＭ信号を本実施形態に係る３レベル電力変換装置において実証するための回路シミュレーション結果を示す波形図である。
図９の回路シミュレーション結果から分かるように、一例としてＵ相の出力電流波形として正弦波出力（上から３つ目参照）が得られており、図３に示される従来の３レベル制御回路と同等の信号が、図９の回路シミュレーション結果を参照することで分かり、このことから本発明の２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を付加することによって３レベル電力変換装置用ＰＷＭ信号が得られていることが確認できる。
図９の回路シミュレーション結果から分かるように、一例としてＵ相の出力電流波形として正弦波出力（上から３つ目参照）が得られており、図３に示される従来の３レベル制御回路と同等の信号が、図９の回路シミュレーション結果を参照することで分かり、このことから本発明の２レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する回路を付加することによって３レベル電力変換装置用ＰＷＭ信号が得られていることが確認できる。
以上における説明では、３相の内の一つの相、例えばＵ相についての動作を説明し、３相のＶ相、Ｗ相に対する説明を省略したが、３相のＶ相、Ｗ相に対しても、一つの２レベル制御回路２３により対応できることは当業者なら容易に理解できるであろう。
また、各相の遅延回路１０４は互いにＰＷＭ信号変換回路の出力信号周期の１２０度に対応する量（例えば、図４〜７のＰＷＭ信号変換回路２００，２２０の遅延回路１０４の位相遅れ量を、Ｕ相は０度、Ｖ相は１２０度、Ｗ相は２４０度に対応した量とし、図４〜６のＰＷＭ信号変換回路２１０の遅延回路１０４の位相遅れ量を、Ｕ相は１８０度、Ｖ相は３００度、Ｗ相は６０度に対応した量とする。）ずれた信号を作っている。
そして、２レベル制御回路２３の出力信号を１／２分周したものの周波数、あるいは出力信号の周期を２倍したものが、各相の出力の周波数あるいは周期となる。その結果、図８の下段に示すような２レベルＰＷＭ信号から３レベルのＰＷＭ信号が生成されることが理解できるであろう。
なお、上記の２レベル制御回路２３がＵ相、Ｖ相、Ｗ相のそれぞれに設けられている（合計で３つある）場合は、遅延回路１０４を省略することができる。
２１ ２レベル電力変換装置のＵ相上アームスイッチ（半導体スイッチ）
２２ ２レベル電力変換装置のＵ相下アームスイッチ（半導体スイッチ）
２３ ２レベル制御回路(ＰＷＭ信号生成回路)
２４ ２レベル電力変換装置のＵ相分のスイッチングレグ
２５ ３相２レベル電力変換装置の主回路
２６、３６ スイッチ駆動回路
３１〜３４ 半導体スイッチ
３５ ３レベル制御回路(ＰＷＭ信号生成回路)
３７、４０、５０ ３レベル電力変換装置のＵ相分の主回路
３８、４５、５５ ３相３レベル電力変換装置の主回路
４１〜４４ 半導体スイッチ
５１、５４ 半導体スイッチ
５２、５３ 逆阻止型半導体スイッチ
１０１ 入力部
１０２ ローパスフィルタ(ＬＰＦ)
１０３ 分周回路(１／２分周器)
１０４ 遅延回路
１０５ ＡＮＤ回路
１０６ ＮＯＴ回路
１０７、１０８ 出力部
２０１、２０２、２１１、２１２ 出力信号
２００、２１０ ＰＷＭ信号変換回路
２２０ ＰＷＭ信号変換回路の変形例
２２ ２レベル電力変換装置のＵ相下アームスイッチ（半導体スイッチ）
２３ ２レベル制御回路(ＰＷＭ信号生成回路)
２４ ２レベル電力変換装置のＵ相分のスイッチングレグ
２５ ３相２レベル電力変換装置の主回路
２６、３６ スイッチ駆動回路
３１〜３４ 半導体スイッチ
３５ ３レベル制御回路(ＰＷＭ信号生成回路)
３７、４０、５０ ３レベル電力変換装置のＵ相分の主回路
３８、４５、５５ ３相３レベル電力変換装置の主回路
４１〜４４ 半導体スイッチ
５１、５４ 半導体スイッチ
５２、５３ 逆阻止型半導体スイッチ
１０１ 入力部
１０２ ローパスフィルタ(ＬＰＦ)
１０３ 分周回路(１／２分周器)
１０４ 遅延回路
１０５ ＡＮＤ回路
１０６ ＮＯＴ回路
１０７、１０８ 出力部
２０１、２０２、２１１、２１２ 出力信号
２００、２１０ ＰＷＭ信号変換回路
２２０ ＰＷＭ信号変換回路の変形例
Claims (8)
- ３レベル電力変換装置を構成する半導体素子を駆動するための制御信号生成回路を内蔵するＰＷＭ制御装置において、
２レベル電力変換装置用のＰＷＭ信号を出力する２レベル制御回路と、
前記２レベル制御回路から出力されるＰＷＭ信号を３レベル電力変換装置用のＰＷＭ信号に変換する変換部と、
変換した３レベル電力変換装置用のＰＷＭ信号を３レベル電力変換装置のスイッチ部を駆動する駆動部に出力する出力部と、
を有していることを特徴とするＰＷＭ制御装置。 - 請求項１に記載のＰＷＭ制御装置において、
前記変換部は、
前記２レベル制御回路から出力されるＰＷＭ信号を濾過してＰＷＭ信号の基本波を取り出すローパスフィルタと、
前記ローパスフィルタの出力から得られたＰＷＭ信号の基本波を２値化するとともに、その位相をずらす遅延回路と、
前記遅延回路の出力信号を１／２分周する分周回路と、
を有し、
前記出力部は、
前記分周回路から出力された信号と、前記２レベル制御回路から出力されるＰＷＭ信号との論理積をとるＡＮＤ回路と、
前記ＡＮＤ回路から出力される信号を反転した信号を出力するＮＯＴ回路を備える分岐回路を有する、
ことを特徴とするＰＷＭ制御装置。 - 請求項２に記載のＰＷＭ制御装置において、
前記分岐回路は、
前記ＡＮＤ回路から出力される信号を前記電力変換装置のスイッチ部を駆動する第１の駆動部に出力し、
前記ＮＯＴ回路から出力される信号を前記電力変換装置のスイッチ部を駆動する第２の駆動部に出力する、
ことを特徴とするＰＷＭ制御装置。 - 前記請求項１ないし３のいずれか一項に記載のＰＷＭ制御装置をあらかじめ２セット用意し、
用意した前記２セットのＰＷＭ制御装置の各々の入力部に、前記２レベル制御回路から出力されるＰＷＭ信号を入力するとともに前記２セットのＰＷＭ制御装置の各々の出力部から出力される信号を３レベル電力変換装置主回路の上アームおよび下アームを構成する、もしくは上アーム，下アームおよび逆阻止スイッチ手段を構成する４つの半導体スイッチのゲートにそれぞれの駆動部を介して入力し、前記３レベル電力変換装置主回路の出力部から交流信号を得ることを特徴とする３レベル電力変換装置。 - 請求項４に記載の３レベル電力変換装置において、
前記３レベル電力変換装置の主回路は、
中間レベル入力端子と上下アームを繋ぐ端子との間に２つの半導体素子を逆向きに直列または並列に接続して成る逆阻止スイッチ手段を有し、
前記逆阻止スイッチ手段の各ゲートに前記２セットのＰＷＭ制御装置の出力部から出力される別個の信号をそれぞれに入力する、
ことを特徴とする３レベル電力変換装置。 - 第２の分岐回路を追加した前記請求項２または３に記載のＰＷＭ制御装置をあらかじめ１セット用意し、
前記第２の分岐回路は、前記分周回路から出力される信号を反転した信号と、前記２レベル制御回路から出力されるＰＷＭ信号を反転した信号との論理積を第２のＡＮＤ回路によりとって出力するとともに、前記第２のＡＮＤ回路から出力される信号を第３のＮＯＴ回路により反転して出力し、
前記１セットのＰＷＭ制御装置の入力部に、前記２レベル制御回路から出力されるＰＷＭ信号を入力し、
前記１セットのＰＷＭ制御装置の分岐回路および第２の分岐回路から出力される４つの信号を３レベル電力変換装置主回路の上アームおよび下アームを構成する、もしくは上アーム，下アームおよび逆阻止スイッチ手段を構成する４つの半導体スイッチのゲートにそれぞれの駆動部を介して入力し、前記３レベル電力変換装置主回路の出力部から交流信号を得ることを特徴とする３レベル電力変換装置。 - 請求項６に記載の３レベル電力変換装置において、
前記３レベル電力変換装置の主回路は、
中間レベル入力端子と上下アームを繋ぐ端子との間に２つの半導体素子を逆向きに直列または並列に接続して成る逆阻止スイッチ手段を有し、
前記逆阻止スイッチ手段の各ゲートに前記１セットのＰＷＭ制御装置の出力部から出力される別個の信号をそれぞれに入力する、
ことを特徴とする３レベル電力変換装置。 - 前記請求項４ないし７のいずれか一項に記載の３レベル電力変換装置をあらかじめ３セット用意し、各相の前記３レベル電力変換装置の出力の位相が互いに１２０度異なるよう、前記各相の３レベル電力変換装置の遅延回路の遅延量を設定することを特徴とする３相３レベル電力変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016054144A JP6699265B2 (ja) | 2016-03-17 | 2016-03-17 | Ｐｗｍ制御装置及び該ｐｗｍ制御装置を用いた３レベル電力変換装置 |
| US15/450,901 US9979277B2 (en) | 2016-03-17 | 2017-03-06 | PWM control device and three-level power conversion device using PWM control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016054144A JP6699265B2 (ja) | 2016-03-17 | 2016-03-17 | Ｐｗｍ制御装置及び該ｐｗｍ制御装置を用いた３レベル電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017169403A true JP2017169403A (ja) | 2017-09-21 |
| JP6699265B2 JP6699265B2 (ja) | 2020-05-27 |
Family
ID=59847703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016054144A Active JP6699265B2 (ja) | 2016-03-17 | 2016-03-17 | Ｐｗｍ制御装置及び該ｐｗｍ制御装置を用いた３レベル電力変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9979277B2 (ja) |
| JP (1) | JP6699265B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110365046A (zh) * | 2019-07-16 | 2019-10-22 | 中天昱品科技有限公司 | 一种三电平逆变器驱动装置 |
| CN111049408B (zh) * | 2020-01-06 | 2020-10-13 | 山东华天电气有限公司 | 一种i型三电平驱动时序保护电路 |
| DE102021206853B3 (de) * | 2021-06-30 | 2022-02-10 | Vitesco Technologies GmbH | Treiberschaltung mit zwei kaskadierten Halbbrückentreibern zur Ansteuerung von drei Transistoren |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001065675A1 (fr) * | 2000-02-28 | 2001-09-07 | Kabushiki Kaisha Yaskawa Denki | Procede de commande d'impulsion de modulation de largeur d'impulsion (pwm) |
| JP2005535277A (ja) * | 2002-07-31 | 2005-11-17 | エス エム シー エレクトリカル プロダクツ インコーポレーテッド | 中〜高電圧、３レベル以上のａｃ駆動インバーターブリッジを駆動する低電圧、２レベル、６パルス誘導モーターコントローラー |
| US20090284997A1 (en) * | 2008-05-13 | 2009-11-19 | Nguyen Vietson M | Method to create pwm switching with near zero common mode noise |
| WO2012025978A1 (ja) * | 2010-08-23 | 2012-03-01 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006109541A (ja) | 2004-09-30 | 2006-04-20 | Toshiba Corp | 電力変換器の制御装置 |
| US8411473B2 (en) * | 2010-12-20 | 2013-04-02 | Allis Electric Co., Ltd. | Three-phase power supply with three-phase three-level DC/DC converter |
| JP2013158093A (ja) | 2012-01-27 | 2013-08-15 | Fuji Electric Co Ltd | ３レベル電力変換装置 |
| JP6075024B2 (ja) | 2012-11-19 | 2017-02-08 | 富士電機株式会社 | マルチレベルインバータ |
| WO2015133985A1 (en) * | 2014-03-03 | 2015-09-11 | Schneider Electric It Corporation | Systems and methods for improving efficiency of a neutral-point-clamped inverter |
| JP6295809B2 (ja) | 2014-04-28 | 2018-03-20 | 株式会社安川電機 | 電力変換装置、制御装置および電力変換装置の制御方法 |
-
2016
- 2016-03-17 JP JP2016054144A patent/JP6699265B2/ja active Active
-
2017
- 2017-03-06 US US15/450,901 patent/US9979277B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001065675A1 (fr) * | 2000-02-28 | 2001-09-07 | Kabushiki Kaisha Yaskawa Denki | Procede de commande d'impulsion de modulation de largeur d'impulsion (pwm) |
| JP2005535277A (ja) * | 2002-07-31 | 2005-11-17 | エス エム シー エレクトリカル プロダクツ インコーポレーテッド | 中〜高電圧、３レベル以上のａｃ駆動インバーターブリッジを駆動する低電圧、２レベル、６パルス誘導モーターコントローラー |
| US20090284997A1 (en) * | 2008-05-13 | 2009-11-19 | Nguyen Vietson M | Method to create pwm switching with near zero common mode noise |
| WO2012025978A1 (ja) * | 2010-08-23 | 2012-03-01 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9979277B2 (en) | 2018-05-22 |
| US20170271995A1 (en) | 2017-09-21 |
| JP6699265B2 (ja) | 2020-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5734672B2 (ja) | 半導体電力変換装置 | |
| RU2693573C1 (ru) | Бестрансформаторный многоуровневый преобразователь среднего напряжения и способ для управления бестрансформаторным многоуровневым преобразователем среднего напряжения | |
| JP5457449B2 (ja) | 電力変換装置 | |
| US9007789B2 (en) | Electric circuit for high voltage power conversion | |
| EP3076539A1 (en) | Discontinuous PWM with overmodulation and neutral point balancing for 3-level converters | |
| JP6699265B2 (ja) | Ｐｗｍ制御装置及び該ｐｗｍ制御装置を用いた３レベル電力変換装置 | |
| JP6208089B2 (ja) | ３レベル三相インバータの駆動制御装置 | |
| Sajadian et al. | Three-phase DC-AC converter with five-level four-switch characteristic | |
| JP5121755B2 (ja) | 電力変換装置 | |
| Dordevic et al. | A comparison of PWM techniques for three-level five-phase voltage source inverters | |
| JP5843052B2 (ja) | インバータ装置 | |
| Dabour et al. | A simple CB-PWM technique for five-phase matrix converters including over-modulation mode | |
| CN103312209A (zh) | 新型三电平电压源逆变器 | |
| CN112740526A (zh) | 多电平逆变器 | |
| JP6009833B2 (ja) | 電力変換装置 | |
| Prathiba et al. | Multi carrier PWM based multi level inverter for high power applications | |
| Lakwal et al. | Modeling and simulation of a novel multilevel inverter for PV systems using unequal DC sources | |
| Raja et al. | New switch ladder topology for five phase multilevel inverter fed five phase induction motor | |
| Wu et al. | Zero-crossing disturbance elimination and spectrum analysis of single-carrier seven-level SPWM | |
| Kokate et al. | Comparison of simulation results three-level and five-level H-bridge inverter and hardware implementation of single leg H-bridge three-level inverter | |
| JP2013169026A (ja) | 中性点クランプ式インバータ | |
| Lavanya et al. | A novel technique for simulation & analysis of SVPWM two & three-level inverters | |
| Rachel et al. | design of seven level cascaded H-bridge inverter using MLI with 3 phase DC source by carrier overlapping | |
| EP2882088A1 (en) | 3-level inverter | |
| Bouhali et al. | Modeling and control of the three-phase NPC multilevel converter using an equivalent matrix structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200316 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20200316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200413 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6699265 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |