JP2017168702A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2017168702A JP2017168702A JP2016053320A JP2016053320A JP2017168702A JP 2017168702 A JP2017168702 A JP 2017168702A JP 2016053320 A JP2016053320 A JP 2016053320A JP 2016053320 A JP2016053320 A JP 2016053320A JP 2017168702 A JP2017168702 A JP 2017168702A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bonding wires
- wire
- capillary
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
- H01L2224/85122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
- H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
Abstract
Description
本発明の実施形態は、半導体装置の製造方法に関する。 Embodiments described herein relate generally to a method for manufacturing a semiconductor device.
NAND型フラッシュメモリ等のメモリチップを内蔵する半導体記憶装置においては、小型化と高容量化が急速に進められている。半導体記憶装置のような半導体装置では、小型化と高容量化を両立させるために、例えば回路基材上に複数のメモリチップ等の半導体チップを順に積層し、これら半導体チップを樹脂層で封止した構成が適用されている。さらに、回路基材の端子や半導体チップの電極パッドに関しては、形成ピッチの狭ピッチ化が進められている。このような回路基材の端子と半導体チップの電極パッドとをボンディングワイヤで電気的に接続した場合、隣接するボンディングワイヤ間に接触が生じたり、またワイヤボンディング時には接触が生じないまでも、ワイヤ間隔が狭まることで後工程の樹脂封止工程におけるワイヤ流れでボンディングワイヤ間が接触しやすくなる。 2. Description of the Related Art In semiconductor memory devices incorporating a memory chip such as a NAND flash memory, miniaturization and high capacity have been rapidly advanced. In a semiconductor device such as a semiconductor memory device, in order to achieve both a reduction in size and an increase in capacity, for example, a plurality of semiconductor chips such as a memory chip are sequentially stacked on a circuit substrate, and these semiconductor chips are sealed with a resin layer. The configuration is applied. Furthermore, with respect to terminals of circuit substrates and electrode pads of semiconductor chips, the formation pitch is being narrowed. When such a circuit base terminal and a semiconductor chip electrode pad are electrically connected with a bonding wire, contact between adjacent bonding wires occurs, and even when no contact occurs during wire bonding, the wire spacing By narrowing, it becomes easy to contact between bonding wires by the wire flow in the resin sealing process of a post process.
ワイヤボンディング工程や樹脂封止工程等で隣接するボンディングワイヤ間に接触が生じた半導体装置は不良として扱われ、半導体装置の歩留まりを低下させる原因となっている。隣接するボンディングワイヤ間の接触を防止する技術が種々提案されているが、付加的な構造物を使用する場合には、半導体装置の製造コストや製造工数を増大させる要因となる。さらに、ボンディングワイヤ間の接触は、回路基材の端子や半導体チップの電極パッドの形成ピッチを狭ピッチ化するほど発生しやすくなるため、ワイヤ間の接触を防止することが困難になりつつある。また、微細制御が可能な検査装置等を用いて、作業者が手作業でボンディングワイヤ間の間隔を広げることも検討されているが、このような作業は生産効率が極めて悪く、半導体装置の製造コストや製造工数の増大が避けられない。 A semiconductor device in which contact has occurred between adjacent bonding wires in a wire bonding process, a resin sealing process, or the like is treated as a defect, causing a reduction in the yield of the semiconductor device. Various techniques for preventing contact between adjacent bonding wires have been proposed. However, when an additional structure is used, the manufacturing cost and the number of manufacturing steps of the semiconductor device are increased. Furthermore, contact between bonding wires is more likely to occur as the formation pitch of the terminals of the circuit substrate and the electrode pads of the semiconductor chip is narrowed, and it is becoming difficult to prevent contact between the wires. In addition, it is also considered that an operator can increase the interval between bonding wires manually using an inspection device capable of fine control. However, such an operation is extremely inefficient, and the semiconductor device is manufactured. Increases in cost and manufacturing man-hours are inevitable.
本発明が解決しようとする課題は、ワイヤボンディング時に接触が生じたり、また後工程で接触が生じるおそれがあるボンディングワイヤ間の間隔を効率よく広げることを可能にした半導体装置の製造方法を提供することにある。 The problem to be solved by the present invention is to provide a method of manufacturing a semiconductor device that can efficiently widen the distance between bonding wires that may be contacted during wire bonding or may be contacted in a later process. There is.
実施形態の半導体装置の製造方法は、第1の装置構成部品に設けられた複数の第1のボンディング部と、第2の装置構成部品に設けられた複数の第2のボンディング部との間を、ボンディングワイヤが挿通されたキャピラリを用いて、それぞれボンディングワイヤで電気的に接続する工程と、前記複数の第1のボンディング部と前記複数の第2のボンディング部とに接続された複数の前記ボンディングワイヤにおいて、隣接する前記ボンディングワイヤ間の隙間を測定する工程と、測定した前記隣接するボンディングワイヤ間の隙間が設定値以下である一組のボンディングワイヤを選択する工程と、選択した前記一組のボンディングワイヤ間に前記キャピラリを配置し、前記ボンディングワイヤの結線方向に沿って前記ボンディングワイヤの少なくとも一方に接触させつつ前記キャピラリを移動させることによって、前記一組のボンディングワイヤ間の隙間を広げる工程とを具備する。 The method of manufacturing a semiconductor device according to the embodiment includes a plurality of first bonding portions provided in the first device component and a plurality of second bonding portions provided in the second device component. A step of electrically connecting each of the bonding wires through the bonding wires, and a plurality of the bondings connected to the plurality of first bonding portions and the plurality of second bonding portions. Measuring a gap between adjacent bonding wires in a wire; selecting a set of bonding wires in which the measured gap between adjacent bonding wires is less than or equal to a set value; and The capillary is disposed between the bonding wires, and the bonding wires are connected along the connecting direction of the bonding wires. By moving the capillary while in contact with one even without, comprises a step of widening the gap between the pair of bonding wires.
以下、実施形態の半導体装置の製造方法について、図面を参照して説明する。図1は実施形態の製造方法で用いる半導体製造装置の構成を示す図である。図1に示す半導体製造装置(ワイヤボンディング装置)1は、第1の装置構成部品の複数の第1のボンディング部と第2の装置構成部品の複数の第2のボンディング部とを、それぞれボンディングワイヤで電気的に接続するワイヤボンディング動作(工程)に加えて、複数の第1のボンディング部と複数の第2のボンディング部とに接続された複数のボンディングワイヤにおいて、隣接するボンディングワイヤ間の隙間が設定値以下の場合に隙間を広げるワイヤ修復動作(工程)を実施するものである。 Hereinafter, a method for manufacturing a semiconductor device according to an embodiment will be described with reference to the drawings. FIG. 1 is a diagram showing a configuration of a semiconductor manufacturing apparatus used in the manufacturing method of the embodiment. A semiconductor manufacturing apparatus (wire bonding apparatus) 1 shown in FIG. 1 has a plurality of first bonding portions of a first device component and a plurality of second bonding portions of a second device component as bonding wires. In addition to the wire bonding operation (process) for electrically connecting the plurality of bonding wires connected to the plurality of first bonding portions and the plurality of second bonding portions, there is a gap between adjacent bonding wires. A wire repairing operation (step) is performed to widen the gap when the value is equal to or less than the set value.
図1に示す半導体製造装置1は、X−Yステージ2上に設置されたボンディングヘッド3を備えている。ボンディングヘッド3には、ボンディングアーム4が取り付けられている。ボンディングヘッド3のボンディングアーム4の先端側には、ボンディングステージ5が配置されている。ボンディングステージ5上には、例えば複数の半導体チップ6が搭載された基板7がボンディング部品として載置されている。ボンディングステージ5は、図示しない移動機構によりX−Y方向に移動可能とされている。
A semiconductor manufacturing apparatus 1 shown in FIG. 1 includes a
ボンディングアーム4は、図示しないZ方向モータにより回転中心の回りに駆動され、その先端がボンディング面である半導体チップ6のパッド面および基板7の端子面に対して弧状に接離動作するように構成されている。ボンディングアーム4の先端には、キャピラリ8が取り付けられている。ボンディングヘッド3は、X−Yステージ2によりボンディング面に沿った面内(X−Y面内)を自由に移動することができるように構成されている。さらに、ボンディングアーム4をZ方向モータで駆動させることによって、ボンディングアーム4の先端およびボンディングアーム4の先端に取り付けられたキャピラリ8は、X−Y−Z方向に自在に移動することができるように構成されている。
The bonding arm 4 is driven around a rotation center by a Z-direction motor (not shown), and its tip is configured to contact and separate in an arc shape with respect to the pad surface of the
キャピラリ8には、例えばボトルネック形状のキャピラリが用いられる。キャピラリ8は、図2に示すように、円錐形状の先端部9を有する円柱体からなり、その中心に軸方向に沿って貫通孔10が設けられている。キャピラリ8の貫通孔10には、ボンディングワイヤ11が挿通されている。ボンディングワイヤ11は、ボンディングヘッド3上に配置されたスプール12から供給される。ボンディングワイヤ11には、金細線、銀細線、銅細線等が用いられる。ボンディングアーム4は、超音波振動子13を備えており、超音波振動子13から超音波エネルギがキャピラリ8に供給される。
For example, a bottleneck capillary is used as the
ボンディングヘッド3は、キャピラリ8に挿通されるボンディングワイヤ11を把持するワイヤクランプ14を備えている。ワイヤクランプ14は、キャピラリ8の上方に位置しており、キャピラリ8と共にX−Y−Z方向に自在に移動可能とされている。さらに、ワイヤクランプ14は単独でZ方向に移動可能とされている。ワイヤクランプ14は開閉機構15を備えており、開閉機構15によりワイヤクランプ14が開閉駆動される。
The bonding
ボンディングヘッド3には、半導体チップ6や基板7等の画像、さらに後述する半導体チップ6と基板7とに接続されたボンディングワイヤ11の画像を取得する撮像部としてカメラ(例えば、CMOSイメージセンサやCCDイメージセンサ)16が取り付けられている。カメラ16により撮像した画像に基づいて、ワイヤボンディング工程時およびワイヤ修復工程時におけるキャピラリ8のX−Y方向の位置決めを行うと共に、ワイヤ修復工程時におけるキャピラリ8のX−Y方向への移動を制御するように構成されている。半導体製造装置1の各部の位置検出や動作は、制御部17により制御される。
The
実施形態の半導体製造装置1を用いて、ワイヤボンディング動作とワイヤ修復動作が実施されるボンディング部品としては、図3に示すように、第1の装置構成部品としての配線基板やインターポーザ基板等の回路基板7上に第2の装置構成部品としての半導体チップ6を搭載した半導体部品が挙げられる。半導体チップ6は、外形辺に沿って所定のピッチで形成された複数の電極パッド21を有している。回路基板7は、複数の電極パッド21と対応するように、所定のピッチで形成された複数のボンディングパッド22を有している。ボンディング部品において、回路基板7に代えてリードフレームを用いてもよい。
As a bonding component in which the wire bonding operation and the wire repairing operation are performed using the semiconductor manufacturing apparatus 1 of the embodiment, as shown in FIG. 3, a circuit such as a wiring board or an interposer substrate as a first apparatus component A semiconductor component in which a
ボンディング部品は、第1の装置構成部品としての第1の半導体チップと、第1の半導体チップ上に第2の装置構成部品として積層された第2の半導体チップとを有する半導体部品であってもよい。積層される第1および第2の半導体チップの例としては、NAND型フラッシュメモリ等のメモリチップが挙げられる。複数のメモリチップが積層された半導体部品においては、メモリチップの電極パッド間、および回路基材の第1のボンディング部(端子)とメモリチップの電極パッドとが、ボンディングワイヤで電気的に接続される。第1の半導体チップとしての単層または積層された複数のメモリチップ上に、第2の半導体チップとしてコントローラチップ、インターフェースチップ、ロジックチップ、RFチップ等のシステムLSIチップ等が積層された半導体部品であってもよい。 The bonding component may be a semiconductor component having a first semiconductor chip as a first device component and a second semiconductor chip stacked as a second device component on the first semiconductor chip. Good. Examples of the first and second semiconductor chips to be stacked include a memory chip such as a NAND flash memory. In a semiconductor component in which a plurality of memory chips are laminated, the electrode pads of the memory chip, and the first bonding portion (terminal) of the circuit substrate and the electrode pads of the memory chip are electrically connected by bonding wires. The A semiconductor component in which a controller chip, an interface chip, a logic chip, a system LSI chip such as an RF chip, etc. are stacked as a second semiconductor chip on a single layer or a plurality of stacked memory chips as a first semiconductor chip. There may be.
上記したような半導体部品において、回路基板7のボンディングパッド22と半導体チップ6の電極パッド21とが、ボンディングワイヤ23により電気的に接続される。もしくは、第1の半導体チップの第1の電極パッドと第1の半導体チップ上に積層された第2の半導体チップの第2の電極パッドとが、ボンディングワイヤにより電気的に接続される。さらに、図3に示したように、ボンディングパッド21と電極パッド22とに接続されたボンディングワイヤ231に曲がりや傾き等が生じ、隣接するボンディングワイヤ232と接触していたり、また接触しないまでも隣接するボンディングワイヤ231、232の隙間が設定値以下の場合に、例えばボンディングワイヤ231の修復が行われる。これらの工程によって、目的とする半導体装置が製造される。
In the semiconductor component as described above, the
次に、実施形態の半導体製造装置(ワイヤボンディング装置)1の動作および工程について説明する。まず、図4に示すフローチャートを参照して、半導体製造装置1の第1の動作制御例について述べる。なお、以下では回路基板7のボンディングパッド22と半導体チップ6の電極パッド21とを、ボンディングワイヤ23で電気的に接続する場合について主として説明するが、回路基板7に代えてリードフレームを用いた場合や、第1の半導体チップの第1の電極パッドと第2の半導体チップの第2の電極パッドとを電気的に接続する場合の動作および工程も同様である。
Next, operations and processes of the semiconductor manufacturing apparatus (wire bonding apparatus) 1 according to the embodiment will be described. First, a first operation control example of the semiconductor manufacturing apparatus 1 will be described with reference to the flowchart shown in FIG. Hereinafter, the case where the
まず、ワイヤボンディング工程が実施される(S101)。ワイヤボンディング工程に先立って、カメラ16により回路基板7のボンディングパッド22および半導体チップ6の電極パッド21の撮像が行われる。この撮像結果に基づいてボンディングパッド22および電極パッド21のX−Y方向における各位置が認識される。ワイヤボンディング工程およびワイヤ修復工程におけるキャピラリ8の移動等は、ボンディングパッド22および電極パッド21の位置認識結果に基づいて制御される。
First, a wire bonding process is performed (S101). Prior to the wire bonding process, the
ワイヤボンディング工程においては、例えば第1のボンディングパッド22a上にキャピラリ8を移動させ、ボンディングワイヤ11の先端に形成されたボールを第1のボンディングパッド22aに接続(ボールボンディング)する。キャピラリ8からボンディングワイヤ11を繰り出しつつ、キャピラリ8を所定の軌跡で第1の電極パッド21a上に移動させる。ボンディングワイヤ11を第1の電極パッド21aに接続(ステッチボンディング)した後、ボンディングワイヤ11をワイヤクランプ14で把持して切断する。このようにして、第1のボンディングパッド22aと第1の電極パッド21aとを、第1のボンディングワイヤ23aで結線する。このようなワイヤボンディング工程を全てのボンディングパッド22および電極パッド21に対して実施する。
In the wire bonding step, for example, the
ボンディングワイヤ23によるボンディングパッド22と電極パッド21との結線構造は、上記したボンディング構造(リバース(逆)ボンディング)に限らない。ボンディング構造は、ボンディングワイヤ11の先端に形成されたボールを電極パッド21に接続(ボールボンディング)した後、ボンディングワイヤ11をボンディングパッド22に接続(ステッチボンディング)した構造(ノーマル(正)ボンディング)であってもよい。ただし、リバースボンディングによれば、ボンディングワイヤ23のループ高さを低くすることができると共に、ループ形状も比較的単純化することができる。
The connection structure between the
次に、ボンディングパッド22および電極パッド21に接続された全てのボンディングワイヤ23について、カメラ16で撮像することにより隣接するボンディングワイヤ23間の間隔(クリアランス)を測定する(S102)。隣接するボンディングワイヤ23間のクリアランスの測定結果から、設定値以下のボンディングワイヤ23を選択する。隣接するボンディングワイヤ23間のクリアランスの測定は、例えば1つのボンディングワイヤ23が設定軌跡(仮想線)から外れている量をボンディングワイヤ23の撮像結果から計測し、この計測値が設定値以上の場合に修復が必要なボンディングワイヤ23とする。さらに、計測値が設定値以上の場合に修復が必要なボンディングワイヤ23に隣接するボンディングワイヤ23のうち、設定軌跡から外れている方向に隣接するボンディングワイヤ23が存在するかどうかを判断する。設定軌跡から外れている方向に隣接するボンディングワイヤ23が存在する場合には、計測値が設定値以上で修復が必要なボンディングワイヤ23と設定軌跡から外れている方向に隣接するボンディングワイヤ23とを、修復が必要な一組のボンディングワイヤ23として選択する。あるいは、隣接するボンディングワイヤ23間の間隔を直接測定し、隙間の最小値が設定値以下(接触(クリアランス=零)を含む)の場合に、修復が必要な一組のボンディングワイヤ23として選択するようにしてもよい。
Next, with respect to all the
修復が必要なボンディングワイヤ23を選択するための設定値(閾値)は、隣接するボンディングワイヤ23間が接触していると判断し得る値のみに限らず、例えば後工程で隣接するボンディングワイヤ23間が接触するおそれが高い値(間隔)を含めて設定するようにしてもよい。例えば、ワイヤボンディング工程後には、半導体チップ6を樹脂封止する工程を実施するのが一般的である。半導体チップ6の樹脂封止にトランスファー成形を適用する場合、ボンディングワイヤが偏移(ワイヤ流れ)を起こし、隣接するボンディングワイヤ間が接触するおそれがある。このような後工程でボンディングワイヤ23間に接触が生じるおそれが高いワイヤ間隔を設定値(閾値)としてもよい。後工程でボンディングワイヤ23間に接触が生じるおそれがない場合には、隣接するボンディングワイヤ23間が接触していると判断し得るボンディングワイヤ23のみを選択してもよい。
The setting value (threshold value) for selecting the
次いで、上記したワイヤ間隔の測定工程で修復が必要と判定(選択)された一組のボンディングワイヤ23の近傍にキャピラリ8を移動させ(S103)、キャピラリ8の先端部9を当該一組のボンディングワイヤ23の少なくとも一方に接触させつつ結線方向に沿って移動させることによって、ボンディングワイヤ23を修復する(S104)。ワイヤ修復工程には、図2に示したキャピラリ8のボトルネック構造の先端部9を使用する。ボンディングワイヤ23に接触させる部分は、例えば先端部9の先端径Tより大きく、かつボトルネック高さHより低い部分とすることが好ましい。このような部分を使用することによって、狭ピッチ化が進められているボンディングパッド22および電極パッド21間に結線されたボンディングワイヤ23に接触させつつキャピラリ8の先端部9を移動させやすくなる。
Next, the
ワイヤ修復工程においては、図5および図6に示すように、選択された一組のボンディングワイヤ23のうち、修復が必要なボンディングワイヤ231とそれと隣接するボンディングワイヤ232との間にキャピラリ8の先端部9が位置するようにキャピラリ8を移動させる。先端部9の配置位置は、図5および図6に示すように、例えば隣接する電極パッド21間に近い位置とする。キャピラリ8の移動は、電極パッド21のX−Y面内における位置認識結果および電極パッド21の設定高さ(半導体チップ6のボンドレベル)に基づいて実施される。このような位置からキャピラリ8の先端部9をボンディングワイヤ231に接触させつつ結線方向に沿ってボンディングパッド22に向けて移動させる。
In the wire repairing step, as shown in FIGS. 5 and 6, the tip of the
キャピラリ8の先端部9は、図5に示すように、隣接するボンディングワイヤ231とボンディングワイヤ232との間の間隔を広げるように、言い換えると2つのボンディングワイヤ231、232のそれぞれに接触させつつ移動させてもよいし、また1つのボンディングワイヤ23の曲がりや傾き等の変形方向に応じて、1つのボンディングワイヤ23に接触させつつ移動させてもよい。キャピラリ8の先端部9の移動は、ボンディングワイヤ23の変形モードに応じて調整するようにしてもよい。また、先端部9は回路基板7のボンディング面におおよそ平行な部分のみに沿って移動(X−Y方向に移動)させてもよいし、ボンディングワイヤ23の立上り部分に沿ってボンディングパッド22の近傍まで移動(X−Y−Z方向に移動)させてもよい。
As shown in FIG. 5, the
ワイヤ修復工程におけるキャピラリ8の先端部9は、図7に示すように、まず電極パッド21の近傍位置に配置し、この位置からボンディングワイヤ23の立上り部分からボンディング面におおよそ平行な部分に沿って電極パッド21の近傍まで移動(X−Y−Z方向に移動)させるようにしてもよい。この場合、先端部9のZ方向を含む移動は、例えばボンディングワイヤ23の設定軌跡(設定ループ形状)に基づいて制御される。また、ボンディングワイヤ23のZ方向の位置を撮像するカメラを別途設置し、撮像結果に基づいて先端部9のZ方向を含む移動を制御するようにしてもよい。このようなワイヤ修復工程を修復が必要と判定された全てのボンディングワイヤ23に対して実施する。
As shown in FIG. 7, the
上述したワイヤ修復工程を実施することによって、図8に示すように、修復が必要と判定されたボンディングワイヤ231、232間の間隔を広げることができる。従って、ワイヤボンディング工程で生じた隣接したボンディングワイヤ23間の接触、もしくは後工程で生じるボンディングワイヤ23間の接触による半導体装置の歩留まりの低下を抑制することができる。ボンディングワイヤ23間の接触は、ボンディングパッド22や電極パッド21の形成ピッチを狭ピッチ化した場合、またボンディングワイヤ23を細線化した場合に生じやすい。このため、実施形態のワイヤ修復工程を含む半導体装置の製造方法は、ボンディングパッド22の形成ピッチが100μm以下、さらには60μm以下で、電極パッド21の形成ピッチが60μm以下の場合に有効である。ボンディングワイヤ23の直径に関しては、30μm以下、さらには20μm以下の場合に有効である。
By performing the above-described wire repairing step, as shown in FIG. 8, the interval between the
次に、図9に示すフローチャートを参照して、半導体製造装置1の第2の動作制御例について述べる。第2の動作制御例は、ボンディングワイヤ23の修復工程後に隣接するボンディングワイヤ23間の間隔を再測定する動作(工程)を備える。すなわち、第1の動作制御例と同様に、ワイヤボンディング工程(S201)、および隣接するボンディングワイヤ23間の間隔(クリアランス)の測定工程(S202)を実施する。次いで、間隔の測定結果と設定値(閾値)とを比較し、測定結果が設定値以下の場合に修復が必要なボンディングワイヤ23として選択する(S203)。修復が必要と判定(選択)されたボンディングワイヤ23の近傍へのキャピラリ8の移動工程(S204)、およびキャピラリ8の先端部9による当該ボンディングワイヤ23の修復工程(S205)を実施する。
Next, a second operation control example of the semiconductor manufacturing apparatus 1 will be described with reference to the flowchart shown in FIG. The second operation control example includes an operation (step) for re-measuring the distance between
ボンディングワイヤ23の修復工程(S205)を実施した後、再度ボンディングワイヤ23間の間隔を測定する(S202)。次いで、間隔の測定結果と設定値(閾値)とを比較し、全ての測定結果が設定値を超えるまで、ボンディングワイヤ23の修復工程を繰り返す。このような工程を実施することによって、1回の修復工程では隣接するボンディングワイヤ23間の間隔が十分に広がらなかった場合においても、最終的には全ての隣接するボンディングワイヤ23間の間隔が設定値を超えた状態とすることができる。従って、半導体装置の歩留まりをより一層向上させることが可能になる。
After performing the repair process (S205) of the
次に、図10に示すフローチャートを参照して、半導体製造装置1の第3の動作制御例について述べる。第3の動作制御例は、ボンディングワイヤ23の修復工程の前に、ワイヤクランプ14でボンディングワイヤ11を把持して上昇させ、ボンディングワイヤ11の先端をキャピラリ8内に収納する動作(工程)を備える。ワイヤボンディング工程を実施した後において、ボンディングワイヤ11の先端はキャピラリ8の先端から突出している。この状態でボンディングワイヤ23の修復工程を実施すると、突出部分に曲がり等が生じ、次のワイヤボンディング工程に不具合が生じるおそれがある。このような点に対して、ボンディングワイヤ23の修復工程の前にボンディングワイヤ11の先端をキャピラリ8内に収納することによって、突出部分の曲がり等を防止することができる。
Next, a third operation control example of the semiconductor manufacturing apparatus 1 will be described with reference to the flowchart shown in FIG. The third operation control example includes an operation (process) in which the
すなわち、第2の動作制御例と同様に、ワイヤボンディング工程(S301)、隣接するボンディングワイヤ23間の間隔(クリアランス)の測定工程(S302)、間隔の測定結果と設定値(閾値)との比較工程(修復が必要なボンディングワイヤ23の選択工程)(S303)を実施した後、ボンディングワイヤ11の先端をキャピラリ8内に収納する工程(S304)を実施する。次いで、第2の動作制御例と同様に、キャピラリ8の移動工程(S305)、ボンディングワイヤ23の修復工程(S306)、および隣接するボンディングワイヤ23間の間隔の再測定工程(S302)を実施する。これを全ての測定結果が設定値を超えるまで、ボンディングワイヤ23の修復工程を繰り返す。このような工程を実施することによって、ワイヤボンディング工程に悪影響を及ぼすことなく、ボンディングワイヤ23の修復工程を実施することができる。
That is, as in the second operation control example, the wire bonding step (S301), the step (S302) for measuring the interval (clearance) between
次に、図11に示すフローチャートを参照して、半導体製造装置1の第4の動作制御例について述べる。第4の動作制御例は、ボンディングワイヤ23の修復工程の後に、修復したボンディングワイヤ23の間隔のみを測定する動作(工程)を備える。このように、修復工程後における間隔の測定対象を修復したボンディングワイヤ23のみに限定することによって、間隔の再測定に要する時間を短縮することができる。
Next, a fourth operation control example of the semiconductor manufacturing apparatus 1 will be described with reference to the flowchart shown in FIG. The fourth operation control example includes an operation (step) for measuring only the distance between the repaired
すなわち、第3の動作制御例と同様に、ワイヤボンディング工程(S401)、隣接するボンディングワイヤ23間の間隔の測定工程(S402)、間隔の測定結果と設定値(閾値)との比較工程(修復が必要なボンディングワイヤ23の選択工程)(S403)、キャピラリ8の移動工程(S404)、およびボンディングワイヤ23の修復工程(S405)を実施する。この後、修復したボンディングワイヤ23についてワイヤ間隔を測定する工程(S407)を実施する。この測定結果が設定値を超えるまで、ボンディングワイヤ23の修復工程を繰り返す。このような工程を実施することによって、半導体装置の製造工程を短縮した上で歩留まりをより一層向上させることが可能になる。
That is, similarly to the third operation control example, the wire bonding step (S401), the step of measuring the interval between adjacent bonding wires 23 (S402), the step of comparing the measurement result of the interval and the set value (threshold) (restoration) The
上述した第2ないし第4の動作制御は、それぞれ組み合わせて適用することができる。例えば、図12は半導体製造装置1の第3の動作制御例と第4の動作制御例とを組み合わせた第5の動作制御例のフローチャートである。すなわち、第5の動作制御例は、ボンディングワイヤ11の先端をキャピラリ8内に収納する工程(S504)と、修復したボンディングワイヤ23のワイヤ間隔を測定する工程(S508)とを備えている。このとき、図13に示すように、キャピラリ8の移動工程(S604)の後に、ボンディングワイヤ11の先端をキャピラリ8内に収納する工程(S605)を実施してもよい。
The second to fourth operation controls described above can be applied in combination. For example, FIG. 12 is a flowchart of a fifth operation control example in which the third operation control example and the fourth operation control example of the semiconductor manufacturing apparatus 1 are combined. That is, the fifth operation control example includes a step of storing the tip of the
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 In addition, although several embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1…半導体製造装置、2…X−Yステージ、3…ボンディングヘッド、4…ボンディングアーム、5…ボンディングステージ、6…半導体チップ、7…回路基板、8…キャピラリ、9…先端部、10…貫通孔、11,23…ボンディングワイヤ、14…ワイヤクランプ、16…カメラ、17…制御部、21…電極パッド、22…ボンディングバッド。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor manufacturing apparatus, 2 ... XY stage, 3 ... Bonding head, 4 ... Bonding arm, 5 ... Bonding stage, 6 ... Semiconductor chip, 7 ... Circuit board, 8 ... Capillary, 9 ... Tip part, 10 ... Through Holes, 11, 23 ... bonding wires, 14 ... wire clamps, 16 ... camera, 17 ... control unit, 21 ... electrode pads, 22 ... bonding pads.
Claims (8)
前記複数の第1のボンディング部と前記複数の第2のボンディング部とに接続された複数の前記ボンディングワイヤにおいて、隣接する前記ボンディングワイヤ間の隙間を測定する工程と、
測定した前記隣接するボンディングワイヤ間の隙間が設定値以下である一組のボンディングワイヤを選択する工程と、
選択した前記一組のボンディングワイヤ間に前記キャピラリを配置し、前記ボンディングワイヤの結線方向に沿って前記ボンディングワイヤの少なくとも一方に接触させつつ前記キャピラリを移動させることによって、前記一組のボンディングワイヤ間の隙間を広げる工程と
を具備する半導体装置の製造方法。 A capillary in which a bonding wire is inserted is used between a plurality of first bonding portions provided in the first device component and a plurality of second bonding portions provided in the second device component. Electrically connecting with each bonding wire;
Measuring a gap between adjacent bonding wires in the plurality of bonding wires connected to the plurality of first bonding portions and the plurality of second bonding portions;
Selecting a set of bonding wires in which the measured gap between the adjacent bonding wires is a set value or less;
By placing the capillary between the selected pair of bonding wires and moving the capillary while contacting at least one of the bonding wires along the connecting direction of the bonding wires, A method for manufacturing a semiconductor device comprising: a step of widening the gap.
前記再測定した一組のボンディングワイヤ間の隙間の測定値が設定値以下である前記一組のボンディングワイヤ間に前記キャピラリを配置し、前記ボンディングワイヤの結線方向に前記ボンディングワイヤの少なくとも一方に接触させつつ前記キャピラリを移動させることによって、前記一組のボンディングワイヤ間の隙間を再度広げる工程と
具備する、請求項1に記載の半導体装置の製造方法。 Furthermore, after widening the gap between the set of bonding wires, re-measuring the gap between the set of bonding wires;
The capillary is disposed between the pair of bonding wires whose measured value of the gap between the remeasured pair of bonding wires is equal to or less than a set value, and contacts at least one of the bonding wires in the bonding wire connecting direction. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of widening the gap between the pair of bonding wires by moving the capillary while moving the capillary.
前記複数の第1のボンディング部と前記複数の第2のボンディング部とに接続された複数の前記ボンディングワイヤにおいて、1つの前記ボンディングワイヤが設定軌跡から外れている量を測定する工程と、
測定した1つの前記ボンディングワイヤが設定軌跡から外れている量が設定値以上であるとき、設定軌跡から外れている量が設定値以上である第1のボンディングワイヤと前記第1のボンディングワイヤが設定軌跡から外れている方向に隣接する第2のボンディングワイヤとを一組のボンディングワイヤとして選択する工程と、
選択した前記一組のボンディングワイヤ間に前記キャピラリを配置し、前記ボンディングワイヤの結線方向に沿って前記ボンディングワイヤの少なくとも一方に接触させつつ前記キャピラリを移動させることによって、前記一組のボンディングワイヤ間の隙間を広げる工程と
を具備する半導体装置の製造方法。 A capillary in which a bonding wire is inserted is used between a plurality of first bonding portions provided in the first device component and a plurality of second bonding portions provided in the second device component. Electrically connecting with each bonding wire;
Measuring the amount of one bonding wire deviating from a set locus in the plurality of bonding wires connected to the plurality of first bonding portions and the plurality of second bonding portions;
When the measured amount of the bonding wire deviating from the setting locus is equal to or larger than the set value, the first bonding wire and the first bonding wire whose amount deviating from the setting locus is equal to or larger than the setting value are set. Selecting a second bonding wire adjacent in a direction deviating from the locus as a set of bonding wires;
By placing the capillary between the selected pair of bonding wires and moving the capillary while contacting at least one of the bonding wires along the connecting direction of the bonding wires, A method for manufacturing a semiconductor device comprising: a step of widening the gap.
前記再測定した前記第1のボンディングワイヤが設定軌跡から外れている量が設定値以上である前記第1のボンディングワイヤを含む前記一組のボンディングワイヤ間に前記キャピラリを配置し、前記ボンディングワイヤの結線方向に前記ボンディングワイヤの少なくとも一方に接触させつつ前記キャピラリを移動させることによって、前記一組のボンディングワイヤ間の隙間を再度広げる工程と
具備する、請求項4に記載の半導体装置の製造方法。 Furthermore, after widening the gap between the set of bonding wires, re-measure the amount deviating from the set locus of the first bonding wire;
The capillary is arranged between the pair of bonding wires including the first bonding wire in which the remeasured amount of the first bonding wire deviates from a set locus is a set value or more, The method of manufacturing a semiconductor device according to claim 4, further comprising a step of re-widening a gap between the pair of bonding wires by moving the capillary while contacting at least one of the bonding wires in a wiring direction.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016053320A JP2017168702A (en) | 2016-03-17 | 2016-03-17 | Semiconductor device manufacturing method |
TW106104198A TWI647768B (en) | 2016-03-17 | 2017-02-09 | Semiconductor device manufacturing method |
CN201710129004.3A CN107204298A (en) | 2016-03-17 | 2017-03-06 | The manufacture method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016053320A JP2017168702A (en) | 2016-03-17 | 2016-03-17 | Semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017168702A true JP2017168702A (en) | 2017-09-21 |
Family
ID=59904882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016053320A Pending JP2017168702A (en) | 2016-03-17 | 2016-03-17 | Semiconductor device manufacturing method |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2017168702A (en) |
CN (1) | CN107204298A (en) |
TW (1) | TWI647768B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11901329B2 (en) * | 2019-06-17 | 2024-02-13 | Kaijo Corporation | Wire bonding method and wire bonding apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294087A (en) * | 2007-05-22 | 2008-12-04 | Toyota Motor Corp | Method for manufacturing semiconductor device |
JP2009164537A (en) * | 2008-01-10 | 2009-07-23 | Fujitsu Microelectronics Ltd | Method of manufacturing semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5645371B2 (en) * | 2009-05-15 | 2014-12-24 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | Semiconductor device |
-
2016
- 2016-03-17 JP JP2016053320A patent/JP2017168702A/en active Pending
-
2017
- 2017-02-09 TW TW106104198A patent/TWI647768B/en active
- 2017-03-06 CN CN201710129004.3A patent/CN107204298A/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294087A (en) * | 2007-05-22 | 2008-12-04 | Toyota Motor Corp | Method for manufacturing semiconductor device |
JP2009164537A (en) * | 2008-01-10 | 2009-07-23 | Fujitsu Microelectronics Ltd | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW201810460A (en) | 2018-03-16 |
TWI647768B (en) | 2019-01-11 |
CN107204298A (en) | 2017-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7699209B2 (en) | Wire bonding apparatus, record medium storing bonding control program, and bonding method | |
JP4881620B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2010206007A (en) | Semiconductor device and method of manufacturing the same | |
JP2011122924A (en) | Semiconductor device and method of manufacturing the same | |
KR20050091932A (en) | Method of reverse wire bonding on fine pitch bump and wire bond structure thereby | |
JP2017168702A (en) | Semiconductor device manufacturing method | |
US20100126763A1 (en) | Wire bonding method, electronic apparatus, and method of manufacturing same | |
KR100884520B1 (en) | Bump structure, method of forming bump structure, and semiconductor apparatus using the same | |
JP4213672B2 (en) | Semiconductor device and manufacturing method thereof | |
US8149276B2 (en) | Pressure-bonded ball diameter detecting apparatus and pressure-bonded ball diameter detecting method | |
JP2007287834A (en) | Mounting method of electronic component, and apparatus thereof | |
JP2009212258A (en) | Method of manufacturing semiconductor device | |
JP2012243987A (en) | Semiconductor device manufacturing method | |
JP2015173205A (en) | Semiconductor device and wire bonding device | |
JP2010192817A (en) | Pickup method and pickup device | |
JP2008130727A (en) | Method for manufacturing semiconductor device, and chip bonder used for it | |
JP4175343B2 (en) | Semiconductor pellet and semiconductor device | |
KR102442065B1 (en) | Apparatus for testing semiconductor device and method thereof | |
JP2009164537A (en) | Method of manufacturing semiconductor device | |
JP5266371B2 (en) | Semiconductor device and manufacturing method thereof | |
US9117871B2 (en) | Multi-axial acceleration sensor and method of manufacturing the same | |
JP2012124426A (en) | Semiconductor device and manufacturing method therefor | |
JP5512723B2 (en) | Electronic component mounting method and apparatus | |
JP3941476B2 (en) | Bump forming method of semiconductor wafer and position detection method of semiconductor element in semiconductor wafer | |
US20150235981A1 (en) | Wire bonding method with two step free air ball formation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180129 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190528 |